DE1229650B - Verfahren zum Herstellen eines Halbleiter-bauelementes mit pn-UEbergang nach der Planar-Diffusionstechnik - Google Patents

Verfahren zum Herstellen eines Halbleiter-bauelementes mit pn-UEbergang nach der Planar-Diffusionstechnik

Info

Publication number
DE1229650B
DE1229650B DES87651A DES0087651A DE1229650B DE 1229650 B DE1229650 B DE 1229650B DE S87651 A DES87651 A DE S87651A DE S0087651 A DES0087651 A DE S0087651A DE 1229650 B DE1229650 B DE 1229650B
Authority
DE
Germany
Prior art keywords
diffusion
semiconductor
opposite
area
sio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DES87651A
Other languages
English (en)
Inventor
Dr Hans Ullrich
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DES87651A priority Critical patent/DE1229650B/de
Priority to CH790364A priority patent/CH421309A/de
Priority to NL6410159A priority patent/NL6410159A/xx
Priority to US398341A priority patent/US3289267A/en
Priority to SE11703/64A priority patent/SE300267B/xx
Priority to GB39541/64A priority patent/GB1030048A/en
Priority to FR989722A priority patent/FR1409680A/fr
Publication of DE1229650B publication Critical patent/DE1229650B/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/085Isolated-integrated
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/151Simultaneous diffusion
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/928Front and rear surface processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Thyristors (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

BUNDESREPUBLIK DEUTSCHLAND
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
Int. CL:
HOIl
Deutsche Kl.: 21g-11/02
Nummer: 1229 650
Aktenzeichen: S 87651 VIII c/21 g
Anmeldetag: 30. September 1963
Auslegetag: 1. Dezember 1966
Bei Halbleiterkristalldioden und -transistoren sowie auch bei anderen Halbleiterbauelementen mit pn-übergang wirkt sich die Tatsache, daß zwecks Kontaktierung der Zonen von entgegengesetztem Leitungstyp der pn-übergang irgendwie bis zur Oberfläche des Halbleiterkristalls hindurchgeführt sein muß, dahingehend ungünstig aus, daß geringste Änderungen der Oberflächeneigenschaften an diesen Stellen die elektrischen Eigenschaften des Halbleiterbauelementes stark und unkontrollierbar beeinträchtigen können. Es empfiehlt sich deshalb bei der Herstellung solcher Halbleiterbauelemente Maßnahmen zu ergreifen,- welche das-Randgebiet des pn-Überganges unempfindlicher gegen solche Störungen machen.. · · -
Dies geschieht bei dem Verfahren gemäß der Erfindung, indem der zur Herstellung einer der pn-Übergänge der Anordnung dienende Diffusionsprozeß so vorgenommen wird; daß der Störstellengradient, d. h. die Steilheit des Störstellenprofils, im Randgebiet des pn-Uberganges wesentlich schwächer als der Störstellengradient im zentralen,Teil.des pn-Überganges ist.
Ein anderes Hauptziel der Erfindung liegt darin, ein Halbleiterbauelement mit mindestens einem diffundierten pn-übergang herzustellen, bei dem der aktive Teil des pn-Überganges tief im Inneren des Halbleiterkristalles liegt und gleichzeitig der Rand des pn-Überganges möglichst gegen Oberflächenstörungen geschützt ist. Schließlieh ist es auch noch Aufgabe der Erfindung, einen besonders einfachen, das Verlangte leistenden Diffusionsprozeß zu entwickeln.
Die Erfindung benutzt dabei die bekannte Planartechnik, d.h. ein Verfahren, bei dem Aktivatormaterial in die feste Oberfläche eines Halbleiterkristalls eindiffundiert und diese Oberfläche stellenweise mit einer Oxidmaskierung od. dgl. gegen das Eindringen des Aktivators abgedeckt ist. Dabei ist hinzuweisen, daß die Anwendung der Planartechnik auch zur Herstellung ringförmiger Zonen an der Halbleiteroberfläche im Prinzip bekannt war.
Demgegenüber bezieht sich die Erfindung auf ein Verfahren zum Herstellen eines Halbleiterbauelements mit pn-übergang nach der Planardiffusionstechnik unter Benutzung von Diffusionsmasken, wobei in einem vordotierten Halbleiterkristall eines Leitungstyps durch Diffusion ein entgegengesetzter Leitungstyp erzeugt wird und die Zonen verschiedenen Leitungstyps abschließend kontaktiert werden. Die Erfindung ist dadurch gekennzeichnet, daß auf einer Fläche eines scheibenförmigen Halbleiterkristalls ein Verfahren zum Herstellen eines Halbleiterbauelementes mit pn-übergang nach der
Planar-Diffusionstechnik
Anmelder:
Siemens &Halske Aktiengesellschaft,
Berlin und München,
München 2, Wittelsbacherplatz 2
Als Erfinder benannt:
Dr. Hans Ullrich, München
ringförmiger Bereich, auf der gegenüberliegenden Fläche der gesamte Oberflächenbereich des Halbleiterkörpers so diffundiert wird,, daß sich die von den beiden gegenüberliegenden Flächen ausgehenden
ao Diffusionsfronten treffen, daß daß ein von den sich vereinigten Diffusionsfronten umschlossenes, an die Halbleiteroberfläche angrenzendes Gebiet der ursprünglichen Dotierung verbleibt.
Dabei liegt es im Sinne der Erfindung, wenn das Eindringen des eindiffundierenden Dotierungsstoffes derart gesteuert wird, daß an der Seite, bei der das Eindiffundieren auf einen ringförmigen Bereich beschränkt ist, das Eindringen des Dotierungsstoffes im Vergleich zur gegenüberliegenden Seite des HaIbleiterkristalls eine merkliche Behinderung erfährt. Dies geschieht vor allem deshalb, um an dem an die Oberfläche stoßenden Rand des pn-Ubergangs ein erheblich flacheres Störstellenprofil als an dem in der
• Tiefe des Halbleiterkristalls gelegenen Teil des pn-Übergangs zu erhalten.
Unter dem Begriff »ringförmiger Bereich« ist nicht nur ein runder ringförmiger Bereich, sondern ein geschlossener eckiger, z. B. drei- oder viereckiger Bereich zu verstehen. Diesen ringförmigen Bereich kann man z. B. mittels einer Maskierung, die die Halbleiteroberfläche während des Oxydationsprozesses bedeckt, erzeugen. Im folgenden Beispiel wird ein anderer vorteilhafter Weg beschrieben. Dieser Bereich soll nach den Ausführungen des letzten Absatzes derart ausgestaltet sein, daß in ihm pro Flächeneinheit weniger von dem gasförmigen Dotierungsstoff aufgenommen wird, als dies an der gegenüberliegenden Halbleiterfläche der Fall ist. Bevorzugt erreicht man dies, indem die mit dem ringförmigen Bereich versehene bzw. zu versehende Halbleiterfläche poliert, die gegenüberliegende Halbleiterfläche hingegen geläppt wird. Als Maskierungsmittel genügt
609 729/328
eine mikrometerstarke Schicht aus SiO2 (vorzugsweise etwa 1 μΐη), die z. B. bei Verwendung von Silicium durch Oxydation der Halbleiteroberfläche in bekannter Weise erzeugt werden kann.
In bevorzugter Ausführungsform kann das erfindungsgemäße Verfahren wie folgt durchgeführt werden.
Auf eine dünner etwa 100 μπι dicke Siliciumscheibe, die auf^ einer Seite poliert, auf der anderen hingegen geläppt ist,'wird eine SiO2-Schicht erzeugt. Aus der Oxidschicht der polierten Seite wird mit Hilfe an sich bekannter, Fotolack verwendender fotolithografischer Verfahren eine ring- oder rahmenförmige Fläche weggeätzt, ohne daß die darunterliegende Halbleiteroberfläche die Eigenschaft, poliert zu sein, verliert. Gleichzeitig wird das Oxid von der gegenüberliegenden:; geläppten Fläche entfernt. Schließlich wird sowohl die geläppte Fläche als auch der ring- oder rahmenförmige Bereich der polierten Seite in einem Vordiffusionsvorgang mit einem zum Grundkristall entgegengesetzten Leitungstyp erzeugenden gasförmigen Dotierungsstoff vorbehandelt. Auf Grund der verschiedenen Oberflächenbeschaffenheit der polierten und der geläppten Fläche wird dabei auf der geläppten Fläche pro Flächeneinheit eine größere Anzahl von Atomen des Dotierungs- · stoffes gelöst als auf der gegenüberliegenden polierten Fläche. In einem anschließenden Nachdiffusionsyorgang werden die so erhaltenen pn-Ubergänge von beiden Seiten in die Tiefe getrieben. Auf Grund der größeren momentanen Flächenquelle auf der ge- ; läppten Fläche schreitet die Diffusionsfront von da aus schneller voran als von der polierten Oberfläche. Dementsprechend werden auch die Konzentrationsgradienten im Moment des Zusammentreffens der Diffusionsfronten unterschiedlich sein, und zwar wird -'-■. die von der geläppten Fläche ausgehende Diffusionsfront einen steileren Konzentrationsgradienten aufweisen. Unter dem Oxid im Innern des ring- oder rahmenförmigen Bereiches auf der polierten Fläche des Halbleiterkristalls bleibt eine Insel, des Ursprung1 .:· liehen Ausgangsmaterials bestehen.
Dieser Zustand ist in Fig. 3 dargestellt. Der Siliciumkristall 40 ist durch einen Oxydationsprozeß mit einer primären SiO2-Schicht 41 überzogen worden. Der ursprüngliche Leitungstyp des Kristalles sei im Beispielsfall η-Leitung. Mittels Fotolithografie ist in die SiO2-Schicht 41 ein ringförmiges Fenster eingeätzt und die Oxidschicht auf der gegenüberliegenden Fläche entfernt worden. Infolge der beschriebenen Diffusion und Nachdiffusion ist von dem Fenster 45 ausgehend ein p-leitender ringförmiger Bereich 43 entstanden, der so tief eindiffundiert wurde, daß er den zur gleichen Zeit von der gegenüberliegenden Fläche aus eindiffundierten p-leitenden Bereich berührt bzw. überlappt. Die Diffusion wird dabei nur so weit vorgenommen, daß ein η-leitender Bereich unter dem verbliebenen Teil 41 verbleibt. Der gewünschte pn-übergang ist die Grenze zwischen dem η-leitenden Bereich 44 einerseits und dem p-leitenden Bereich, der aus den beiden zusammenhängenden Teilen 43 und 42 gebildet ist. Dabei ist es möglich, durch besondere Ausgestaltung des Diffusionsvorganges eine Oxidschicht zu erzeugen, die die vorher bloßgelegten Teile der Halbleiteroberfläche, d. h. das Fenster 45 und die gegenüberliegende Halbleiterfläche 46, wieder bedeckt. ■""■--·■ . '
Natürlich ist es möglich, viele Strukturen der in der F i g. 3 dargestellten Art auf einer einzigen Halbleiterscheibe zu erzeugen. Zu diesem Zweck wird eine große Siliciumscheibe, beispielsweise von n-Leitung, auf der einen Seite geläppt, auf der anderen Seite poliert. Dann wird die Siliciumscheibe durch Oxydation mit einer dünnen, etwa 1 μΐη starken Oxidschicht versehen, die so dünn ist, daß nach ihrer vollständigen Entfernung der Unterschied zwischen der geläppten und der polierten Fläche bezüglich des Eindringvermögens des aus der Gasphase dargebotenen Dotierungsstoffes erhalten bleibt.
Auf der geläppten Fläche wird dann die Oxidschicht - vollständig,—auf - der gegenüberliegenden-Fläche nur in einzelnen, einander nicht überschneidenden oder überlappenden, ringförmigen Bereichen entfernt. Der Diffusionsprozeß wird in der bereits beschriebenen Weise vorgenommen. Die Dotierungsstoffe entsprechen z. B. bei Verwendung von Silicium, den bei der Silicium-Planartechnik angewandten Dotierungsstöffen, Zur Erzeugung p-leitender Bereiche in einem η-leitenden Grundmaterial wird die Diffusion z. B. mittels B2O3-Dampf, zur Erzeugung eines η-leitenden Bereiches in einem p-leitenden Grundmaterial hingegen z. B. mittels Phosphortrioxid und/oder Phosphörpentoxiddampf durchgeführt. Anders ist es bei Germanium- oder AmBy-Halbeitern. Bei Germanium sind zwar die genannten Dotierurigsstoffe ebenfalls anwendbar, doch empfiehltsich hier, zur Erzeugung von p-Leitung Indium oder Zink- oder Galliumdampf, zur Erzeugung von n-Leitung Antimon- oder Arsendampf zu verwenden.
Zur Weiterverarbeitung der in F i g. 3 dargestellten Struktur zu einer Diode, beispielsweise entsprechend Fig. 1, oder einem Transistor^ beispielsweise entsprechend F i g. 2, sind an sich nur wenige weitere Schritte erforderlich. Betrachtet man beispielsweise Fig. 1, so ist folgender Teil dieser. Anordnung durch die in F i g. 3 dargestellte Struktur vorweggenommen:
Der aus Silicium bestehende Halbleitergrundkristall 1 vom η-Typ ist durch den beschriebenen Oxyaditonsprozeß zunächst mit einer SiO2-Schicht bedeckt worden, in der ein ringförmiges Fenster 3 erzeugt wurde. Durch die Diffusion mit p-Leitung erzeugendem Dotierungsstoff ist in dem ursprünglich rein η-leitenden Material des Siliciumkristalles 1 einzusammenhängender, aus der Ringzone 9 und dem durch die Diffusion von der Gegenseite her erzeugten Bereich 7 zusammengesetzter Bereich von p-Leitung entstanden, der mit der aus dem unbeeinflußten η-leitenden Grundmaterial bestehenden Zone 8 den gewünschten pn-übergang bildet. Um von dieser in F i g. 3 dargestellten Struktur zu der in F i g. 1 dargestellten Diode zu gelangen, wird die den n-leitenden Bereich 8 bedeckende Oxidschicht an einer Stelle entfernt und ein sperrfreier Kontakt erzeugt. Dieser wird z. B. mittels eines η-Leitung erzeugenden Legierungsmetalls 4 durch Einlegieren hergestellt, so daß infolge von Rekristallisation eine stark n-leitende Rekristallisationszone 5 entsteht. Die Kontaktierung erfolgt über einen Ohmschen Anschluß 13, der mit dem Legierungsmetall 4, z. B. durch Thermokompression oder Verlöten verbunden wird.
Zur Kontaktierung der p-Zone wird an der gegenüberliegenden ursprünglich geläppten Fläche des Halbleiterkristalls ein vorzugsweise großflächiger Legierungskontakt erzeugt, indem man zwischen einer Grundplatte 12 und-dem Halbleiterkristall ein
p-Leitung erzeugendes Legierungsmetall in dünner Schicht bringt und dieses in den Halbleiterkörper einlegiert. Auf diese Weise entsteht zwischen der Grundplatte 12 und der p-leitenden Zone 7 eine dünne Schicht aus Legierungsmetall 11, welche in dem Halbleitermaterial eine stark p-leitende Zone 10 erzeugt hat. Wenn man, wie üblich, die Gasdiffusion zur Erzeugung von p-Leitung unter Verwendung von Bortrioxid, zur Erzeugung von η-Leitung mit P2O5 durchführt, kann man folgendermaßen verfahren: Zunächst wird das Silicium mittels des Dotierungsstoffes belegt und in einem folgenden Nachdiffusionsvorgang der Dotierungsstoff bis zur endgültigen Tiefe vorgetrieben. Während des Nachdiffundierens läßt man zweckmäßig ein oxydierendes Mittel (z. B. O2) auf die Silicium-Oberfläche einwirken. Dann entsteht bereits während der Diffusion an den freigelegten Stellen, z. B. am Fenster 3, eine dünne Oxidschicht. Die Struktur — entsprechend Fig. 1 — ist aus einer großen Halbleiterscheibe herausgeschnitten, an so welcher in der oben beschriebenen Weise eine große Anzahl von nebeneinander angeordneten Strukturen
— gemäß F i g. 3 — erzeugt wurden. Aus diesem Grund ist die Seitenfläche der Anordnung gemäß F i g. 1 (im Gegensatz zu der von F i g. 3) nicht mit einer Oxidschicht bedeckt. Wie gemäß den Figuren erkennbar ist, wird der ebene Verlauf der Diffusionsfront durch die ebenen Begrenzungsflächen der Halbleiterscheiben, an denen die Diffusion aus der Gasphase stattfindet, bedingt.
Der in Fig. 2 dargestellte Transistor läßt sich ebenfalls unmittelbar aus der in F i g. 3 dargestellten Struktur ableiten. In dem z. B. aus Silicium bestehenden einkristallinen Halbleitergrundmaterial 20 vom η-Typ ist unter Verwendung einer Maskierung
— z. B. Oxidmaskierung — eine pn-Struktur erzeugt, die einerseits aus der der Zone 8 (Fig. 1) bzw. 44 (F i g. 3) entsprechenden, aus dem Grundmaterial des Halbleiters bestehenden η-Zone und einer durch die Diffusion entstandenen p-Zone gebildet ist. Diese p-Zone ist wiederum durch Eindiffusion von zwei Seiten her entstanden. Von der geläppten Fläche der Halbleiteroberfläche ist der p-B ereich 29, von den ringförmigen Bereichen der polierten gegenüberliegenden Fläche des Halbleiterkristallls hingegen ist der Teil 28 erzeugt. Die Oxidschicht an der polierten Fläche des Halbleiterkristalls ist nach Beendigung der Diffusion an zwei Stellen erneut entfernt worden, um einmal die Kontaktierung der η-leitenden Zone
27 zu ermöglichen, zum anderen, um in der n-leitenden Zone, die .als Basiszone verwendet wird, eine Emitterzone zu erzeugen. Bei der Erzeugung der Emitterzone 26 ist es erforderlich, daß zwischen dem Bereich 26 und den p-leitenden Bereichen 29 bzw.
28 ein Teil der η-leitenden Zone 27 verbleibt. Um die in F i g. 2 dargestellte Struktur zu erhalten, kann man beispielsweise folgendermaßen vorgehen: In zwei aufeinanderfolgenden Belegungsprozessen, die gegebenenfalls durch eine erneute Oxydation der Silicium-Oberfläche und einen fotolithografischen Prozeß, der im Zentrum der Oxidfläche 41 ein Fenster erzeugt, getrennt sind, werden über den Bereichen 26 und 28 verschieden hohe Oberflächenkonzentrationen des Dotierungsstoffes (z. B. B2O3) erzeugt. Infolgedessen läßt beim gemeinsamen Nachdiffusionsprozeß es sich erreichen, daß zwischen der Zone 26 und der Zone 28 ein schmales η-Gebiet stehenbleibt. Die Kontaktierung der p-leitenden Zone 26 erfolgt durch Einlegieren eines' p-Leitung erzeugenden Metalls 24, welches zur Entstehung eines stark p-leitenden Bereiches 25 Anlaß gibt. Die Kontaktierung der Emitterelektrode 24 erfolgt schließlich durch einen Anschluß 34. Die Zone 29 des Halbleiterkristalls wird als Kollektor verwendet. Die Kontaktierung dieser Zone ist in ähnlicher Weise vorgenommen wie die der Zone 7 in Fig. 1. Der Halbleiterkristall ist mit der Zone 29 (d. h. der ursprünglich geläppten Fläche) mittels einer p-Leitung erzeugenden, in dünner Schicht aufgebrachten Lötmetalls 31 auf einer Grundplatte 32 .aufgelötet bzw. auf legiert. Dies führte zur Entstehung einer stark p-leitenden Zone 30 im unteren Bereich der durch den,ersten Diffusionsprozeß entstandenen p-Zone 29.
Zur Kontaktierung der Basiszone 27 wird schließlich ein z.B. ringförmiges Fenster vorgesehen, in dem mittels eines η-Leitung erzeugenden Legierungsmetalls eine Basiselektrode 23 einlegiert wurde, die zur Entstehung einer ebenfalls ringförmigen, stark η-leitenden Zone 35 Anlaß gab. Der elektrische Anschluß der Basiselektrode 23 erfolgte über den Elektrodenanschluß 33. Auch die in Fig. 2 dargestellte Anordnung ist gleichzeitig mit mehreren Transistoren der gleichen Art aus einer einzigen Siliciumplatte erzeugt worden, die nach Herstellung: der Systeme in die einzelnen Systeme zerschnitten wurde.
Die Erzeugung der gemäß der Erfindung anzustrebenden Struktur wird durch Beachtung folgender Bedingungen auf jeden Fall sichergestellt:
1. verschiedene Oberflächenbearbeitung der beiden gegenüberliegenden Flächen der Siliciumscheibe (die eine Seite wird geläppt, die andere wird poliert);
2. die Breite .des ring- oder rahmenförmigen Bereiches, der in der Oxidmaskierung der das schwächere Eindringvermögen für den Dotierungsstoff besitzenden Seite der Halbleiterscheibe erzeugt wird, muß kleiner als ein Viertel der Gesamtdicke der Halbleiterscheibe sein;
3. es empfiehlt sich, die Diffusion in zwei Schritten vorzunehmen, nämlich
a) einem Belegungsvorgang, bei dem der Dotierungsstoff zunächst nur wenig in den Halbleiterkristall zum Eindiffundieren gebracht wird, und
b) ein tieferes Eindotieren so lange, bis die beiden von gegenüberliegenden Seiten der Halbleiterscheibe ausgehenden Diffusionsfronten sich unter Bildung eines zusammenhängenden p-leitenden Bereiches berührt haben.

Claims (4)

Patentansprüche:
1. Verfahren zum Herstellen eines Halbleiterbauelements mit pn-übergang nach der Planar-Diffusionstechnik unter Benutzung von Diffusionsmasken, wobei in einem vordotierten Halbleiterkristall eines Leitungstyps durch Diffusion ein entgegengesetzter Leitungstyp erzeugt wird und die Zonen verschiedenen Leitungstyps abschließend kontaktiert werden, dadurch gekennzeichnet, daß auf einer Fläche eines scheibenförmigen Halbleiterkristalls ein ringförmiger Bereich, auf der gegenüberliegenden Fläche der gesamte Oberflächenbereich des Halb-
leiterkörpers so diffundiert wird, daß sich die von den beiden gegenüberliegenden Flächen .ausgehenden Diffusionsfronten treffen, so daß ein von den sich vereinigenden Diffusionsfronten umschlossenes, an die Halbleiteroberfläche angren- . zendes Gebiet der ursprünglichen Dotierung verbleibt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, ' daß die eine der beiden der Diffusion zu unterwerfenden Flächen des Halbleiter- λο kristalle, insbesondere Silicium, eine derartige Behandlung erfährt, daß sie dem Eindringen des in der Gasphase dargebotenen Dotierungsstoffes einen größeren Widerstand entgegensetzt als die gegenüberliegende Fläche. .
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß. die eine der beiden Flächen geläppt, die gegenüberliegende Fläche dagegen poliert ist und anschließend die gesamte Halbleiteroberfläche mit einer dünnen Schicht aus λο SiO2 überzogen wird.
!
4. Verfahren ■ nach einem der Ansprüche 1 bis' 3, dadurch gekennzeichnet, daß auf der das geringere Eindringvermögen der beiden gegenüberliegenden Flächen des Halbleiterkristalls besitzenden Flache ein ringförmiger Bereich der SiO2-Schicht durch Ätzen "entfernt wird, ohne daß hierdurch das spezifische Vermögen der beiden gegenüberliegenden Flächen bezüglich der Aufnahmefähigkeit an gasförmigem Dotierungsstoff einander angeglichen wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß an den gegenüberliegenden Flächen'das SiO0 vollständig entfernt wird, ohne daß das darunterliegende Halbleitermaterial merklich angegriffen wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß gasförmiger Dotierungsstoff in die freigelegten Oberflächen zunächst nur so weit zum Eindiffundieren gebracht wird, daß sich die von zwei gegenüberhegenden Flächen in das Innere des Halbleiterkristalls ausbildenden Diffusionsfronten noch nicht begegnen, daß anschließend das Eindringen nach erfolgter Drosselung der Dotierungsstoffzufuhr, insbesondere durch eine SiO2-Schicht, bis zur gegenseitigen Berührung bzw. Durchdringung der Diffusionsfronten vorgenommen wird.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß bei Verwendung von Silicium als Grundmaterial z. B. B2O3-Dampf im Fall eines η-leitenden Grundmaterials, im Fall eines p-leitenden Grundmaterials z. B. Phosphor zum Eindiffundieren gebracht wird.
8. Verfahren nach.einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Breite des in die Oxidschicht eingeätzten ringförmigen Bereiches kleiner als der vierte Teil.des Abstandes zur gegenüberliegenden Fläche gewählt ist.
9. Verfahren nach, einem der Ansprüche! bis 8, dadurch gekennzeichnet, daß die SiO2-
. Schicht, welche das vom Diffusionsvorgang nicht 'erfaßte Grundmaterial bedeckt, mindestens stellenweise zwecks Kontaktierung der darunterliegenden Zone entfernt wird.
In Betracht gezogene Druckschriften:
Electronics, 29. 9. 196.1, S. 104 bis 116.
Hierzu 1 Blatt Zeichnungen
609 723/328 11.66 © Bundesdruckerei Berlin
DES87651A 1963-09-30 1963-09-30 Verfahren zum Herstellen eines Halbleiter-bauelementes mit pn-UEbergang nach der Planar-Diffusionstechnik Pending DE1229650B (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DES87651A DE1229650B (de) 1963-09-30 1963-09-30 Verfahren zum Herstellen eines Halbleiter-bauelementes mit pn-UEbergang nach der Planar-Diffusionstechnik
CH790364A CH421309A (de) 1963-09-30 1964-06-17 Verfahren zum Herstellen eines Halbleiterbauelementes mit pn-Übergang und nach diesem Verfahren hergestelltes Halbleiterbauelement
NL6410159A NL6410159A (de) 1963-09-30 1964-09-01
US398341A US3289267A (en) 1963-09-30 1964-09-22 Method for producing a semiconductor with p-n junction
SE11703/64A SE300267B (de) 1963-09-30 1964-09-29
GB39541/64A GB1030048A (en) 1963-09-30 1964-09-29 Improvements in or relating to processes for producing a semiconductor unit having apn-junction
FR989722A FR1409680A (fr) 1963-09-30 1964-09-29 Procédé de fabrication d'un composant à semi-conducteurs

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DES87651A DE1229650B (de) 1963-09-30 1963-09-30 Verfahren zum Herstellen eines Halbleiter-bauelementes mit pn-UEbergang nach der Planar-Diffusionstechnik

Publications (1)

Publication Number Publication Date
DE1229650B true DE1229650B (de) 1966-12-01

Family

ID=7513934

Family Applications (1)

Application Number Title Priority Date Filing Date
DES87651A Pending DE1229650B (de) 1963-09-30 1963-09-30 Verfahren zum Herstellen eines Halbleiter-bauelementes mit pn-UEbergang nach der Planar-Diffusionstechnik

Country Status (6)

Country Link
US (1) US3289267A (de)
CH (1) CH421309A (de)
DE (1) DE1229650B (de)
GB (1) GB1030048A (de)
NL (1) NL6410159A (de)
SE (1) SE300267B (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3484662A (en) * 1965-01-15 1969-12-16 North American Rockwell Thin film transistor on an insulating substrate
GB1028485A (en) * 1965-02-01 1966-05-04 Standard Telephones Cables Ltd Semiconductor devices
US3394037A (en) * 1965-05-28 1968-07-23 Motorola Inc Method of making a semiconductor device by masking and diffusion
US3430335A (en) * 1965-06-08 1969-03-04 Hughes Aircraft Co Method of treating semiconductor devices or components
US3380153A (en) * 1965-09-30 1968-04-30 Westinghouse Electric Corp Method of forming a semiconductor integrated circuit that includes a fast switching transistor
US3490964A (en) * 1966-04-29 1970-01-20 Texas Instruments Inc Process of forming semiconductor devices by masking and diffusion
US3391452A (en) * 1966-05-16 1968-07-09 Hewlett Packard Co Method of making a reliable low-ohmic nonrectifying connection to a semiconductor substrate
US3632433A (en) * 1967-03-29 1972-01-04 Hitachi Ltd Method for producing a semiconductor device
US3510735A (en) * 1967-04-13 1970-05-05 Scient Data Systems Inc Transistor with integral pinch resistor
US3514846A (en) * 1967-11-15 1970-06-02 Bell Telephone Labor Inc Method of fabricating a planar avalanche photodiode
US3664894A (en) * 1970-02-24 1972-05-23 Rca Corp Method of manufacturing semiconductor devices having high planar junction breakdown voltage
JPH07118534B2 (ja) * 1990-02-22 1995-12-18 三菱電機株式会社 半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2569347A (en) * 1948-06-26 1951-09-25 Bell Telephone Labor Inc Circuit element utilizing semiconductive material
CA605440A (en) * 1955-11-03 1960-09-20 E. Pardue Turner Semiconductor devices and methods of making the same
NL121810C (de) * 1955-11-04
US3180766A (en) * 1958-12-30 1965-04-27 Raytheon Co Heavily doped base rings
US2944321A (en) * 1958-12-31 1960-07-12 Bell Telephone Labor Inc Method of fabricating semiconductor devices
US2967793A (en) * 1959-02-24 1961-01-10 Westinghouse Electric Corp Semiconductor devices with bi-polar injection characteristics
US2937114A (en) * 1959-05-29 1960-05-17 Shockley Transistor Corp Semiconductive device and method
US3165430A (en) * 1963-01-21 1965-01-12 Siliconix Inc Method of ultra-fine semiconductor manufacture

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
None *

Also Published As

Publication number Publication date
CH421309A (de) 1966-09-30
SE300267B (de) 1968-04-22
US3289267A (en) 1966-12-06
GB1030048A (en) 1966-05-18
NL6410159A (de) 1965-03-31

Similar Documents

Publication Publication Date Title
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1764281C3 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE1764155C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes aus einem Siliciumkörper
DE2419019C3 (de) Verfahren zum Herstellen eines Sperrschichtfeldeffekttransistors
DE1229650B (de) Verfahren zum Herstellen eines Halbleiter-bauelementes mit pn-UEbergang nach der Planar-Diffusionstechnik
DE2133979C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
CH495633A (de) Halbleiteranordnung
DE2854174A1 (de) Halbleiteranordnung mit einer steuerbaren pin-diode und schaltung mit einer derartigen diode
DE1803024A1 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1231812B (de) Verfahren zur Herstellung von elektrischen Halbleiterbauelementen nach der Mesa-Diffusionstechnik
DE2318179C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE102008049664B3 (de) Verfahren zum Herstellen eines Halbleiterkörpers mit einem graduellen pn-Übergang
DE2517049B2 (de) Sperrschicht-Feldeffekttransistor aus III-V Halbleitermaterial
DE1514656A1 (de) Verfahren zum Herstellen von Halbleiterkoerpern
DE1090330B (de) Halbleiteranordnung mit einem Halbleiterkoerper mit zwei Zonen entgegengesetzten Leitfaehigkeitstyps und je einer Elektrode an den beiden Zonen
DE2021460A1 (de) Verfahren zur Herstellung von Halbleiteranordnungen
DE2005940C3 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2028632A1 (de) Halbleiterbauelement
DE1464703A1 (de) Kapazitaetsdiode
DE1789171C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1963132C3 (de) Halbleiteranordnung mit mindestens einer in einem monolithischen Halbleiterkörper angebrachten integrierten Schaltung und Verfahren zu deren Herstellung
DE2215351C3 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE2360081C3 (de) Thyristor mit monolithisch integrierter Diode und Verfahren zu seiner Herstellung