DE2005940C3 - Halbleiterbauelement und Verfahren zu seiner Herstellung - Google Patents

Halbleiterbauelement und Verfahren zu seiner Herstellung

Info

Publication number
DE2005940C3
DE2005940C3 DE2005940A DE2005940A DE2005940C3 DE 2005940 C3 DE2005940 C3 DE 2005940C3 DE 2005940 A DE2005940 A DE 2005940A DE 2005940 A DE2005940 A DE 2005940A DE 2005940 C3 DE2005940 C3 DE 2005940C3
Authority
DE
Germany
Prior art keywords
zone
layer
conductivity type
substrate
surface zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2005940A
Other languages
English (en)
Other versions
DE2005940B2 (de
DE2005940A1 (de
Inventor
Rene Caen Calvados Glaise (Frankreich)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2005940A1 publication Critical patent/DE2005940A1/de
Publication of DE2005940B2 publication Critical patent/DE2005940B2/de
Application granted granted Critical
Publication of DE2005940C3 publication Critical patent/DE2005940C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/037—Diffusion-deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/145—Shaped junctions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/151—Simultaneous diffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thyristors (AREA)

Description

Die Erfindung betrifft ein Halbleiterbauelement entsprechend dem Oberbegriff des Anspruchs 1.
Die Erfindung betrifft weiter ein Verfahren zur Herstellung dieses Bauelements.
Ein Halbleiterbauelement der genannten Art ist aus der DE-OS 14 64 984 bekannt. Dieses Bauelement enthält einen Thyristor, der aufgebaut ist aus einem PNP-Transistor mit lateraler und einem NPN-Transistor mit vertikaler Struktur wobei diese Transistoren zwei gemeinsame Zonen aufweisen und '.n Vereinigung einem Thyristor gleichwertig sind. Dieser Aufbau weist verschiedene Nachteile auf. Ein großer Nachteil ist der wesentliche Unterschied zwischen den Verstärkungsfaktoren der beiden Transistoren; dieser Unterschied der Verstärkungsfaktoren ist auf den Strukturunterschied zurückzuführen.
Der Verstärkungsfaktor des lateralen Transistors ist klein, weil die einander gegenüberliegenden seitlichen Oberflächen der PN-Übergänge die einzigen aktiven Teile dieser Übergänge bilden. Es ist bekannt, daß das Bauelement nur in den gut leitenden Zustand übergehen kann, wenn die Summe der Verstärkungsfaktoren αϊ + Λ2 mindestens gleich 1 ist. Wenn einer der beiden Transistoren vom lateralen Typ ist, muß der Verstärkungsfaktor des anderen Transistors umso größer sein. Außerdem ist der Verstärkungsfaktor eines lateralen Transistors sehr empfindlich für Oberflächenerscheinungen, wodurch die Stabilität und die Genauigkeit der Schaltkennlinien beeinträchtigt werden. Im Vergleich zu dem gleichwertigen (vertikalen) Transistor erfordert ein lateraler Transistor eine größere Oberfläche des Halbleiterkörpers, während überdies die zugelassenen Stromstärken mit Rücksicht auf die kleinen aktiven Oberflächen der PN-Übergänge dieses Transistors verhältnismäßig gering sind.
Eine andere Möglichkeit zur Herstellung gesteuerter Gleichrichter mit planarcr Struktur, wobei die beiden zusammensetzenden Transistoren eine vertikale Struktur aufweisen, besteht in einer Reihenfolge von Diffusionen von derselben Oberfläche her über
verschiedene Diffusionstiefen und mit abwechselnden Leitungstypen. Diese Technik hat den Nachteil, daQ eine Vielzahl von Diffusionen erforderlich ist; dadurch wird die Wahl in bezug auf die Dotierungskonzentration, den Konzentrationsgradienten und das Diffusionprofil beschränkt. Weiter lassen sich Zonen mit der richtigen Dicke schwer auf reproduzierbare Weise herstellen. Außerdem muß die Mittelzone, die keine Elektroden enthält und die zum Erreichen genügend hoher Umschaltspannungen und Durchschlagsspannungen einen großen Widerstand aufweisen muß, durch eine tiefe Diffusion von Verunreinigungen hergestellt werden, wodurch der spezifische Widerstand dieser Mittelzone nicht so niedrig und nicht so genau definiert sein kann, wie z. B. bei einer epitaktisch gebildeten Schicht Dagegen wird eine der Außenzonen, die stark dotiert sein müßten, durch eine epitaktische Schicht oder durch ein Substrat mit hohem spezifischen Widerstand und schwacher Dotierung gebildet.
Aus der FR-PS 15 04 781 ist ein in einer apitaktischen N-Schicht angeordneter, vertikaler NPN-Tran-.istor bekannt, der mit dem darunterliegenden P-Substrat eine PNPN-Struktur bildet, wobei das Substrat über eine vergrabene P-Schicht an die Oberfläche geführt ist. Dabei ist die vergrabene P-Schicht mit dem Substrat verbunden. Diese PNPN-Struktur kann daher nicht als isolierter Thyristor in eine Insel integriert werden.
Aus »Electronics« 41 (1968) 15, 84-88 sind integrierte Transistorstrukturen mit epitaktischen und vergrabenen Schichten bekannt.
Der Erfindung liegt die Aufgabe zugrunde, das Halbleiterbauelement gemäß dem Oberbegriff des Anspruchs 1 so auszugestalten, daß sich eine planare, nur an einer Oberfläche kontaktierte Thyristorstruktur ergibt, die auf einfache Weise in eine Festkörperschaltung integriert werden kann und bei der die beiden NPN- und PNP-Transistoren. aus denen sich die Struktur zusammensetzt, vom vertikalen Typ sind und Verstärkungsfaden der gleichen Größenordnung aufweisen.
Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmale gelöst.
Ferner ist es Aufgabe der Erfindung, ein Verfahren zur Herstellung des Halbleiterbauelements anzugeben.
Diese Aufgabe wird durch die im Anspruch 7 angegebenen Merkmale gelöst.
Weiterbildungen der Erfindung ergeben sich aus den UnteranspriJchen.
Die mit der Erfindung erzielten Vorteile sind insbesondere dirin zu sehen, chß das Halbleiterbauelement verhältnismäßig hohe Durchschlagspannungen und eine hohe Schaltgeschwindigkeit aufweist.
Die beiden Transistoren, die dem Thyristor nach der Erfindung gleichwertig sind, haben eine vertikale Struktur, die es ermöglicht, diesen Transistoren Verstärkungsfaktoren der gleichen Größenordnung zu erteilen. Die Oberflächeneffekte sind wedtr für den einen, noch für den anderen Transistor vorherrschend und können sogar vernachlässigt werden. Die durchzuführenden Diffusionen brauchen nicht über eine große Tiefe einzudringen und die auffolgenden Bearbeitungen ermöglichen eine genaue Einstellung der Geometrie, der Dotierungen Und der Dotieiiingsgradienten.
Einige Ausführungsfoi men der Erfindung sind in den Zeichnungen dargestellt und werden im folgenden näher beschrieben. Es zeigen
F i g. 1 — 11 schematisch im Querschnitt ein Halbleiterbauelement während auffolgender Herstellungsstufen
Fig. 12 eine Draufsicht auf das Bauelement, das in F i g. 11 im Querschnitt längs der Linie XI-XI dargestellt ist;
Es sei bemerkt, daß die Abmessungen der in der. Figuren gezeigten Haibleiterbauelemente nicht maßstäblich dargestellt sind; insbesondere die Abmessungen in der Dickenrichtung sind der Deutlichkeit halber stark
ίο übertrieben.
Die Oxydschichten, die durch die unterschiedlichen thermischen Behandlungen erhalten werden, sind in den Zwischenstufen nicht in den Zeichnungen dargestellt.
Es wird von einer einkristallinen Halbleiterscheibe, z.B. aus P-leitendem Silicium, ausgegangen, die als Substrat dient und in F i g. 1 mit 1 bezeichnet ist In die Oberfläche 2 dieser Scheibe wird eine N^-leitende Schicht 3 (siehe F i g. 2) eindiffundiert deren Lage und Konfiguration etwa der für die Anode des Thyristors bestimmten Lage und Konfiguration ei.sprechen. Das für diese Diffusion gewählte Dotierungsmaterial hat eine Diffusionskonstante, die kleiner als die der für die andere Diffusionen verwendeten Dotierungsmaterial^ ist Vorteilhaft wird die Schicht 3 mit Arsen dotiert.
Nach die^or Diffusion wird auf derselben Oberfläche 2 eine P+ -leitende Schicht 4 (siehe F i g. 3) gebildet, die im Verlauf der Isolierzonen entspricht, die die Insel begrenzen, in der der Thyristor angebracht werden wird.
Der folgende Verfahrensschritt ist das Aufwachsen 3iner N-leitenden epitaktischen Schicht 5 (siehe F i g. 4) mit niedriger Dotierungskonzentration auf die Oberfläche 2.
Durch eine P-Diffusion wird dann auf der Schicht 2 über der Schicht 3 eine Schicht 6 (siehe F i g. 5) etwa der gleichen Gestalt wie die Schicht 3 und über der Schicht 4 eine Schicht 7 etwa der gleichen Gestalt wie die Schicht 4 angebracht.
Nach dieser Vordiffusion zur gleichzeitigen Bildung der Schichten 6 und 7 wird auf der Oberfläche der ersten Schicht 5 eine zweite N-Ieitende epitaktische Schicht 8 gebildet (siehe F i g. 6).
Diese zweite Schicht kann die gleichen Eigenschaften wie die Schicht 5 aufweisen, insbesondere in bezug auf das Dotierungsmaterial, die Dotierungskonzentration und gegebenenfalls die Dicke.
Dann wird auf der Oberfläche der zweiten epitaktischen Schicht 8 eine P*-Diffusion zur Bildung einer Schicht 10 (siehe Fig. 7) über den Schichten 4 und 7 praktisch der gleichen Gestalt wie diese Schichten und einer Schicht 9 über der vergrabenen Zone 6 zur Bildung einer Verbindungzowe zwischen der Oberfläche undd?r Zone 6 durchgeführt.
Die Diffusion zur Bildung der Schichten 9 und 10 wird fortgesetzt, bis (siehe F i g. 8) die Zone 9 sich an dk: Zone 6 anschließt und sich die Zone 4, 7 und 10 aneinander anschließen, so daß eine isolierte N-Ieitende Insel erhalten wird.
Anschließend wird wider eine P-Diffusion zur Bildung
so der Zone 11 (siehe Fig.9) durchgeführt, die eine Mittelzone (die zweite Oberflächenzone) des Bauelements bildet und die Zone 9 kommt. Diese Zone 11 kommt naturgemäß weder mit der Zone 9, noch mit den Isolierzonen 12 in Berüh-ung.
Dann wird in einen Teil der Zone 11 eine N-Ieitende Zone 15 eindiffundiert (siehe Fig. 10), (die erste Oberflächenzone), wobei die Diffusionstiefe geringer als die der Zone 11 ist. Dann erhält man das in Fig. 10
schematisch gezeigte Bauelement mit einer vergrabenen P-Ieitenden AuDenzone 6, die die Anode bildet, einer N-Ieitenden Mittelzone, die durch die Teile 13 und 14 der epitaktischen Schichten 5 und 8 gebildet wird, die von den Isolierwänden 12 umgeben sind, einer zweiten P-leitenden Mittelzone 11 (die zweite Oberflächenzone) und einer [gleitenden Außenzone 15 (die erste Oberflächenzone), die die Kathode bildet.
Durch die folgenden Verfahrensschritte werden auf der Oberfläche auf den Zonen 6, 11 und 15 Kontakte gebildet, wobei der Kontakt mit der Zone 6 über die Zone 9 hergestellt wird. Die Metallbahnen 17,20 und 21 für die Zone 9, die Zone 11 bzw. die Zone 15 sind z. B. durch Aufdampfen im Vakuum angebracht.
Der so erhaltene Thyristor, der in Fi g. 11 im Schnitt dargestellt ist, kann in Draufsicht verschiedene Konfigurationen aufweisen. Die Zonen 11 und 15 und die Kontakte 20 und 21 können z. B. die Form konzentrischer, kreisförmiger, ovaler, polygonaler oder unregelmäßiger Ringe aufweisen, während die Zone 9 und der Kontakt 17 auch kreisförmig oder anders gestaltet sein können.
Fig. 12 zeigt eine Draufsicht auf das Bauelement, das in F i g. 11 im Schnitt längs der Linie XI-XI der F i g. 12 dargestellt ist. Der Thyristor ist in einer Insel 23 untergebracht, die durch die diffundierten Zonen 12 begrenzt wird, die den Thyristor gegen die in anderen benachbarten Inseln angebrachten Schaltungselemente isolieren.
Die Außenzone 6 und die lokalisierte vergrabene Schicht 3 haben in diesem Beispiel den mit gestrichelten Linien angedeuteten Umriß 24. Dieser Umriß entspricht etwa dem Außenumfang der Zone 11.
Nach einer anderen Ausführungsform befinden sich mehrere Verbindungszonen 9 in einer gleich großen Anzahl epitaktischer Schichtteile, die von Zonen 11 umgeben sind. Auch können diese Verbindungszonen, Schichtteile und Zonen als Kämmen ausgebildet sein, deren Zähne ineinander eingreifen. Dieser Aufbau ist unter der Bezeichnung »interdigitale Konfiguration« bekannt.
Beispielsweise werden nachstehend die unterschiedlichen Bearbeitungsstufen eines Bauelements erwähnt, das einen gesteuerten Gleichrichter enthält der mit anderen Schaltungselementen in einer Halbleiterscheibe auf die an Hand der F i g. 1 — 11 beschriebene Weise integriert werden kann.
Es wird von einer Scheibe nach F i g. 1 ausgegangen, die aus einkristallinem P-Ieitendem Silicium hergestellt ist, das mit Bor dotiert isL Die Dicke der Scheibe ist etwa 200 μπι und ihr spezifischer Widerstand liegt zwischen 5 und 10 Ω cm. Diese Scheibe kann gegebenenfalls eine Vielzahl nebeneinander angeordneter Bauelemente tragen. Auf der Oberfläche 2 der Scheibe wird mit Arsen eine N+-Ieitende Schicht 3 gebildet (siehe Fig.2). Diese Diffusion wird während 10 bis 20 Stunden derart durchgeführt, daß eine Diffusionstiefe in der Größenordnung von 8 μπι erreicht wird, wobei während der folgenden Behandlung das Arsen nicht erheblich tiefer diffundieren soll. Die Konzentration liegt zwischen IO20 und 1021 Atomen/cm3,
Dann wird durch eine Bordiffusion eine P-leite:nde Schicht 4 gebildet, die den zu bildenden Isolierwäfiden entspricht. Es wird eine Vordiffusion mit <:iner Oberflächenkonzentration zwischen 1019 und 1020 Atomen/cm3 durchgeführt, was praktisch der Löslichlwitsgrenze entspricht.
Dann wird eine erste N-leitende epitaktische Schicht 5 (siehe F i g. 4) mit Phosphordotierung gebildet, wobei die Dotierungskonzentration etwa 10" Atome/cm' beträgt und die Schicht einen spezifischen Widerstand von 0,5 Ω cm aufweist und die Dicke der Schicht etwa 10 μπι beträgt.
is Auf dieser ersten epitaktischen Schicht 5 weiden dann die Pleitenden Zonen 6 und 7 durch Borvordiffusion angebracht; diese Zonen 6 und 7 liegen übet den Schichten 3 und 4; die Dotierungskonzentration in diesen Zonen liegt in dergleichen Größenordnung ι. B.
ΙΟ" Atome/cm3.
Dann wird eine zweite epitaktische Schicht 8 (;nehe Fi g. 6) gebildet, die eine Dicke von etwa 8 μπι hai und die gleichen Kennlinien wie die erste epitaktische Schicht 5 aufweist. In diese zweite epitaktische Schicht wird anschließend die Zone 10 eindiffundiert, die den Isolierwänden entspricht. Die Konzentration, die diese Vordiffusion kennzeichnet, ist gleich der bei den vorangehenden Bordiffusionen verwendeten Konzentration. Eine gleich Behandlung ergibt zu gleicher Zeit die Verbindungszone 9. Diese beiden Diffusioien werden fortgesetzt, bis die drei auffolgenden diffundierten Zonen, die zusammen die Isolierwände bilden, üich treffen, und bis sich die Verbindungszone 9 an die ?:one 6 anschließt.
Dann werden zwei Diffusionen durchgeführt; zunächst eine Bordiffusion zur Bildung der mil Il bezeichneten Thyristorzone, die mit dem Steuerkontakt versehen werden wird, wobei die Borkonzentration etwa 1018 Atome/cm3 beträgt und die Diffusionstiefe zwischen 2 und 4 μπι liegt und dann eine Phosphordiffusion zui Hiiuuiig der mit i5 bezeichneten Thyristorzone, die als Kathode dient, wobei die Phosphorkonzentration zwischen 10Mund 1021 Atomen/cm3 liegt
Die Herstellung des Bauelements wird durch die Bildung der Anoden-, Kathoden- und Steuerkontakte beendet Diese werden z. B. durch eine im Vakjum durchgeführte Metallisierung erhalten. Dann wird die der aktiven Oberfläche der Scheibe gegenüber liegende Oberfläche abgeschliffen. Die Dicke der Scheibe w'—d auf etwa 150 μπι herabgesetzt, wobei beim Vorhandensein einer Anzahl unabhängiger integrierter Schal Eungen auf der Scheibe diese Scheibe dementsprechend unterteilt wird. Jede Scheibe wird mit Hilfe von GoRSauf einem angepaßten Träger festgeschweißt
Die durch den in Detail beschriebenen Behandlungszyklus erhaltenen Bauelemente weisen befriedigende Spannungs- und Schaltungslinien auf. Die Durchschlagspannung der Obergänge überschreitet 40 V. Die Sperrzeit liegt in der Größenordnung von 1 psek.
Hierzu 3 Blatt Zeichnungen

Claims (8)

Patentansprüche:
1. Halbleiterbauelement mit einem Halbleitersubstrat und einer darauf niedergeschlagenen epitaktischen Schicht von einem ersten Leitungstyp, in der ein Thyristor mit einer ersten Oberflächenzone vorn ersten Leitungstyp, die innerhalb der epitaktischen Schicht völlig von einer zweiten Oberflächenzone vom zweiten Leitungstyp umgeben ist und einer voin der zweiten Zone getrennten dritten Zone vorn zweiten Leitungstyp angeordnet ist, dadurch gekennzeichnet, daß die dritte Zone (6) eine vergrabene Schicht ist, die sich unter der zweiten Oberflächenzone (11) erstreckt und durch d:ie epitdktische Schicht (23) vom Substrat (1) und von der zweiten Oberflächenzone (11) getrennt ist und mittels einer von der zweiten Oberflächenzone (11) getrennte Verbindungszone (9) vom zweiten Lev tungstyp mit der Oberfläche verbunden ist.
2. Halbleiterbauelement nach Anspruch 1.dadurch gekennzeichnet, daß das Substrat (1) vom zweitem Leitungstyp ist, und daß der Thyristor in einem inselförmigen Teil der epitaktischen Schicht (Zl) angebracht ist, der vom übrigen Teil der epitaktischen Schicht durch eine Oberflächenzone (12) vorn zweiten Leitungstyp, die sich an das Substrat (II) anschließt, getrennt ist.
3. Halbleiterbauelement nach Anspruch 1 oder '.'., dadurch gekennzeichnet, daß an der Stelle der Grenzfläche zwischen dem Substrat (1) und der epitaktischen Scnicht (23) unter der ersten vergrabenen Schicht (6) vom zweite.i Leitu; gstyp eine zweiic vergrabene Schicht (3) v&.n ersten Leitungstyp angebracht ist, deren Dotierungskc izentration hoher als die der epitaktischen Schicht ist
4. Halbleiterelement nach einem der vorangehenden Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Verbindungszone (9) von der zweiten Oberflächenzone (11) und der darin liegenden erste 1 Oberflächenzone(15)umgeben ist.
5. Halbleiterbauelement nach einem der vorangehenden Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die epitaktische Schicht (23) N-Ieitend und das Substrat (l)P-Ieitend ist.
6. Halbleiterbauelement nach Anspruch 5,dadurc*i gekennzeichnet, daß die erste N-leitende Oberflächenzone (15) und die erste vergrabene P-Ieitendi: Schicht (6) Dotierungskonzentrationen zwischen 1018 und 1021 Atomen/cmJ aufweisen und daß du: N-leitende epitaktische Schicht (23) und die P-Ieiten ■ de zweite Oberflächtnzone (11) Dotierungskonzen trationen zwischen 1016 und 1018 Atomen/cm' auf weisen, während das P-Ieitende Substrat (1) einen spezifischen Widerstand zwischen 5 und 10 Ω cm hat.
7. Verfahren zur Herstellung eines Halbleiter bauelemente nach einem der vorangehenden An Sprüche 1 bis 6, dadurch gekennzeichnet, daß auf einem Substrat (1) vom zweiten Leitungstyp ein·: erste Sehieht (5) vom ersten Leitungstyp epitaktisch so •ngebracht wird, daß auf dieser ersten epitaktischeli Schicht örtlich eine Vergrabene Schicht (6) vom zweiten Leitungstyp angebracht wird, daß auf dec ersten epitaktischen Schicht (5) Und der vergrabenen. Schicht (6) eine zweite Schicht (8) vom ersten Leitungstyp epitaktisch angebracht wird, daß vofi der Oberfläche her in diese zweite epitaktischi;; Schicht (8) eine Zone (11) vom zweiten Leitungstyp (die zweite Oberflächenzone) eindiffundiert wird, daß von der Oberfläche her ·η diese zweite Oberflächenzone (11) eine Zone (15) vom ersten Leitungstyp (die erste Oberflächenzone) diffundiert wird, die- völlig von der zweiten Oherflächenzone (11) umgeben ist, daß von der Oberfläche her eine von der zweiten Oberflächenzone (11) getrennte Verbindungszone (9) vom zweiten Leitungstyp b.' j zu einer derartigen Tiefe diffundiert wird, daß sie sich an die vergrabene Schicht (6) vom zweiten Leitungstyp anschließt, wonach auf der ersten (15) und der zweiten Oberflächenzone (11) und auf der Verbindungszone (9) Anschlußleiter angebracht •i/erden.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß von einem Substrat (1) vom zweiten Leilungstyp ausgegangen wird und daß vor der Anbringung der ersten epitaktischen Schicht (5) unter der anzubringenden ersten vergrabenen Schicht (6) vom zweiten Leitungstyp örtlich eine zweite vergrabene Schicht (3) vom ersten Leitungstyp angebracht wird, deren Dotierungskonzentration höher als die der ersten epitaktischen Schicht (5) ist.
DE2005940A 1969-02-13 1970-02-10 Halbleiterbauelement und Verfahren zu seiner Herstellung Expired DE2005940C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR6903480A FR2031940A5 (de) 1969-02-13 1969-02-13

Publications (3)

Publication Number Publication Date
DE2005940A1 DE2005940A1 (de) 1970-09-10
DE2005940B2 DE2005940B2 (de) 1979-03-29
DE2005940C3 true DE2005940C3 (de) 1979-11-22

Family

ID=9029030

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2005940A Expired DE2005940C3 (de) 1969-02-13 1970-02-10 Halbleiterbauelement und Verfahren zu seiner Herstellung

Country Status (8)

Country Link
US (1) US3676755A (de)
JP (1) JPS509554B1 (de)
BE (1) BE745832A (de)
DE (1) DE2005940C3 (de)
FR (1) FR2031940A5 (de)
GB (1) GB1295422A (de)
NL (1) NL7001769A (de)
SE (1) SE363701B (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7009091A (de) * 1970-06-20 1971-12-22
JPS5837699B2 (ja) * 1974-12-16 1983-08-18 三菱電機株式会社 ハンドウタイキオクソウチ

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3445734A (en) * 1965-12-22 1969-05-20 Ibm Single diffused surface transistor and method of making same
US3575646A (en) * 1966-09-23 1971-04-20 Westinghouse Electric Corp Integrated circuit structures including controlled rectifiers
FR1504781A (fr) * 1966-10-28 1967-12-08 Csf Nouveau transistor pnp pour circuits intégrés
US3502951A (en) * 1968-01-02 1970-03-24 Singer Co Monolithic complementary semiconductor device

Also Published As

Publication number Publication date
DE2005940B2 (de) 1979-03-29
GB1295422A (de) 1972-11-08
NL7001769A (de) 1970-08-17
JPS509554B1 (de) 1975-04-14
BE745832A (nl) 1970-08-11
FR2031940A5 (de) 1970-11-20
DE2005940A1 (de) 1970-09-10
SE363701B (de) 1974-01-28
US3676755A (en) 1972-07-11

Similar Documents

Publication Publication Date Title
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE68928087T2 (de) Substratsstruktur für zusammengesetztes Halbleiterbauelement
DE2845062C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2610828A1 (de) Thyristor mit passivierter oberflaeche
DE2361319C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2133979C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1903870A1 (de) Verfahren zum Herstellen monolithischer Halbleiteranordnungen
DE2133976A1 (de) Halbleiteranordnung, insbesondere mono hthische integrierte Schaltung, und Ver fahren zu deren Herstellung
DE1764570B2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE1764578C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor
DE2155816A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit mindestens einem Feldeffekttransistor mit isolierter Torelektrode, und durch dieses Verfahren hergestellte Halbleiteranordnung
DE1813130C3 (de) Verfahren zur Herstellung einer Zenerdiode
DE2261541B2 (de) Verfahren zur Herstellung einer linearen integrierten Halbleiterschaltung für hohe Leistungen
DE1639282A1 (de) Halbleiterbauelement mit einer aus einem Substrat,einer Maske mit mindestens einem Fenster und aus einer durch die Fenster auf das Substrat aufgewachsenen einkristallinen Halbleiterschicht bestehenden Grundstruktur und Verfahren zu seiner Herstellung
DE2525529B2 (de) Halbleiteranordnung mit komplementaeren transistorstrukturen und verfahren zu ihrer herstellung
DE2247911C2 (de) Monolithisch integrierte Schaltungsanordnung
DE2005940C3 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1764829B1 (de) Planartransistor mit einem scheibenfoermigen halbleiter koerper
DE1090330B (de) Halbleiteranordnung mit einem Halbleiterkoerper mit zwei Zonen entgegengesetzten Leitfaehigkeitstyps und je einer Elektrode an den beiden Zonen
DE2600375B2 (de) Halbleiteranordnung mit mindestens zwei komplementären Transistoren und Verfahren zu ihrer Herstellung
DE2133977C3 (de) Halbleiterbauelement
DE2216642C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1931201C3 (de) Verfahren zur Herstellung einer Zenerdiode
DE2155050C3 (de) Integrierte Schaltung für logische Zwecke und Verfahren zu deren Herstellung
DE1639342C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee