DE2155050C3 - Integrierte Schaltung für logische Zwecke und Verfahren zu deren Herstellung - Google Patents

Integrierte Schaltung für logische Zwecke und Verfahren zu deren Herstellung

Info

Publication number
DE2155050C3
DE2155050C3 DE2155050A DE2155050A DE2155050C3 DE 2155050 C3 DE2155050 C3 DE 2155050C3 DE 2155050 A DE2155050 A DE 2155050A DE 2155050 A DE2155050 A DE 2155050A DE 2155050 C3 DE2155050 C3 DE 2155050C3
Authority
DE
Germany
Prior art keywords
zones
emitter
base
diffusion
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2155050A
Other languages
English (en)
Other versions
DE2155050A1 (de
DE2155050B2 (de
Inventor
Heinz Walter Hausena Ruegg
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2155050A1 publication Critical patent/DE2155050A1/de
Publication of DE2155050B2 publication Critical patent/DE2155050B2/de
Application granted granted Critical
Publication of DE2155050C3 publication Critical patent/DE2155050C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0825—Combination of vertical direct transistors of the same conductivity type having different characteristics,(e.g. Darlington transistors)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0821—Combination of lateral and vertical transistors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Description

Die Erfindung bezieht sich auf eine integrierte Schaltung für logische Zwecke, in der wenigstens ein als Gatter verwendeter Multi-Emitter-Transistor mit seinem Kollektor mit der Basis eines Inverter-Transistors derselben Leitungstypfolge verbunden ist, wobei eine auf einem Substrat eines ersten Leitungstyps vorhandene Oberflächenschicht des zweiten Leitungstyps mittels von der Oberfläche her bis ins Substrat reichender Trenndiffusionszonen des ersten I.eitungstyps in Inseln des zweiten Leitungstyps zerteili ist, und die erwähnten Transistoren derart in diese Inseln eingebracht sind, daß sich ihre die Emitterzone einschließenden Basiszonen oberhalb je einer an der Grenzfläche zwischen Substrat und Oberflächenschicht örtlich vorhandenen hochdotierten, begrabenen Schicht des zweiten Leitungstyps befinden, wobei die Basiszone des Inverter-Transistors die Oberflächenschicht nur teilweise durchdringt.
Die Erfindung bezieht sich auch auf ein Verfahren zur Herstellung einer solchen integrierten Schaltung.
Schaltungen dieser Art mit Mufti-Emitter-Transistoren, wie sie z. B. aus der NL-OS 70 03 059 bekannt sind, weiden auch unter der Bezeichnung TTL (Transistor Transistor Logic) ah: Grundschaltung für logische Systeme angewendet, wobei üblicherweise die MultiEmitter-Transistoren und der Inverter-Transistor beide NPN-Transistoren sind. Eine derartige Grundschaltung, ggf. ergänzt mit zusätzlichen integrierten Schaltungselementen, wie z. B. mit NPN- oder PNP-Transistoren und Widerständen, kann einzeln als integrierte Schaltung ausgebildet sein; öfters sind jedoch mehrere solche Grundschaltungen, ggf. mit zusätzlichen sonstigen Schaltungen, zu einer größeren Funktionseinheit oder System in einem monolithischen Halbieiterbaustein integriert
Bei der Herstellung wird üblicherweise in folgender Weise verfahren:
Es wird von einem P-leitenden Substrat ausgegangen, das stellenweise an den gewünschten Stellen mit eindiffundierten N-leitenden, hochdotierten Schichten versehen wird, worauf man dann eine N-leitende epitaktische Schicht von z.B. etwa 10μίτι Dicke anwachsen läßt.
In einem ersten Arbeitsgang wird dann eine erste tiefe Diffusion durchgeführt, wobei unter Verwendung üblicher Diffusions-Maskierungstechniken von der Oberfläche her Akzeptoren zur Bildung der örtlichen P-leitenden Trenndiffusionszonen stellenweise durch die N-leitende epitaktische Schicht hindurch diffundiert werden. Auf diese Weise werden also N-leitende epitaktische Inseln erhalten, die seitlich von den P-leitenden Diffusionswänden umgeben sind. An der Grenzfläche dieser Inseln mit dem Substrat sind stellenweise die hochdotierten N+ -Schichten, sogenannte begrabene Schichten, vorhanden, die gegebenenfalls während dieser und anderen Diffusionsbehandlungen noch in geringem Maß, z. B. 5 μπι in die beispielsweise 10 μπι dicke epitaktische Schicht eindringen können.
Es folgen dann noch zwei Diffusionsvorgänge, nämlich eine P-Diffusion relativ geringer Eindringtiefe, und eine N-Diffusion noch geringerer Eindringtiefe. Bei der P-Diffusion werden unter anderen die p-leitenden Basiszonen aller gewünschten NPN-Transistoren, bis zu einer Eindringtiefe von z. B. 3 μίτι in die epitaktische Schicht diffundiert, gegebenenfalls gleichzeitig mit sonstigen gewünschten P-Zonen, wie beispielsweise die P-Emitterzonen und P-Kollektorzonen von lateralen PNP-Transistoren. Bei der N-Diffusion werden die N-leitenden Emitterzonen der NPN-Transistoren stellenweise in die P-leitenden Basiszonen eindiffundiert und außerdem neben der Basiszone etwaige gewünschte Kollektorkontaktschichten sowie auch sonstige für andere zu integrierende Schaltungselemente erforderliche N-leitende Zonen, wie beispielsweise die Basiskon-
taktschichten von lateralen PNP-Transistoren.
Unter Anwendung obenerwähnter Diffusionsschritte werden also bei den bekannten integrierten Schaltungen die verschiedenen zu integrierenden Schaltungselemente gleichzeitig an verschiedenen Stellen der Halbleiterscheibe realisiert Dabei weisen Schaltungselemente derselben Art, wie beispielweise die NPN-Transistoren, dieselben Parameter bezüglich Dotierung und Eindringtiefe der verschiedenen Zonen, mit der Möglichkeit unterschiedlicher lateraler Ausdehnung auf. Die Parameter der Diffusionsschritte werden so gewählt, daß die für die verschiedenen Schaltungselemente gewünschten Eigenschaften, wie beispielsweise hoher Stromverstärkungsfaktor, hohe Durchbruchspannung, niedrige Sättigungsspannungswerte für den auf den Multi-Emitter-Transistor folgenden Inverter-Transistor erhalten werden.
Dazu wird unter anderem die P-Diffusion, welche die Basiszone und den Kollektorübergang bestimmt, relativ wenig tief in die N-leitende epitaktische Schicht eindiffundiert, so daß sie in einem gewissen Abstand von der begrabenen Schicht den PN-Übergang bildet, wobei die Kollektorzone über eine aus dem ursprünglichen hochohmigen epitaktischen N-Material bestehende Zwischenschicht in die darunterliegende begrabene hochdotierte Schicht übergeht.
Es ist bekannt, unter anderem bei der Herstellung von integrierten Schaltungen der eingangs genannten Art, eine Gold-Diffusion vorzunehmen, welche die Lebensdauer der Ladungsträger verkürzt und dadurch auch die Speicherzeit und den inversen Stromverstärkungsfaktor ßmvcrse des Multi-Emitter-Transistors wesentlich verringert, ohne daß dadurch der Stromverstärkungsfaktor β der anderen Transistoren zu sehr erniedrigt wird. Bekanntlich ist ein niedriges ßmvcrse des Multi-Emitter-Transistors erforderlich, da in einem der Betriebszustände, nämlich im geöffneten Zustand des Gatters, der Multi-Emitter-Übergang in der Sperrichtung und der Kollektorübergang in der Durchlaßrichtung gepolt wird. Dabei fließt in den als Emitter wirksamen Kollektor der Einschalt-Basisstrom des angeschlossenen Invertertransistors. Bei hohem ßmvers? des MultiEmitter-Transistors würde also ein hoher Eingangsstrom am Gatter erforderlich sein und dadurch eine entsprechend große Rückwirkung und Belastung der vorangehenden Stufe auftreten (DE-OS 14 64 340).
Es kann jedoch erwünscht sein, die Gold-Diffusion zu unterlassen oder in ihrem Ausmaß wesentlich zu verringern, z. B. bei Verwendung von zasätzlichen lateralen PNP-Transistoren in der integrierten Schaltung, da das Gold den nicht sehr hohen 0-Wert dieser lateralen Transistoren in unzulässiger Weise herabsetzen könnte.
Der Vollständigkeit halber sei bemei kt, dab es aus der DE-OS 19 48921 bekannt ist, daß der Stroinverstärkungsfaktor β eines Transistors durch die Dicke der Basiszone beeinflußt werden kann.
Weiter ist es aus IBM Technical Disclosure Bulletin, Bd. 13 (1970) 1, 295 und aus der US-PS 33 12 882 bekannt, bei normalen, bipolaren integrierbaren Transistoren, bzw. Multi-Emitter-Transistoren für hohe Leistungen die Dicke der Basiszone dadurch maximal auszulegen, daß die gesamte Basiszone bzw. eine einen Bestandteil der Basiszone bildende Matrix von hochdotierten Einzelzonen des gleichen Leitungstyps vorzugsweise während der Diffusion der Trenndiffusionszone desselben Leitungstyps tief in die Oberflächenschicht bis in die zugehörige hochdotierte begrabene Schicht des entgegengesetzten Leitungstyps eindiiffuniiiert wird und dadurch mit dieser den Kollektorübergang des Transistors bzw. Multi-Emitter-Transistors bildet. Eine Beeinflussung des Stromverstärkungsfaktors ßmvcnc ist dabei nicht beabsichtigt
Der Erfindung liegt nun die Aufgabe zugrunde, eine integrierte Schaltung der eingangs genannten Art so auszubilden, daß die Rückwirkung de? Multi-Emitter-Transistors so wesentlich verringert wird, daß die Diffusion von Gold ganz unterlassen oder wesentlich beschränkt werden kann.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß die Basiszone des Multi-Emitter-Transistors in die Oberflächenschicht bis in die zugehörige begrabene Schicht eindiffundiert ist und mit dieser den Basis-KoI-lekiorübergang des Multi-Emitter-Transistors bildet.
Ein erfindungsgemäßes Verfahren zur Herstellung einer solchen integrierten Schaltung ist dadurch gekennzeichnet, daß, ausgehend von einer aus dem Substrat, der auf dem Substrat des ersten Leitungstyps vorhandenen tpitaktischen Schicht praktisch homogener Dicke und des zweiten Leitungstyps und den an der Grenzfläche zwischen Substrat und Schicht örtlich vorhandenen hochdotierten, begrabenen Schichten des zweiten Leitungstyps bestehenden Anordnung, die Diffusion der Trenndiffusionszone und die Diffusion der Basiszone des Multi-Emitter-Transistors gemeinsam vorgenommen wird, ois die Trenndiffusionszone die epitaktische Schicht durchdringt und die Basiszone mit der zugehörigen begrabenen Schicht den Basis-Kollektorübergang bildet, und daß die Diffusion der weniger tief in die epitaktische Schicht reichenden Basiszone des Inverter-Transistors vorzugsweise in einem getrennten späteren Arbeitsgang vorgenommen wird.
Die erfindungsgemäße Schaltung besitzt aus folgenden Gründen ein erheblich niedrigeres ßmvme des Multi-Emitter-Transistors: Da die Basiszone des wie angegeben ausgestalteten Multi-Emitter-Transistors auf die hochdotierte begrabene Schicht stößt und mit dieser den Kollektorübergang bildet, sind die Konzentrationsgradienten der Dotierungen in unmittelbarer Nähe des PN-Überganges wesentlich größer als beim bekannten Multi-Emitter-Transistor, bei dem die Basiszone und der Kollektorübergang in einem gewissen Abstand von der begrabenen Schicht im ursprünglichen hochohmigen epitaktischen Material liegt Dies, bedeutet, daß insbesondere bei relativ niedrigen Strömen und Spannungen die Injektion von Ladungs'rägern in transversaler Richtung quer zur Oberfläche von der Kollektorseite direkt in die Basiszone bei derselben Spannung am PN-Übergang wesentlich herabgesetzt wird und also eine wesentliche Verringerung des β,πίτ^ im Vergleich zum bekannten Transistor möglich ist. Dazu kommt, daß die Basisdicke des Multi- Emitter-Transistors wesentlich größer ist und vorzugsweise im Bereich 5 μπι liegt, so daß auch aui» diesem Grunde ßmverse erniedrigt wird. Zwar wird durch die Basiszonendickenvergrößerung auch das β des Multi-Emitter-Transistors erniedrigt, aber in dieser Hinsicht sowie auch hinsichtlich der Durchbruchspannung (wegen der Polung in Vorwärtsrichtung dieses PN-Übergangs), werden an den Multi-Emitter-Transi:stor keine hohen Anforderungen gestellt und so lange β so hoch ist, daß der Multi-Emitter-Transistor den Kollektor-ßasis-Leckstrom Icbo des Inverter-Transistors abführen kann, ist eine befriedigende Wirkung möglich. Für den extremen Fall daß z. B. der Leckstrom ICbo etwa 100 mA und der Basisstrom des Multi-Emitter-Transistors nur etwa 1 μΑ
beträgt, sollte β wenigstens gleich 0,1 sein. Durch Auswahl der Dicke der epitaktischen Schicht, der Eindringtiefe der begrabenen Schicht in die epitaktische Schicht sowie durch Auswahl der Emittereindringtiefe kann die Dicke der Basiszone des Multi-Emitter-Transistors nach Belieben gewählt werden, wobei der Vorteil bleibt, daß sonstige NPN-Transistoren, z.B. der Inverter-Transistor, dessen Basiszone-Parameter unabhängig bei der späteren Diffusion gewählt werden können, dennoch optimal und unabhängig mit hohem Stromverstärkungsfalüor, hoher Durchbruchspannung und niedrigem Sättigungsspannungswert bestimmt werden können. Die vorteilhafte unterschiedliche Ausführung des Multi-Emitter-Transislors und des weiteren Transistors kann mittels obenerwähnten Verfahrens ohne zusätzliche Diffusionsschritle im Vergleich zum bekannten Verfahren hergestellt werden, da der einzige Unterschied darin besteht, daß die Basiszone des Multi-Emitter-Transistors, statt gleichzeitig mit der Diffusion von Basiszonen von anderen Transistoren, in einem früheren Stadium gleichzeitig mit der Trenndiffusion diffundiert wird. Dies bedeutet im wesentlichen nur, daß das Diffusionsfenster für die Basiszone des Multi-Emitter-Transistors bereits beim Anbringen der Fenster für die Trenndiffusion geöffnet wird, stau beim Anbringen der Fenster für die spätere Diffusion der anderen Basiszonen.
Die Erfindung kann vorteilhaft angewendet werden bei integrierten Schaltungen der obenerwähnten Art mit Multi-Emiiter-Transistoren, in denen außer einem oder mehreren Multi-Emitter-Transistoren und Inverter-Transistoren zusätzlich sonstige Schaltungselemente im selben Halbleiterkörper integriert sind, die bei denselben Herstellungsschritten gleichzeitig aufgenommen werden. In Hinblick auf die Möglichkeit der Verringerung bzw. Unterlassung der Gold-Diffusion, sind gemäß einer Weilerbildung der Erfindung in derselben Oberflächenschicht auch laterale Transistoren mit lateral nebeneinander diffundierten Emitter- und Kollektorzonen eindiffundiert. Solche, sogenannte komplementäre Transistoren werden in logischen Schaltungen insbesondere an Stelle von Widerständen als Belastungen verwendet, wenn es sich um Schaltungen für niedrige Leistung handelt, beispielsweise Mikrowattschaltungen. Da solche Schaltungen bei niedrigen Strömen und Spannung betrieben werden, kann hier insbesondere der Vorteil der sich bei niedrigen Spannungen insbesondere auswirkenden Erniedrigung von ßmvene durch Vergrößerung des Konzentrationsgradienten ausgenutzt werden, und außerdem ist der Stromverstärkungsfaktor der komplementären lateralen Transistoren relativ hoch, weil die Golddiffusion unterlagen werden kann Inshpsnnrierp wenn, gemäß einer Weiterbildung der Erfindung, wenigstens die Emitterzonen der lateralen Transistoren bis auf die begrabenen Schichten des zweiten Leitungstyps stoßen, wird außerdem noch die transversale Injektion dieser Emitterzonen erniedrigt.
Die Erfindung wird an Hand der Zeichnungen an einem Ausführungsbeispiel näher erläutert.
Es zeigt
F ι g 1 das Schaltbild eines Ausführungsbeispiels einer integrierten Schaltung nach der Erfindung,
F ι g. 2 schematisch eine Draufsicht des Halbleiterkörpers der integrierten Schaltung nach F ι g. 1.
F ι g 3 schematisch einen Schnitt durch die integrierte Schaltung nach F ig 2 entlang der Linie Hl-IIl in Fig. 2.
F ι g 4 den Strom verstärkungsfaktor ß,mr^, als Funktion des Kollektorstroms für zwei Transistoren,
F i g. 5 bis 7 den Halbleiterkörper der integrierten Schaltung nach den F i g. 2 und 3 in verschiedenen Stufen der Herstellung.
Als Ausführungsbeispiel wird eine integrierte Schaltung beschrieben, von der Fig. 1 das Schaltbild zeigt. Die vier Transistoren Ti bis T} bilden einen Flip-Flop, der mittels der beiden als Gatter verwendeten Multi-Emitter-Transistoren Ts und Te, von denen die Kollektorzonen jeweils mit den Basiszonen der Transistoren Ti und T4 verbunden sind, gesteuert werden kann. Als Belastung dieser sechs NPN-Transistoren sind PNP-Transistoren Ti bis Tio verwendet. Die Basiszonen dieser PNP-Transistoren sind miteinander verbunden. Von den PNP-Transistoren T? und T8 sind auch die Emitterzonen miteinander verbunden, und außerdem zeigt das Schaltbild einen weiteren PNP-Transistor Tn, der als Diode geschaltet ist und der in bekannter Weise zusammen mit den Transistoren Ti und Tg zwei Stromquellen bildet. Weiter sind noch die Emitterzonen der PNP-Transistoren 7g und Tio miteinander verbunden. Auch diese Transistoren bilden mit Tn zwei Stromquellen, wenn die Anschlüsse B und C miteinander verbunden werden. Letztere Verbindung kann einen Widerstand enthalten, mittels dessen das Verhältnis der Ströme der beiden Paare von Stromquellen eingestellt werden kann.
Die Anwendung von PNP-Transistoren hat hinsichtlich der Integration den Vorteil, daß die üblichen Belastungswiderstände, die insbesondere bei kleinen Strömen und Spannungen z. B. im Mikrowattgebiet sehr groß sein können und dann dementsprechend viel Platz an der Halbleiteroberfläche beanspruchen, vermieden werden. Überdies beeinträchtigen derartig große Widerstände auch die Schaltgeschwindigkeit.
Die F i g. 2 und 3 zeigen nun, wie diese Schaltung in einen Halbleiterkörper 1 beispielsweise integriert werden kann. Der Halbleiterkörper 1 weist ein Substrat 2 des ersten Leitungstyps und eine darauf angebrachte, praktisch homogen dicke Oberflächenschicht 3 des zweiten Leitungstyps auf. Die Oberflächenschicht ist in durch Trennzonen 4 des ersten Leitungstyps voneinander getrennte Inseln 5 bis 9 des zweiten Leitungstyps unterteilt In diesen Inseln sind die unterschiedlichen Transistoren Ti bis Tn angebracht. Die Inseln 5 und 6 enthalten die Transistoren Tt und Ti beziehungsweise Tj und T4. Der mit der Basiszone 10 des Transistors Ti verbundene Multi-Emitter-Transistor Tj liegt in der Insel 7 und der mit der Basiszone 10 des Transistors T, verbundene Multi-Emitter-Transistor Ti, liegt in der Insel 8. Die Transistoren T5 und Ti sowie die Transistoren T„ und T4 sind in den Inseln 7 und 5 be^piniingsweise 8 und f» je nhprhalh piner 711 diesen Transistoren gehörigen hochdotierten begrabenen Schicht 20 des zweiten Leitungstyps angebracht. Diese begrabenen Schichten 20 erstrecken sich an und in der unmittelbaren Nähe der Grenzfläche zwischen dem Substrat 2 und der Oberflächenschicht 3. weiche Grenzfläche in Fig.3 mit der teilweise gestrichelten
wi Linie 21 angedeutet ist. Auch die beiden Transistoren T2 und Tj sind oberhalb begrabenen Schichten 20 angebracht.
Nebst einer Basiszone 10 weisen die Transistoren Ti bis T4 je eine Emitterzone 11 des zweiten Leitungstyps
6«, auf. Die Inseln 5 und 6. die je eine gemeinsame Kollcktorzone für zwei Transistoren bilden, sind je versehen mit einer Kollektorkontaktschicht 12 des zweiten l-eitungstyps. Die MuIt.1 Emitter Transistoren
Ts und Ti in den zu den Kollektorzonen dieser Transistoren gehörigen Inseln 7 und 8 weisen je eine Basiszone 13 des ersten Leitungstyps, zwei Emitterzonen 14 des zweiten Leitungstyps und eine Kollektorkontaktschicht 15 des ersten Leitungstyps auf. Die Kollektorkontaktschichten 15 erstrecken sich zwischen den beiden Emitterzonen 14 in Aussparungen in den Basiszonen 13. Die Emitterzonen 14 sind dadurch besser getrennt und elektrisch praktisch unabhängig voneinander.
Bei der erfindungsgemäßen integrierten Schaltung ist die Dicke der Basiszonen 13 der Multi-Emitter-Transistoren T*, und Tb gegenüber der Dicke der Basiszonen 10 der mit diesen Transistoren verbundenen weiteren Transistoren Γι und T* wesentlich größer dadurch, daß die Basiszonen 13 der Multi-Emitter-Transistoren während der Diffusion der Trennzonen 4 desselben Typs tief in die Oberflächenschicht 3 hinein bis in die zugehörigen hochdotierten Schichten 20 eindiffundiert sind und mit diesen Schichten 20 Teile der Kollektorübergänge 16 bilden, wobei die Basiszonen 10 der weiteren Transistoren Γι und T4 weniger tief in die Oberflächenschicht 3 eindiffundiert sind und eine dementsprechende geringere Basisdicke aufweisen. Die Trennzonen 4 reichen bis in den Substrat 2, die gleichzeitig gebildeten Basiszonen 13 sind aber vom Substrat isoliert dadurch, daß sie durch die zugehörigen begrabenen Schichten vom Substrat getrennt sind. Die Transistoren Γι und Tt weisen Basiszonen 10 mit einer üblichen Eindringtiefe auf, wobei der Kollektorübergang 17 durch einen Teil 18 der ursprünglichen hochohmigen Oberflächenschicht 3 von der hochdotierten begrabenen Schicht 20 getrennt ist.
Die gleichzeitig gebildeten Trennzonen 4 und Basiszonen 13 weisen dadurch, daß sie gleichzeitig ausgebildet sind, eine ähnliche Oberflächendotierungskonzentration und wenigstens in transversaler Richtung einen ähnlichen Verlauf der Dotierungskonzentration auf. Infolge von Unterschieden in der Dotierungskonzentration des Hintergrundes, z. B. an den Stellen, wo die gleichzeitig gebildeten Zonen annähernd oder ganz örtliche Zonen des entgegengesetzten Leitungstyps oder begrabene Schichten überlappen, können dabei aber kleine Abweichungen im Konzentrationsverlauf und Unterschiede in der Eindringtiefe vorkommen. Die Bemessungen in seitlicher Richtung können natürlich verschieden sein, öfters verbleibt die Maskierungsschicht nachher auf dem Halbleiterkörper und wird dann als Passivierungs- und Isolierschicht verwendet. In diesen Fällen weist die Isolierschicht in der Nähe der gleichzeitig gebildeten Zonen eine Gleichheit in der Struktur auf. insbesondere hinsichtlich von Dickenunterschieden.
Die PNP-Transistoren Ti bis Tw sind als laterale Transistoren in einer gemeinsamen Insel 9 angebracht. Sie weisen je eine Emitterzone 22 und eine Kollektorzone 23 auf. die lateral nebeneinander liegen. Die Insel 9, die als gemeinsame Basiszone der PNP-Transistoren dient, ist versehen mit einer hochdotierten Basiskontaktschicht 24, und an der Grenzfläche zwischen der Insel 9 und dem Substrat 2 berindet sich eine begrabene hochdotierte Schicht 20 zur Verringerung des Basisreihenwiderstandes. Vorteilhafterweise sind wenigstens die Emitterzonen 22 gleichzeitig mit den Trennzonen 4 erzeugt, so daß auch diese Zonen 22 bis auf die zugehörige begrabene Schicht stoßen. Dies hat den Vorteil, daß die !.adungsträgerinjektion der Emitterzone in transversaler Richtung verringert und in seitlicher Richtung nach der Kollektorzone hin begünstigt wird, wodurch der Stromverstärkungsfaktor β dieser Transistoren relativ hoch ist. Im vorliegenden Beispiel sind auch die Kollektorzonen 23 bis auf die begrabene Schicht diffundiert. Dadurch, daß die Emitter- und Kollektorzonen der lateralen Transistoren gleichzeitig erzeugt werden, ist der Abstand zwischen diesen Zonen und damit die Basisdicke gut definiert. Wohl wird die Kollektor-Basis-Durchbruchspannung in diesem Fall etwas niedriger sein, aber das ist öfters, insbesondere bei integrierten Schaltungen für niedrige Spannungen und niedrige Leistungen ohne weiteres zulässig. Außerdem, obwohl im allgemeinen die begrabene Schicht hoch dotiert wird, ist dies nicht notwendig und kann man dadurch, daß die Eindringtiefe der begrabenen Schicht ins Substrat bei relativ niedriger Dotierung größer gewählt wird, höhere Durchbruchspannungen, bei immerhin niedrigen Basisreihenwiderständen und bei geeigneter Isolierung des Kollektorüberganges vom Substrat erreichen. In ähnlicher Weise können auch die Kollektor-Basis-Durchbruchspannung und der Kollektorreihenwiderstand des Multi-Emitter-Transistors variiert und spezifischen Anwendungen angepaßt werden. Die Oberfläche des Halbleiterkörpers ist bedeckt mit einer Isolierschicht 25, auf der sich ein Muster von Leiterbahnen 26 erstreckt, mittels deren die Schaltungselemente gemäß des Schaltbildes nach Fig. 1 miteinander verbunden sind. Dazu sind die Leiterbahnen durch Fenster in der Isolierschicht 25, die in Fig.2 mit gestrichelten Linien angegeben sind, mit den in diesen Fenstern bis an der Halbleiteroberfläche reichenden Halbleiterzonen verbunden.
Die beschriebene integrierte Schaltung kann einen Teil eines größeren im Halbleiterkörper integrierten elektronischen Systems bilden oder auch als einzelnes Halbleiterbauelement verwendet werden. Im letzten Fall weisen einige der Leiterbahnen z. B. breitere Teile auf, an denen in üblicher Weise Zuleitungen zur Verbindung mit den Anschlüssen einer Hülle befestigt werden können. Derartige breite Kontaktflächen sind in F i g. 2 teilweise angegeben und mit 27 bezeichnet.
Die integrierte Schaltung nach den F i g. 1 und 2 weist an den in F i g. 1 mit A bezeichneten Eingängen auch im geöffneten Zustand der Gatter eine für TTL-Gatter relativ hohe Eingangsimpedanz auf. Bei den bekannten TTL-Schaltungen sind die Basiszonen des Multi-Emitter-Transistors und des Inverter-Transistors gleichzeitig gebildet. Bei dem erfindungsgemäßen Verfahren wird die Basiszone des Multi-Emitter-Transistors u. a. zur Vergrößerung der Basisdicke dieses Transistors gleichzeitig mit den Trennzonen 4 gebildet Infolge dieser größeren Basisdicke weist der Transistor einen verringerten .StromverMärkungsfaktor auf. Wichtiger als die Verringerung des normalen Stromverstärkungsfaktors ß, die den Betrieb der TTL-Schaltung nicht wesentlich beeinflußt, ist, daß gleichzeitig auch der Stromverstärkungsfaktor ß,„vcrse dieses Multi-Emitter-Transistors herabgesetzt ist. Dieser Faktor ß,„ymr bestimmt im geöffneten Zustand des Gatters, in der der Kollektorübergang in der Durchlaßrichtung gepolt und der Emitter-Obergang gesperrt ist, die Größe des Eingangsstroms und damit die auftretende Belastung des vorangehenden Teiles der Schaltung.
Es wurde gefunden, daß durch Anwendung der
b5 Erfindung der Stromverstärkungsfaktor /3,„,rrsr beträchtlich herabgesetzt werden kann. Zum Beispiel zeigt F i g. 4 den Verlauf des Stromverstärkungsfaktors ßmvcnr als Funktion des Kollektorstroms für zwei Tranststorea
Die Kurve a bezieht sich auf einen üblichen TTL-Eingangstransistor, von dem die Basiszone gleichzeitig mit der des Inverter-Transistors in einer n-leitenden epitaktischen Schicht mit einer Dicke von etwa 10 bis 12μηι und einer Dotierungskonzentration von etwa 1016 Atomen pro cm3 erzeugt ist. In der gleichen epitaktischen Schicht wurde ein zweiter Multi-Emitter-Transistor hergestellt, dessen Basiszone gleichzeitig mit den Trennzonen erzeugt wurde, aber der sonst dem ersten Multi-Emitter-Transistor gleich war. Die Kurve b in Fig.4 zeigt den für diesen zweiten Transistor gefundenen Verlauf des Stromverstärkungsfaktors β inverse- Der Faktor β inverse ist in diesem Fall um etwa zwei Größenordnungen niedriger. Eine derartige große Verringerung läßt sich nur mit dem obenerwähnten Effekt der größeren Basisdicke schwer erklären. Insbesondere bei kleinen Strömen und Spannung tritt noch ein zweiter Effekt auf, der im Gegensatz zu dem ersten Effekt nur den Faktor ßmvCrx beeinflußt. Dadurch daß die Basiszone 13 des Multi-Emitter-Transistors auf eine hochdotierte begrabene Schicht 20 stößt, sind die Konzentrationsgradienten am Kollektor-Übergang 16 wesentlich größer als beim bekannten Eingangstransistor, bei dem wie beim Invertertransistor im Ausführungsbeispiel die Basiszone 10 im Abstand von der begrabenen Schicht und ganz im ursprünglichen hochohmigen Material der Oberflächenschicht 3 liegt. Dies ergibt eine höhere Diffusionsspannung, wodurch insbesondere bei relativ niedrigen Strömen und Spannungen die Injektion von Ladungsträgern von der Kollektorzone in die Basiszone erheblich verringert wird. In diesem Zusammenhang sei bemerkt, daß die Diffusionsspannung der praktisch quer zur Oberfläche verlaufenden Teile des Basis-Kollektorübergangs praktisch ungeändert bleibt. Der Beitrag der lateralen Injektion zum Faktor ßmversc der normalerweise schon klein ist kann nötigenfalls noch dadurch weiter unterdrückt werden, daß der Abstand an der Oberfläche zwischen dem Emitter- und dem Kollektorübergang genügend groß gewählt wird.
Die Erfindung hat die Vorteile, daß die Verringerung des Faktors ßinvcne erreicht wird, ohne die Stromverstärkungsfaktoren der sonstigen Transistoren zu beeinträchtigen und ohne daß im Herstellungsverfahren ein weiterer Arbeitsgang benötigt ist Insbesondere kann der Stromverstärkungsfaktor β dieser Transistoren möglichst groß gewählt werden, wobei das ßmverse wegen des gewünschten niedrigen Sättigungsspannungswertes vorzugsweise nicht zu niedrig ist, z. B. beträgt das β etwa 200 und das ßmvene etwa 0,5 bis 5.
Überdies kann meistens die übliche Golddiffusion unterlassen werden, wodurch nicht nur ein Arbeitsgang gespart wird, sondern auch neue Möglichkeiten entstehen. Es können z. B, wie im Ausführungsbeispiel gezeigt, komplementäre laterale Transistoren verwendet werden, die in den bekannten TTL-Schaltungen wegen der üblichen Golddiffusion praktisch unzulässig sind. Die Möglichkeit der Anwendung komplementärer Transistoren anstelle von Widerständen als Belastung ist insbesondere wichtig bei Schaltungen für niedrige Leistung. In derartigen Schaltungen, die bei niedrigen Strömen und Spannungen betrieben werden, kann insbesondere der obenerwähnte zweite Effekt nämlich die Vergrößerung der Diffusionsspannung, zur Verringerung von ßmvcrsc ausgenutzt werden.
Es wird einleuchten, daß in der erfindungsgemäßen integrierten Schaltung auch andere Schaltungselemente als NPN- und PNP-Transistoren verwendet werden können. Zum Beispiel können Dioden, Widerstände und/oder Kapazitäten in üblicher Weise im selben Halbleiterkörper, vorzugsweise während der für die Transistoren schon benötigten Bearbeitungsstufen, angebracht werden.
Das an Hand der Fig. 1 bis 3 beschriebene Ausführungsbeispiel kann mit den in der Halbleitertechnik üblichen Photoätz- und Dotierungsverfahren hergestellt werden. Die vergrabenen Schichten und die verschiedenen Oberflächenzonen können z. B. mittels Ionenbeschuß erhalten werden. Vorzugsweise wird aber ausgegangen von einem Substrat 2, z. B. einer P-leitenden Siliziumscheibe mit einer Dotierungskonzentration von etwa 1015 bis 10Ie Atomen pro cm3. An einer Oberfläche dieser Scheibe wird mittels der üblichen Photoätztechnik eine mit öffnungen versehene Maskierungsschicht 30, z. B. aus Siliciumdioxyd, angebracht (F i g. 5). Es werden dann in üblicher Weise z. B. mit Arsen dotierte Oberflächenzonen 20" eindiffundiert mit einer Oberflächenkonzentration von z. B. etwa 1019 Atomen pro cm3. Dazu wird die Halbleiterscheibe etwa 1 bis 3 Stunden auf etwa 1200° C in einem Arsen enthaltenden Gasgemisch und etwa 16 Stunden bei etwa 1200° C in einer Sauerstoffatmosphäre erhitzt. Die Maskierungsschicht 30 wird entfernt, und es wird in bekannter Weise eine praktisch homogen dicke N-leitende epitaktische Schicht 3 mit einer Stärke von etwa 10 μΐυ und eine Dotierungskonzentration von z. B. etwa 1016 Atomen pro cm3 abgeschieden. An der freien Oberfläche dieser epitaktischen Schicht wird eine neue Maskierungsschicht 31 angebracht, in der Öffnungen vorgesehen werden an den Stellen, wo Trennzonen 4 benötigt sind und außerdem an den über einer jetzt durch die epitaktische Schicht 3 begrabenen Zone 20" liegenden Stellen, wo die Basiszonen 13 der Multi-Emitter-Transistoren erzeugt werden müssen. Im vorliegenden Beispiel werden gleichzeitig auch öffnungen in der Maskierungsschicht 31 zur Diffusion der Emitter- und Kollektorzonen 22 und 23 der PNP-Transistoren hergestellt. Bei der darauffolgenden Diffusionsbehandlung wird die Halbleiterscheibe z. B. während etwa einer halben Stunde in einem z. B. Bor enthaltenden Gasgemisch auf etwa 11000C erhitzt Es folgt dann eine Erhitzung der Scheibe während etwa drei Stunden auf etwa 1200° C, in einer oxydierenden Atmosphäre. Während der beiden Wärmebehandlungen dieser Diffusionsstufe diffundiert das Bor an den Stellen der Trennzonen 4 bis in das Substrat 2, während das Bor an den Stellen der Basiszonen 13 und der Emitter und Kollektorzonen 22 und 23 in der epitaktischen Schicht 3 mit Arsen begegnet das während dieser Behandlung wie auch während des Anwachsens der epitaktischen Schicht 3 sowohl von der Grenzfläche 2i in die epitaktische Schicht 3 als auch tiefer in das Substrat 2 hinein diffundiert Dadurch, daß die Dotierungskonzentration der begrabenen Schichten 20 wesentlich höher ist als die des ursprünglichen Materials der epitaktischen Schicht reichen die Basiszonen 13 nicht wie den Trennzonen 4 bis in das Substrat 2, sondern stoßen auf das Arsen der begrabenen Schichten und bilden mit diesen Schichten Teile der Kollektor-Übergänge 16. Es resultiert eine ähnliche Struktur wie in F i g. 6 gezeichnet wobei die als Diffusionsfenster verwendeten öffnungen in der aus Siliziumdioxyd bestehenden Maskierungsschicht 31 wegen des erwähnten Erhitzens in einer oxydierenden Atmosphäre wieder geschlossen sind.
Im nächsten Schritt der Herstellung werden öffnun-
gen in der Maskierungsschicht 31 angebracht an der Stelle, wo die Basiszone des Inverter-Transistors diffundiert werden soll, wobei auch öffnungen für gleichzeitig zu erzeugende P-leitende Zonen eventueller sonstiger Schaltungselemente angebracht werden können. Die Halbleiterscheibe wird während etwa einer halben Stunde auf etwa 9500C in einer Bor enthaltenden Atmosphäre und darauf während etwa einer halben Stunde auf etwa 12000C in einer oxydierenden Atmosphäre erhitzt.
Das Resultat zeigt F i g. 7. Die Basiszonen 10 und die Kollektor-Übergänge 17 zwischen diesen Zonen und den angrenzenden Teilen der diesbezüglichen Inseln liegen in Abstand von den zugehörigen hochdotierten begrabenen Schichten 20. Die PN-Übergänge 17 liegen also im ursprünglichen Material der epitaktischen Schicht 3.
Es folgt nun noch ein weiterer Diffusionsvorgang, in dem in üblicher Weise durch öffnungen in der Isolierschicht 31 die N-leitenden Emitterzonen 14 der Multi-Emitter-Transistoren, die Emitterzonen 11 der Inverter-Transistoren, die Kollektorkontaktschichten 12 und 15 sowie die Basiskontaktschicht 24 gleichzeitig angebracht werden, z. B. durch eine Erhitzung von etwa 20 Minuten auf etwa 10000C in einer phosphorhaltigen Atmosphäre und eine weitere Erhitzung von etwa 20 Minuten auf etwa 10500C in einer oxydierenden Atmosphäre. Der Schichtwiderstand dieser Diffusion beträgt z. B. etwa 5 Ohm. Wegen des Unterschiedes der Dotierungskonzentration der zu dotierenden Gebiete ist, obwohl die Kontaktschichten und die Emitterzonen gleichzeitig gebildet werden, die Eindringtiefe der Kontaktschichten etwas größer als die der Emitterzonen.
Es wird einleuchten, daß auch während der beiden letzteren Diffusionsvergänge die Diffusion sich in den Trennzonen 4, den Basiszonen 13, den Emitter- und Kollektorzonen 22 und 23 sowie in den begrabenen Schichten 20 noch etwas fortsetzt. Eine wesentliche Verschiebung der relevanten PN-Übergänge tritt dabei aber im vorliegenden Beispiel nicht mehr auf.
Die Maskierungsschicht 31 kann als Isolierschicht 25 auf der Halbleiteroberfläche verbleiben, oder es kann eine neue Isolierschicht 25 z. B. aus Siliziumoxyd und/oder Siliziumnitrid angebracht werden, in dieser Isolierschicht 25 werden in üblicher Weise öffnungen zur Kontaktierung der verschiedenen Halbleitergebiete angebracht, und dann wird ein Muster von Leiterbahnen 26, 27 gebildet, z. B. durch Aufdampfen und Ätzen einer dünnen Aluminiumschicht (F i g. 3).
Die begrabenen Schichten reichen von der Grenzfläche 21 bis etwa 5 μπι in die epitaktische Schicht 3 und bis etwa 7 μίτι in das Substrat 2 hinein. Die praktisch parallel zu der Halbleiteroberfläche verlaufenden Teile der PN-Übergänge 16 liegen etwa 7 μηι unter der Halbleiteroberfläche. Die Eindringtiefe der Basiszonen 10 beträgt etwa 3,5 μπι und die der Emitterzone 11 und 14 etwa 2,5 μΐη. Die Basisdicke des Inverter-Transistors ist also etwa 1 μίτι und die des Multi-Emitter-Transistors etwa 5,5 μΐη. Ohne Erhöhung der Anzahl der Verfahrensschritte während der Herstellung ist also eine erhebliche Vergrößerung der Basisdicke des Multi-Emitter-Transistors erreicht. Dazu sei noch bemerkt, daß der Stromverstärkungsfaktor B, also mit injizierender Emitterzone, noch etwa 1 bis 10 beträgt, was bedeutend höher ist als für eine gute elektrische Wirkung der TTL-Schaltung erforderlich ist. Der Betrieb der TTL-Schaltung ist noch gesichert, wenn der Multi-Emitter-Transistor eine Stromverstärkung von minimal etwa 0,1 aufweist, normalerweise aber für Basisströme des Multi-Emitter-Transistors von mehr als 10 μΑ nur etwa 0,01 benötigt. Das/? der Inverter-Transistoren beträgt in vorliegenden Beispiel etwa 200.
Es wird einleuchten, daß die Erfindung nicht auf die beschriebenen Ausführungsformen beschränkt ist, sondern daß für den Fachmann in Rahmen der Erfindung viele Abarten möglich sind. Es können z. B. andere Halbleitermaterialien wie Germanium oder Am-Bv-Verbindungen verwendet werden. Die Dotierungsstoffe, die Diffusionszeiten sowie die Diffusionstemperaturen können den der zu integrierenden Schaltung gesetzten Forderungen weitgehend angepaßt werden. Die Leiterbahnen können z. B. auch aus Molybdän oder Gold oder aus verschiedenen Materialien bestehen. In der TTL-Schaltung nach dem oben beschriebenen Beispiel ist zwar der Kollektor des Multi-Emitter-Transistors direkt an die Basiszone des Inverter-Transistors gelegt, die Erfindung kann natürlich auch mit Vorteil angewendet werden in Multi-Emitter-Transistor-Schaltungen dieser Art, wobei diese Verbindung über einige zwischengefügte Schaltungselemente, wie Transistoren erfolgt. Gewünschtenfalls kann z. B. der erwähnte Widerstand zur Einstellung des Stromverhältnisses der Stromquellen auch im Halbleiterkörper integriert werden.
Hierzu 3 Blatt Zeichnungen

Claims (4)

Patentansprüche:
1. Integrierte Schaltung für logische Zwecke, in der wenigstens ein als Gatter verwendeter MultiEmitter-Transistor mit seinem Kollektor mit der Basiszone eines Inverter-Transistors derselben Leitungstypfolge verbunden ist, wobei eine auf einem Substrat eines ersten Leitungstyps vorhandene Oberflächenschicht des zweiten Leitungstyps mittels von der Oberfläche her bis ins Substrat reichender Trenndiffusionszonen des ersten Leitungstyps in Inseln des zweiten Leitungstyps zerteili ist, und die erwähnten Transistoren derart in diese Inseln eingebracht sind, daß sich ihre die Emitterzonen einschließenden Basiszonen oberhalb je einer an der Grenzfläche zwischen Substrat und Oberflächenschicht örtlich vorhandenen hochdotierten, begrabenen Schicht des zweiten Leitungstyps befinden, wobei die Basiszone des Inverter-Transistors die Oberflächenschicht nur teilweise durchdringt, d a durch gekennzeichnet, daß die Basiszone (13) des Multi-Emitter-Transistors in die Oberflächenschicht (3) bis in die zugehörige begrabene Schicht (20) eindiffundiert ist und mit dieser den Basis-Kollektorübergang (16) des Multi-Emitter-Transistors bildet.
2. Integrierte Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß in derselben Oberflächenschicht (3) auch laterale Transistoren (7} bis Th) mit lateral nebeneinander diffundierten Emitter- und Kollektorzonen (22,23) eindiffundiert sind.
3. Integrierte Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß wenigstens die Emitterzonen (22) der lateralen Transistoren (T7 bis Tn) bis auf die begrabenen Schichten (20) des zweiten Leitungstyps stoßen.
4. Verfahren zur Herstellung einer integrierten Schaltung nach einem oder mehreren der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß, ausgehend von einer aus dem Substrat, der auf dem Substrat (2) des ersten Leitungstyps vorhandenen epitaktischen Schicht (3) praktisch homogener Dicke und des zweiten Leitungstyps und den an der Grenzfläche zwischen Substrat und Schicht örtlich vorhandenen hochdotierten, begrabenen Schichten (20) des zweiten Leitungstyps bestehenden Anordnung, die Diffusion der Trenndiffusionszonen (4) und die Diffusion der Basiszone (13) des Multi-Emitter-Transistors (Tb) gemeinsam vorgenommen wird, bis die Trenndiffusionszone die epitaktische Schicht durchdringt und die Basiszone mit der zugehörigen begrabenen Schicht den Basis-Kollektorübergang (16) bildet, und daß die Diffusion der weniger tief in die epitaktische Schicht reichenden Basiszone (10) des Inverter-Transistors (T*) vorzugsweise in einem getrennten späteren Arbeitsgang vorgenommen wird.
DE2155050A 1970-11-14 1971-11-05 Integrierte Schaltung für logische Zwecke und Verfahren zu deren Herstellung Expired DE2155050C3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL7016719A NL7016719A (de) 1970-11-14 1970-11-14
NL7016720A NL7016720A (de) 1970-11-14 1970-11-14

Publications (3)

Publication Number Publication Date
DE2155050A1 DE2155050A1 (de) 1972-05-18
DE2155050B2 DE2155050B2 (de) 1978-02-09
DE2155050C3 true DE2155050C3 (de) 1981-07-30

Family

ID=26644600

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2155050A Expired DE2155050C3 (de) 1970-11-14 1971-11-05 Integrierte Schaltung für logische Zwecke und Verfahren zu deren Herstellung

Country Status (6)

Country Link
CA (1) CA964378A (de)
CH (1) CH532843A (de)
DE (1) DE2155050C3 (de)
FR (1) FR2113968B1 (de)
GB (1) GB1369449A (de)
NL (2) NL7016719A (de)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL282779A (de) * 1961-09-08
US3312882A (en) * 1964-06-25 1967-04-04 Westinghouse Electric Corp Transistor structure and method of making, suitable for integration and exhibiting good power handling capability and frequency response
US3524113A (en) * 1967-06-15 1970-08-11 Ibm Complementary pnp-npn transistors and fabrication method therefor
US3566218A (en) * 1968-10-02 1971-02-23 Nat Semiconductor Corp The Multiple base width integrated circuit
GB1257136A (de) * 1969-03-11 1971-12-15

Also Published As

Publication number Publication date
NL7016720A (de) 1972-05-16
DE2155050A1 (de) 1972-05-18
CA964378A (en) 1975-03-11
GB1369449A (en) 1974-10-09
FR2113968A1 (de) 1972-06-30
NL7016719A (de) 1972-05-16
CH532843A (de) 1973-01-15
DE2155050B2 (de) 1978-02-09
FR2113968B1 (de) 1976-06-04

Similar Documents

Publication Publication Date Title
EP0032550B1 (de) Verfahren zur Herstellung einer bipolaren, vertikalen PNP-Transistorstruktur
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE3545040C2 (de) Verfahren zur Herstellung einer vergrabenen Schicht und einer Kollektorzone in einer monolithischen Halbleitervorrichtung
DE2612667A1 (de) Verfahren zur herstellung dielektrisch isolierter halbleiterbereiche
DE2749607A1 (de) Halbleiteranordnung und verfahren zu deren herstellung
DE2422912A1 (de) Integrierter halbleiterkreis
DE1903870A1 (de) Verfahren zum Herstellen monolithischer Halbleiteranordnungen
DE1764578C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor
DE2218680C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1813130C3 (de) Verfahren zur Herstellung einer Zenerdiode
DE2525529B2 (de) Halbleiteranordnung mit komplementaeren transistorstrukturen und verfahren zu ihrer herstellung
DE2155050C3 (de) Integrierte Schaltung für logische Zwecke und Verfahren zu deren Herstellung
DE2527076B2 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1764829B1 (de) Planartransistor mit einem scheibenfoermigen halbleiter koerper
DE2101278A1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2627922A1 (de) Halbleiterbauteil
DE2600375B2 (de) Halbleiteranordnung mit mindestens zwei komplementären Transistoren und Verfahren zu ihrer Herstellung
DE2128934C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1639355C3 (de) Verfahren zur Herstellung einer monolithisch integrierten Halbleiteranordnung
DE2005940C3 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE3142618C2 (de) Halbleiteranordnung mit Transistor und Widerstandszone
DE2011630C3 (de) Integrierte Halbleiterschaltung
DE1639342C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1589690C3 (de) Verfahren zum Herstellen eines monolithischen Festkörperschaltkreises
DE1931201C3 (de) Verfahren zur Herstellung einer Zenerdiode

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee