DE2155050A1 - Integrierte Schaltung fur logische Zwecke, und Verfahren zu deren Herstel lung - Google Patents

Integrierte Schaltung fur logische Zwecke, und Verfahren zu deren Herstel lung

Info

Publication number
DE2155050A1
DE2155050A1 DE19712155050 DE2155050A DE2155050A1 DE 2155050 A1 DE2155050 A1 DE 2155050A1 DE 19712155050 DE19712155050 DE 19712155050 DE 2155050 A DE2155050 A DE 2155050A DE 2155050 A1 DE2155050 A1 DE 2155050A1
Authority
DE
Germany
Prior art keywords
emitter
diffusion
transistor
zones
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19712155050
Other languages
English (en)
Other versions
DE2155050B2 (de
DE2155050C3 (de
Inventor
Heinz Walter Hausena Ruegg (Schweiz)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2155050A1 publication Critical patent/DE2155050A1/de
Publication of DE2155050B2 publication Critical patent/DE2155050B2/de
Application granted granted Critical
Publication of DE2155050C3 publication Critical patent/DE2155050C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0825—Combination of vertical direct transistors of the same conductivity type having different characteristics,(e.g. Darlington transistors)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0821—Combination of lateral and vertical transistors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Description

PHN. 5 126
GDNTHER M. DAVID veer/avciv
Anmelder: HX PHiLIPS" GLGOUMPEKFABfiIEKSi
3-
♦♦Integrierte Schaltung für logische Zwecke, und Verfahren zu eieren Herstellung" .
Die Erfindung bezieht sich auf eine integrierte Schaltung für logische Zwecke, in der ein als Gatter verwendeter Multi-Emitter—Transistor mit seinem Kollektor mit der Basis eines weiteren Transistors desselben Typs verbunden ist wobei eine auf einem Substrat eines ersten Leitungstyps vorhandene Oberflächenschicht des zweiten Leitungstyps »ittels von d^r Oberfläche her bis ins
205821/090»
215505Q
-2- PHN.5126
Substrat reichender Trenndiffusionszones des ersten Leitungstyps in Inseln des zweiten Leitungstyps zerteilt ist, und die erwähnten Transistoren in diesen Inseln oberhalb je einer von zu diesen Transistoren gehörigen an den Grenzfläche zwischen Substrat und Oberflächenschicht vorhandenen örtlichen begrabenen Schichten des zweiten Leitungstyps angebracht sind. Die Erfindung bezieht sich auch auf Verfahren zur Herstellung einer P solchen integrierten Schaltung.
Schaltungen dieser Art mit MuIti-EmitterTransistoren werden öfters mit der englischen Bezeichnung TTL (Transistor Transistor Logic) als Grundschaltung für logische Systeme angewendet, wobei üblicherweise die Multi-Emitter-Transistoren und der weitere Transistor beide npn-Transistoren sind. Eine derartige Grundschaltung, gegebenenfalls ergänzt mit zusätzlichen integrierten Elementen, wie z.B. mit sonstigen Transistoren der npn- oder pnp-Art und Wiederständen, kann einzeln als lose integrierte Schaltung ausgebildet sein; öfters sind jedoch mehrere solche Grundschaltungen, gegebenenfalls mit zusätzlichen sonstigen Schaltungen, zu einer grösseren Funktionseinheit oder System in einem monolitisehen Halbleiterbaustein integriert.
Bei der Herstellung wird üblicherweide in
V©ise
209821/0909
-3- PHN.5126
Es wird von einem p-leitenden Substrat, das stellenweise an den gewünschten Stellen mit ein— diffundjpri«]] n—leitenden hochdotierten Schichten verschon wird, worauf man dann eine η-leitende epitaktische Schicht \-oii /.B. etwa 10 Mikron anwachsen lässt, ausgegangen.
In einem ersten Arbeitsgang wird dann eine erste tiefe Duffusion durchgeführt, wobei unter Verwendung üblicher Diffusions-Maskierungstechniken von der Oberfläche her Akzeptoren zur Bildung der örtlichen ploit oiidon Trenndiffusionszonen stellenweise durch die ii-loitonde opitaktische Schicht hindurch diffundiert werden. In dieser Weise werden also η-leitende epitaktische Inseln erhalten, welche lateral durch die aufstellenden p—leitenden Diffusionswände umgeben sind. An der Grenzfläche dieser Inseln mit dem Substrat sind -1(1IIeIiAvOiSe die hochdotierten η -Schichten, sogenannte begrabene Schichten, vorhanden, die gegebenenfalls während dieser und anderen Diffusionsbehandlungen noch in geringem Mass, z.B. 5 Mikron in die beispielsweise 10 um starke epitaktische Schicht eindringen können.
Es folgen dann noch zwei Diffusionsvorgänge, nämlich eine p-Diffusion relativ geringer Eindringtiefe, und eine n-Diffusion noch geringerer Eindringtiefe. Bei der p-Diffusion werden unter anderen die p-leitenden Basiszonen aller gewünschten npn-Transistoren, bis eine
209821 /0909 BADOFMQiNAL
£155050
-4- PHN.5126
Eindringtiefe von z.B. 3 Mikron in die epitaktische Schicht diffundiert, gegebenenfalls gleichzeitig mit sonstigen gewünschten p-Zonen, wie beispielsweise die p-Emitterzonen und p-Kollektorzonen von lateralen pnp-Transistoren. Bei der η-Diffusion werden die n-leitenden Emitterzonen der npn-Transistoren stellenweise in die p-leitenden Basiszonen eindiffundiert, und ausserdem neben der Basiszone etwaige gewünschte Kollektor-
w kontaktschichten, sowie auch sonstige für andere zu integrierende Elemente erforderliche η-leitende Zonen, wie beispielsweise die Basiskontaktschichten von lateralen pnp-Transistoren.
Unter Anwendung obenerwähnter Diffusionsschritte werden also bei den bekannten integrierten Schaltungen die verschiedenen zu integrierenden Elemente gleichzeitig an verschiedenen Stellen der Halbleiterscheibe aufgenommen. Dabei weisen Elemente derselben Art, wie beispielsweise die npn-Transistoren dieselben Parameter bezüglich Dotierung und Eindringtiefe der verschiedenen Zonen auf mit jedoch der Möglichkeit von unterschiedlicher lateraler Ausdehnung. Die Parameter der Diffusionsschritte werden so gewählt, dass die für die verschiedenen Elemente gewünschten Eigenschaften, wie beispielsweise hoher Stromverstärkungsfaktor, hohe Durchbruchspannung, niedrige Sättigungsspannungswerte für den auf den Multi-Emitter-Transistor folgenden weiteren sogenannten Inverter-Transistor erhalten werden.
209821/0909
BAD ORIGINAL
-5- PHN.5126
Dazu wird unter anderem die p-Diffusion, welche die Basiszone und den Kollektorübergang bestimmt, relativ wenig tief in die η-leitende epitaktische Schicht eindiffundiert, sodass si© in einem gewissen Abstand von der begrabenen Schicht den pn-Uebergang bildet, wobei die Kollektorzone über eine aus dem ursprünglichen hochohmigen epitaktischen η-Material bestehende Zwischenschicht in die unterliegende begrabene hochdotierte Schicht übergeht.
Es ist weiterhin bekannt unter anderem bei der Herstellung von MET-Schaltungen obenerwähnter Art eine Gold-Diffusion vorzunehmen, welche die Lebensdauer der Ladungsträger verkürzt und dadurch auch die Speicherzeit und den inversen Stromverstarkungsfaktor ß.
rinverse
des Multi-Emitter—Transistors wesentlich verringert ohne dass dadurch der Stromverstarkungsfaktor /5 der anderen Transistoren zu sehr erniedrigt wird. Bekanntlich ist
ein niedriges A . des Multi-Emitter-Transistors /^ inverse
deshalb erforderlich, da in einem der Betriebszustände, nämlich im geöffneten Zustand des Gatters, der Multi-Emit ter-Ueber gang in der Sperrichtung und der Kollektorübergang in der Durchlassrichtung gepolt wird. Dabei fliesst in den als Emitter wirksamen Kollektor der Einschalt-Basisstrom des angeschlossenen Invertertransistors, und bei hohem y3 . des Multi-Emitter-
' inverse
Transistors würde also ein hoher Eingangsstrom am Gatter
209821/09Od
-6- PHN.5126
erforderlich sein, und dadurch, eine entsprechend grosse Rückwirkung und Belastung der vorangehenden Stufe auftreten.
Es kann jedoch aus irgendeinem Grund gewünscht sein die Gold-Diffusion zu unterlassen oder in ihrem Ausmass wesentlich zu verringern, z.B. bei Verwendung von zusätzlichen lateralen pnp-Transistoren in der integrierten Schaltung, da das Gold den doch bereits nicht hohen /J -Wert dieser lateralen Transistoren in unzulässiger Weise herabsetzen könnte.
Die Erfindung bezweckt unter anderem eine andere Massnahme anzugeben, die in einfacher Weise ermöglicht die Rückwirkung des Multi-Emitter-Transistors wesentlich zu verringern, so dass die Diffusion von Gold ganz unterlassen oder wesentlich beschränkt werden kann.
Bei einer integrierten Schaltung der eingangs
ψ erwähnten Art besteht gemäss der Erfindung die Basiszone des Multi-Emitter-Transistors aus einer während der Trennzonendiffusion in die Oberflächenschicb-t eindiffundierte Zone des ersten Leitungstyps, die bis in die zugehörige hoch dotierte begrabene Schicht reicht und mit dieser den Kollektorübergang des Multi—Emitter-Transistors bildet, während die Basiszone des weiteren Transistors weniger tief in die Oberflächenschicht eindiffundiert ist, und eine dementsprechend geringe Basiszonendicke aufweist·
209821/0909
215505Q
-7- PHN.5126
Die erfindungsgemasse integrierte Schaltung kann j η besonders einfacher Weise dadurch hergestellt werdon, dans in eine auf einem Träger des ersten Leitungsi\ps vorhandene epitaktische Schicht praktisch lioraogpjici Dicke und des zweiten Leitungstyps mit stelleniipjsp an d<»r Grenzfläche zwischen Substrat und Schicht ]iocli-do1 iorten begrabenen Schichten des zweiten Leitungslyps dio Diffusion der Basiszone des Multi-Emitter-Transjstors während der Diffusion der Trennzone vorgenommen wird, wobei die Trenndiffusionszone die epitak tischt» Schicht durchquert und die Basiszone auf die begrabene Schicht stösst und mit dieser den Kollektorübergang bildet, und dass die Diffusion der Basiszone dos weiteren Transistors weniger tief, vorzugsweise in einer späteren separaten Diffusionsbehandlung vorgenommen wird.
Die erfindungsgemasse Schaltung besitzt ein
erhebJ ich niedrigeres ,3 . des Multi-Emitter-
' inverse
Transistors aus folgenden Gründen": Da die Basiszone des erfindungFgemässen Multi-Emitter-Transistors auf die horh-dotierie begrabene Schicht stösst und mit dieser don KoIi i»kt orübergang bildet, sind die Konzentrationsgradienten der Dotierungen in unmittelbarer Nähe des pn-Ueberßanges wesentlich grosser als bein bekannten Multi-Emitt it—Transistor, bei dem die Basiszone und der Ko] I i»K ι orübergang in einem gewissen Abstand von der
2U 9821/0909 BAPOBlGlNAi.
215505G
-8- PHN.5126
begrabenen Schicht im ursprünglichen hochohmigeren epitaktischen Material liegt. Dies bedeutet, dass insbesondere bei relativ niedrigen Strömen und Spannungen die Injektion von Ladungsträgern in transversaler Richtung quer zur Oberfläche von der Kollektorseite direkt in die Basiszone bei derselben Spannung am pn-Uebeigang wesentlich herabgesetzt wird, und also eine wesentliche Verringerung des .3> . im Vergleich zum
B & / inverse &
bekannten Transistor möglich ist. Dazu kommt, dass die Basisdicke des Multi-Emitter-Transistors wesentlich grosser ist und vorzugsweise im Bereich 5/um liegt, so dass auch aus diesem Grunde A . erniedrigt wird.
/ inverse
Zwar wird durch die Basiszonendickevergrösserung auch /3 des Multi-Emitter-Transistors erniedrigt, aber in dieser Hinsicht, sowie auch hinsichtlich Durchbruchspannung (wegen Vorwärtspolung dieses pn-Uebergangs), werden am Multi-Emitter-Transistor keine hohe Anforderungen gestellt und solange /5 so hoch ist, dass der Multi-Emitter-Transistor den Kollektor-Basis-Leckstrom I , des Inverter-Transistors abführen kann, ist eine befriedigende Wirkung möglich. Für den extremen Fall dass z.B. der Leckstrom I , etwa 100 mA und der Basis-
cbo
strom des Multi-Emitter-Transistors nur etwa 1 /uA beträgt sollte(3 wenigstens gleich 0,1 sein.Durch Auswahl der Dicke der epitaktischen Schicht, der Eindringtiefe der begrabenen Schicht in die epitaktische Schicht, sowie
20 9 821/0909
21 5505(3
-9- PHN.5126
durch Auswahl der Emittereindringtiefe kann die Dicke der Basiszone des Multi-Emitter-Transistors nach belieben gewählt werden, wobei der Vorteil bleibt, dass sonstige npn-Transistoren, z.B. der Inverter-Transistor, dessen Basiszone-Parameter unabhängig bei der späteren Diffusion gewählt werden können, dennoch optimal und unabhängig mit hohem Stromverstärkungsfaktor, hoher Durchbruchspannung und niedrigem Sättigungsspannungswert bestimmt werden können. Die vorteilhafte unterschiedliche Ausführung des Multi-Emitter-Transistors und des weiteren Transistors kann mittels obenerwähnten Verfahrens ohne zusätzliche Diffusionsschritte im Vergleich zum bekannten Verfahren hergestellt werden, da der einzige Unterschied darin besteht, dass die Basiszone des Multi-Emitter-Transistors, statt gleichzeitig mit der Diffusion von Basiszonen von anderen Transistoren, in einem früheren Stadium gleichzeitig mit der Trenndiffusion diffundiert wird. Dies bedeutet im wesentlichen nur, dass das Diffusionsfenster für die Basiszone des Multi-Emitter-Transistors bereits geöffnet wird beim Anbringen der Fenster für die Trenndiffusion, statt beim Anbringen der Fenster für die spätere Diffusion der anderen Basiszonen.
Die Erfindung kann vorteilhaft angewendet werden bei integrierten Schaltungen obenerwähnter Art mit Multi-Emitter-Transistoren, in denen ausser einem
209821 /0909
-10- PHN.5126
oder mehreren Multi-Emitter-Transistoren mit weiteren Inverter-Transistoren zusätzlich, sonstige Schaltungselemente im selben Halbleiterkörper integriert sind, die bei denselben Herstellungsschritten gleichzeitig aufgenommen werden. In Hinblick auf die Möglichkeit der Verringerung bzw. Unterlassung der GoId-Diffusion, ist die Erfindung besonders vorteilhaft für solche Schaltungen
. eingangserwähnter Art, bei denen in derselben epitaktischen Schicht auch laterale Transistoren des anderen Typs mit lateral nebeneinander diffundierten Emitter- und Kollektorzonen vom selben Leitungstyp wie die Basiszone des Multi-Emitter-Transistors diffundiert sind. Solche sogenannte komplementäre Transistoren werden in logischen Schaltungen dieser Art insbesondere als Belastungen statt Widerstände angewendet, wenn es sich um Schaltungen für niedrige Leistung handelt, beispielsweise Mikrowattschaltungen. Da solche Schaltungen bei
P niedrigen Strömen und Spannung betrieben werden, kann hier insbesondere der Vorteil der sich bei niedrigen Spannungen insbesondere auswirkenden Erniedrigung von
·> . durch Vergrösserung des Konzentrationsmverse
gradienten ausgenutzt werden, und ausserdem ist der Stromverstärkungsfaktor der komplementären lateralen Transistoren relativ hoch, weil die Golddiffusion unterlassen werden kann. Insbesondere wenn wenigsten.« die Emitterzonen der komplementären Transistoren
209821/0909
215505Q
-11- PHN.5126
g I ο j chzeitig mit den Basiszone des Multi-Emitter-TrnnsiPtors erzeugt werden, wird ausserdem noch die transversale Injektion dieser Emitterzonen erniedrigt.
Die Erfindung wird weiter an Hand eines AusiMilirung.sbeispiels und der Zeichnung näher erläutert.
Fig. 1 zeigt das Schaltbild eines Beispiels der integrierten Schaltung nach der Erfindung von der
Hg. 2 schematisch eine Draufsicht des HaIbloi torkörpers zeigt.
Fig. 3 zeigt schematisch einen Querschnitt durch die integrierte Schaltung nach Fig. 2 gemäss der Linie III-III in Fig. 2.
Fig. k zeigt den Stromverstärkungsfaktor
", . als Funktion des Kollektorstroms für zwei
J invprse
Transistoren.
Fig. 5 bis 7 zeigen den Halbleiterkörper der integrierten Schaltung nach den Figuren 2 und 3 nach verschiedenen Stufen der Herstellung.
Als Ausführungsbeispiel wird eine integrierte Schaltung beschrieben von der Figur 1 das Schaltbild zeigt. Die vier Transistoren T1 bis Tl bilden einen Flip-FJop, der mittels der beiden als Gatter verwendeten MuI t i-Emi t tor—Transistoren T_ und T^-, von denen die Kol]eKtorzonen beziehungsweise mit den Basiszonen der Transistoren T1 und T^ verbunden sind, gesteuert werden kann. AJ^ Belastung dieser sechs npn-Transistoren sind
209821/0909
-12- PHN.5126
pnp-Transistoren T~ bis T1n verwendet. Die Basiszonen dieser pnp-Transistoren sind miteinander verbunden. Von den pnp-Transistoren T~ und Tg sind auch die Emitterzonen miteinander verbunden und ausserdem zeigt das Schaltbild einen weiteren pnp-Transistor T11 der als Diode geschaltet ist und der in bekannter Weise zusammen mit den Transistoren T„ und Tg zwei Stromquellen bildet. Weiter sind noch die Emitterzonen der pnp-Transistoren Tq und T miteinander verbunden. Auch diese Transistoren bilden mit T11 zwei Stromquellen wenn die Anschlüsse B und C miteinander verbunden werden. Letztere Verbindung kann einen Widerstand enthalten mittels dessen das Verhältnis der Strömen der beiden Paare von Stromquellen eingestellt werden kann.
Die Anwendung von pnp-Transistoren hat hinsichtlich der Integration den Vorteil dass die mehr üblichen Belastungswiderstände, die insbesondere bei kleinen Strömen und Spannungen z.B. im Mikrowattgebiet sehr gross sein können, und dann dementsprechend viel Platz an der Halbleiteroberfläche beanspruchen, vermieden werden. Ueberdios beeinträchtigen derartige grosse Widerstände auch die Schaltgeschwindigkeit.
Die Figuren 2 und 3 zeigen nun wie diese Schaltung in einen Halbleiterkörper 1 beispielsweise integriert werden kann. Der Halbleiterkörper 1 weist ein Substrat des erster! I.pifungstyps und eine darauf angebrachte
?Qb:821/Ü9Q9
215505Q
-13- PHN.5126
praktisch homogenen dicke Oberflächenschicht 3 des zweiten Leitungstyps auf. Die Oberflächenschicht ist in durch Trennzonen 4 des ersten Leitungstyps voneinander getrennte Inseln 5 bis 9 des zweiten Leitungstyps unterteilt. In diesen Inseln sind die unterschiedlichen Transistoren T1 bis T11 angebracht. Die Inseln 5 und 6 enthalten die Transistoren T1 und T? beziehungsweise T„ und T^. Der mit der Basiszone 10 des Transistors T1 verbundene Multi-Emitter-Transistor T^ liegt in der Insel 7 und der mit der Basiszone 10 des Transistors T ^ verbundene Multi-Emitter-Transistor T^- liegt in der Insel 8. Die Transistoren T1. und T1 sowie die Transistoren T(5 und Tj, sind in den Inseln 7 und 5 beziehungsweise 8 und 6 je oberhalb einer zu diesen Transistoren gehörigen hochdotierten begrabenen Schicht 20 des zweiten Leitungstyps angebracht. Diese begrabenen Schichten 20 erstrecken sich an und in der unmittelbaren Nähe der Grenzfläche zwischen dem Substrat 2 und der Oberflächenschicht 3> welche Grenzfläche in Figure 3 mit der teilweise gestrichelten Linie 21 angedeutet ist. Auch die beiden Transistoren T„ und To sind oberhalb begrabenen Schichten 20 angebracht.
Nebst einer Basiszone 10 weisen die Transistoren T bis Tr je eine Emitterzone 11 des zweiten Leitungstyps auf. Die Inseln 5 und 6, die je eine gemeinsame Kollektorzone für zwei Transistoren bilden, sind je
209821/0909
215505Q
-14- PHN.5126
versehen mit einer Kollektorkontaktschicht 12 des zweiten Leitungstyps. Die Multi-Eraitter-Transistoren T_ und IV in den zu den Kollektorzonen dieser Transistoren gehörigen Inseln 7 und 8 weisen je eine Basiszone 13 des ersten Leitungstyps, zwei Emitterzonen 1 'i des zweiten Leitungstyps und eine Kollektorkontaktsehicht 15 des ersten Leitungstyps auf. Die Kollektorkuiitakischichten 15 erstrecken sich zwischen den beiden Emitterzonen lh in Aussparungen in den Basiszonen 15. Die Emitterzonen 14 sind dadurch besser getrennt und elektrisch praktisch unabhängig voneinander.
Erfindungsgemäss ist die Dicke der Basiszonen 13 der Multi-Emitter-Transistoren T_ und IV gegenüber der Dicke der Basiszonen 10 der mit diesen Traiisistoion verbundenen weiteren Transistoren T1 und Tk wesentlich grosser dadurch, dass die Basiszonen 13 der MultiEmitter-Transistoren während der Diffusion der Treniizonen k desselben Typs tief in die Oberf lachenschiclit 3 hinein bis in die zugehörigen hochdotierten Schichten 20 eindiffundiert sind und mit diesen Schichten 20 Teile der Kollektorübergänge 16 bilden, wobei die Basiszonen der weiteren Transistoren T1 und Tr weniger tief in die Oberflächenschicht 3 eindiffundiert sind und eine dementsprechende geringere Basisdicke aufweisen. Die Trennzonen h reichen bis in den Substrat 2, die gleichzeitig gebildeten Basiszonen 13 sind aber vom Substrat isoliert
209821/0909
-15- PHN.5126
duduj rli dass sie durch die zugehörigen begrabenen
ScIi i(li lon ν* mi Substrat getrennt sind. Die Transistoren T. mi·! 1. κι·isen Basiszonen 10 mit einer üblichen Eindringt i ο [ ι· auf, wobei der Kollektorübergang 17 durch
ο i IUMi Io i ί 18 der !ursprünglichen hochohmigen OberflächenscliLchi '} von der hochdotierten begrabenen Schicht 20
go t rennt ist.
Die gleichzeitig gebildeten Trennzonen 4 und Das i s/ojK.'i) 13 weisen dadurch dass sie gleichzeitig ausgolvijch?! sind eine ähnliche Oberflächendotierungsk(!ii/i>ii(]-ation und wenigstens in transversaler Richtung einen ähnlichen Verlauf der Dotierungskonzentration auf. Infolge Unterschiede in der Dotierungskonzentration des Hintergrundes, z.B. an den Stellen wo die gleichzeitig (i'bi Idol (■" Zonen annähernd oder ganz örtliche Zonen
ii< > viii cc,;angesetzten Leitungstyps oder begrabene
S''lr.i eh t on 'berlappen, können dabei aber kleine Ab—
i\cuiiiiiij;cr im Konzern rationsverlauf und Unterschiede
in Eindrdn^tiefe vorkommen. Die Bemessungen in seitlicher Richtung i.i;nnen natürlich verschieden sein. Oefters
verbleibt die Maskierungsschicht nachher auf dem Halbleiterkörper und wird dann als Passivierungs- und
l.«o 1 ipi'sc! i Nht venvoiidet. In dingen Fällen weist die
Isol ii r.si'lii f^ht in doi Nähe der gleichzeitig gebildeten Zonen ei) 'Gleichheit in Stm' ir niif, insbesondere
hinsichtlif Ji Dickenunterschiede.
70 38 7
38 71/0909
BAD ORIGINAL
-16- PHN.5126
Die pnp-Transistoren T~ bis T1 1 sind als laterale Transistoren in einem gemeinsamen Insel 9 angebracht. Sie weisen je eine Emitterzone 22 und eine Kollektorzone 23 auf die lateral nebeneinander liegen. Die Insel 9 die als gemeinsame Basiszone der pnp-Transistoren dient ist versehen mit einer hochdotierten Basiskontaktschicht 2h und an der Grenzfläche zwischen der Insel 9 und dem Substrat 2 befindet sich eine begrabene hochdotierte Schicht 20 zur Verringerung des Basisreihenwiderstandes. Vorteilhafterweise sind wenigstens die Emitterzonen 22 gleichzeitig mit den Trennzonen h erzeugt so dass auch diese Zonen 22 bis auf die zugehörige begrabene Schicht stossen. Dies hat den Vorteil, dass die Ladungsträger-injektion der Emitterzone in transversaler Richtung verringert und in seitlicher Richtung nach der Kollektorzone hin begünstigt wird, wodurch der Stromverstärkungsfaktor β dieser Transistoren relativ hoch ist. Im vorliegenden Beispiel sind auch die Kollektorzonen 23 bis auf die begrabene Schicht diffundiert. Dadurch dass die Emitter- und Kollektorzonen der lateralen Transistoren gleichzeitig erzeugt werden ist der Abstand zwischen diesen Zonen und damit die Basisdicke gut definiert. Wohl wird die Kollektor-Basis-Durchbruchspannung in diesem Fall etwas niedriger sein aber das ist öfters insbesondere bei integrierten Schaltungen für niedrige Spannungen und niedrige
209821/0909
215505Q
-17- PHN.5126
Leistungen ohne weiteres zulässig. Ausserdem, obwohl im allgemeinen die begrabene Schicht hoch dotiert wird, ist dies nicht notwendig, und kann man dadurch dass die Eindringtiefe der begrabenen Schicht ins Substrat bei relativ niedriger Dotierung grosser gewählt wird, höhere Durchbruchspannungen, bei immerhin niedrigen Basisreihenwiderständen und bei geeigneter Isolierung des Kollektorüberganges vom Substrat erreichen. In ähnlicher Weise können auch die Kollektor-Basis-Durchbruchspannung und der Kollektorreihenwiderstand des MultiEmitter-Transistors variiert und spezifischen Anwendungen angepasst werden.
Die Oberfläche des Halbleiterkörpers ist bedeckt mit einer Isolierschicht 25 auf der sich ein Muster von Leiterbahnen 26 erstreckt, mittels deren die Schaltungselemente gemäss des Schaltbildes nach Figure 1 miteinander verbunden sind. Dazu sind die Leiterbahnen durch Fenster in der Isolierschicht 25 die in Figur 1 mit gestrichelten Linien angegeben sind, mit den in diesen Fenstern bis an der Halbleiteroberfläche reichenden Halbleiterzonen verbunden.
Die beschriebene integrierte Schaltung kann einen Teil eines grösseren im Halbleiterkörper integrierten elektronischen Systems bilden oder auch als einzelnes Halbleiterbauelement verwendet werden. Im letzten Fall weisen einige der Leiterbahnen z.B. breitere Teile auf an denen in üblicher Weise Zuleitungen zum
209821/0909
-18- PHN.5126
Verbindung mit den Anschlüssen einer Hülle befestigt werden können. Derartige breite Kontaktflächen sind in Figure 2 teilweise angegeben und mit 27 bezeichnet.
Die integrierte Schaltung nach den Figuren 1 und 2 weist an den in Figure 1 mit A bezeichneten Eingängen auch im geöffneten Zustand der Gatter eine für TTL-Gatter relativ hohe Eingangsimpedanz auf. Bei den bekannten TTL-Schaltungen sind die Basiszonen des Multi-" Emitter-Transistors und des Inverter-Transistors gleichzeitig gebildet. Gemäss der Erfindung ist die Basiszone des Multi-Emitter-Transistors u.a. zur Vergrösserung der Basisdicke dieses Transistors gleichzeitig mit den Trennzonen 4 gebildet. Infolge dieser grösseren Basisdicke weist der Transistor einen verringerten Strom— Verstärkungsfaktor auf. Wichtiger als die Verringerung des normalen Stromverstärkungsfaktor A , die den Betrieb der TTL-Schaltung nicht wesentlich beeinflusst, ist,
h dass gleichzeitig auch der Stromverstärkungsfaktor
A. dieses Multi-Emitter-Transistors herabgesetzt inverse
ist. Dieser Faktor A. bestimmt im geöffneten
/ inverse
Zustand des Gatters, in der der Kollektorübergang in der Durchlassrichtung gepolt und der Emi11er-Uebergang gesperrt ist, die Grosse des Eingangsstroms und damit die auftretende Belastung des vorangehenden Teiles der Schaltung.
209821/0909
21 5505Q
-19- PHN.5.126
Es wurde gefunden dass durch Anwendung der Erfindung der Stromverstärkungsfaktor /3 . beträchtlich herabgesetzt werden kann. Z.B. zeigt Figure h der Verlauf des Stromverstärkungsfaktors /} . als Funktion dos Kollektorstroms für zwei Transistoren. Die Kurve a bezieht sich auf einen üblichen TTL-Eingangstransistor von dem die Basiszone gleichzeitig mit der des Inverter-Transistors in einer n-leitenden epitaxialen Schicht mit einer Dicke von etwa 10 bis 12 /um und einer Dotierungskonzentration von etwa
10 Atomen pro cm3 erzeugt ist. In der gleichen epitaxialen Schicht wurde ein zweiter Multi-Emitter-Transistor hergestellt dessen Basiszone gleichzeitig mit den Trennzonen erzeugt wurde aber der sonst dem ersten Multi-Emitter-Transistor gleich war. Die Kurve b in Figur h zeigt den für diesen zweiten Transistor gefundenen Verlauf des Stromverstärkungsfaktors λ .
t·* inverse
Der Faktor A . ist in diesem Fall um etwa zwei '-* xnverse
Grössenordnungen niedriger. Eine derartige grosse Verringerung lässt sich nur mit dem obenerwähnten Effekt der grösseren Basisdicke schwer erklären. Insbesondere bei kleinen Strömen und Spannung tritt noch ein zweiter Effekt auf der im Gegensatz zu dem ersten Effekt nur den Faktor A . beeinflusst. Dadurch
fJ xnverse
dass die Basiszone 13 des Multi-Emitter-Transistors auf eine hochdotierte begrabene Schicht 20 stösst sind die
2098 21/0909
2 1 5505Q
-20- PHN.5126
Konzentrationsgradienten am Kollektor-Uebergang 16 wesentlich grosser als beim bekannten Eingangstransistor bei dem wie beim Invertertransistor im Ausführungsbeispiel die Basiszone 10 im Abstand von der begrabenen Schicht und ganz im ursprünglichen hochohmigen Material der Oberflächenschicht 3 liegt. Dies ergibt eine höhere Diffusionsspannung wodurch insbesondere bei relativ niedrigen Strömen und Spannungen die Injektion von Ladungsträgern von der Kollektorzone in die Basiszone erheblich verringert wird. In diesem Zusammenhang sei bemerkt, dass die Diffusionsspannung der praktisch quer zum Oberfläche verlaufenden Teile des Basis-Kollektorübergangs praktisch ungeändert bleibt. Der Beitrag der
lateralen Injektion zum Faktor A . , der normalerd Γ inverse'
weise schon klein ist, kann nötigenfalls noch dadurch weiter unterdrückt werden, dass der Abstand an der Oberfläche zwischen dem Emitter- und dem Kollektorübergang genügend gross gewählt wird.
Die Erfindung hat die Vorteile dass die
Verringerung des Faktors Ä. erreicht wird ohne & & /inverse
die Stromverstärkungsfaktoren der sonstigen Transistoren zu beeinträchtigen und ohne dass im Herstellungsverfahren ein weiterer Arbeitsgang benötigt ist. Insbesondere kann der Stromverstärkungsfaktor Λ dieser Transistoren möglichst gross gewählt werden, wobei das /i .
' P inverse
wegen des gewünschten niedrigen Sättigungsspannungswertes vorzugsweise nicht zu niedrig ist, z.B. beträgt das /J etwa 200 und das A . etwa 0.5 bis 5·
"inverse
209821/0909
-21- PHN.5126
Ueberdies kann meistens die übliche Golddiffusion unterlassen werden wodurch nicht nur ein Arbeitsgang gespart wird sondern auch neue Möglichkeiten entstehen. Es können ζ JB. wie im Ausführungsbeispiel gezeigt komplementäre laterale Transistoren verwendet werden die in den bekannten TTL-Schaltungen wegen der üblichen Golddiffusion praktisch unzulässig sind. Die Möglichkeit der Anwendung komplementärer Transistoren statt Widerstände als Belastung ist insbesondere wichtig hinsichtlich Schaltungen für niedrige Leistung. In derartigen Schaltungen die bei niedrigen Strömen und Spannungen betrieben werden kann insbesondere der obenerwähnte zweite Effekt, nämlich die Vergrösserung der Diffusionsspannung, zur Verringerung von β . ausgenutzt werden.
Es wird einleuchten dass in der erfindungsgemässen integrierten Schaltung auch andere Schaltungselemente als npn- und pnp-Transistoren verwendet werden können. Z.B. können Dioden, Widerstände und/oder Kapazitäten in üblicher Weise im selben Halbleiterkörper, "vorzugsweise während der für die Transistoren schon benötigten Bearbeitungsstufen, angebracht werden.
Das an Hand der Figuren 1 bis 3 beschriebene Ausführungsbeispiel kann mit den in der Halbleitertechnik üblichen Photoätz- und Dotierungsverfahren hergestellt werden. Die vergrabenen Schichten und die verschiedenen
20982 1/0909
-22- PHN.5126
Oberflächenzonen können z.B. mittels Ionenbeschluss erhalten werden. Vorzugsweise wird aber ausgegangen von einem Substrat 2, z.B. einer p-leitenden Siliziumscheibe mit einer Dotierungskonzentration von etwa 10 bis 10 Atomen pro cm3. An einer Oberfläche dieser Scheibe wird mittels der üblichen Photoätztechnik eine mit Oeffnungen versehene Maskierungsschicht 30, z.B. aus Siliciumdioxyd, angebracht (Figur 5)· Es werden dann in üblicher Weise z.B. mit Arsen dotierte Oberflächenzonen 20 eindiffundiert
19 mit einer Oberflächenkonzentration von z.B. etwa 10 Atomen pro cm3. Dazu wird die Halbleiterscheibe etwa 1 bis 3 Stunden auf etwa 1200°C in einem Arsen enthaltenden Gasgemisch und etwa i6 Stunden bei etwa 12000C in einer Sauerstoffatmosphäre erhitzt. Die Maskierungsschicht 30 wird entfernt und es wird in bekannter Weise eine praktisch homogenen dicke η-leitende epitaktische Schicht 3 mit einer Stärke von etwa 10 /um und eine Dotierungskonzentration von z.B. etwa 10 Atomen pro cm3 angewachsen. An der freien Oberfläche dieser epitaktischen Schicht wird eine neue Maskierungsschicht 31 angebracht in der Oeffnungen vorgesehen werden an den Stellen wo Trennzonen k benötigt sind und ausserdem an den über einer jetzt durch die epitaktische Schicht 3 begrabenen Zone 20 liegenden Stellen wo die Basiszonen 13 der Multi-Emitter-Transistoren erzeugt werden müssen. Im vorliegenden Beispiel werden gleichzeitig auch Oeffnungen
20982!/0909
-23- PHN.5126
in der Maskieningsschicht 31 zur Diffusion der Emitter- und Kollektorzonen 22 und 23 der pnp-Transistoren hergestellt. Bei der darauf folgenden Diffusionsbehandlung wird die Halbleiterscheibe z.B. während etwa einer halben Stunde in oinem z.B. Bor enthaltenden Gasgemisch auf etwa 11OO°C erhitzt. Es folgt dann eine Erhitzung der Scheibe während etwa drei Stunden auf etwa 1200°C,in einer oxydierenden Atmosphäre. Während der beiden Wärmebehandlungen dieser Diffusionsstufe diffundiert das Bor an den Stellen der Trennzonen h bis in das Substrat 2 während das Bor an den Stellen der Basiszonen 13 und der Emitter und Kollektorzonen 22 und 23 in der epitaktischen Schicht 3 dem Arsen begegnet, das während dieser Behandlung als auch während des Anwachsens der epitaktischen Schicht 3 sowohl von der Grenzfläche 21 in die epitaktische Schicht 3 als auch tiefer in den Substrat 2 hinein diffundiert. Dadurch dass die Dotierungskonzentration der begrabenen Schichten 20 wesentlich höher ist als die des ursprünglichen Materials der epitaktischen Schicht reichen die Basiszonen 13 nicht wie den Trennzonen *4 bis in den Substrat 2 sondern stossen auf das Arsen der begrabenen Schichten und bilden mit diesen Schichten Teile der Kollektor-Uebergänge 16. Es resultiert eine ähnliche Struktur wie gezeichnet in Figur 6, wobei die als Diffusionsfenster verwendeten Oeffnungen in der aus Siliziumdioxyd bestehenden Maskierungsschicht
203821/0909
-Zk- PHN.5126
wegen des erwähnten Erhitzens in einer oxydierenden Atmosphäre wieder geschlossen sind.
Im nächsten Schritt der Herstellung werden Oeffnungen in der Maskierungsschicht 31 angebracht an der Stelle wo die Basiszone des Inverter-Transistors diffundiert werden soll wobei auch Oeffnungen für gleichzeitig zu erzeugende p-leitende Zonen eventueller sonstiger Schaltungselemente angebracht werden können. Die
f Halbleiterscheibe wird während etwa einer halben Stunde
auf etwa 95O°C in einer Bor enthaltenden Atmosphäre und darauf während etwa einer halben Stunde auf etwa 12OO°C in einer oxydierenden Atmosphäre erhitzt.
Das Resultat zeigt Figur 7· Die Basiszonen 10 und die Kollektor-Uebergänge 17 zwischen diesen Zonen und den angrenzenden Teilen der diesbezüglichen Inseln liegen in Abstand von den zugehörigen hochdotierten begrabenen Schichten 20. Die pn-Uebergänge 17 liegen also im ursprünglichen Material der epitaktischen
Schicht 3.
Es folgt nun noch einen weiteren Diffusionsvorgang in dem in üblicher Weise durch Oeffnungen in der Isolierschicht 31 die η-leitenden Emitterzonen 14 der Multi-Emitter-Transistoren, die Emitterzonen 10 der Inverter-Transistoren, die Kollektorkontaktschichten 12 und 15 sowie die Basiskontaktschicht Zk gleichzeitig angebracht werden, z.B. durch eine Erhitzung von etwa
209821/0909
-25- PHN.5126
20 Minuten auf etwa 100O0C in einer fosfor-haltigen Atmosphäre und eine weitere Erhitzung von etwa 20 Minuten auf etwa 1050°C in einer oxydierenden Atmosphäre. Der Schichtwiderstand djLeser Diffusion beträgt z.B. etwa 5 Ohm. Wegen des Unterschiedes der Dotierungskonzentration der zu dotierenden Gebiete ist, obwohl die Kontaktschichten und die Emitterzonen gleichzeitig gebildet werden, die Eindringtiefe der Kontaktschichten etwas grosser als die der Emitterzonen.
Es wird einleuchten dass auch während der beiden letzteren Diffusionsvergänge die Diffusion sich in den Trennzonen 4, den Basiszonen 13» den Emitter- und Kollektorzonen 22 und 23 sowie in den begrabenen Schichten 20 noch etwas forstsetzt. Eine wesentliche Verschiebung der relevanten pn-Uebergänge tritt dabei aber im vorliegenden Beispiel nicht mehr auf.
Die Maskierungsschicht 31 kann als Isolierschicht 25 auf der Halbleiteroberfläche verbleiben oder es kann eine neue Isolierschicht 25 z.B. aus Siliziumoxyd und/oder Siliciumnitrid angebracht werden. In dieser Isolierschicht 25 werden in üblicher Weise Oeffnungen zur Kontaktierung der verschiedenen Halbleitergebiete angebracht und dann wird ein Muster von Leiterbahnen 26, 27 gebildet z.B. durch Aufdampfen und Aetzen einer dünnen Aluminiumschicht (Fig. 3)·
209821/0909
-26- PHN.5126
Die begrabenen Schichten reichen von der
Grenzfläche 21 bis etwa 5/um in die epitaktische Schicht 3 und bis etwa 7 /um in den Substrat 2 hinein. Die praktisch parallel zu der Halbleiteroberfläche verlaufenden Teile der pn-Uebergänge 16 liegen etwa 7 /um unter der Halbleiteroberfläche. Die Eindringtiefe der Basiszonen 10 beträgt etwa 3,5 /um und die der Emitterzone 11 und etwa 2,5 /um. Die Basisdicke des Inverter-Transistors ist also etwa 1 /um und die des Multi-Emitter-Transistors etwa 5» 5 /um· Ohne Erhöhung der Anzahl der Verfahrensschritte während der Herstellung ist also eine erhebliche Vergrösserung der Basisdicke des Multi—Emitter-Transistors erreicht. Dazu sei noch bemerkt, dass der Stromverstärkungsfaktor/S , also mit injektierender Emitterzone, noch etwa 1 bis 10 beträgt was bedeutend höher ist als für eine gute elektrische Wirkung der TTL-Schaltung erforderlich ist. Der Betrieb der TTL-Schaltung ist noch gesichert wenn der Multi-Emit tar-Transistor eine Stromverstärkung von minimal etwa 0,1 aufweist, normalerweise aber für Basisströme des Multi-Emitter—Transistors von mehr als 10 /uA nur etwa 0,01 benötigt. Das A der Inverter-Transistoren beträgt in vorliegenden Beispiel etwa 200.
Es wird einleuchten, dass die Erfindung nicht zu den beschriebenen Ausführungsformen beschränkt ist sondern dass für den Fachmann in Rahmen der Erfindung
209821/0909
-27- PHN.5126
viele Abarten möglich sind. Es können z.B. andere Halbleitermaterialien wie Germanium oder A-j.-j.-j.-B-y.-Verbindungen verwendet werden. Die Dotierungsstoffe, die Diffusionszeiten sowie die Diffusionstemperaturen können den der zu integrierenden Schaltung gesetzten Forderungen weitgehend angepasst werden. Die Leiterbahnen können z.B. auch aus Molybdän oder Gold oder aus verschiedenen Materialien bestehen. In der TTL-Schaltung nach dem obenbeschriebenen Beispiel ist zwar der Kollektor des Multi-Emitter-Transistors direkt an die Basiszone des Inverter-Transistors gelegt, die Erfindung kann natürlich auch mit Vorteil angewendet werden in MultiEmitter—Transistor-Schaltungen dieser Art, wobei diese Verbindung über einige zwischengefügten Elemente, wie Transistoren erfolgt. GewünschtenfalIs kann z.B. der erwähnte Widerstand zur Einstellung des Stromverhältnisses der Stromquellen auch im Halbleiterkörper integriert werden.
209821/0909

Claims (3)

215505Q -28- PHN.5126 PATENTANSPRUECHE:
1.y Integrierte Schaltung für logische Zwecke, in der wenigstens ein als Gatter verwendeter Multi-Emit ter-Transistor rait seinem Kollektor mit der Basiszone eines weiteren Transistors desselben Typs verbunden ist, wobei eine auf einem Substrat eines ersten Leitungstyps vorhandene Oberflächenschicht des zweiten Leitungstyps mittels von der Oberfläche her bis ins Substrat
* reichender Trenndiffusionszonen des ersten Leitungstyps
in Inseln des zweiten Leitungstyps zerteilt ist, und die erwähnten Transistoren in diesen Inseln oberhalb je einer von zu diesen Transistoren gehörigen an der Grenzfläche zwischen Substrat und Oberflächenschicht vorhandenen örtlichen begrabenen Schichten des zweiten Leitungstyps angebracht sind, dadurch gekennzeichnet, dass die Dicke der Basiszone des Multi-Emitter-Transistors gegenüber der Dicke des weiteren Transistors wesentlich grosser ist, dadurch, dass die Basiszone des Multi-Emitter-Transistors während der Diffusion der Trenndiffusionszonen desselben Typs tief in die Oberflächenschicht bis in die zugehörige hoch dotierte begrabene Schicht eindiffundiert ist und mit dieser den Kollektorübergang des Multi-Emitter-Transistors bildet, während die Basiszone des weiteren Transistors weniger tief in die Oberflächenschicht eindiffundiert ist und eine dementsprechende geringere Basisdicke aufweist.
20Ü821 /0909
-29- PHN.5126
2. Integrierte Schaltung nach Anspruch 1, dadurch gekennzeichnet, dass in derselben Oberflächenschicht auch laterale Transistoren mit lateral nebeneinander diffundierten ! Emitter- und Kollektorzonen eindiffundiert sind.
3. Integrierte Schaltung nach Anspruch 2, dadurch gekennzeichnet, dass wenigstens die Emitterzonen der lateralen Transistoren bis auf begrabene Schichten des zweiten Leitungstyps stossen.
k. Verfahren zur Herstellung einer integrierten Schaltung nach einem oder mehreren der Ansprüche 1 bis 3» dadurch gekennzeichnet, dass in eine auf einem Substrat des ersten Leitungstyps vorhandene epitaktische Schicht praktisch homogener Dicke und des zweiten Leitungstyps mit stellenweise an der Grenzfläche zwischen Substrat und Schicht hochdotierten begrabenen Schichten des ersten Leitungstyps die Diffusion der Trenndiffusionszonen und die Diffusion der Basiszone des Multi-Emitter-Transistors gemeinsam vorgenommen wird, bis die Trennzone die epitaktische Schicht durchquert und die Basiszone bis in die hoher dotierte begrabene Schicht den Kollektorübergang bildet, und dass die Diffusion der Basiszone des weiteren Transistors vorzugsweise in einem getrennten späteren Arbeitsgang weniger tief in die epitaktische Schicht vorgenommen wird.
209821/0909
Leerseite
DE2155050A 1970-11-14 1971-11-05 Integrierte Schaltung für logische Zwecke und Verfahren zu deren Herstellung Expired DE2155050C3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL7016719A NL7016719A (de) 1970-11-14 1970-11-14
NL7016720A NL7016720A (de) 1970-11-14 1970-11-14

Publications (3)

Publication Number Publication Date
DE2155050A1 true DE2155050A1 (de) 1972-05-18
DE2155050B2 DE2155050B2 (de) 1978-02-09
DE2155050C3 DE2155050C3 (de) 1981-07-30

Family

ID=26644600

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2155050A Expired DE2155050C3 (de) 1970-11-14 1971-11-05 Integrierte Schaltung für logische Zwecke und Verfahren zu deren Herstellung

Country Status (6)

Country Link
CA (1) CA964378A (de)
CH (1) CH532843A (de)
DE (1) DE2155050C3 (de)
FR (1) FR2113968B1 (de)
GB (1) GB1369449A (de)
NL (2) NL7016720A (de)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3312882A (en) * 1964-06-25 1967-04-04 Westinghouse Electric Corp Transistor structure and method of making, suitable for integration and exhibiting good power handling capability and frequency response
DE1464340A1 (de) * 1961-09-08 1969-03-13 Pacific Semiconductors Inc Halbleiterbauelement und Transistorschaltung fuer solche Bauelemente
DE1948921A1 (de) * 1968-10-02 1970-04-09 Nat Semiconductor Corp Halbleiterbauelement,insbesondere monolithischer integrierter Schaltkreis und Verfahren zu seiner Herstellung
US3524113A (en) * 1967-06-15 1970-08-11 Ibm Complementary pnp-npn transistors and fabrication method therefor
NL7003059A (de) * 1969-03-11 1970-09-15

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1464340A1 (de) * 1961-09-08 1969-03-13 Pacific Semiconductors Inc Halbleiterbauelement und Transistorschaltung fuer solche Bauelemente
US3312882A (en) * 1964-06-25 1967-04-04 Westinghouse Electric Corp Transistor structure and method of making, suitable for integration and exhibiting good power handling capability and frequency response
US3524113A (en) * 1967-06-15 1970-08-11 Ibm Complementary pnp-npn transistors and fabrication method therefor
DE1948921A1 (de) * 1968-10-02 1970-04-09 Nat Semiconductor Corp Halbleiterbauelement,insbesondere monolithischer integrierter Schaltkreis und Verfahren zu seiner Herstellung
NL7003059A (de) * 1969-03-11 1970-09-15

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
IBM Technical Disclosure Bulletin, Bd. 13, Nr. 1, Juni 70, S. 295 *
IBM Technical Disclosure Bulletin, Bd. 13, Nr. 4, Sept. 70, S. 939-940 *
In Betracht gezogene ältere Patente: DE-PS 16 14 827 *
Kroemer, H.: Transistors I, 1956, S. 202-220 *
Proc. IRE, Nov. 1952, S. 1424-1428 *

Also Published As

Publication number Publication date
DE2155050B2 (de) 1978-02-09
FR2113968B1 (de) 1976-06-04
GB1369449A (en) 1974-10-09
CH532843A (de) 1973-01-15
NL7016720A (de) 1972-05-16
FR2113968A1 (de) 1972-06-30
DE2155050C3 (de) 1981-07-30
NL7016719A (de) 1972-05-16
CA964378A (en) 1975-03-11

Similar Documents

Publication Publication Date Title
EP0001586B1 (de) Integrierte Halbleiteranordnung mit vertikalen NPN- und PNP-Strukturen und Verfahren zur Herstellung
DE3545040C2 (de) Verfahren zur Herstellung einer vergrabenen Schicht und einer Kollektorzone in einer monolithischen Halbleitervorrichtung
DE2262297A1 (de) Monolithisch integrierbare, digitale grundschaltung
DE2749607A1 (de) Halbleiteranordnung und verfahren zu deren herstellung
DE1564735A1 (de) Feldeffekttransistor und Verfahren zu dessen Herstellung
DE1764274B2 (de) Monolithisch integrierte Halbleiterstruktur zur Zuleitung von Versorgungsspannungen für nachträglich zu integrierende Halbleiterbauelemente und Verfahren zu ihrer Herstellung
DE2109352C2 (de) Verfahren zum Herstellen eines lateralen bipolaren Halbleiter-Bauelements
DE2133976B2 (de) Monolithisch integrierte Halbleiteranordnung
DE2218680C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2155816A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit mindestens einem Feldeffekttransistor mit isolierter Torelektrode, und durch dieses Verfahren hergestellte Halbleiteranordnung
DE3001032A1 (de) Halbleiteranordnung und verfahren zu deren herstellung
DE1764578C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor
DE2525529B2 (de) Halbleiteranordnung mit komplementaeren transistorstrukturen und verfahren zu ihrer herstellung
DE2403816C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1240590C2 (de) Integrierte halbleiterschaltungsanordnung und verfahren zu ihrer herstellung
DE2600375C3 (de) Halbleiteranordnung mit mindestens zwei komplementären Transistoren und Verfahren zu ihrer Herstellung
DE2219696A1 (de) Verfahren zur Isolationsbereichsbildung
DE2155050A1 (de) Integrierte Schaltung fur logische Zwecke, und Verfahren zu deren Herstel lung
DE1514656A1 (de) Verfahren zum Herstellen von Halbleiterkoerpern
DE2128934C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1639355C3 (de) Verfahren zur Herstellung einer monolithisch integrierten Halbleiteranordnung
DE2216642C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1639342C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2136196C3 (de) Verfahren zur Herstellung integrierter Halbleiterdioden
DE3026779A1 (de) Integrierte halbleiterschaltung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee