DE1564735A1 - Feldeffekttransistor und Verfahren zu dessen Herstellung - Google Patents

Feldeffekttransistor und Verfahren zu dessen Herstellung

Info

Publication number
DE1564735A1
DE1564735A1 DE19661564735 DE1564735A DE1564735A1 DE 1564735 A1 DE1564735 A1 DE 1564735A1 DE 19661564735 DE19661564735 DE 19661564735 DE 1564735 A DE1564735 A DE 1564735A DE 1564735 A1 DE1564735 A1 DE 1564735A1
Authority
DE
Germany
Prior art keywords
area
region
field effect
areas
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19661564735
Other languages
English (en)
Inventor
Hajime Yagi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of DE1564735A1 publication Critical patent/DE1564735A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/037—Diffusion-deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/151—Simultaneous diffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

Dr. F. Zumsiein. - Dr. E. Assmanti
Dr. R. Koenigsbergor 1 CCATQtI
Dipl. Phys. R. Holzhauer I O D H / O O
Patentanwälte
München 2, Bräuhausstrafje 4/III
Case 66-GE23
P 15 64 735.5
2/R.
SON! CORPORATION, Tokyo / Japan (Sony Ka"bushikikaisha)
Feldeffekttransistor und Verfahren zu dessen Herstellung
Die Erfindung "betrifft die Herstellung von Feldeffekttransistoren und insbesondere einen Feldeffekttransistor mit verbesserten Hochfrequenzeigenschaften.
Feldeffekttransistoren weisen eine extrem hohe Eingangsimpedanz auf■ und verhalten sich etwa wie Niedervoltröhren. Sin typischer Feldeffekttransistor besteht aus einem Substrat, d.h. z.B. aus einem Material eines Leitfähigkeitstyps mit Verunreinigungen des anderen Leitfähigkeitstyps, die in unterteilte Zonen eingebracht werden, wobei pn-Übergänge entstehen und ein Kanal zwischen den in einem Abstand angeordneten Zonen ähnlicher Leitfähigkeit ·gebildet wird« An den als Source-, Gate- und Drainelektroden bezeichneten Elektroden werden metallische Kontakte befestigt. Beim Feldeffekthalbleiter wird durch Querrichtung angelegte elektrische Felder die Leitfähigkeit der dünnen Zwischenschichtzone bzw. des Kanals moduliert. Der Anschluss des Kanals, über den das in Querrichtung anzulegende elektrische Feld erzeugt wird, ist als Gate bekannt..Der Strom fliesst zwischen
909886/0667
UlUtil layüi ι ιαπ. / § l Abs. 2 Nr. I Satz 3 des Änderungsges.'v. 4. 9.196";
einem Sourceanschluss an dem einen Ende des Kanals und einem Drainanschluss an dem anderen Ende des Kanals und dieser Strom kann durch Variieren der Vorspannung des Steueranschlusses, d.h. am Gate, moduliert werden. Vorrichtungen dieser Art können als Transistoren mit hohen Eingangs- und Ausgangsimpedanzen arbeiten. Steht der Steueranschluss unter automatischer Vorspannung, so kann der Transistor als Strombegrenzer arbeiten.
Eine der Schwierigkeiten bei den oben genannten Feldeffekttransistoren entsteht durch die hohen Eingangs- und Ausgangskapazitäten, die eine Anwendbarkeit bei hohen Frequenzen begrenzen. Um die Kapazität des pn~Übergangs, z.B. bei einem N-Kanal-Silizium-Feldeffekttransistor, zu reduzieren, wird die Konzentration einer P-Zone des pn-Übergangs gering gemacht. Jedoch ergibt dies eine merkliche Verschlechterung der Transistorleistung und eine starke Einschränkung bei der Herstellung bzw. beim konstruktiven Aufbau von Transistoren dieser Art. Bisher wurde die Herstellung von Feldeffekttransistoren mit hohem Leistungswirkungsgrad bei gleichzeitig sehr gutem Hochfrequenzverhalten als unmöglich angesehen.
Diese Nachteile bekannter Feldeffekttransistoren werden durch den erfindungsgemässen Feldeffekttransistor überwunden", der gekennzeichnet 13t durch einen ersten Halbleiterbereich niederen Widerstandes von einem Leitfähigkeitstyp, einen zweiten Halbleiterbereich vom entgegengesetzten Leitfähigkeitstyp, wobei zwischen diesen Bereichen ein pn-übergang ausgebildet ist, einen dritten an den ersten Bereich angrenzenden Halbleiterbereich hohen 'Widerstandes, der vom selben Leitfähigkeitstyp; ist wie der erste Bereich und gegen den zweiten Bereich einen zweiten pn-übergang bildet und weiterhin gekennzeichnet durch einen vierten Halbleiterbereich niederen Widerstandes vom Leitfähigkeitstyp des ersten Bereichs, der einen Kanal innerhalb des zweiten Bereichs zwischen dem ersten und vierten Bereich be-' grenzt, so dass ein Teilabschnitt des zweiten Bereichs den ersten und vierten Bereich trennt.
909886/0667
Ein solcher Feldeffekttransistor wird erfindungsgemäss nach einem Verfahren hergestellt, dass dadurch gekennzeichnet ist, dass in ein hochohmiges Halbleitersubstrat eines Leitfähigkeit s ty ps in getrennt liegende Bereiche einer Substratoberfläche Verunreinigungen eindiffundiert werden, um niederohmige Halbleiterbereiche vom Leitfähigkeitstyp des Substrats zu erzeugen, dass auf dem Substrat über den getrennt liegenden Bereichen und dazwischen eine durch epitaxiales Wachstum erzeugte Halbleiterschicht gebildet wird, dass durch Diffusion je ein Teil der zuvor eingebrachten Verunreinigungsbereiche in die durch epitaxiales Wachstum erzeugte Schicht hinein umverteilt werden, und dass dann- zusätzliche Verunreinigungen in die Oberfläche der über den Verunreinigungsbereichen liegenden, durch epitaxiales Wachstum erzeugten Schicht eindiffundiert werden, um niederohmige Bereiche vom Leitfähigkeitstyp des Substrats zu erzeugen, wobei in der durch epitaxiales Wachstum erzeugten Schicht Kanäle entstehen, deren jeder zwischen einem Bereich zusätzlicher Verunreinigung und einem durch Diffusionsumverteilung gebildeten Bereich liegt.
Die Erfindung wird nachfolgend an beispielsweisen Ausführungsformen unter Bezug auf die Zeichnungen näher erläutert.
Figur 1 zeigt ein schematiHch.es Schaltbild, das bestimmte Eigenschaften eines Feldeffekttransistors veranschaulicht;
Figur 2 ist eine stark vergrösserte perspektivische Ansicht eines N-Kanal-Silizium-Feldeffekttransistors;
Figuren 3A bis 3F zeigen die aufeinanderfolgenden Verfahrensschritte bei der Herstellung eines Feldeffekttransistors; und
Figur 4 zeigt einen vergrösserten Querschnitt einer abgewandelten Ausführun^cform eines erfindungsgemässen Feldeffekttransistors,,
909886/0667 BAD
166473-5
In Figur 1 ist die Ersatzschaltung eines Feldeffekttransistors. T dargestellt. Der Feldeffekttransistor weist eine Gateelektrode G, eine Sourceelektrode S und eine Drainelektrode D auf. Beim Betrieb des Transitors wird die Breite der Raumladungszone'mit. der an die Gateelektrode G angelegten Vorspannung variiert, 'wodurch der Strornfluß zwischen Gate G und Drain D gesteuert wird. · Das Bezugszeichen C. kennzeichnet die Kapazität zwischen Drain D und Gate G, während das Bezugszeichen Cp die Kapazität zwischen Gate G und Source S verdeutlicht. Bei den bisher gebräuchlichen Feldeffekttransistoren sind die Werte der Kapazitäten Cj und C2 relativ hoch, so dass diese Transistoren für hohe Frequenzen nicht geeignet-sind.
Der Feldeffekttransistor gemäss der Erfindung, wie er etwa in den Figuren 2 und 3F gezeigt ist, kann bei hohen Frequenzen im Bereich von ca..100 MHz bis 500 MHz verwendet werden, wobei er dabei noch dieselbe Steilheit gm zeigt, wie andere Arten von . Feldeffekttransistoren (in niedrigeren Frequenzbereichen).
In der spezifischen Ausführungsart der Fig. 2 kennzeichnet die Bezugsziffer 1 eine p-leiter.de Schicht aus Silizium mit hohem Widerstand, die auch als Pi-Leitungsschicht bezeichnet wird, während die Bezugsziffer 2 eine epitaxiale, η-leitende Siliziumschicht, d.h. vcm zur Siliziumschicht 1 entgegengesetzten leitfähigkeitstyp, kennzeichnet, die auf der erstgenannten durch epitaxiales Wachstum erzeugt wurde. Zwischen den Schichten 1 und 2 liegt eine niederohmige p-leitende Siliziumachicht 3 vom selben Leitfähigkeitstyp wie die hochohraige Siliziumschicht 1, v/obei diese Schicht 3 so angeordnet ist, dans sie sich teilweise in die beiden Schichten 1 und 2 erstreckt. Dadurch wird ein Ka-
auRgebildet. nal,4 im Bereich der epitaxialen η-leitenden Siliziumschicht 2ft die über der Siliziumschicht 3 liegt. Das Bezugszeichen G kennzeichnet eine an der hochohmigen Siliziumschicht 1 befestigte Gate- bzw. Steuerelektrode, S ist eine an der Siliziumschicht 2 angeschlossene Sourceelektrode und D ist eine mit der Siliziumschicht 2 verbundene Drainel'ektrode. Zwischen den Source-
909886/0667 BADORiGiNAL
und Drainelektroden S und JD befindet sich eine p-leitende .('Schicht 5 derselben Leitfähigkeit wie die oben genannte niederohtnige Siliziumschicht 3, wobei die F-Schicht 5 kontinuierlich und mit der Schicht 3 an einem Abschnitt verbunden ist, der in der Zeichnung mit der Bezugszi.rfer 6 gekennzeichnet ist. //ährend die bevorzugte Ausführungsform der Erfindung eine derartige Schicht 5 zusätzlich zu der Schicht 3 enthält, kann auch in einigen Fällen eine p-leitende Schicht 5 weggelassen werden.
Bei dieaer Art eines Feldeffekttransistors ist im Bereich der epitaxialen η-leitenden Siliziumschicht 2 ein Kanal 4 vorhanden, der durch die niederohnigen η-leitenden Siliziumschiohten 3 und 5 bestimmt ist. Dadurch ergibt sich eine hochgradige Konzentration der p-leitenden Siliziumschioht 3 in dem pn-Ü'bergang zwischen den Schichten 2 und 3, die einen verg-rösserten Ausnutzungsgrad der Raumladung des Kanals beim Anlegen eines Signals an die Gateelektrode ergibt, wodurch eine verbesserte Leistung des Transistors erzielt wird.
Da die niederohmige Siliziumschicht 3 derart zwischen der hochohmigen Siliziumschicht 1 und der epitaxialen Siliziumschicht 2 liegt, dass sie sich teilweise für'einen sehr geringen Tiefenbereich in beide Schichten hinein erstreckt, überdecken die Kapazitäten C. und Cp> schematisch in Figur 2 dargestellt, einen wesentlichen Teil des Überganges, der durch die Schichten 1 und 2 gebildet wird, ausgenommen den Teil, der sich entlang des Kanals 4 erstreckt. Diese Kapazitäten G., und Cp werden in dem pn übergang gebildet, der durch Schichten von niederer Konzentration bestimmt ist, so dass die Werte der Kapazitäten C.. und C^ relativ niedrig sind. Folglich sind in dem Feldeffekttransistor der vorliegenden Erfindung die Kapazität C.. zwischen der Gate elektrode G und der Drainelektrode i) und die Kapazität C2 zwischen der Gateelektrode G und der Sourceelektrode S beide !gering, so dass das Hochfrequenzverhalten entsprechend verbes-/ sert wird. Da die niederohmige Siliziumschicht 3> die in einem / sehr kleinen Abschnitt der Schichten- 1 und 2 ausgebildet ist,
909886/0667 B„r.
eine hohe Konzentration aufwe'ist, wird weiterhin der Ausnutzungsgrad der Raumlaclungsschicht des Kanals, der über der Schicht liegt, vergrössert, wodurch eine verbesserte Leistung des Transistors erzielt wird.
Unter Bezugnahme auf die Figur 3 wird im folgenden eine Folge von Verfahrensschritten zur Herstellung eines erfindungsgemässen Feldeffekttransistors beschrieben.
Wie in der Figur 3A gezeigt ist, wird ein hochohmiger Halbleiter, z.B. ein Siliziumplättchen 1 vom pi-Typ mit einem spezifischen Widerstand in der Grössenordnung von 20 Ohm cm vorgesehen. Eine Verunreinigung desselben Leitfähigkeitstyps wie das Substrat 1 wird dann auf die Oberfläche dieses Substrates 1 aufgebracht. Z.B. kann Bor selektiv in das Substrat 1 bei hoher Konzentration in "einer Sauerstoffatmosphäre indiffundiert werden, während das Substrat 1 für 30 iiinuten auf einer Temperatur von ca. 1150 G gehalten wird. Dies ergibt die Ausbildung von niederohmigen P-Siliziuraschichten 3a, 3a1, 3b und 3b1 desselben Leitfähigkeitstyps wie die pi-Typ Unterlage 1. In dem dargestellten Beispiel sind die niederohmigen p-leitenden Siliziumschichten 3a, 3b und 3a! und 3b1 in Streifen symmetrisch hinsichtlich der I.Iittellinie 0-0 des Substrates 1 angeordnet. Selbstverständlich sind andere Anordnungen möglich, einschliesslich der Art, wie sie in der Fig. 2 der Zeichnung dargestellt ist. Die Siliziurnschichten 3b und 3b1 grenzen an ihren rückwärtigen Enden aneinander, ebenso wie die Schichten 3a und 3a'. Die beiden Paare von Schichten 3b, 3b' und 3a, 3a1 sind untereinander an ihren aneinandergrenzenden Abschnitten verbunden. Nach Abätzen der Siliziumdioxydschicht von der Oberfläche des Substrates 1 wird eine η-leitende Siliziumschicht 2 des Leitfähigkeitstyps, der dem der hochohmigen Unterlage 1 aus Silizium entgegengesetzt ist, auf die Dicke von ca. 5 Mikron an der Oberfläche des Substrates 1 durch epitaxiales wachstum wachsen gelassen, wie in Figur 33 dargestellt ist. Epita:<iale Wachstumsvorgänge sind in der Fachwelt bekannt und ergeben eine
909886/0667 ,_,
BAD ORiGiN
' Ausdehnung der ursprünglichen Kristallstruktur des Substrates, wobei die Atome der epitaxialen Schicht sich in Portsetzung der ursprünglichen kristallinen Struktur ausrichten. In einem typischen epitaxialen tfachstumsvorgang wird das Substrat in einer
' Reaktionskammer aufgeheizt und über das aufgeheizte Substrat wird in der Kammer ein Wasserstoffgasstrom geleitet, der mit Dämpfen eines Siliziumhaiogenids gesättigt ist, wie z.B. Siliziumtetrachlorid angereichert mit einem geringen Betrag von Phosphorti'iChlorid. Auf der Oberfläche findet eine Reaktion statt und ein Film oder eine Schicht aus Silizium wächst in monokristalliner Form an der Oberfläche des Substrats. Das Verunreinigungsmaterial lagert sich ebenfalls in elementarer Form mit dem Silizium auf dem Substrat ab.
Nach dem epitaxialen Anwachsen der η-leitenden Siliziumschicht 2 wird die Unterlage 1 in einer Sauerstoffatmosphäre für ca. 30 Minuten auf eine Temperatur von ca. 110ü°C aufgeheizt, wodurch eine gesteuerte Diffusion der 1+ Typ Zonen bewirkt wird. Durch dieses Verfahren diffundieren und dehnen sich die niederohmigen p-leitenden Siliziumschichten. 3a, 3a* , j5b und 3b1 in die epitaxiale Schicht 2 hinein·aus. Daraufhin wird eine Verunreinigung wie z.B. 3or in die·epitaxiale'Schicht 2 von der Oberfläche aus in diese Zonen hineindiffundiert, die über den niederohmigen Silisiumschiehten 3b und 3b1 liegen, so dass die niederohmigen Siliziunschichten 3b und 3b' die obere Oberfläche der epitaxialen η-leitenden Schicht 2 erreichen können, wie in Figur 3 0 gezeigt ist. Jann wird die Verunreinigung in die epitaxiale Schicht-2 an ausgewählten Stellen selektiv eindiffundiert, die über den niederohmigen Sil5::iuaschichten 3a und 3af liefen, wobei niederohniige p-leitende iiiliziuascnichten 5a und 5a!, wie in ?ir:ur 3 D dargestellt, gebildet v/erden. Die Lage der niederohmigen Siliziuraschichten 3a und 3a1 kann als eine Unrerelmässigkeit der Oberfläche der epitaxialen Schicht festgestellt werden, so dass die niederohmigen p-leitenden Siliziumschichten 5a und 5a1 leicht und genau in der epitaxialen Schicht 2 an solchen Stellen ausgebildet werden können, dass sie
909886/0 66 7 B«)«;;^
über den niederohmigen Siliziumschichten 3a und 3a1 liegen. Auf diese Art werden Kanäle zwischen den niederohmigen Siliziutnschichten 3a, 3a', 3b, 3b', 5a und 5a' ausgebildet, die zur Steuerung verwendet werden. Nach der Ausbildung der oben genannten Siliziumsehichten können Elektroden mit den soweit fertigen Vorrichtungen verbunden werden, wie in Figur 3E gezeigt ist, wobei die Bezugszeichen G eine Gateelektrode, S eine Sourceelektrode und D eine Drainelektrode bezeichnen. Der fertige Transistor ist in Figur 3 F perspektivisch dargestellt. Messungen an dem erfindungsgernässen Feldeffekttransistor haben gezeigt, dass ,die Kapazität des pn-Übergangs annähernd die Hälfte von der ist, die man bei einem konventionellen Feldeffekttransistor erhält. Auch wurde festgestellt, dass die Steilheit gm im wesentlichen dieselbe ist wie die der herkömmlichen Feldeffekttransistoren und dass die Hochfrequenzcharakteristiken denen der bisherigen Transistoren überlegen sind.
Die Figur 4 der Zeichnung stellt eine abgeänderte Forra der Erfindung dar. Diese Form der Erfindung enthält ein Substrat 10 aus niederohmigen p-leitendem Silicium. Zwei p-leitende Strei~ fen 11 und 12 aus hochohmigem'fi-Typ Silizium sind in dem Substrat 10 ausgebildet. Eine η-leitende Schicht 13 liegt über den zwei Streifen 11 und 12 und eine niederohmige p-leitende Siliaiumfjchicht 14 wird in die N-Typ Schient 13 selektiv eindiffundiert. Dadurch wird eine Zwischenschicht 15 in der N-Zcne zwischen den zwei Zonen aus niederohraigera p-leitender:i Silizium aus^ecildet. Elektroden, eiripchliesslich einer Drainelcktrode 16 und einer Sourceelektrode 17, werden an dem Leitungsstroifen 13 von N-Typ befestigt, während eine Gateelektrode 18 -m der p-leitenaen Unterlage 10 befestigt wir/i. Mit dieser Anordnung kann die Kapazität des pn-Übergan^s noch kleiner gemacht werden, 30 dass die Transistoren bei höheren Frequenzen verwendet werden können. Jedoch ist bei diener Au&fUhrungsforn «ler Übergangswiderstand der S.teuerunr etwas höher.
BAD ORSGiKAl
909886/0667
'Aus den bisherigen Ausführungen geht hervor, dass die Feldeffekttransistoren der vorliegenden Erfindung besonders für .die Verwendung bei hohen Frequenzen aufgrund ihrer niederen Eigenkapazitäten geeignet sind0
909836/0667
BhD GRiGSiMAL

Claims (4)

1564725 Patentansprüche
1. Feldeffekttransistor, gekennzeichnet durch einen ersten Halbleiterbereich (3, 3a) niederen Widerstandes von einem Leitfähigkeitstyp, einen zweiten Halblc-iterbersLch (2) vom entgegengesetzten Loitfähigkeitstyp, wobei zwischen diesen Bereichen (3, 3a, 2) ein pn-übergang ausgebildet ist, einen dritten an den ersten Bereich angrenzenden Halbleiterbereich
(1) hohen Y/iderstamles, der vom selben Leitfähir:keitstyp ist wie der erste Bereich (3, 3a) und gegen den zweiten Bereich
(2) einen zweiten, pn-übergang bildet und durch einen vierten Halbleiterbereich (5) niederen V/iderstandes vom Leitfähigkeitstyp des ersten Bereichs (3, 3a), der einen Kanal (4) innerhalb des zweiten Bereichs (2) zwischen dem ersten (3, 3a) und vierten Bereich (5, 5a) begrenzt, 3o dass ein Teilabschnitt des zweiten Bereichs (2) den ersten (3, 3a) und vierten Bereich (5, 5a) trennt.
2. Transistor nach Anspruch 1, dadurch gekennzeichnet, dass der erste Bereich (3» 3a) schichtartig zwischen dem zweiten (2) und dritten Bereich (1) angeordnet ist und sich entlang der Ebene des zweiten pn-Übergangs erritreckt, wobei ein Ende (6) des ersten Bereichs (3, 3a) mit dem entsprechenden Ende des vierten Bereichs (5, 5a) verbunden ist.
3. Transistor nach Anspruch 1 oder 2, gekennzeichnet durch einen zusätzlichen fünften Halbleiterbereich (3b) niederen V/iderstandes vom selben Leitfähigkeitstyp wie der erste (3j 3a) und vierte Bereich (5, 5a), der aus zwei räumlich getrennten Teilabschnitten besteht, die an den zweiten'und dritten Bareich angrenzen und die räumlich so angeordnet sind, dass der zweite Bereich zwischen einer Fläche eine3 Teilabschnittes und einer entsprechenden gegenüberliegenden Fläche des anderen Teilabschnittes liegt, wobei der (die)_ erste(n) und vierte(n) Bereich(e') jeweils im v/es ent liehen
BAD ORiGiNAl.
903886/0667
Neue Unterlagen
U-formig und parallel liegend zum zweiten pn-übergang ausge— , bildet sind.
4. Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, dass der dritte Bereich zwei räumlich getrennte Streifen (11, 12) aufweist, die zwischen dem ersten und zweiten Bereich liegen, wobei der vierte Bereich gegenüber einer Fläche des ersten Bereichs angrenzend an den zweiten Bereich und zwischen den !Streifen des dritten Bereiches liegt,,
5« Verfahren zur Herstellung eines Feldeffekttransistors nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass in ein hochohmiges Halbleitersubstrat eines Leitfähigkeitstyps in getrennt liegende Bereiche einer Substratoberfläche Verunreinigungen eindiffundiert werden, um niederohmige Halbleiterbereiche vom Leitfähigkeitstyp des Substrats zu erzeugen, dass auf dem Substrat über den getrennt liegenden Bereichen und dazwischen eine durch epitaxiales Wachstum erzeugte Halbleiterschicht gebildet wird, dass durch Diffusion je ein Teil der zuvor eingebrachten Verunreinigungbereiche in die durch epitaxiales Wachstum erzeugte Schicht hinein umverteilt werden, und dass dann zusätzliche Verunreinigungen in die Oberfläche der über den Verunreinigungsbereichen liegenden, durch epitaxiales Wachstum erzeugten Schicht eindiffundiert .verden, ura niederohmijTe Bereiche von Leitfähigkeitstyp des Substrats zu erzeugen, wobei in der durch epitaxiales .Vachstum erzeugten Schicht Kanäle entstehen, deren jeder zwischen einem Bereich zusätzlicher Verunreinigung und einem durch Diffusionsumverteilung gebildeten Bereich liegt.
909886/0667
DE19661564735 1965-10-08 1966-10-08 Feldeffekttransistor und Verfahren zu dessen Herstellung Pending DE1564735A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6174565 1965-10-08

Publications (1)

Publication Number Publication Date
DE1564735A1 true DE1564735A1 (de) 1970-02-05

Family

ID=13180003

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19661564735 Pending DE1564735A1 (de) 1965-10-08 1966-10-08 Feldeffekttransistor und Verfahren zu dessen Herstellung

Country Status (3)

Country Link
US (1) US3663873A (de)
DE (1) DE1564735A1 (de)
GB (1) GB1155578A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006034589A1 (de) * 2006-07-26 2008-01-31 Siemens Ag Strom begrenzende Halbleiteranordnung

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL165005C (nl) * 1969-06-26 1981-02-16 Philips Nv Halfgeleiderinrichting bevattende veldeffecttransistors met geisoleerde stuurelektrode en werkwijze voor het vervaardigen van de halfgeleiderinrichting.
US3906545A (en) * 1972-01-24 1975-09-16 Licentia Gmbh Thyristor structure
US4005467A (en) * 1972-11-07 1977-01-25 Thomson-Csf High-power field-effect transistor and method of making same
JPS5546068B2 (de) * 1973-05-22 1980-11-21
GB1471617A (en) * 1973-06-21 1977-04-27 Sony Corp Circuits comprising a semiconductor device
US3971055A (en) * 1973-06-26 1976-07-20 Sony Corporation Analog memory circuit utilizing a field effect transistor for signal storage
JPS5032870A (de) * 1973-07-24 1975-03-29
US4151539A (en) * 1977-12-23 1979-04-24 The United States Of America As Represented By The Secretary Of The Air Force Junction-storage JFET bucket-brigade structure
US4523368A (en) * 1980-03-03 1985-06-18 Raytheon Company Semiconductor devices and manufacturing methods
GB2070858B (en) * 1980-03-03 1985-02-06 Raytheon Co Shallow channel field effect transistor
DE3031909A1 (de) * 1980-08-23 1982-04-08 Heinrich Dipl.-Ing. 4150 Krefeld Dämbkäs Feldeffekttransistor
US4551904A (en) * 1982-02-09 1985-11-12 Trw Inc. Opposed gate-source transistor
US4837175A (en) * 1983-02-15 1989-06-06 Eaton Corporation Making a buried channel FET with lateral growth over amorphous region
US4601096A (en) * 1983-02-15 1986-07-22 Eaton Corporation Method for fabricating buried channel field effect transistor for microwave and millimeter frequencies utilizing molecular beam epitaxy
US4833095A (en) * 1985-02-19 1989-05-23 Eaton Corporation Method for buried channel field effect transistor for microwave and millimeter frequencies utilizing ion implantation
US4587541A (en) * 1983-07-28 1986-05-06 Cornell Research Foundation, Inc. Monolithic coplanar waveguide travelling wave transistor amplifier
US4583107A (en) * 1983-08-15 1986-04-15 Westinghouse Electric Corp. Castellated gate field effect transistor
US4507845A (en) * 1983-09-12 1985-04-02 Trw Inc. Method of making field effect transistors with opposed source _and gate regions
IT1213217B (it) * 1984-09-17 1989-12-14 Ates Componenti Elettron Dispositivo a semiconduttore a resistenza sepolta.
US4935789A (en) * 1985-02-19 1990-06-19 Eaton Corporation Buried channel FET with lateral growth over amorphous region
US4724220A (en) * 1985-02-19 1988-02-09 Eaton Corporation Method for fabricating buried channel field-effect transistor for microwave and millimeter frequencies

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2967985A (en) * 1957-04-11 1961-01-10 Shockley Transistor structure
US2975344A (en) * 1959-05-28 1961-03-14 Tung Sol Electric Inc Semiconductor field effect device
US3223904A (en) * 1962-02-19 1965-12-14 Motorola Inc Field effect device and method of manufacturing the same
US3183128A (en) * 1962-06-11 1965-05-11 Fairchild Camera Instr Co Method of making field-effect transistors
US3363152A (en) * 1964-01-24 1968-01-09 Westinghouse Electric Corp Semiconductor devices with low leakage current across junction
US3453504A (en) * 1966-08-11 1969-07-01 Siliconix Inc Unipolar transistor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006034589A1 (de) * 2006-07-26 2008-01-31 Siemens Ag Strom begrenzende Halbleiteranordnung
DE102006034589B4 (de) * 2006-07-26 2008-06-05 Siemens Ag Strom begrenzende Halbleiteranordnung

Also Published As

Publication number Publication date
US3663873A (en) 1972-05-16
GB1155578A (en) 1969-06-18

Similar Documents

Publication Publication Date Title
DE1564735A1 (de) Feldeffekttransistor und Verfahren zu dessen Herstellung
DE2317577C2 (de) Verfahren zur Herstellung dielektrisch isolierter Halbleiteranordnungen
DE3889245T2 (de) Integrierter und kontrollierter Leistungs-MOSFET.
DE2242026A1 (de) Mis-feldeffekttransistor
DE68910169T2 (de) Verfahren zur Herstellung einer auf einem N-Typ-Substrat integrierten Schaltung, umfassend vertikale PNP- und NPN-Transistoren, die voneinander isoliert sind.
DE3545040A1 (de) Verfahren zur herstellung einer vergrabenen schicht und einer kollektorzone in einer monolithischen halbleitervorrichtung
DE2749607B2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE3116268A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE2422912A1 (de) Integrierter halbleiterkreis
DE2064886A1 (de) Integrierte Schaltung mit Feldeffekt transistoren Ausscheidung aus 2047672
DE1589687A1 (de) Festkoerperschaltung mit isolierten Feldeffekt-Transistoren und Verfahren zu ihrer Herstellung
DE2655917A1 (de) Integrierte schaltung
DE1614852B2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung mit einem NPN-Transistor, einem PNP-Transistor und weiteren Schaltungselementen
DE2556668A1 (de) Halbleiter-speichervorrichtung
DE1764570C3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE2833068A1 (de) Integrierte halbleitervorrichtung
DE3230510C2 (de) Variabler MIS-Widerstand
DE1764578C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor
DE69131390T2 (de) Verfahren zur Herstellung einer vergrabenen Drain- oder Kollektorzone für monolythische Halbleiteranordnungen
DE3486144T2 (de) Verfahren zur herstellung einer halbleiteranordnung.
EP0657930A2 (de) Integrierte Schaltungsstruktur mit mindestens einem CMOS-NAND-Gatter und Verfahren zu deren Herstellung
DE68925150T2 (de) Bipolartransistor und Verfahren zu dessen Herstellung
DE2527076B2 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE3752215T2 (de) Verfahren zur Herstellung der Statischen Induktionstransistoren mit isoliertem Gatter in einer eingeschnitteten Stufe
DE2454561A1 (de) Halbleitervorrichtung