DE2454561A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung

Info

Publication number
DE2454561A1
DE2454561A1 DE19742454561 DE2454561A DE2454561A1 DE 2454561 A1 DE2454561 A1 DE 2454561A1 DE 19742454561 DE19742454561 DE 19742454561 DE 2454561 A DE2454561 A DE 2454561A DE 2454561 A1 DE2454561 A1 DE 2454561A1
Authority
DE
Germany
Prior art keywords
region
area
emitter
base
diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19742454561
Other languages
English (en)
Inventor
Kanagawa Atsugi
Kotaro Koma
Yoshihiro Miyazawa
Tadaharu Tsuyuki
Hajime Yagi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of DE2454561A1 publication Critical patent/DE2454561A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)

Description

PATENTANWÄLTE
ER MEER - MÜLLER - STEINMEISTER
D UOOO München 22 D-48OO Bielefeld
Iriftütraße 4 Siekerwall 7
S74P186 18· NOV. 1974
SONYCORPORATION
Tokio, Japan
.HALBLEITERVORRICHTUNG
Die Erfindung betrifft eine Halbleitervorrichtung gemäß dem Gattungsbegriff des . Patentanspruchs 1 und bezieht sich insbesondere auf einen Transistor, der einen zusätzlichen Ladungsträger-injizierenden Übergang aufweist, der angrenzend an einen Emitterbereich ausgebildet ist,
Für herkömmliche, nach bekannten Doppel-Diffusionsverfahren hergestellten Transistoren wird ein Emitterbereich angestrebt, dessen Verunreinigungs- oder Fremdstoffatomkonzentration hoch ist im Vergleich zu einem Basisbereich. Dadurch wird ein hoher Verstärkungsfaktor und ein vergleichsweise großer Emitterwirkungsgrad Gamma (γ) erzielt.
Der Stromverstärkungsfaktor h bei auf Masse liegendem Emitter (Emitterschaltung) stellt einen der Parameter der Transistorkettenwerte dar und ist unter Verwendung des Verstärkungsfaktors Alpha (oC) bei auf Masse liegender Basis (Basisschaltung) durch die folgende Gleichung gegeben:
509830/062σ*
Der Verstärkungsfaktor Alpha ist gegeben zu
OC=OC* /3.Y (2),
worin OC das Kollekformultiplikationsverhältnis, ß den Basistransportfaktor und V den Emitterwirkungsgrad kennzeichnen.
Für einen npn-Trans is tor läßt sich der Emitterwirkungsgrad wie folgt darstellen:
J .
Y j +J 1 + j /J ~{ό)'
η ρ P n
Darin sind mit J die Stromdichte der vom Emitter- in den Basisbereich injizierten Elektro-/ η '
nen und'mit J die Stromdichte der vom Basis- in den Emitterbereich injizierten Löcher be-
P
zeichnet. Beide Stromdichten lassen sich wie folgt darstellen:
q D N f )
Λ-- p p {Hj
J η L P D ρ D η P η P
N
J L
In diesen Gleichungen bezeichnen
L die D iff us ions länge der Elektronen im Basisbereich, η
L die Diffusionslänge der Löcher im Emitterbereich,
P
D die Elektronendiffusionskonstante,
D die Löcherdiffusionskonstante,
P
N die Minoritätsträgerdichte im Basisbereich,
50 9830706 2 0
-3- ' ■
P die Minoritätsträgerdichte im Emitterbereich und η
V die am Emitter-Basisübergang angelegte Spannung.
Das Verhältnis P/N läßt sich durch ein Verhältnis N./N ersetzen, wobei mit N die ηι ρ AD D
Verunreinigungskonzentration im Emitterbereich und mit N die Verunreinigungskonzentration im Basisbereich bezeichnet sind. Die Diffus ions länge L im Basisbereich ist begrenzt
durch die Basisbreite bzw. -weite W; Damit läßt sich das Verhältnis O darstellen als
Die Diffusionskonstanten sind eine Funktion der Trägerbeweglichkeit und der Temperatur und werden fUr die weiteren Betrachtungen als gleichbleibend oder Festwerte angenommen.
Es ist einleuchtend, daß das Verhältnis O so klein wie möglich sein sollte, um einen mög- . liehst hoben Verstärkungsfaktor h__ (Emitterschaltung) des Transistors zu erhalten.
Bei herkömmlichen, durch das erwähnte Doppel-Diffusionsverfahren hergestellten Transistoren wird die Verunreinigungskonzentration Nn im Emitterbereich hoch gewählt, um das Verhältnis ο zu verkleinern. Jedoch werden die Rauschkennwerte schlecht, wenn die Verunreinigungskonzentration im Emitferbereich sehr hoch wird, beispielsweise größer als etwa
19 3 V
10 Atome/cm . Der Grund dafür ist vor allem darin zu sehen, daß im hochdotierten Bereich Fehler im Gitteraufbau und Versetzungen auftreten, so daß der Emitter·*·Übergang schlecht wird. ■
Der Erfindung liegt damit die Aufgabe zugrunde, die Kennwerte einer Halbleitervorrichtung der eingangs genannten Art zu.verbessern, und insbesondere einen Bipolartransistor zu schaffen, der sich durch niedrige Rauschkennwerte auszeichnet. Ein zusätzliches Erfindungsziel wird in der Schaffung eines Bipolar-Transistors gesehen, der einen niedrigen Basis-Bahnwiderstand bzw. einen niedrigen spezifischen Widerstand r , der Basisschicht auf-
bb
weist.
/4 5098 30/0620
-A-
Die Lösung dieser technischen Aufgabe ergibt sich erfindungsgemäß durcli die im Patentanspruch 1 angegebenen Maßnahmen, die durch einen Unteranspruch vorteilhaft weitergebildet sind.
In vorteilhafter Anwendung auf einen Bfpolar-Transistor mit einem Emitter, einer Basis und einem Kollektor besteht die Erfindung darin, daß ein elektrisch mit der Basis verbundener zusätzlicher Bereich vorgesehen ist, der parallel zum Emitter-Basis-Übergang liegt und Minoritätsträger in den Emitter injiziert. Dieser zusätzliche Bereich weist eine Mehrzahl von Fenstern auf, in die eine Mehrzahl von ohmschen Kontakten für den Emitter eingesetzt sind.
Die Erfindung und vorteilhafte Einzelheiten werden nachfolgend anhand von Ausführungsbeispielen durch die Zeichnung näher erläutert. Es zeigen:
Fig. 1 die Schnittansicht eines bereits früher vorgeschlagenen Transistors;
Fig. 2 eine Draufsicht bzw. die Schnittansicht einer Ausführungsform der Erfindung;
Fig. 4 - erläutern den Herstellungsprozeß dieser Ausfuhrungsform der Erfindung und
Fig. 11 verdeutlicht eine andere Ausfuhrungsform der Erfindung. l
Von der gleichen Anmelderin wurde bereits eine Halbleitervorrichtung, insbesondere ein Transistor, vorgeschlagen, dereinen Emitterbereich mit niedriger Verunreinigungskonzentration und einen zusätzlichen, Träger-injizierenden Bereich aufweist. Ein solcher Halbleiteraufbau ist in Fig. 1 dargestellt.
Das Beispiel zeigt einen npn-Transistor, der im wesentlichen aus einem Halbleitersubstrat S besteht, in dem als Kollektor ein erster Bereich 1, als Basis ein zweiter Bereich 2 und als Emitter ein dritter Bereich 3 ausgebildet sind. Die Anordnung weist weiterhin einen vierten Bereich auf, der mit dem zweiten Bereich verbunden ist und einem pn-Übergang J züge-
5 09830/0620
zugewandt ist, der sich zwischen dem zweiten Bereich 2 und dem dritten Bereich 3 befindet. Bezugshinweis J bezeichnet einen pn-übergang zwischen dem ersten Bereich 1 und dem zweiten Bereich 2. Die Bezugshinweise 5c, 5b und 5e kennzeichnen eine erste, eine zweite bzw. eine dritte Elektrode, d.h. eine Kollektorelektrode, eine Basiselektrode bzw. eine Emitterelektrode. Mit Bezugshinweis ό ist eine isolierende Schicht, etwa eine SiO- Schicht (Silizium Dioxid) bezeichnet, die auf der Oberfläche des Substrats S'ausgebildet ist. .
Die Verunreinigungskonzentrationen des zweiten und des dritten Bereichs 2 bzw. 3 sind
15 3
in der Größenordnung von 10 Atomen/cm gewählt/ sie liegen damit niedriger als bei herkömmlichen Halbleitervorrichtungen dieser Art. Diese so dotierten Bereiche weisen daher eine gute Gitterstruktur auf.
Ein Bereich 3' weist einen niedrigen spezifischen Widerstand und also eine hohe Verunreinigungskpnzentration auf und befindet sich in dem dritten Bereich 3 an einer Stelle, an der die Emitterelektrode 5e vorgesehen ist. Weiterhin ist ein Bereich 1' mit niedrigem spezifischen Widerstand, d.h. ebenfalls mit hoher Verunreinigungskonzentration,in dem ersten Bereich 1, und zwar entfernt vom Kollektor-Übergang J ausgebildet.
Die Elektroden 5e, 5b und 5c werden mit Spannungen so beaufschlagt, daß der EmitrerUber-
gang J in Vorwärts- oder Durchlaßrichtung und der Kollektorübergang J in Umkehr- oder e c
Sperrichtung vorgespannt sind. In diesem Fall arbeitet der Transistor so, daß der erste, zweite bzw. dritte Bereich 1, 2 bzw. 3 als Kollektor, Basis bzw. Emitter wirken. Bei diesem Transistoraufbau ergibt sich eine vergleichsweise lange Lebensdauer der Löcher aufgrund der niedrigen Fremdstoff- oder Verunreinigungskonzentration im Emitterbereich 3 und wegen der guten Gitterstruktur. Anders ausgedrückt: die Diffus ions länge L der Löcher im Emitter-
bereich 3 ist verhältnismäßig groß, und dies führt zu einem hohen Emitterwirkungsgrad V^ (Gamma) ( entsprechend den Gleichungen (6) und (3). Trotz dieser vergleichsweise "großen Diffusionslänge L tritt eine Rekombination an der Oberfläche des Halbleiterkörpers auf,
P ·
wenn die Löcher diese Fläche erreichen, und dies führt dazu, daß die Diffusionslänge L
P nicht wesentlich größer wird, wie es für viele Anwendungsfälle, insbesondere bei Transistoren
509830/0620
wünschenswerf wäre. Bei dem in Fig. 1 dargestellten Transistor liegt der vierte Bereich 4 mit-p-Typ-Leitfähigkeit in dem η-leitenden Emitter 3 und ist gegen den Emitter-Übergang J gerichtet und dazu parallel. Dies führt dazu, daß die Oberflächenrekombination sehr
klein und damit die Diffusionslänge L sehr groß wird. Als Folge davon wird auch der
P
Emitterwirkungsgrad Γ (Gamma) sehr groß.
Zusätzlich zur großen Diffusionsfänge L wird die Stromdichte J der vom Basisbereich 2 in
P P
den Emitterbereich 3 injizierten Löcher aufgrund des zusätzlichen vierten Bereichs 4 klein. Dabei ist die am vierten Bereich 4 des Transistors liegende Spannung im wesentlichen gleich der Spannung, die den zweiten Bereich 2, d.h. die Basis beaufschlagt. Da der pn-Übergang J , zwischen dem vierten Bereich und dem Emitterbereich 3 in Durchlaßrichtung vorgespannt
ist, steigt die Löcherkonzentration angrenzend an den vierten Bereich 4 an. Damit wird der Gradient, d.h.der Anstieg bzw. Abfall der Löcher-Konzentrationsverteilung sehr klein, d.h. es ergibt sich eine nahezu flache Löcher-Konzentrationsverteilung. Der vom Basisbereich 2 in den Emitterbereich 3 injizierte Löcher-Diffusionsstrom J wjrd somit ebenfalls klein. Ande-
P rerseits ergibt sich damit ein hoher Emitterwirkungsgrad Y (Gamma). Das Verhältnis des den Kollektor erreichenden Elektronenstroms zu der den Emitter-Übergang passierenden Stromkomponente wird groß. Damit ergibt sich ein hoher Emitter-Schaltungs-Verstärkungsfaktor
Bei einem solchen Aufbau jedoch ist der Bqsis - Bahnwiders fand r , relativ groß, Snsbe-
bb
sondere dann, wenn die Emitter-Kontaktelektrode 5e, wie es bei Transistoren für höhere Ströme der Fall ist, groß wird, da der Abstand zwischen dem Mittenbereich des Emitter-Übergangs J unter dem Kontakt 5e und der Basiselektrode 5b lang wird. e
Zur Lösung dieses Problems wird mit der Erfindung ein neuer Weg beschritten, der im folgenden unter Bezug auf die Fig. 2 und 3 erläutert wird: Bei diesen Fig. sind die den Elementen der Fig. 1 entsprechenden Teile mit dem gleichen Bezugszeichen gekennzeichnet. Der in den Fig. 2 und 3 dargestellte Bipolar-Transistor umfaßt ein Siliziumsubstrat S, in dem als n-Typ-Kollektor ein erster Bereich 1, als p-Typ-Basis ein zweiter Bereich 2, als n-Typ-Emitter ein dritter Bereich 3 und ein vierter p-leitender Bereich 4 ausgebildet sind. Ein Kollektor-Übergang J befindet sich zwischen dem Kollektor 1 und der Basis 2 und weist einen Endbereich
S09830/0620 /7
auf, der mit einer isolierenden Schicht 6, etwa einer Silizium-Dioxid (SiO )-Schicht an einer Oberfläche des Halbleiterkörpers überdeckt ist. Ein Emitter-Übergang J ist zwischen dem Emitter 3 und der Basis 2 ausgebildet. Der vierte Bereich 4 der Vorrichtung liegt angrenzend an den Emitterbereich 3 und bildet damit einen zusätzlichen pn-Ubergang J ,.
Dieser zusätzliche pn-Übergang J , ist gegen den Emitter-Übergang J gerichtet, und
e e
beide Übergänge J und J liegen im wesentlichen parallel zueinander. Ein Teil des vier-
e e ■ ■ ■
ten Bereichs 4 ist am Rande mit dem Basisbereich 2 verbunden.
Der vierte Bereich 4 weist ein mascherl- oder gitterartiges Muster auf, was sich gut in Fig. erkennen läßt und enthält eine Mehrzahl von Öffnungen 7. Ein Teil des dritten Bereichs liegt an der Oberfläche des Halbleiterkörpers in den Öffnungen 7 des vierten Bereichs 4. Eine Mehrzahl von n-leitenden Bereichen 3' mit niedrigem Widerstand sind in den Öffnungen 7 des vierten Bereichs 4 ausgebildet und stellen eine Verbindung zum dritten Bereich her, wobei sich ein η -η-Übergang ergibt.
Die Basiselektrode 5b befindet sich am Randbereich des vierten Bereichs 4. Der verbleibende Teil des vierten Bereichs 4 ist mit einer isolierenden Schicht 6 abgedeckt. Die Emitterelektrode 5e ist so niedergeschlagen, daß sich eine Berührung mit allen niederohmigen Bereichen 3' in den Öffnungen 7 ergibt und erstreckt sich bis zu einem Teilbereich der isolierenden Schicht 6, die den dritten Bereich 3 und die η -η-Übergänge an der Oberfläche des Halbleiterkörpers abdeckt.
Die Fig. 3 zeigt eine Querschnittsdarstellung, gesehen in Richtung der Pfeile an der Linie III- III in Fig. 2.
Der Abstand zwischen dem zweiten Bereich 2 und dem vierten Bereich 4 ist mit -C bezeichnet. Dieser Abstand C ist kleiner gewählt als die Diffusions länge L der vom zweiten
P Bereich 2 in den dritten Bereich injizierten Ladungsträger. In anderen Worten: der Abstand Ί'
zwischen dem Emitter-Übergang J und dem zusätzlichen pn-Übergang J , wird kleiner
e e
als die Diffusionslänge L der Minoritätsträger im Emitterbereich 3.
P · ■
50983070620
Bei dem hier beschriebenen erfindungsgemäßen Transistor wird der zusätzliche pn-Übergang J , zwischen dem dritten Bereich 3 und dem vierten Bereich 4 in Vorwärtsrichtung vorgespannt, wenn der Emitter-Übergang J zwischen dem zweiten Bereich 2 und dem dritten Bereich 3 in Vorwärts- bzw. Durchlaßrichtung beaufschlagt ist. Auf diese Weise wird die Impedanz zwischen dem zweiten Bereich 2 und dem vierten Bereich 4 sehr niedrig/ da der Abstand t kleiner gewählt ist als die Diffusionslänge L .
Als Folge davon wird der Basis-Anschluß-bzw. -schichtwiderstand r, des Transistors sehr klein, d.h. dieser Widerstand sinkt beispielsweise um die Hälfte im Vergleich zu dem Basis-Schicht-
widerstand r. , bei der Anordnung nach Fig. 1, wobei die niedrigen Rauschkennwerte beibb
behalten bleiben.
Im folgenden wird nun unter Bezug auf die Fig. 4-10 der Herstellungsprozeß für eine solche erfindungsgemäße Halbleitervorrichtung beschrieben: Wie Fig. 4 zeigen soll, wird zunächst ein η-Typ Silizium (Si)-.Substrat T vorbereitet, das
einen spezifischen Widerstand von 0,008 ■» 0,12 _fl.cm aufweist. Die Dicke des Substrats 1' beträgt etwa
Gemäß Fig. 5 wird zunächst eine erste Halbleiterschicht 8 aus η-Typ Silizium, also vom gleichen Leitfähigkeitstyp wie das Substrat, auf der Oberfläche des Substrats 1, entsprechend einer bekannten Epitarialtechnik wachsen gelassen. Die erste Schicht 8 weist eine relativ niedrige Verunreinigungskonzentration und damit einen hohen spezifischen Widerstand von beispielsweise 2 ilcm auf. Die Dicke der Schicht 8 wird zu etwa 10A gewählt. Durch epitaxiales Wachstum auf der Oberfläche der ersten Halbleiterschicht 8 wird dann kontinuierlich eine zweite Halbleiterschicht 9 aus p-Typ Silizium erzeugt, die im wesentlichen den zweiten Bereich 2 bildet. Der spezifische Widerstand der zweiten Schicht 9 wird zu etwa 3 ücm gewählt, und die Dicke beträgt etwa 3-4A . Ebenfalls durch epitaxiales Wachstum wird auf der Oberfläche der zweiten Halbleiterschicht 9 anschließend eine dritte Halblederschicht 10 aus η-Typ Silizium ausgebildet. Der spezifische Widerstand der dritten Schicht 10 ist relativ hoch, beispielsweise 2 jflcm, und die Dicke dieser Schicht wird zu etwa 5 - 7/i<- gewählt. Diese drei Halbleiterschichten 8, 9 und 10 können durch kontinuierliches epitaxiales Wachstum im gleichen Ofen erzeugt werden und bilden einen HaIb-
509830/0620 /9
ι -9-
leiterkörper oder ein Substrat S, zusammen mit dem Substrat 1' mit niedrigem spezifischen Widerstand. Weiterhin wird als Diffusionsmaske eine isolierende Schicht 6 auf der Oberfläche des Silizium Substrats S, d.h. die Schicht 10 in bekannter Weise hergestellt. Beispielsweise kann die isolierende Schicht 6 eine durch Wärmewachstum, also durch Oxydieren in einer Sauerstoffatmosphäre bei 1130 C für 30 Minuten erzeugte Silizium-Dioxid-(SiO )-Schichtsein.
Durch ein Photoätzverfahren wird in der isolierenden Schicht 6 ein ringförmiges Fenster freigelegt. Durch Diffusion durch das ringförmige Fenster in der isolierenden Schicht 6 wird ein n-Typ-Diffusionsbereich 11 erzeugt, der sich von der Oberfläche der Schicht 10 bis zur ersten Schicht 1 in der Schicht 8 erstreckt und durch die zweite und dritte Schicht 10 bzw. 9 hindurchgeht. Dieser diffundierte Bereich 11 umgibt und bildet den zweiten Bereich 2, d.h. den Basisbereich des Transistors, wie sich aus Fig. 6 erkennen läßt. Der Diffusionsprozeß für den n-leitenden diffundierten Bereich 11 erfolgt bei 1240 C während 100 Minuten und ergibt einen Schichtwiderstand von etwa 1 OjHL/Flächeneinheit.
Weiterhin wird in der isolierenden Schicht 6 innerhalb der Fläche des diffundierten Bereichs 11 ein weiteres ringförmiges Fenster geöffnet. Durch dieses innere Fenster in der isolierenden Schicht 6 wird durch Diffusion ein p-Typ Diffusionsbereich 12 ausgebildet, der sich von der Oberfläche der Schicht 10 zur zweiten Schicht 9 durch die Schicht 10 hindurch erstreckt. Dieser Bereich umgibt und bildet den dritten Bereich 3, d.h. den Emitterbereich, und weist eine niedrige Verunreinigungskonzeniration auf. Der Diffusionsprozeß, durch den der diffundierte p-Typ- Bereich 12 bei etwa 1240 C während einer Dauer von 50 Minuten hergestellt wird, ergibt einen Schicht- oder Flächenwiderstand von etwa o-fl/Flächeneinheit.
In der isolierenden Schicht 6 wird, zur Ausbildung des vierten Bereichs, in gitterähnlicher Struktur als Uberdeckung des p-Typ-Diffusionsbereichs 12 ein weiteres Diffusionsfenster geöffnet. Der gitterähnliche vierte^p-leitende Bereich 4 wird - wie Fig. 8 erkennen läßt durch Diffusion durch das Fenster erzeugt, das in der isolierenden Schicht 6 ausgespart wurde, die mit dem zweiten Bereich 2 über den diffundierten p-Typ-Bereich 12 verbunden ist. Der vierte Bereich 4 wird flacher hergestellt als die Dicke oder Stärke der
dritten Schicht 3 und umgibt eine Mehrzahl von Fenstern in der Überdeckung des dritten
509030/0820 /10
Bereichs 3. Dieser vierte Bereich wird durch Diffusion bei 1100 C in einer bestimmten Atmosphäre während 100 Minuten erzeugt, so daß sich ein Flächen- oder Schichtwiderstand von etwa 180-i^/Flächeneinheit ergibt.
In der den dritten n-Typ-Bereich 3 überdeckenden isolierenden Schicht 6 wird an einer dem dritten Bereich 3 zugewandten Stelle eine Mehrzahl von Fenstern ausgespart. Die n-Typ-Bereiche 3' mit hoher V.erunreinigungskonzentration werden durch diese Fenster in der isolierenden Schicht 6 eindiffundiert, wie die Fig. 9 veranschaulicht. Die hochdotierten Bereiche 3' werden durch eine Diffusion bei 1000 C in einer Atmosphäre während 35 Minuten hergestellt, so daß sich ein η -Übergang zum dritten n-Typ-Bereich ergibt. Der Schicht- oder Scheibenwiderstand der hochdotierten Bereiche 3' liegt bei etwa 10-Ώ./Flächeneinheit.
In der isolierenden Schicht 6 wird für die ohmschen Anschlußkontakte eine Mehrzahl von Fenstern geöffnet. Eine Emitterelektrode 5e und eine Basiselektrode 5b werden niedergeschlagen, so daß die Emitterelektrode 5e alle starkjaotierten Bereiche 3' kontaktiert und die Basiselektrode 5b mit dem diffundierten Bereich 12 in Verbindung kommt. Auf die Unterfläche des Halbleiterkörpers wird eine Kollektorelektrode 5c niedergeschlagen, d.h. auf den n-Typ-Bereich 1' mit niedrigem spezifischen Widerstand. Dies ist in Fig. 10 veranschaulicht.
Der zweite Bereich 2, die Basis, wird durch epitaxiales Wachstum in der soweit beschriebenen Ausführungsform erzeugt. Im Rahmen der Erfindung jedoch kommt auch eine selektive Diffusion oder das Verfahren der Ionenimplantation infrage.
Der vierte Bereich 4 ist mit dem zweiten Bereich 2, also mit der Basis, über den diffundierten Bereich 12 gleichen Leitfähigkeitstyps verbunden. Die elektrische Verbindung dieser beiden Bereiche kann jedoch auch auf andere Weise hergestellt sein, beispielsweise durch eine metallische Verbindung.
Fig. 11 zeigt eine weitere Ausfuhrungsform der Erfindung. In diesem Fall sind die stark dotierten Bereiche 3' mit η-Leitfähigkeit durch den gesamten Flächenbereich der Fenster des vierten Bereichs 4 diffundiert. Diese Ausfuhrungsform empfiehlt sich, wenn das Muster für die Halbleitervorrichtung sehr fein ist, beispielsweise wenn der Transistor gemäß der
609830/0620 /π
- 11 -
Erfindung Teil einer integrierten Schaltung, insbesondere einer sogenannten LSI-Schaltung (Large Scale Integrated) ist. * . .
Die Erfindung ist in gleicher Weise auch auf einen pnp-Transistor und vorteilhaft auch auf Thyristoren anwendbar.
509830/0620

Claims (2)

  1. S74P1B6
    Sony Corporation
    Tokio, Japan
    PATENTANSPRÜCHE
    Halbleitervorrichtung mit einem ersten Bereich eines bestimmten ersten Leitfähigkeitstyps, einem zweiten Bereich eines zweiten Leitfähigkeitstyps und mit einem dritten Bereich, dessen Leitfähigkeit dem Typ des ersten Bereichs entspricht, dadurch gekennzeichnet, daß angrenzend an den dritten Bereich (3) ein dem Leitfähigkeitstyp des zweiten Bereichs (2) entsprechender vierter Bereich (4) vorhanden ist, der einen zusätzlichen Halbleiter-Ubergang(J ), bildet und eine Mehrzahl von
    Fenstern aufweist, daß der Abstand (■£) zwischen dem vierten und dem zweiten Bereich geringer gewählt ist als die Diffusionslänge im dritten Bereich, und daß ejne Mehrzahl von ohmschen Kontaktbereichen in den Fenstern des vierten Bereichs ausgebildet ist.
  2. 2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der vierte Bereich durch eine dem zweiten Leitfähigkeitstyp entsprechenden Halbleiterbereich (12) mit dem zweiten Bereich verbunden ist.
    509830/0620
    Leerseite
DE19742454561 1973-11-19 1974-11-18 Halbleitervorrichtung Withdrawn DE2454561A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12992473A JPS5616553B2 (de) 1973-11-19 1973-11-19

Publications (1)

Publication Number Publication Date
DE2454561A1 true DE2454561A1 (de) 1975-07-24

Family

ID=15021762

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19742454561 Withdrawn DE2454561A1 (de) 1973-11-19 1974-11-18 Halbleitervorrichtung

Country Status (8)

Country Link
US (1) US3968511A (de)
JP (1) JPS5616553B2 (de)
CA (1) CA999980A (de)
DE (1) DE2454561A1 (de)
FR (1) FR2251916B1 (de)
GB (1) GB1487764A (de)
IT (1) IT1025835B (de)
NL (1) NL7415073A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2827330A1 (de) * 1978-06-22 1980-01-03 Itt Ind Gmbh Deutsche Verfahren zur verminderung des breitbandrauschens

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1061510B (it) * 1975-06-30 1983-04-30 Rca Corp Transistore bipolare presentante un emettitore con una elevata bassa concentrazione di impurezze e metodo di fabbricazione dello stesso
US4158206A (en) * 1977-02-07 1979-06-12 Rca Corporation Semiconductor device
US4157560A (en) * 1977-12-30 1979-06-05 International Business Machines Corporation Photo detector cell
JPS60108567U (ja) * 1983-12-28 1985-07-23 市光工業株式会社 ドアミラ−
US6448589B1 (en) * 2000-05-19 2002-09-10 Teccor Electronics, L.P. Single side contacts for a semiconductor device
US6862162B2 (en) * 2003-04-23 2005-03-01 Teccor Electronics, Lp Thyristor circuit providing overcurrent protection to a low impedance load

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3444443A (en) * 1966-12-26 1969-05-13 Hitachi Ltd Semiconductor device for high frequency and high power use

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2827330A1 (de) * 1978-06-22 1980-01-03 Itt Ind Gmbh Deutsche Verfahren zur verminderung des breitbandrauschens

Also Published As

Publication number Publication date
JPS5616553B2 (de) 1981-04-16
JPS5081478A (de) 1975-07-02
IT1025835B (it) 1978-08-30
GB1487764A (en) 1977-10-05
CA999980A (en) 1976-11-16
FR2251916A1 (de) 1975-06-13
NL7415073A (nl) 1975-05-21
FR2251916B1 (de) 1977-01-21
US3968511A (en) 1976-07-06

Similar Documents

Publication Publication Date Title
DE2946963A1 (de) Schnelle bipolare transistoren
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE1291418C2 (de) Halbleiterbauelement mit einem gut und einem schlecht injizierenden emitterzonenflaechenteil
DE1295093B (de) Halbleiterbauelement mit mindestens zwei Zonen entgegengesetzten Leitungstyps
DE2512737A1 (de) Obenkollektor-halbleiterbauelement und verfahren zu dessen herstellung
DE2422912A1 (de) Integrierter halbleiterkreis
DE2757762A1 (de) Monolithische kombination zweier komplementaerer bipolartransistoren
DE2842526A1 (de) Bipolarer transistor
DE2549614C3 (de) Halbleiterschalter
DE1811492A1 (de) Feldeffekttransistor
DE2621791A1 (de) Integrierter transistor mit saettigungsverhindernder schottky- diode
DE3526826A1 (de) Statischer induktionstransistor und denselben enthaltenden integrierte schaltung
DE2833068A1 (de) Integrierte halbleitervorrichtung
DE2515577A1 (de) Schaltungsanordnung mit einem transistor hoher eingangsimpedanz
DE1514855B2 (de) Halbleitervorrichtung
DE2454561A1 (de) Halbleitervorrichtung
DE3148323A1 (de) Halbleiterschaltung
DE2514619C3 (de) Regelbare Differentialverstärkeranordnung
DE2604735A1 (de) Integrierter halbleiterbaustein
DE2507038C3 (de) Inverser Planartransistor und Verfahren zu seiner Herstellung
DE2431011A1 (de) Halbleitervorrichtung
DE1764829B1 (de) Planartransistor mit einem scheibenfoermigen halbleiter koerper
DE2527076B2 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2547303A1 (de) Halbleiterbauelement
DE2627922A1 (de) Halbleiterbauteil

Legal Events

Date Code Title Description
8141 Disposal/no request for examination