DE2827330A1 - Verfahren zur verminderung des breitbandrauschens - Google Patents

Verfahren zur verminderung des breitbandrauschens

Info

Publication number
DE2827330A1
DE2827330A1 DE19782827330 DE2827330A DE2827330A1 DE 2827330 A1 DE2827330 A1 DE 2827330A1 DE 19782827330 DE19782827330 DE 19782827330 DE 2827330 A DE2827330 A DE 2827330A DE 2827330 A1 DE2827330 A1 DE 2827330A1
Authority
DE
Germany
Prior art keywords
noise
redn
elements
nitrogen
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19782827330
Other languages
English (en)
Other versions
DE2827330C2 (de
Inventor
Peter Dipl Ing Krieger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Priority to DE2827330A priority Critical patent/DE2827330C2/de
Publication of DE2827330A1 publication Critical patent/DE2827330A1/de
Application granted granted Critical
Publication of DE2827330C2 publication Critical patent/DE2827330C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

  • Verfahren zur Verminderung des Breitbandrauschens
  • Die Erfindung betrifft ein Verfahren zur Verminderung des Breitbandrauschens und insbesondere eine Diffusionsmethode, mit deren Hilfe das Breitbandrauschen FBB bei NF- und HF-Transistoren und bei Dioden, oder ganz allgemein gesprochen, bei Halbleiterbauelementen, herabgesetzt werden kann.
  • Das Rauschen bei elektrischen bzw. elektronischen Bauelementen ist aus naheliegenden Gründen ein überaus unerwünschtes Signal. Man versucht deshalb, diesem Umstand bei Herstellungsverfahren von Halbleiterbauelementen dadurch Rechnung zu tragen, daß man für diese einen bestimmten Aufbau wählt. So wird z.B.
  • in der DE-OS 21 62 020 vorgeschlagen, daß zur Herstellung einer rauscharmen Feldeffekt-Halbleiteranordnung die Kanalzone zwischen einer mit einer Flächenseite des Substrats zusammenfallenden Außenfläche und einer im Substrat liegenden Begrenzungsfläche einen Zwischenbereich mit im Vergleich zum Bereich der Außenfläche größerer elektrischen Leitfähigkeit ausweist.
  • Solche Maßnahmen tragen natürlich nicht zur Vereinfachung der Herstellungsverfahren von Halbleiterbauelementen bei, was überdies auch noch aus der DE-OS 24 59 561 deutlich wird.
  • Zudem handelt es sich bei dem Gegenstand der beiden genannten Offenlegungsschriften um ganz bestimmte Halbleiteranordnungen bzw. nur auf ihre Ausbildung abzielende Verfahrensschritte und nicht um ein allgemein anwendbares Verfahren zur Rauschverminderung.
  • Zum Rauschen bei Halbleiterbauelementen, also bei Transistoren oder Dioden, tragen mehrere Faktoren bei, nämlich das sogenannte Schrotrauschen, das thermische Widerstandsrauschen der Bahnwiderstände, das Stromverteilungsrauschen und das Funkelrauschen, das durch Widerstandsänderungen in den Grenzschichten und Oberflächen effekte hervorgerufen wird. Im Gegensatz zum Schrotrauschen und thermischen Rauschen ist das Funkelrauschen frequenzabhängig, mit zunehmender Frequenz wird es kleiner und man bezeichnet es deshalb auch als f-Rauschen. Zum 1 f f--Rauschen tragen die 3 folgenden Effekte bei: 1. Burst noise 2. Rauschen bedingt durch Modulation der Oberflächenkonzentration 3. Rauschen in Verbindung mit der Basiszone Die Entstehungsursache für "burst noise" iSt in Oberflächeneffekten zu suchen. Einen wesentlichen Einfluß hat dabeidie Oberflächenverspannung, die zum Beispiel dann eintreten kann, wenn das Angebot an Dotieratomen, z.B. Phosphor, zu groß ist.
  • Ein weiterer Grund ist z.B. im thermischen Schock zu suchen, da ein zu rasches Abkühlen zum Einfrieren von Gitter fehlern führen kann. Darüber hinaus läßt isch auch eine Abhängigkeit des burst noise" von der verwendeten Dotierstoffquelle zeigen.
  • Das durch Modulation der Oberflächenrekombination bedingte Rauschen erklärt sich aus den in der Zwischenschicht Oxid-Halbleiter lokalisierten Oberflächenzuständen. Diese können sein Oxidtraps, Siliciumoberflächenzustände, Zwischenschicht-Energiezustände, Ionenzentren im Oxid. Die Oberflächen- oder Energie zustände wirken dabei wie ionisierte Donatoren und sind in der Lage, Moleküle zu binden, wobei es sich dabei meistens um Wassermoleküle handelt. Aufgrund ihrer thermischen Energie können diese Moleküle die Bindung mit den Aktivzentren lösen und solange in der Zwischenschicht Oxid-Halbleiter vagabundieren, bis sie sich wieder an ein aktives Zentrum anlagern. Das Lösen und Wiederherstellen einer Bindung moduliert die Oberflächenrekombination.
  • Die dritte Komponente, die zum Rauschen beiträgt, nämlich f das Rauschen in Verbindung mit der Basiszone, beruht auf den in der Basiszone vorhandenen zwei Widerständen, nämlich dem Widerstand zwischen dem Basiskontakt und dem Emitter und dem Widerstand unter dem Emitter.
  • Die Ausführungen lassen erkennen, daß es eine Reihe von Ursachen für das Rauschen gibt. Insbesondere sind es die Oberflächenzustände in der Zwischenschicht Oxid-Halbleiter, die eine Rolle spielen, und von denen sich bestimmte Formen durch technologische Maßnahmen beeinflussen lassen. Dies sind insbesondere die Oxidtraps, Zwischenschicht-Energiezustände und Ionenzentren im Oxid.
  • Die Anwendung von bestimmten technologischen Maßnahmen zur Behebung von Fehlern bei elektrisch oder elektronischen Bauelementen ist bekannt. Insbesondere sind Temperungsverfahren in der Halbleitertechnologie weit verbreitet.So wird z.B. in der DE-OS 15 44 262 ein Verfahren zum räumlichen Ausgleichen der Fehlstellenkonzentration von isolierenden bzw. halbleitenden Bestandteilen elektrischer Bauelemente beschrieben, die eine Kristallstruktur mit Fehlstellen bzw. Dotierungen besitzen. Derartige Bestandteile sind beispielsweise dielektrische oder ferromagnetische Keramiken wie Bariumtitanat, Mangan-Zink-Ferrit, dotiertes Silicium, dotiertes Germanium oder dergleichen. Da ihre Kristallstrukturen, die im wesentlichen ihre Eigenschaften bestimmen, in der Regel nicht homogen aufgebaut sind, sondern Fehlstellen und Versetzungen besitzen, so ist es erforderlich, derartige A-Schäden zu beheben, was was nach der genannten Erfindung durch ein Temperungsverfahren mit erheblichen inneren Temperaturgradienten bewirkt wird.
  • Ferner wird nach der DE-OS 19 43 805 beim Herstellen von Halbleiteranordnungen aus Silicium, die in einem aus anorganischem Material, insbesondere Metall, bestehenden Gehäuse untergebracht sind, die Bauelemente zur Unschädlichmachung von Spuren verschiedener Schwermetalle einer Temperung bei einer Temperatur von 200#2500C für eine Dauer von 10 bis 20 Minuten unterworfen. Längere Temperungen oder Temperaturerhöhungen sind nach dem beschriebenen Verfahren wegen der Gefahr einer Veränderung der durch die Dotierung eingestellten elektrischen Eigenschaften zu vermeiden.
  • Das nachträgliche Tempern 120-3000C bei der Herstellung von Gleichrichtern, Transistoren oder anderen Halbleiterbauelementen, bei denen Legierungen und Lötungen vorgenommen werden, wird auch in Rudolf Rost "Silicium als Halbleiter", Verlag Berliner Union Stuttgart, auf Seite 49 in Zusammenhang mit der Verschiebung von Kupfer von Zwischengitterplätzen auf Gitterplätze genannt.
  • Der im Anspruch 1 angegebenen Erfindung liegt demgegenüber die Aufgabe zugrunde, ein Verfahren anzugeben, mit dessen Hilfe das Rauschen auf einfachste Weise merklich verringert werden kann.
  • Überraschender Weise hat es sich nun gezeigt, daß mit Hilfe einer Temperaturbehandlung unter nicht zu erwartenden Bedingungen auch das --Rauschen bei Halbleiterbauelementen weitgehend verringert werden kann.
  • Das erfindungsgemäße Verfahren kann sowohl in Verbindung mit Planardiffusionsquellen wie Bornitrid-Quellscheiben und Phosphor-Quellscheiben (SiP2 07) als auch mit flüssigen Diffusionsquellen wie Phosphoroxychlorid (POCl3) angewendet werden.
  • Die Vorteile des offenbarten Verfahrens liegen darin, daß durch das Arbeiten in Stickstoff die Versetzungsdichte nicht so groß und damit eine geringere Oberflächenkonzentration gegeben ist. Ferner kommt es zum Ausheilen von Haftstellen im Oxid und schließlich bringt das Tempern bei niederer Temperatur zusätzlich ein Ausheilen der Versetzungsdichte.
  • Das Verfahren wird nun anhand zweier Ausführungsbeispiele beschrieben.
  • 1. Dotierung mit Bornitrid-Scheiben als Planardiffusionsquellen.
  • Zunächst werden die entsprechenden Quell scheiben der üblichen Vorbehandlung unterworfen, d.h. nach dem Reinigen und Aktivieren (Sauerstoffbehandlung) werden die Scheiben stabilisiert, zu welchem Zweck sie eine gewisse Zeit bei einer bestimmten Temperatur mit trockenem, reinem Stickstoff behandelt werden. Die auf diese Weise vorbereiteten Quellscheiben werden anschließend zur Diffusion eingesetzt oder unter entsprechenden Bedingungen gelagert. Die Dotierungen der Halbleiterscheiben unter Zuhilfenahme der Bornitrid-Quell scheiben erfolgt in einer der herkömmlichen Diffusionsanlagen, wobei die zu dotierenden Halbleiterscheiben und die Quell scheiben in gewohnter Weise auf einem Quarzboot angeordnet sind. Asl Schutzgas dient ein trockenes Inertgas wie z.B. Argon oder Stickstoff. Die Diffusionstemperatur richtet sich dabei nach dem angestrebten Bauelement. Die fertig dotierten Halbleiterscheiben werden zusätzlich einer Behandlung mit trockenem Stickstoff unterworfen, wobei die Temperatur zwischen 4000 und 9000C gehalten wird. Die Aufheizdauer beträgt dabei 20 bis 30 Minuten und die Haltezeit ca.20 Minuten. Daran schließt sich eine 20 bis 30 Minuten dauernde Abkühlzeit an.
  • 2. Dotierung unter Zuhilfenahme einer flüssigen Dotierungsquelle. Die zu dotierenden Halbleiterscheiben werden in einer herkömmlichen Diffusionsanlage zunächst in der üblichen Weise nach dem Aufheizen unter Stickstoff unter Zuschaltung der Dotierungsquelle unter Zumischen von Sauerstoff, so daß das Verhältnis in der Gasmischung 5% O2 zu 95% N2 beträgt, dotiert. Anschließend wird unter Abstellung der Sauerstoffzufuhr die Behandlung der dotierten Halbleiterscheiben mit trockenem Stickstoff wie in dem Ausführungsbeispiel 1 angegeben durchgeführt.

Claims (4)

  1. Patentansprüche Verfahren zur Verminderung des Breitbandrauschens bei unter Anwendung von Diffusionsvorgängen hergestellten Halbleiterbauelementen, dadurch gekennzeichnet, daß die Dotierung der Halbleiterscheiben in an sich bekannter Weise mittels fester oder flüssiger Dotierstoffe durchgeführt wird und daß dann die fertig dotierten Halbleiterscheiben über einen bestimmten Zeitraum einer Temperaturnachbehandlung in einer Stickstoffatmosphäre unterworfen werden.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Temperatur der Nachbehandlung 400-900°C, die Aufheizdauer dabei 20-30 Minuten, die Haltedauer 20 Minuten und die sich daran anschließende Abkühlzeit 20-30 Minuten beträgt.
  3. 3. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, daß als feste Dotierstoffquelle Bornitrid-Quellscheiben verwendet werden.
  4. 4. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, daß als flüssig-gasförmige Dotierstoffquelle POS13 verwendet wird.
DE2827330A 1978-06-22 1978-06-22 Verfahren zur Verminderung des Breitbandrauschens Expired DE2827330C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2827330A DE2827330C2 (de) 1978-06-22 1978-06-22 Verfahren zur Verminderung des Breitbandrauschens

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2827330A DE2827330C2 (de) 1978-06-22 1978-06-22 Verfahren zur Verminderung des Breitbandrauschens

Publications (2)

Publication Number Publication Date
DE2827330A1 true DE2827330A1 (de) 1980-01-03
DE2827330C2 DE2827330C2 (de) 1982-10-21

Family

ID=6042410

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2827330A Expired DE2827330C2 (de) 1978-06-22 1978-06-22 Verfahren zur Verminderung des Breitbandrauschens

Country Status (1)

Country Link
DE (1) DE2827330C2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2473791A1 (fr) * 1980-01-11 1981-07-17 Mostek Corp Amplificateur a metal-oxyde-semi-conducteur a canal n comportant des transistors non implantes
US5171708A (en) * 1990-08-22 1992-12-15 Shin-Etsu Handotai Co., Ltd. Method of boron diffusion into semiconductor wafers having reduced stacking faults

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102383197B (zh) * 2010-09-02 2013-12-11 北大方正集团有限公司 用工艺气体处理基底的方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1544262A1 (de) * 1965-04-15 1970-02-19 Siemens Ag Verfahren zum raeumlichen Ausgleichen der Fehlstellenkonzentration von isolierenden bzw. halbleitenden Bestandteilen elektrischer Bauelemente
DE1943805A1 (de) * 1969-08-28 1971-03-11 Siemens Ag Verfahren zur Herstellung einer Halbleiteranordnung aus Silizium mit mindestens einem UEbergang zwischen Zonen unterschiedlicher Leitfaehigkeit,insbesondere einem pn-UEbergang und einem aus anorganischem Material bestehenden Gehaeuse
DE2162020A1 (de) * 1970-12-14 1972-07-13 Tektronix Inc Rauscharme Feldeffekt-Halbleiteranordnung
DE2454561A1 (de) * 1973-11-19 1975-07-24 Sony Corp Halbleitervorrichtung
JPS52115189A (en) 1976-03-23 1977-09-27 Sony Corp Production of semiconductor device
JPS52116079A (en) 1976-03-26 1977-09-29 Hitachi Ltd Heat treatment of semiconductor device
JPS52143768A (en) 1976-05-26 1977-11-30 Hitachi Ltd Production of semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1544262A1 (de) * 1965-04-15 1970-02-19 Siemens Ag Verfahren zum raeumlichen Ausgleichen der Fehlstellenkonzentration von isolierenden bzw. halbleitenden Bestandteilen elektrischer Bauelemente
DE1943805A1 (de) * 1969-08-28 1971-03-11 Siemens Ag Verfahren zur Herstellung einer Halbleiteranordnung aus Silizium mit mindestens einem UEbergang zwischen Zonen unterschiedlicher Leitfaehigkeit,insbesondere einem pn-UEbergang und einem aus anorganischem Material bestehenden Gehaeuse
DE2162020A1 (de) * 1970-12-14 1972-07-13 Tektronix Inc Rauscharme Feldeffekt-Halbleiteranordnung
DE2454561A1 (de) * 1973-11-19 1975-07-24 Sony Corp Halbleitervorrichtung
JPS52115189A (en) 1976-03-23 1977-09-27 Sony Corp Production of semiconductor device
JPS52116079A (en) 1976-03-26 1977-09-29 Hitachi Ltd Heat treatment of semiconductor device
JPS52143768A (en) 1976-05-26 1977-11-30 Hitachi Ltd Production of semiconductor device

Non-Patent Citations (9)

* Cited by examiner, † Cited by third party
Title
Bindi "Transistor Technology" Toronto 1958, Band III, S. 80-82 *
JP-OS 52-1151 89 *
JP-OS 52-1160 79 *
JP-OS 52-1437 68 *
Kokai 52-1151 89 in PAJ, 15.01.78 *
Kokai 52-1160 79 in PAJ, 10.01.78 *
Kokai 52-1437 68 in PAJ, 15.02.78 *
R. Rost "Silicium als Halbleiter", Stuttgart 1966, Verlag Berliner Union, Seite 49 *
Siemens Zeitschrift, Bd. 50 (1976), H. 11, S. 736-741 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2473791A1 (fr) * 1980-01-11 1981-07-17 Mostek Corp Amplificateur a metal-oxyde-semi-conducteur a canal n comportant des transistors non implantes
US5171708A (en) * 1990-08-22 1992-12-15 Shin-Etsu Handotai Co., Ltd. Method of boron diffusion into semiconductor wafers having reduced stacking faults

Also Published As

Publication number Publication date
DE2827330C2 (de) 1982-10-21

Similar Documents

Publication Publication Date Title
EP1979934B1 (de) Verfahren zur behandlung eines sauerstoff enthaltenden halbleiterwafers und halbleiterbauelement
DE102006002903A1 (de) Verfahren zur Behandlung eines Sauerstoff enthaltenden Halbleiterwafers und Halbleiterbauelement
DE1086512B (de) Verfahren zum Herstellen eines gleichrichtenden UEberganges in einem Siliziumkoerper
EP0048288B1 (de) Verfahren zur Dotierung von Halbleiterbauelementen mittels Ionenimplantation
DE2030403B2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE3138140C2 (de)
DE2153862A1 (de) Verfahren zur Herstellung einer monokristallinen Halbleiter-Auf-Isolator (SOI)-Anordnung
DE3038571A1 (de) Zenerdiode
DE2827330A1 (de) Verfahren zur verminderung des breitbandrauschens
DE3839210A1 (de) Verfahren zum axialen einstellen der traegerlebensdauer
DE3442460A1 (de) Verfahren zur dotierung von halbleitermaterial
DE2120832C3 (de) Verfahren zum Herstellen eines monolithischen, einen integrierten Schaltkreis bildenden Bauteils mit einem Halbleiterkörper
DE1963131A1 (de) Verfahren zur Herstellung von Halbleiterelementen
DE2658304A1 (de) Halbleitervorrichtung
DE10353843A1 (de) Halbleitersubstrat und Verfahren zu seiner Herstellung
DE2014903A1 (de) Halbleitervorrichtung mit niedrigem Rauschpegel und Verfahren zu deren Herstellung
DE2733146A1 (de) Implantationsverfahren
DE2625438A1 (de) Halbleiterplaettchen mit defekten und verfahren zu seiner herstellung
DE102020119326A1 (de) Verfahren zur Herstellung eines epitaktischen Siliziumwafers, epitaktischer Siliziumwafer, Verfahren zur Herstellung eines Siliziumwafers, Siliziumwafer und Verfahren zur Herstellung einer Halbleitervorrichtung
DD145144A1 (de) Verfahren zur herstellung von gett rfaehigen halbleiterscheiben,insbesondere siliziumschei en
DE1800348A1 (de) Halbleiterbauelemente mit stabilisierender Isolierschicht
DE2129931A1 (de) Verunreinigungs-Diffusionsverfahren
DD226430A1 (de) Getterfaehige mehrschichtanordnung und verfahren zu ihrer herstellung
DD225820A2 (de) Verfahren zur getterung von kristalldefekten in halbleiterbauelementen
DD157149A4 (de) Verfahren zur herstellung von planartransistoren und integrierten schaltkreisen

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
D2 Grant after examination
8363 Opposition against the patent
8320 Willingness to grant licences declared (paragraph 23)
8331 Complete revocation