DE1943805A1 - Verfahren zur Herstellung einer Halbleiteranordnung aus Silizium mit mindestens einem UEbergang zwischen Zonen unterschiedlicher Leitfaehigkeit,insbesondere einem pn-UEbergang und einem aus anorganischem Material bestehenden Gehaeuse - Google Patents
Verfahren zur Herstellung einer Halbleiteranordnung aus Silizium mit mindestens einem UEbergang zwischen Zonen unterschiedlicher Leitfaehigkeit,insbesondere einem pn-UEbergang und einem aus anorganischem Material bestehenden GehaeuseInfo
- Publication number
- DE1943805A1 DE1943805A1 DE19691943805 DE1943805A DE1943805A1 DE 1943805 A1 DE1943805 A1 DE 1943805A1 DE 19691943805 DE19691943805 DE 19691943805 DE 1943805 A DE1943805 A DE 1943805A DE 1943805 A1 DE1943805 A1 DE 1943805A1
- Authority
- DE
- Germany
- Prior art keywords
- transition
- silicon
- zones
- housing
- inorganic material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 229910052710 silicon Inorganic materials 0.000 title claims description 9
- 239000010703 silicon Substances 0.000 title claims description 9
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 230000007704 transition Effects 0.000 title claims description 7
- 229910010272 inorganic material Inorganic materials 0.000 title claims description 5
- 239000011147 inorganic material Substances 0.000 title claims description 5
- 238000000034 method Methods 0.000 claims description 4
- 238000009434 installation Methods 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 230000000903 blocking effect Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 230000006872 improvement Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000005496 tempering Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
- Verfahren zur Herstellung einer Halbleiteranordnung aus Silizium Ji:It mindestens einem Übergang zwischen Zonen unterichiedlicher Leitfähigkeit, insbesondere einem pn-Übergang, und einem aus anorganischem Material bestehenden Gehäuse.
- Die Erfindung befaßt sich mit einem Verfahren zum Herstellen einer Halbleiteranordnung aus Silizium mit mindestens einem Übergang zwischen Zonen unterschiedlicher Leitfähigkeit, insbesondere einem pn-Übergang, und einem aus anorganischem Material, insbesondere Metall, bestehenden Gehäuse Kritische Materialuntersuchungen an aus Silizium bestehenden Halbleiterbauelementen zeigen in der Regel Spuren von verschiedenen Schwermetallen, durch welche das elektrische Verhalten, insbesondere Sperrverhalten, der Anordnungen beeinträchti@t wird, Diese Stoffe können, wie gemäß der Erfindung erkannt :;ul(le, durch Tempern unschädlich gemacht werden; da jedoch weitere Fertigungsvorgänge erneut zum Auftauchen solcher Verunreinigungen führen, empfiehlt es sich, wie gemäß der Erfindung erkannt wurde, diese Temperung als letzten Schri tt bei der Fertigung der Halbleitervorrichtung, insbeondere einer Halbleiterdiode, aus Silizim vorzunehmen.
- Dementsprechend sieht die Erfindung bei einem Veriahren zum Herstellen einer Halbleiteranordnung aus Silizium mit mindestens einem Übergang zwischen Zonen unterschiedlicher Leitfähigkeit, insbesondere einem pn-Übergang, und einem aus anorganischem Material bestehenden Gehäuse vor, daß die Halbleiteranordnung nach erfolgtem Einbau in das Gehäuse und nach Verschließen des Gehäuses@mindestens 1 Min. und höchstens 30 Min. bei einer Temperatur von mindestens 100 C und höchstens 2500 C getempert wirdO Bevorzugt erfolgt eine Temperung für 10 - 20 Minuten bei einer Ternperatur von 200° C.
- Die Erfindung wurde anhand von experimentellen Ergebnissen bestätigt.
- Um den Einfluß von Fremdelementen auf der Oberfläche von Siliziumgleichrichtern zu untersuchen, wurden kleinste Mengen radioaktiv markierter Elemente am Ort des Austritts eines pn-Übergangs zur Halbleiteroberfläche von Siliziumgleichrichtern aufgebracht und die dadurch verursachten Verschlechterungen im Kalt- und Warmsperrverhalten - in Abhängigkeit von Art und Menge des Elements - bestimmt, Für die Versuche wurden Elemente ausgewählt, die durch ihre elektrochemischen Eigenschaften (Abscheidungspotential) oder ihr Vorkommen in Kontakten und Lötmitteln besonders verdächtig sind, im Fertigungsgang über Ätzbäder und sonstige Behandlungsvorgänge auf die Gleichrichteroberflächen zu gelangen, Die an den verunreinigten Halbleiteranordnungen gemessenen Sperrkennlinien erwiesen sich auch als zeitlich instabiio Systematische Versuche dazu ergaben folgende Zusammenhänge: Die an verunreinigten Anordnungen gemessenen Sperrspannungen steigen bereits bei kurzzeitiger Anwendung erhöhter Temperaturen merklich an. Optimale Ergebnisse wurden bei einer Erhitzung auf eine Temperatur von etwa 200° C bis 250° C für eine Dauer von 10 - 20 Minuten erreicht. Eine längere Erhitzung bzw. eine stärkere Erhitzung bringt die Gefahr mitsich, daß sich die durch die Dotierung eingestellten elektischen Eigenschaften zu stark gegenüber den ursprünglich beabsichtigten verändern; sie sind deshalb zu vermeiden.
- Andererseits reicht erfahrungsgemäß die bei einem Lötverschluß auf das Halbleiterbauelement übertragene Wärme nicht aus, um die angestrebte Verbesserung zu erzielen. Außerdem sind beim Lötvorgang in der Regel auch Stoffe beteiligt welche sich im Sinne einer Verschlechterung der pn-Vbergänge (z.B. Zinn oder Blei) bemerkbar machen können. Sie können aber bei Anwendung der erfindungsgemäßen Lehre ebenfalls teilweise unschädlich gemacht werden, Die erzielbare Verbesserung durch Erwärmen ist vor allem dann gegeben, wenn das Bauelement mit Silber oder Kupfer belegt ist, z.B. kontaktiert ist. Dabei ist die Verbesserung im Hinblick auf die Kaltsperrspannung stärker ausgeprägt als im Hinblick auf die Warmsperrspannung. Schließlich zeigte es sich, daß die Anwesenheit einer Gasatmosphäre in dem Gehäuse bei Verwendung der üblichen Stoffe für solche Atmosphären keine merkliche Rolle spielt Im Gehäuse kann also eine oxydierende, eine reduzierende bzw eine inerte Atmosphäre (oder Vakuum' erzeugt sein, Bei der Wahl des Gehäusematerials sollte darauf geachtet werden, daß es wenig zum Abdampfen von Verunreinigungen während der Wärmebehandlung Anlaß gibt. Die für gewöhnlich verwendeten metallischen bzw. keramischen Gehäusebaustoffe erfüllen diese Bedingung. Die Anwesenheit von Füllstoffen ist ebenfalls nach diesem Gesichtspunkt zu bemessen, Flüssige oder thermoplastische Füllstoffe, wie sie mitunter bereits für diesen Zweck bekannt sind, sind bei Anwendung der Lehre der Erfindung ohne Einfluß.
- 2 Patentansprüche
Claims (2)
- P a t e n t a n s p r ü c h e 1. Verfahren zum Herstellen einer Halbleiteranordnung aus Silizium mit mindestens einem Übergang zwischen Zonen unterschiedlicher leitfähigkeit, insbesondere einem pn-Übergang, und einem aus anorganischem Material bestehenden Gehäuse, dadurch gekennzeichnet, daß die Halbleiteranordnung nach erfolgten Einbau in das Gehäuse und nach dem Verschließen des Gehäuses mindestens 1 und höchstens 30 nuten bei einer Temperatur von mindestens 1000 C und höchstens 2500 C getempert wird.
- 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Anordnung bei einer Temperatur von 2000 C mindestens 10 und höchstens 20 Minuten getempert wird,
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19691943805 DE1943805A1 (de) | 1969-08-28 | 1969-08-28 | Verfahren zur Herstellung einer Halbleiteranordnung aus Silizium mit mindestens einem UEbergang zwischen Zonen unterschiedlicher Leitfaehigkeit,insbesondere einem pn-UEbergang und einem aus anorganischem Material bestehenden Gehaeuse |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19691943805 DE1943805A1 (de) | 1969-08-28 | 1969-08-28 | Verfahren zur Herstellung einer Halbleiteranordnung aus Silizium mit mindestens einem UEbergang zwischen Zonen unterschiedlicher Leitfaehigkeit,insbesondere einem pn-UEbergang und einem aus anorganischem Material bestehenden Gehaeuse |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE1943805A1 true DE1943805A1 (de) | 1971-03-11 |
Family
ID=5744039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19691943805 Pending DE1943805A1 (de) | 1969-08-28 | 1969-08-28 | Verfahren zur Herstellung einer Halbleiteranordnung aus Silizium mit mindestens einem UEbergang zwischen Zonen unterschiedlicher Leitfaehigkeit,insbesondere einem pn-UEbergang und einem aus anorganischem Material bestehenden Gehaeuse |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE1943805A1 (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2827330A1 (de) * | 1978-06-22 | 1980-01-03 | Itt Ind Gmbh Deutsche | Verfahren zur verminderung des breitbandrauschens |
-
1969
- 1969-08-28 DE DE19691943805 patent/DE1943805A1/de active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2827330A1 (de) * | 1978-06-22 | 1980-01-03 | Itt Ind Gmbh Deutsche | Verfahren zur verminderung des breitbandrauschens |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1764951B1 (de) | Mehrschichtige metallisierung fuer halbleiteranschluesse | |
| DE2428373C2 (de) | Verfahren zum Herstellen von weichlötbaren Anschlußkontakten auf einer Halbleiteranordnung | |
| DE2650466C2 (de) | Elektrischer Widerstand | |
| DE3631632C2 (de) | ||
| DE1032405B (de) | Flaechenhalbleiter mit guter Waermeableitung | |
| DE1521057C3 (de) | Verfahren zum Kontaktieren einer Halbleiterzone | |
| DE1789063A1 (de) | Traeger fuer Halbleiterbauelemente | |
| DE1054585B (de) | Halbleiterbauelement, z. B. Diode oder Transistor | |
| DE1943805A1 (de) | Verfahren zur Herstellung einer Halbleiteranordnung aus Silizium mit mindestens einem UEbergang zwischen Zonen unterschiedlicher Leitfaehigkeit,insbesondere einem pn-UEbergang und einem aus anorganischem Material bestehenden Gehaeuse | |
| DE1639262A1 (de) | Halbleiterbauelement mit einer Grossflaechen-Elektrode | |
| DE1415406B1 (de) | Keramischer Widerstand mit hohem positiven Temperaturkoeffizienten seines Gesamtwiderstandswertes | |
| DE1002472B (de) | Verfahren zum Anloeten von Elektroden an einen Halbleiter | |
| DE2608813A1 (de) | Niedrigsperrende zenerdiode | |
| DE1120019B (de) | Elektrolumineszente Flaechenlampe | |
| DE2237616C3 (de) | Verfahren zum Einschmelzen eines Halbleiterelements in ein Glasgehäuse | |
| DE1250006B (de) | ||
| DE1639051C2 (de) | Verfahren zum Herstellen eines ohmschen Kontakts an einem Silicium-Halbleiterkörper | |
| DE1514561C3 (de) | Verfahren zum serienmäßigen Herstellen von Halbleiterbauelementen | |
| DE1514106C (de) | Verfahren zur Herstellung von Halblei teranordnungen | |
| DE1274736B (de) | Verfahren zur herstellung einer halbleitervorrichtung | |
| DE102021118566A1 (de) | Verfahren zur Herstellung von NTC-Senoren | |
| DE826175C (de) | Verfahren zur Herstellung von Trockengleichrichtern, insbesondere Selengleichrichtern | |
| EP0411596B1 (de) | Ofen zum flussmittelfreien Löten oder Kleben von Halbleitermikrochips | |
| DE4338225A1 (de) | Verfahren zum Wellenlöten mit bleifreien Lotmaterialien | |
| DE1044281B (de) | Halbleiteranordnung mit Waermeableiter und Verfahren zu ihrer Herstellung |