DE2428373C2 - Verfahren zum Herstellen von weichlötbaren Anschlußkontakten auf einer Halbleiteranordnung - Google Patents

Verfahren zum Herstellen von weichlötbaren Anschlußkontakten auf einer Halbleiteranordnung

Info

Publication number
DE2428373C2
DE2428373C2 DE2428373A DE2428373A DE2428373C2 DE 2428373 C2 DE2428373 C2 DE 2428373C2 DE 2428373 A DE2428373 A DE 2428373A DE 2428373 A DE2428373 A DE 2428373A DE 2428373 C2 DE2428373 C2 DE 2428373C2
Authority
DE
Germany
Prior art keywords
layer
metal
solderable
connection contacts
organic insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2428373A
Other languages
English (en)
Other versions
DE2428373A1 (de
Inventor
Erich Dipl.-Chem. Dr. 8000 München Pammer
Friedrich 8013 Haar Schnell
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2428373A priority Critical patent/DE2428373C2/de
Priority to US05/584,147 priority patent/US4057659A/en
Priority to CA228,733A priority patent/CA1029135A/en
Priority to JP50070233A priority patent/JPS519577A/ja
Publication of DE2428373A1 publication Critical patent/DE2428373A1/de
Application granted granted Critical
Publication of DE2428373C2 publication Critical patent/DE2428373C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1161—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1162—Manufacturing methods by patterning a pre-deposited material using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zum Herstellen von weichlötbaren Anschlußkontakten auf einer Halbleiteranordnung, bei dem die Oberfläche der bereits mit elektrischen Anschlüssen versehenen Halbleiteranordnung mit einer an der Oberfläche der fertigen Anordnung verbleibenden Isolierschicht aus einem wärmebeständigem organischen Isoliermaterial bedeckt wird, bei dem nach Freilegung der elektrischen Anschlüsse diese mit einer ersten Metallschicht abgedeckt werden und auf der ersten Metallschicht das die weichlötbaren Anschlußkontakte bildende zweite Metall aufgebracht wird.
Ein solches Verfahren ist aus der US-PS 37 00 497 bekannt. Hiernach wird die dem Verfahren zu unterziehende Oberfläche einer mit den elektrischen Anschlüssen versehenen Halbleiteranordnung zunächst mit einer das organische Isoliermaterial bildenden Polyimidschicht bedeckt, die dann getempert und mittels einer Photolackätztechnik mit den zu elektrischen Anschlüssen der Halbleiteranordnung führenden Kontaktöffnungen versehen wird. Als Ätzmittel wird ein verdünntes basisches Ätzmittel und als Ätzmaske eine ausgetemperte Photolackschicht verwendet. In den Kontaktöffnungen wird zunächst eine dünne Nickelschicht durch maskiertes Aufdampfen abgeschieden.
Dann wird die mit der Nickelschicht in den Kontaktöffnungen der Polyimidschicht versehene Anordnung in ein Bad aus geschmolzenem Blei-Zinn getaucht, wobei sich ohne weiteres Zutun ein Niederschlag aus B!ei-Zinnlegierung nur dort bildet, wo die Oberfläche der zu behandelnden Anordnung mit der Nickelschicht bedeckt ist, während sich auf der Polyimidschicht kein solcher Niederschlag bildet
Ein anderes Verfahren zum Herstellen von weichlötbaren Anschlußkontakten auf einer Halbleiteranordnung ist in der DE-OS 20 32 872 beschrieben. Bei diesem Verfahren wird jedoch anstelle der aus wärmebeständigem Isoliermaterial bestehenden Isolierschicht eine Schicht aus S1O2 verwendet, während die innerhalb der Kontaktöffnungen niederzuschlagende erste Metallschicht aus Titan besteht Die erste Metallschicht wird dann mit einer Goidschicht, diese mit einer Nickelschicht und letztere durch ein Tauchverfahren mit Weichlotschicht, ζ. B. aus Pb-Sn, oder aus Pb oder aus Pb-Ag-In, bedeckt.
Schließlich zeigen die DE-AS 15 64 580 und die DE-OS 24 01613 weitere Möglichkeiten für die Verwendung organischer Isoliermaterialien als Schutzschichten für Halbleiteranordnungen.
Ein wesentliches Problem bei der Herstellung von derartigen weichlötbaren Anschlußkontakten ist dadurch gegeben, daß durch den aus weichlötbarem Metall bestehenden Anschlußkontakt sich leicht eine störende mechanische Verspannung des Halbleitermaterials aufgrund des weichlötbaren Metalls einstellen kann. Des weiteren ist eine auch gegenüber weiteren thermischen Beanspruchungen ausreichend stabile Verbindung zwischen den den Elektrodenkörper bildenden Metallschichten sowie eine lückenlose Verbindung zwischen der äußeren Isolierschicht und dem in den Kontaktöffnungen derselben erzeugten Körpern der Anschlußelektroden aus ersichtlichen Gründen erwünscht. Da der Hauptteil des Elektrodenkörpers, wie man ihn nach dem Verfahren nach der US-PS 37 00 497 erhält, aus einem Metall besteht, welches während des Einbringens das Material der Isolierschicht nicht benetzt, besteht die Möglichkeit des Eindringens von Störeinflüssen an den Kontaktstellen der fertigen Anordnung. Außerdem besteht die Möglichkeit, daß bei der Montage der Anordnung durch weitere Lötprozesse die Lötverbindung zwischen der Nickelschicht und dem Hauptteil des Eleklrodenkörpers beeinträchtigt wird. Schließlich ist eine Nickelschicht als Barriere gegen das Vordringen von Atomen aus dem weichlötbaren Metall wesentlich weniger geeignet,, als z. B. die nach dem Verfahren gemäß der DE-OS 20 32 872 angegebene Titanschicht.
Andererseits ist das in der DE-OS 20 32 872 beschriebene Verfahren wegen der Verwendung einer Isolierschicht aus S1O2 und von goldhaltigen Elektrodenkörpern sowohl in bezug auf die verwendeten Materialien als auch auf den Herstellungsprozeß aufwendiger als das in der US-PS beschriebene Verfahren.
Es ist deshalb Aufgabe der Erfindung, ein Verfahren anzugeben, welches die Beschädigung des Halbleiterkörpers auf Grund mechanischer Verspannungen in den Metallkontaktschichten vermeidet und eine stabile Verbindung zwischen den Metallkontaktschichten und
f>5 der äußeren Isolierschicht bewirkt und welches im Vergleich zu dem Verfahren nach der DE-OS 20 32 872 einen merklich geringeren technischen Aufwand verlangt und dennoch zu Halbleiteranordnungen führt, die
in ihren Eigenschaften den Anordnungen nach der Dh-OS 20 32 872 nicht unterlegen sind.
Hierzu wird gemäß der Erfindung das eingangs definierte Verfahren derart ausgestaltet, daß die aus Titan oder Chrom bestehende erste Metallschicht wesentlich dünner als die auf diese aufgebrachte und aus Kupfer oder Silber bestehende weichlötbare zweite Metallschicht eingestellt wird, daß dabei für die zweite Metallschicht eine Stärke von 30 bis 50 μπι, ζ. Β. 35 μπι gewählt wird und daß die beiden Metallschichten durch Aufdampfen bei erhöhten Temperaturen von etwa 4000C ganzflächig aufgebracht werden und daß schließlich die Oberfläche der organischen Isolierschicht von den sie bedeckenden Teilen der beiden Metallschichten unter Formung der die weichlötbaren Anschlußkontakte bildenden und auf den elektrischen Anschlüssen der Halbleiteranordnung verbleibenden Teile der beiden Metallschichten wieder befreit wird.
Im Gegensatz zu dem Verfahren ni.zh der US-PS 37 00 497 wird also hier sowohl das Metall der ersten Schicht als auch das weichlötbare Metall ganzflächig — und zwar durch Aufdampfen — aufgebracht und dann in einem weiteren Prozeß der Elektrodenkörper des herzustellenden Anschlusses unter Anwendung von Photolack-Ätztechnik geformt. Diese Maßnahme sowie die Wahl der anzuwendenden Metalle für die erste Metallschicht und die zweite Metallschicht sowie die Berücksichtigung der gemäß der Erfindung anzuwendenden Abmessungen dichten die Anschlußstelle ab und sorgen dafür, daß Verspannungen sowie das Eindringen von Atomen aus der äußeren Metallschicht in den Halbleiter vermieden werden.
Die Erfindung wird nun anhand der F i g. 1 bis 3 näher beschrieben.
Ebenso wie bei den bekannten Verfahren wird auch hier von einem mit den erforderlichen PN-Übergängen und inneren, insbesondere aus S1O2 bestehenden Schutzschichten oder Passivierungsschichten sowie Anschlußelektroden versehenen Halbleiterkörper 1 ausgegangen, der bevorzugt aus monokristallinem Silicium besteht. Die weiter zu kontaktierenden Anschlüsse 2 bestehen z. B. aus einer aufgedampften Aluminiumschicht, die z. B. eine Stärke von 0,8 bis 1 μίτι hat. In bereits bekannter Weise wird die mit den Anschlüssen 2 versehene Oberfläche mit einer aus organischem Isoliermaterial bestehenden Passivierungsschicht 3 bedeckt, die mittels bekannter Methoden, z. B. mittels eiiser Photolackätztechnik von der Oberfläche der Anschlüsse 2 wieder entfernt wird, derart, daß die gesamte übrige Oberfläche der Anordnung durch die Passivierungsschicht 3 nach wie vor bedeckt bleibt. Beispielsweise kann als Isolierschicht 3 eine Photolackschicht entsprechend den Ausführungen der DE-OS 24 01 613 verwendet werden, die nach dem Aufbringen (z. B. durch Aufschleudern und/oder Aufsprühen) lokal derart belichtet und dann entwickelt wird, daß nur der mit dem Metall der Titanschicht oder Chromschicht in Kontakt zu bringende Oberflächenteil der metallischen Anschlüsse 2 von der Photolackschicht 3 wieder befreit wird, während der Rest der Photolackschicht 3 durch eine erste Temperaturbehandlung im Bereich von 100° bis 210°C und eine zweite Temperaturbehandlung im Bereich von 190° bis 300°C, insbesondere bei 250°, entsprechend den Angaben in der DE-OS 24 01613 temperaturbeständig gemacht wird.
Eine Alternative zu dem soeben angegebenen Verfahren für die Erzeugung der organischen Isolierschicht 3 besteht darin, daß man die mit den Anschlüssen 2 versehene Seite der zu behandelnden Halbleiteranordnung mit einer die Grundlage der zu erzeugenden Passivierungsschicht 3 bildenden Polyimidschicht bedeckt und dann diese mit einer Ätzmaske 5 aus Photolack derart versieht, daß durch den anschließenden Ätzprozeß die Polyimidschicht an den freizulegenden Stellen der Anschlüsse 2 wieder entfernt wird. Die Photolackschicht 5 kann später, z. 3. mittels Aceton, abgelöst oder beim Verbleib an der Oberfläche der Anordnung infolge der zur Aushärtung des Polyimids erforderlichen Wärmebehandlung ebenfalls temperaturbeständig gemacht werden und dann als weitere organische Schutzschicht an der Oberfläche der Polyimidschicht 3 verbleiben. Zur Aushärtung des Polyimidlackes benötigt man eine Temperatur von mindestens 3000C, die für etwa '/^Stunde angewendet wird.
Der aufgrund des zuletzt beschriebenen Verfahrens zur Erzeugung der organischen Isolierschicht 3 erhaltene Zustand ist in F i g. 1 dargestellt.
Die mit der temperaturbeständigen organischen Isolierschicht 3 versehene Anordnung wird nun, wie aus F i g. 2 ersichtlich, ganzflächig mit einer aus Titan oder Chrom bestehenden und im Vergleich zu der aus dem weichlötbaren Metall dünnen Schicht 4 versehen, auf die dann die aus dem weichlötbaren Metall, d. h. also Cu oder Ag, bestehende Schicht aufgebracht wird. Für beide Metallschichter. wird ein bei erhöhter Temperatur anzuwendendes Aufdampfverfahren angewendet. Die oben genannten Isolierschichten 3 aus temperaturstabilisiertem Photolack oder Polyimid lassen Behandlungstemperaturen von etwa 400° C zu. Die Stärke der aus dem weichlötbaren Metall bestehenden Schicht 6, also die Cu-Schicht, wird auf 30 bis 50 μπι, ζ. Β. 35 μπι, eingestellt, einerseits um eine einwandfreie Verbindung mit externen Anschlußteilen zu ermöglichen, und andererseits die Nachteile bei der Herstellung zu dicker Metallschichten auszuschalten, während für die isolierschicht 3 eine Stärke von 4 bis 5 μΐη eingestellt wird.
Die Metallschicht 4 aus Titan wird im Vergleich zur Metallschicht 6 auf eine wesentlich geringere Stärke eingestellt. So genügt für die Titanschicht 4 eine Stärke von 0,5 μπι, um ihre Aufgabe, nämlich die Sicherung einer guten mechanischen Verbindung zwischen dem Metall der Anschlußstelle 2 des Halbleiterkörpers 1 und dem weichlötbaren Metall 6 sowie die Verhinderung einer schadhaften Einwirkung desselben auf den Halbleiterkörper, mit Erfolg zu erfüllen. Die Metallschichten 4 und 6 werden zunächst ganzflächig
so aufgebracht und dann — etwa entsprechend F i g. 3 — auf den gewünschten Umfang reduziert. Hierzu dient die übliche Ätztechnik unter Verwendung einer Photolack-Ätzmaske 7. Letztere wird so bemessen, daß pro Anschlußstelle 2 nur ein Cu-Propfen verbleibt, der nach Fertigstellung bei der Montage mit einem Kontaktierungsdraht verlötet wird. Da es keine Schwierigkeiten bereitet, die Abmessungen der Photolack-Ätzmaske 7 auf die Abmessungen der Ätzmaske 5 exakt abzustimmen bleibt eine den Halbleiterkörper 1 schützende dichte mechanische Verbindung zwischen der organischen Isolierschicht 3 und dem Elektrodenkörper 4,6 erhalten.
Wie erwähnt, kann anstelle des Titans auch Chrom, fur die metallischen Anschlüsse 2 statt Aluminium auch Nickel oder Platin im Falle der Verwendung von Silicium als Halbleitermaterial 1 auch Platinsilicid oder Palladiumsilicid, und für das weichlötbare Metall 6 statt des Cu auch Ag verwendet werden. Schließlich könnte.
der äußere Teil der Metallschicht 6 z. B. durch Tauchverzinnung, Verbleiung noch von einem anderen Metall abgedeckt werden. Schließlich können für die organische Isolierschicht noch andere Materialien, wie Polyphenylene, Polyxylene oder Polysiloxane (Silicone) verwendet werden. Soweit diese Kunststoffe in organischen Lösungsmitteln lösbar sind, werden diese zur Erzeugung der Kontaktierungsöffnungen in der entsprechenden Isolierschicht 3 angewendet. In allen Fällen steht hierzu aber auch das Verfahren der sog. Plasmaveraschung zur Anwendung. Hierbei werden die lokal zu entfernenden Stellen der Isolierschicht 3 in Gegenwart von Sauerstoff bei etwa 1,3 · 102 bis 1,3 · 103Pa durch eine Glimmentladung entfernt. Die nicht zu entfernenden Stellen der Isolierschicht 3 werden hierbei mit einer Photolackmaske abgedeckt, deren Stärke die der abzutragenden Kunststoffstellen merklich übertrifft. Ggf. kann auch eine Maske aus nicht oxydierendem Metall verwendet werden.
Hierzu 1 Blatt Zeichnungen

Claims (3)

Patentansprüche:
1. Verfahren zum Herstellen von weichlötbaren Anschlußkontakten auf einer Halbleiteranordnung, bei dem die Oberfläche der bereits mit elektrischen Anschlüssen versehenen Halbleiteranordnung mit einer an der Oberfläche der fertigen Anordnung verbleibenden Isolierschicht aus einem wärmebeständigen organischem Isoliermaterial bedeckt wird, bei dem nach Freilegung der elektrischen Anschlüsse diese mit einer ersten Metallschicht abgedeckt werden und auf der ersten Metallschicht das die weichlötbaren Anschlußkontakte bildende zweite Metal! aufgebracht wird, dadurch gekennzeichnet, daß die aus Titan oder Chrom bestehende erste Metallschicht (4) wesentlich dünner als die auf diese aufgebrachte und aus Kupfer oder Silber bestehende weichlötbare zweite Metallschicht (6) eingestellt wird, daß dabei für die zweite Metallschicht (6) eine Stärke von 30 μπι bis 50 μιτι, ζ. B. 35 μπι, gewählt wird und daß beide Metallschichten (4, 6) durch Aufdampfen bei erhöhten Temperaturen von etwa 400° C ganzflächig aufgebracht werden und daß schließlich die Oberfläche der organischen Isolierschicht (3) von den sie bedeckenden Teilen der beiden Metallschichten unter Formung der die weichlötbaren Anschlußkontakte bildenden und auf den elektrischen Anschlüssen der Halbleiteranordnung (1) verbleibenden Teile der beiden Metallschichten (4, 6) durch Photolack-Ätztechnik wieder befreit wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Stärke der organischen Isolierschicht auf 4 bis 5 μηι und die Stäike der aus Titan bestehenden ersten Metallschicht (4) auf 0,5 μΐη eingestellt wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, als wärmebeständiges organisches Isoliermaterial Polyimid verwendet wird.
DE2428373A 1974-06-12 1974-06-12 Verfahren zum Herstellen von weichlötbaren Anschlußkontakten auf einer Halbleiteranordnung Expired DE2428373C2 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE2428373A DE2428373C2 (de) 1974-06-12 1974-06-12 Verfahren zum Herstellen von weichlötbaren Anschlußkontakten auf einer Halbleiteranordnung
US05/584,147 US4057659A (en) 1974-06-12 1975-06-05 Semiconductor device and a method of producing such device
CA228,733A CA1029135A (en) 1974-06-12 1975-06-06 Method of producing metallic contacts on semiconductor device
JP50070233A JPS519577A (en) 1974-06-12 1975-06-12 Handotaisochino seizohoho

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2428373A DE2428373C2 (de) 1974-06-12 1974-06-12 Verfahren zum Herstellen von weichlötbaren Anschlußkontakten auf einer Halbleiteranordnung

Publications (2)

Publication Number Publication Date
DE2428373A1 DE2428373A1 (de) 1976-01-02
DE2428373C2 true DE2428373C2 (de) 1982-05-27

Family

ID=5917955

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2428373A Expired DE2428373C2 (de) 1974-06-12 1974-06-12 Verfahren zum Herstellen von weichlötbaren Anschlußkontakten auf einer Halbleiteranordnung

Country Status (4)

Country Link
US (1) US4057659A (de)
JP (1) JPS519577A (de)
CA (1) CA1029135A (de)
DE (1) DE2428373C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4021031A1 (de) * 1990-01-10 1991-07-11 Mitsubishi Electric Corp Halbleiterbauelement und verfahren zu seiner herstellung

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4293637A (en) * 1977-05-31 1981-10-06 Matsushita Electric Industrial Co., Ltd. Method of making metal electrode of semiconductor device
US4254174A (en) * 1979-03-29 1981-03-03 Massachusetts Institute Of Technology Supported membrane composite structure and its method of manufacture
US4229248A (en) * 1979-04-06 1980-10-21 Intel Magnetics, Inc. Process for forming bonding pads on magnetic bubble devices
US4273859A (en) * 1979-12-31 1981-06-16 Honeywell Information Systems Inc. Method of forming solder bump terminals on semiconductor elements
US4307179A (en) * 1980-07-03 1981-12-22 International Business Machines Corporation Planar metal interconnection system and process
EP0060253A1 (de) * 1980-09-15 1982-09-22 Mostek Corporation Leistungsverteilungsnetzwerk für integrierte schaltungen
JPS58101439A (ja) * 1981-12-12 1983-06-16 Toshiba Corp 半導体装置の製造方法
US5136361A (en) * 1982-09-30 1992-08-04 Advanced Micro Devices, Inc. Stratified interconnect structure for integrated circuits
IT1184535B (it) * 1985-05-03 1987-10-28 Gte Telecom Spa Processo di ricavo di linee in film sottile
KR900001405B1 (ko) * 1986-09-06 1990-03-09 주식회사 금성사 박막 el 표시소자
DE3635708A1 (de) * 1986-10-21 1988-04-28 Bbc Brown Boveri & Cie Verfahren und anordnung zur kontaktierung einer elektrode mit mehreren emitter-/kathoden-bereichen eines halbleiterbauelementes
US5248903A (en) * 1992-09-18 1993-09-28 Lsi Logic Corporation Composite bond pads for semiconductor devices
US5404047A (en) * 1992-07-17 1995-04-04 Lsi Logic Corporation Semiconductor die having a high density array of composite bond pads
US6577007B1 (en) * 1996-02-01 2003-06-10 Advanced Micro Devices, Inc. Manufacturing process for borderless vias with respect to underlying metal
US6362527B1 (en) * 1996-11-21 2002-03-26 Advanced Micro Devices, Inc. Borderless vias on bottom metal
US6033984A (en) * 1997-12-23 2000-03-07 Siemens Aktiengesellschaft Dual damascene with bond pads
JP2001196381A (ja) * 2000-01-12 2001-07-19 Toyo Kohan Co Ltd 半導体装置、半導体上の回路形成に用いる金属積層板、および回路形成方法
DE10392377T5 (de) * 2002-03-12 2005-05-12 FAIRCHILD SEMICONDUCTOR CORP. (n.d.Ges.d. Staates Delaware) Auf Waferniveau beschichtete stiftartige Kontakthöcker aus Kupfer
WO2012085724A1 (en) * 2010-12-21 2012-06-28 Koninklijke Philips Electronics N.V. Method of fabricating a flip chip electrical coupling, a flip chip electrical coupling, and a device comprising a flip chip electrical coupling
US10118263B2 (en) * 2015-09-02 2018-11-06 Lam Researech Corporation Monolithic manifold mask and substrate concepts

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB985280A (en) * 1961-10-03 1965-03-03 Hughes Aircraft Co Method of forming a metallic electrical contact to a preselected area of a semiconductor surface
GB1230421A (de) * 1967-09-15 1971-05-05
DE2032872B2 (de) * 1970-07-02 1975-03-20 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen weichlötfähiger Kontakte zum Einbau von Halbleiterbauelementen in Gehäuse
US3710205A (en) * 1971-04-09 1973-01-09 Westinghouse Electric Corp Electronic components having improved ionic stability
JPS5132453B2 (de) * 1971-08-13 1976-09-13

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4021031A1 (de) * 1990-01-10 1991-07-11 Mitsubishi Electric Corp Halbleiterbauelement und verfahren zu seiner herstellung

Also Published As

Publication number Publication date
US4057659A (en) 1977-11-08
JPS519577A (en) 1976-01-26
DE2428373A1 (de) 1976-01-02
CA1029135A (en) 1978-04-04

Similar Documents

Publication Publication Date Title
DE2428373C2 (de) Verfahren zum Herstellen von weichlötbaren Anschlußkontakten auf einer Halbleiteranordnung
DE4414729C2 (de) Werkstoff für die Herstellung eines Leiterrahmens und Leierrahmen für Halbleiterbauelemente
DE69005785T2 (de) Elektrischer Widerstand in Chip-Bauweise für Oberflächenbestückung und Verfahren zu seiner Herstellung.
DE2440481B2 (de) Verfahren zum herstellen von duennschicht-leiterzuegen auf einem elektrisch isolierenden traeger
DE19641777C2 (de) Verfahren zum Herstellen eines Sensors mit einer Metallelektrode in einer MOS-Anordnung
DE1283970B (de) Metallischer Kontakt an einem Halbleiterbauelement
DE3107943C2 (de)
DE2650466C2 (de) Elektrischer Widerstand
DE2314731B2 (de) Halbleiteranordnung mit höckerartigen Vorsprüngen auf Kontaktflecken und Verfahren zur Herstellung einer solchen Halbleiteranordnung
DE2817258A1 (de) Verfahren zur herstellung einer isolierschicht-feldeffekttransistorstruktur
DE2402709B2 (de) Festkoerperbauelement mit einem duennen film aus vanadinoxyd
DE2509912C3 (de) Elektronische Dünnfilmschaltung
DE1927646B2 (de) Verfahren zur herstellung einer halbleiteranordnung
DE3639604A1 (de) Verfahren zur herstellung lotverstaerkter leiterbahnen
WO2022043084A1 (de) Temperatursensor und verfahren zur herstellung eines derartigen temperatursensors
DE1690521B2 (de) Loetbarer kontaktanschluss fuer einen tantalnitrid-schichtwiderstand
DE2513859C2 (de) Verfahren zum Herstellen eines Kondensator-Widerstands-Netzwerks
DE1965565A1 (de) Halbleitervorrichtung
EP1022769A2 (de) Keramisches, passives Bauelement
DE3107857C2 (de) Verfahren zur Herstellung von Dünnfilmschaltungen mit sehr gut lötbaren Leiterbahnschichtsystemen
DE3704547A1 (de) Verfahren zur herstellung von loetpads und bondpads auf duennschichthybridschaltungen
DE1639051C2 (de) Verfahren zum Herstellen eines ohmschen Kontakts an einem Silicium-Halbleiterkörper
DE19923805C2 (de) Verfahren zum Erzeugen von Lotkontakten für elektrische Bauelemente
DE3135720A1 (de) Aufbau von metallschichten fuer duennschichtleiterbahnen
DE2834221C3 (de) Verfahren zur Herstellung von Dünnschichtleiterbahnen

Legal Events

Date Code Title Description
D2 Grant after examination
8339 Ceased/non-payment of the annual fee