DE1927646B2 - Verfahren zur herstellung einer halbleiteranordnung - Google Patents

Verfahren zur herstellung einer halbleiteranordnung

Info

Publication number
DE1927646B2
DE1927646B2 DE19691927646 DE1927646A DE1927646B2 DE 1927646 B2 DE1927646 B2 DE 1927646B2 DE 19691927646 DE19691927646 DE 19691927646 DE 1927646 A DE1927646 A DE 1927646A DE 1927646 B2 DE1927646 B2 DE 1927646B2
Authority
DE
Germany
Prior art keywords
layer
palladium
film
electrode
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19691927646
Other languages
English (en)
Other versions
DE1927646A1 (de
DE1927646C3 (de
Inventor
Akihiro Takatsuki Kimura (Japan)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP3925268A external-priority patent/JPS4830785B1/ja
Priority claimed from JP43057739A external-priority patent/JPS4915381B1/ja
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Publication of DE1927646A1 publication Critical patent/DE1927646A1/de
Publication of DE1927646B2 publication Critical patent/DE1927646B2/de
Application granted granted Critical
Publication of DE1927646C3 publication Critical patent/DE1927646C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D3/00—Distillation or related exchange processes in which liquids are contacted with gaseous media, e.g. stripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/85424—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24851—Intermediate layer is discontinuous or differential
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Herstellung einer Halbleiteranordnung des eingangs erwähnten Aufbaus mit Elektrodenschichten, insbesondere aus Palladium, und die spezifische Abschälung der Palladiumschicht bzw. eines Teiles dieser Palladiumschicht und gegebenenfalls einer weiteren Elektrodenmetallschicht läßt sich dem bekannten Verfahren nichts entnehmen (vgl. deutsche Auslegeschrift 1171088).
Aufgabe der Erfindung ist die Schaffung eines Verfahrens zur Herstellung einer Kalbleiteranordnung der eingangs genannten Art, bei dem der Vorgang der Abschälung der Palladium- bzw. der weiteren Elektrodenmetallschicht auf technisch unaufwendige Weise und zuverlässig durchgeführt werden kann.
Die Lösung dieser Aufgabe besteht gemäß der Erfindung darin, daß zum Abschälen ein Gas mit einem Gehalt an molekularem Wasserstoff von mindestens 10% verwendet wird.
Überraschenderweise hat sich herausgestellt, daß durch diese einfache Maßnahme die Palladium- bzw. die weitere Elektrodenmetallschicht in zufriedenstellender Weise vollständig und innerhalb kurzer Zeit abgeschält werden können, wobei für diesen Effekt ein Wasserstoffgehalt von mindestens 10% eine kritische Grenze darstellt. Auf diese Weise ist es durch dieses Verfahren möglich, Halbleiteranordnungen mit jeweils gewünschten elektrischen Eigenschäften durch die einfache Anwendung des genannten wasserstoffhaltigen Gases ohne besondere Ätzmaßnahmen zu erhalten, die bisher zur Herstellung vergleichbarer Anordnungen wiederholt erforderlich waren.
Die Elektrodenschicht kann durch Vakuumaufdampfen aufgebracht werden. Die Entfernung eines Teils des Siliciumdioxydfilms unter teilweiser Freilegung der Halbleiteroberfläche kann in der Weise geschehen, daß man in dem Siliciumoxydfilm durch bekanntes Photoätzen wenigstens ein Kontaktfenster ausbildet, worauf dann auf der gesamten Fläche des Halbleiterkörpers die Palladiumschicht und gegebenenfalls eine weitere Metallelektrodenschicht, wie z. B. Aluminium, aufgebracht wird. Anschließend wird dann die Anordnung mit dem Wasserstoff enthaltenden Gas behandelt, um den auf dem Siliciumdioxydfilm befindlichen Teil der Palladium- bzw. der weiteren Elektrodenmetallschicht abzuschälen, wobei der Palladiumfilm in dem Fenster verbleibt.
Die Erfindung wird im folgenden an Hand sehematischer Zeichnungen näher erläutert.
Fig. 1 zeigt eine herkömmliche Diode;
Fig. 2 zeigt eine weitere herkömmliche Diode;
Fig. 3 zeigt eine Diode, die nach dem erfindungsgemäßen Verfahren hergestellt worden ist;
Fig. 4 verdeutlicht eine Zwischenstufe der Herstellung der Halbleitervorrichtung nach Fig. 3;
Fig. 5 zeigt die experimentellen Ergebnisse des Abschälphänomens;
Fig. 6 bis 9 zeigen die Halbleitervorrichtung, wie sie bei den verschiedenen Herstellungsstufen einer weiteren Ausführungsform des Verfahrens erscheint;
Fig. 10 zeigt die Halbleitervorrichtung nach den Verfahrensschritten nach den Fig. 6 bis 9;
Fi g. ti und 12 zeigen, wie eine Halbleitervorrichtung bei verschiedenen Stufen des Herstellungsverfahrens in einer anderen Ausführungsform erscheint.
In den Figuren bezeichnen gleiche Bezugszeichen gleiche Teile.
Die Fig. 1 zeigt eine herkömmliche, z.B. durch die USA.-Patentschrift 3 290 127, bekannte Diode mit Schottky-Sperrschicht und besitzt einen Siliciumhalbleiterkörper 1, einen auf dem Siliciumhalbleiterkörper 1 ausgebildeten Siliciumoxydfilm 2 mit einem Fenster gewünschter Form, das die Halbleiteroberfläche freilegt, eine auf dem Siliciumhalbleiterkörper 1 und dem Siliciumoxydfilm 2 angeordneten Elektrodenschicht 3, eine auf der Elektrodenschicht 3 angeordnete weitere Elektrodenmetallschicht 4 und einen Anschlußdraht 5. Wenn Platin, Gold oder Palladium für die Elektrodenschicht 3 verwendet werden, ist die Haftung zwischen diesen Metallfilmen und dem Siliciumoxydfilm schwach, so daß sie sich leicht abschälen, insbesondere dann, wenn es sich um einen Palladiumfilm handelt. Es ist daher notwendig, eine Zwischenschicht 6 z. B. aus Chrom oder Titan vorzusehen, die an beiden Filmen sehr gut haftet (s. Fig. 2). Ein derartiges Verfahren kann durch die Erfindung vereinfacht werden.
Die Fig. 3 zeigt einen Querschnitt durch eine Diode. Die Diode besitzt einen η-leitenden Siliciumhalbleiterkörper 1 aus einem Siliciumkörper 1' mit einem spezifischen Widerstand von 0,005 Qcm und mit einer epilaktischen Siliciumschicht 1" mit einem spezifischen Widerstand von 0,1 bis 1 Qcm und einer Dicke von 1 bis 5 μ. Auf dem Siliciumhalbleiterkörper 1 ist beispielsweise durch thermische Ablagerung von Organo-Oxysilan eine Siliciumoxydschicht 2 mit einer Dicke von 5000 A aufgebracht. Dann wird ein Kontaktfenster von etwa 30 μ Durchmesser gebildet, um den Siliciumhalbleiterkörper 1 freizulegen. Nach dem Reinigen der Oberfläche dieser Einheit nach einem bestimmten Oberflächenreiningungsverfahren wird auf der Einheit ein Palladiumfilm bestimmter Dicke aufgedampft, indem Palladium in einem Hochvakuum von etwa 4 · 10~β Torr erhitzt wird. Im Hochvakuum werden der Palladiumfilm und die Siliciumoxydschicht ohne Abschälen fest miteinander verbunden. Wird jedoch der Palladiumfilm einem Wasserstoff (H2) enthaltenden Gas ausgesetzt, beginnt sich gemäß F i g. 4 der auf der Siliciumoxydschicht abgesetzte Palladiumfilm 3" von den Randabschnitten her abzuschälen. Die Ursache dieses Phänomens ist nicht klar; es wird jedoch angenommen, daß ein Palladiumfilm Wasserstoffgas absorbiert und sich dabei unter Bildung von inneren Spannungen ausdehnt, wobei der absorbierte Wasserstoff die Siliciumoxydschicht erreicht und deren Reduktion bewirkt. Die schlechte Bindung zwischen der Siliciumoxydschicht und dem Palladiumfilm wird dadurch noch weiter geschwächt, so daß sich der Palladiumfilm abschält. Es wurde durch Experimente gefunden, daß die Zeit bis zum Beginn des Abschälens sehr kurz wird, wenn der Wasserstoffgehalt in Stickstoffgas mehr als 10% beträgt. Die Fig. 5 zeigt die Ergebnisse eines derartigen Versuchs. Als Trägergas, das Wasserstoff enthält, können andere incte Gase oder Luft in gleicher Weise wie Stickstoff verwendet werden.
Der Palladiumfilm 3', der unmittelbar auf Silicium abgesetzt ist, haftet fest an dem Siliciumkörper und schält sich nicht ab, auch wenn er Wasserstoffgas ausgesetzt wird. Der Palladiumfilm bildet an der Zwischenfläche mit dem Siliciumkörper eine Schottky-Sperrschicht und zeigt Gleichrichtereigenschaften.
Der abgeschälte Palladiumfilm auf einer Siliciumoxydschicht kann in einfacher Weise durch W
blasen mittels Stickstoff oder Luft entfernt werden. Bei einem derartigen Blasen bleibt lediglich der Palladiumfilm 3' auf dem Siliciumkörper.
Anschließend wird gemäß Fig. 3 eine Elektrodenmetallschicht 4, z. B. aus Aluminium, aufgebracht, und zwar mit einer Dicke von etwa 5000 A, an die ein Anschlußdraht 5 befestigt wird, um den Aufbau der Diode gemäß F i g. 3 zu vervollständigen. Bei der Herstellung eines derartigen Elements ist die Dicke des aufgebrachten Palladiumfilms sehr wichtig; es wurde durch Versuche festgestellt, daß man optimale Werte erreicht, wenn die Dicke etwa gleich derjenigen der Siliciumoxydschicht ist. Ein Palladiumfilm, der dünner als 1000 A ist, ist unstabil.
Die Elektrodenmetallschicht 4 dient auch als Passivierungsfilm für einen darunter befindlichen Anschluß. Dieser Palladiumfilm muß nicht notwendig aus reinem Palladium bestehen, sondern kann auch aus einer Palladiumlegierung bestehen.
Bei dem vorgenannten Verfahren wird lediglich eine Metallschicht einer Ätzung unterworfen, während bei den mittels der Fig. 1 und 2 erläuterten bekannten Verfahren zwei oder mehrere Schichten entfernt werden müssen.
Eine weitere Ausführungsform des Verfahrens wird an Hand der Fi g. 6 bis 10 erläutert.
Gewöhnlich erfolgt der Elektrodenaufbau für eine Halbleitervorrichtung in der Weise, daß man auf einem Halbleiterkörper, der z. B. aus Silicium besteht, durch Aufdampfen Aluminium aufbringt, um eine Elektrode zu bilden und dann durch Thermokompression an diesem Aluminiumfilm einen Feingolddraht anschließt. Ein derartiger Aufbau ist insofern von Nachteil, als der Aluminiumfilm und der Golddraht sich am Anschlußabschnitt zu einer Legierung vereinigen, so daß an der Zwischenfläche zwischen dem Siliciumkörper und der in dieser Weise geformten Legierung ein Phänomen auftritt, das als »Purpurlage« bekannt ist. In einem solchen Fall hebt sich der Elektrodenaufbau leicht ab. Dieses Problem kann durch das folgende Verfahren beseitigt werden.
Auf einem Halbleiterkörper 11, der z. B. aus Silicium besteht, wird durch ein bekanntes Verfahren, wie z. B. thermische Ablagerung von Organo-Oxysilan ein Siliciumoxydfilm 12 bis zu einer Dicke von 5000 A aufgebaut und in diesem Oxydfilm 12 eine öffnung oder ein Fenster 13 gewünschter Größe ausgebildet, um den Halbleiterkörper freizulegen, wie man aus Fig. 6 ersehen kann. Dann überdeckt man den Oxydfilm 12 und den freigelegten Halbleiterkörper mit der weiteren Elektrodenmetallschicht, einem Aluminiumfilm 14. Gemäß Fig. 7 wird der Aluminiumfilm 14 bis auf die erwünschte Elektrodenform weggeätzt, wobei man als Maske einen Photoresistfilm 15 verwendet. Diese Maske wird nach dem Photoätzen entfernt Anschließend wird ein Palladiumfilm 16 geformt, der die Gesamtfläche der Vorrichtung überdeckt, wie man aus Fig. 8 ersehen kann. Wird eine derartige Vorrichtung einer inerten, jedoch Wasserstoff enthaltenden Atmosphäre ausgesetzt, so hebt sich der Teil des Palladiumfilms 16', der unmittelbar den Siliciumoxydfilm 12 berührt, ab, so daß lediglich der den Aluminiumfilm 14 berührende Teil gemäß Fig. 9 zurückbleibt. Bei einem Versuch wurde ein Palladiumfihn selbst mit einer Dicke von 2000 A bis 1 μ in einer kurzen Zeitspanne von etwa einer Minute abgeschält, wenn er einer Stickstoffmischatmosphäre mit einem Wasserstoffgehalt von etwa 10% ausgesetzt wurde. Ein derartig abgeschälter Palladiumfilm 16' kann durch starkes Blasen mit einem Gas aus Stickstoff oder Luft leicht entfernt werden. Anschließend kann an die Aluminium-Palladium-Doppelschicht durch Thermokompression ein Feingolddraht 17 angebracht werden, um eine Halbleitervorrichtung gemäß Fig. 10 zu erhalten.
Bei der Prüfung derartig ausgebildeter Halbleitervorrichtungen unter Verwendung eines η-Typ SiIiciumkörpers mit einem spezifischen Widerstand von 0,1 Ω cm konnte keine Zerstörung an den Elektroden wegen der Thermokompression eines Feingolddrahts festgestellt werden. Die Halbleitervorrichtungen zeigten eine gute ohmsche Kontakteigenschaft. Es wurde festgestellt, daß durch einen Palladiumfilm mit einer Dicke von unter 1000 A die Legierungsbildung zwischen Gold und Aluminium nicht verhindert werden kann, wenn Thermokompression ange-
wendet wird; die Versuche zeigten, daß derartige Halbleitervorrichtungen unstabil waren. Dagegen zeigten Halbleitervorrichtungen mit einem Palladiumfilm mit einer Dicke von 2000 A bis 1 μ gute Ergebnisse.
Die Fig. 11 zeigt eine Zwischenstufe bei einer weiteren Ausführungsform, bei der die Halbleitervorrichtung der Zwischenstufe einen η-Typ Siliciumkörper 21 mit einem spezifischen Widerstand von 0,1 bis 1 Ω cm besitzt, ferner einen Siliciumoxydfilm
22 mit einer Dicke von etwa 5000 A, der z. B. durch thermische Ablagerung von Organo-Oxysilan aufgebracht worden ist und ein Fenster 23 aufweist; ferner ist ein Palladiumfilm 24 vorgesehen, der in einem Vakuum mit mehr als 4-10"8 Torr auf dem Halbleiterkörper und auf dem Siliciumoxydfilm mit einer Dicke von 2000 bis 6000 A aufgebracht worden ist, sowie schließlich ein Aluminiumfilm 25, der mit ähnlicher Dicke auf den Palladiumfilm aufgebracht ist. Das Laminat aus den Filmen 24 und 25 haftet an dem Halbleiterkörper und dem Oxydfilm, wenn es einem Hochvakuum ausgesetzt wird; wird es jedoch einem Wasserstoff enthaltenden Gas ausgesetzt, schält es sich vom Randabschnitt ausgehend an den Teilen ab, die sich an den Siliciumoxydfilm anschließen, wie man es aus Fig. 12 ersehen kann. Der Teil jedoch, der sich unmittelbar an den Siliciumkörper anschließt, bleibt fest und bildet den Elektrodenaufbau der Halbleitervorrichtung.
Bei der Überprüfung der elektrischen Eigenschaf-
ten derartig gebildeter Halbleitervorrichtungen unter Verwendung einer Kontaktnadel auf dem Aluminiumfilm zeigten sie die Eigenschaften einer Diode mit Schottky-Sperrschicht. Durch Vergrößerung der Oberflächenkonzentration einer Verunreinigung im Silicium kann jedoch auch ein ohmscher Kontakt erreicht werden.
Ferner kann eine auf einem Palladiumfilm aufzubringende weitere Elektrodenmetallschicht auch aus jedem herkömmlichen Elektrodenmaterial, wie z. B.
aus Gold oder Nickel, bestehen. Die Ergebnisse mit diesen Materialien waren gleich denjenigen mit Aluminium.
Eine so hergestellte Halbleitervorrichtung kann sowohl einen ohmschen Kontakt als auch einen gleichrichtenden Kontakt besitzen, wenn man das den Kontakt bildende Metall und die Art und Konzentration der Verunreinigungen in dem Halbleiterkörper entsprechend auswählt
Hierzu 1 Blatt Zeichnungen

Claims (5)

einem Halbleiterkörper, ζ. Β. Silicium, Germanium Patentansprüche: oder Galliumarsenid oder auf einem Halbleiterkör per eine eine Schottky-Sperrschicht bildende Metall-
1. Verfahren zur Herstellung einer Halbleiter- elektrode anzuordnen, indem man auf einem Halbanordnung, bei dem auf einem Halbleiterkörper 5 leiterkörper ein Metall wie z. B. Molybdän, Wolfram, ein Siliciumoxydfilm gebildet wird, ein Teil des Nickel, Platin, Gold oder Palladium aufbringt. Es SiliciumoxydfiJins unter teilweiser Freilegung der werden insbesondere Dioden, die die Gleichrichter-Halbleiteroberfläche entfernt wird, eine im funktion der Schottky-Sperrschicht nutzen, für Hochwesentlichen aus Palladium bestehende Elek- frequenzzwecke in wirksamer Weise benutzt. Es sind trodenschicht und gegebenenfalls eine weitere io insbesondere Planarvorrichtungen wegen ihrer Ein-Elektrodenmetallschicht auf der freigelegten fachheit in der Abdichtung und ihrer guten Stabili-Halbleiteroberfläche und dtni verbliebenen Teil tat bekannt.
des Siliciumoxydfilms aufgetragen wird und der Bei dem herkömmlichen Verfahren zur Herstelauf dem Siliciumoxydfilm befindliche Teil dei lung einer Diode mit Schottky-Sperrschicht wird zuPalladium- bzw. der weiteren Elektrodenmetall- 15 nächst auf einem Halbleiterkörper ein Isolierfilm schicht abgeschält wird, dadurch gekenn- aus Siliciumoxyd gebildet und in diesem Isolierfilm zeichnet, daß zum Abschälen ein Gas mit ein Fenster gewünschter Form ausgespart, um an dieeinem Gehalt an molekularem Wasserstoff von ser Stelle den Halbleiterkörper freizulegen. Dann mindestens 10% verwendet wird. wird durch Vakuumverdampfen, Aufsprühen oder
2. Verfahren nach Anspruch 1, dadurch ge- 20 chemische Dampfablagerung mit dem Halbleiterkörkennzeichnet, daß das Gas außer dem Wasser- per ein Metallfilm zur Bildung einer Sperrschicht in stoff Stickstoff, Luft oder andere inerte Gase ent- Berührung gebracht. Auf diesem Film wird ein hält. Elektrodenfilm vorgesehen, wobei an diese Elek-
3. Verfahren nach einem der vorhergehenden trodenschicht ein nach außen führender Draht beAnsprüche, dadurch gekennzeichnet, daß erst die 25 festigt wird, um eine Diode der Planarbauart zu er-Palladiumschicht aufgetragen, der auf dem SiIi- halten. Wird als Metallfilm Platin, Gold oder Pallaciumoxydfilm befindliche Teii der Palladium-. dium verwendet, ist die Haftung zwischen diesen schicht abgeschält und dann die weitere Elek- Metallen und der Siliciumoxydschicht schwach. Es trodenmetallschicht aufgetragen und in die ge- ist daher notwendig gewesen, zwischen dem Metallwünschte Form gebracht wird. 30 film und der Oxydschicht eine Zwischenschicht an-
4. Verfahren nach einem der vorhergehenden zuordnen, die an beiden Materialien, wie z. B. Chrom Ansprüche, dadurch gekennzeichnet, daß erst die oder Titan, fest haftet. Hierdurch wird die Herstel-Palladiumschicht und dann die weitere Elek- lung erschwert (vgl. USA.-Patentschrift 3 290 127). trodenmetallschicht aufgetragen wird und daß Ferner ist ein Verfahren zur Herstellung einer die Abschälung des auf dem Siliciumoxydfilm 35 Halbleiteranordnung mit beispielsweise Palladiumbefindlichen Teils der Palladiumschicht zmam- und Aluminiumschichten bekannt, bei dem jedoch men mit dem auf diesem Teil der Palladium- die einzelnen Schichten auf relativ komplizierte Weise schicht befindlichen Teil der weiteren Elektro- und technisch aufwendig aufgebracht werden müssen, denmetallschicht vorgenommen wird. So muß beispielsweise nach Aufbringen der Palla-
5. Verfahren nach einem der Ansprüche 1 40 dium- und anschließend der Aluminiumschicht auf und 2, dadurch gekennzeichnet, daß erst die der Oxydschicht die gesamte Anordnung auf zuminweitere Elektrodenmetallschicht aufgetragen und dest die eutektische Temperatur von Aluminium und in die gewünschte Form gebracht wird und daß Halbleitermaterial während einer Zeitspanne erhitzt anschließend die Palladiumschicht aufgetragen werden, die für die Legierungsbildung zwischen Me- und der auf dem Siliciumoxydfilm befindliche 45 tall und Halbleiter ausreicht und schließlich das auf Teil der Palladiumschicht abgeschält wird. der Oxydschicht nicht haftende Metall von dieser
entfernt werden. Der Abschälvorgang erfordert eine Temperatur von über 577° C, wobei durch Erhitzen auf eine bestimmte Temperatur und während einer
50 bestimmten Zeit dafür gesorgt werden muß, daß eine
gewisse Menge des Palladiums und des Siliciums ineinander eindiffundieren (vgl. deutsche Auslegeschrift 1236 083).
Die Erfindung bezieht sich auf ein Verfahren zur Durch das bekannte Verfahren wird trotz der
Herstellung einer Halbleiteranordnung, bei dem auf 55 aufwendigen Maßnahmen keine vollständige Abeinem Halbleiterkörper ein Siliciumdioxydfilm ge- schalung des Palladiumfilms über der gesamten Oberbildet wird, ein Teil des Siliciumdioxydfilms unter fläche der Oxydschicht gewährleistet, so daß es erteilweiser Freilegung der Halbleiteroberfläche ent- forderlich ist, restliche Teile noch mechanisch zu fernt wird, eine im wesentlichen aus Palladium be- entfernen, beispielsweise durch Abbürsten des Palstehende Elektrodenschicht und gegebenenfalls eine 60 ladiumfilms.
weitere Elektrodenmetallschicht auf der freigelegten Schließlich ist ein Verfahren zum Kontaktieren
Halbleiteroberfläche und dem verbliebenen Teil des von Hochfrequenztransistoren bekannt, bei dem Siliciumdioxydfilms aufgetragen wird und der auf Leitbahnen nach dem Aufdampfen und Abkühlen dem Siliciumdioxydfilm befindliche Teil der Palla- auf dem Halbleiterkörper abgeätzt werden. Die Leitdium- bzw. der weiteren Elektrodenmetallschicht ab- 65 bahnen bestehen bei dem bekannten Verfahren aus geschält wird. Silber, Kupfer oder Gold und werden durch Ein-
Es ist bekannt, eine einen ohmschen Kontakt her- tauchen in Wasserstoffsuperoxyd von der Isolierstellende Metallelektrode z. B. aus Aluminium auf schicht, z. B. Siliciuindioxyd, abgeschält. Über die
DE1927646A 1968-06-05 1969-05-30 Verfahren zur Heistellung einer Halbleiteranordnung Expired DE1927646C3 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP3925268A JPS4830785B1 (de) 1968-06-05 1968-06-05
JP43057739A JPS4915381B1 (de) 1968-08-12 1968-08-12
JP5773868 1968-08-12

Publications (3)

Publication Number Publication Date
DE1927646A1 DE1927646A1 (de) 1970-01-08
DE1927646B2 true DE1927646B2 (de) 1973-02-15
DE1927646C3 DE1927646C3 (de) 1973-10-18

Family

ID=27290088

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1927646A Expired DE1927646C3 (de) 1968-06-05 1969-05-30 Verfahren zur Heistellung einer Halbleiteranordnung

Country Status (5)

Country Link
US (1) US3642528A (de)
DE (1) DE1927646C3 (de)
FR (1) FR2010192B1 (de)
GB (1) GB1263980A (de)
NL (1) NL151213B (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2330645A1 (de) * 1972-06-15 1974-01-24 Commissariat Energie Atomique Verfahren zur herstellung integrierter schaltungen
DE2237616A1 (de) * 1972-07-31 1974-03-07 Licentia Gmbh Verfahren zum einschmelzen eines halbleiterbauelementes in ein glasgehaeuse
DE19828846A1 (de) * 1998-06-27 1999-12-30 Micronas Intermetall Gmbh Verfahren zum Beschichten eines Substrats
DE102013108661A1 (de) * 2013-08-09 2015-02-12 Osram Opto Semiconductors Gmbh Verfahren zur Strukturierung und Planarisierung einer Schichtenfolge

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1348811A (en) * 1970-11-27 1974-03-27 Siemens Ag Production of schottky contacts
DE2207012C2 (de) * 1972-02-15 1985-10-31 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Kontaktierung von Halbleiterbauelementen
US3931492A (en) * 1972-06-19 1976-01-06 Nippon Telegraph And Telephone Public Corporation Thermal print head
US3900344A (en) * 1973-03-23 1975-08-19 Ibm Novel integratable schottky barrier structure and method for the fabrication thereof
US3839111A (en) * 1973-08-20 1974-10-01 Rca Corp Method of etching silicon oxide to produce a tapered edge thereon
US3896479A (en) * 1973-09-24 1975-07-22 Bell Telephone Labor Inc Reduced stresses in iii-v semiconductor devices
NL7415841A (nl) * 1974-12-05 1976-06-09 Philips Nv Werkwijze voor het vervaardigen van een half- geleiderinrichting en halfgeleiderinrichting, vervaardigd volgens de werkwijze.
JP2730357B2 (ja) * 1991-11-18 1998-03-25 松下電器産業株式会社 電子部品実装接続体およびその製造方法
JP2007059704A (ja) * 2005-08-25 2007-03-08 Sumco Corp 貼合せ基板の製造方法及び貼合せ基板
US20100301467A1 (en) * 2009-05-26 2010-12-02 Albert Wu Wirebond structures
JP5532743B2 (ja) * 2009-08-20 2014-06-25 三菱電機株式会社 半導体装置及びその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL294675A (de) * 1962-06-29
FR1356197A (fr) * 1962-06-29 1964-03-20 Western Electric Co Contact de semiconducteur

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2330645A1 (de) * 1972-06-15 1974-01-24 Commissariat Energie Atomique Verfahren zur herstellung integrierter schaltungen
DE2237616A1 (de) * 1972-07-31 1974-03-07 Licentia Gmbh Verfahren zum einschmelzen eines halbleiterbauelementes in ein glasgehaeuse
DE19828846A1 (de) * 1998-06-27 1999-12-30 Micronas Intermetall Gmbh Verfahren zum Beschichten eines Substrats
DE19828846C2 (de) * 1998-06-27 2001-01-18 Micronas Gmbh Verfahren zum Beschichten eines Substrats
DE102013108661A1 (de) * 2013-08-09 2015-02-12 Osram Opto Semiconductors Gmbh Verfahren zur Strukturierung und Planarisierung einer Schichtenfolge

Also Published As

Publication number Publication date
DE1927646A1 (de) 1970-01-08
FR2010192B1 (de) 1974-02-22
DE1927646C3 (de) 1973-10-18
FR2010192A1 (de) 1970-02-13
NL151213B (nl) 1976-10-15
NL6908469A (de) 1969-12-09
US3642528A (en) 1972-02-15
GB1263980A (en) 1972-02-16

Similar Documents

Publication Publication Date Title
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
DE2314731C3 (de) Halbleiteranordnung mit höckerartigen Vorsprüngen auf Kontaktflecken und Verfahren zur Herstellung einer solchen Halbleiteranordnung
DE2402709C3 (de) Festkörperbauelement mit einem dünnen Film aus Vanadinoxyd
EP0841561B1 (de) Verfahren zum Herstellen eines Sensors mit einer Metallelektrode in einer MOS-Anordnung
DE1927646B2 (de) Verfahren zur herstellung einer halbleiteranordnung
DE1907740A1 (de) Halbleiteranordnung mit einem wenigstens zwei Halbleiterbereiche entgegengesetzten Leitungstype aufweisenden Halbleiterkoerper
DE2436449C3 (de) Schottky-Diode sowie Verfahren zu ihrer Herstellung
DE1302005C2 (de) Verwendung eines metallischen ueberzugs als grossflaechiger anschluss fuer plenare halbleiterbauelemente
DE2033532B2 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid
DE3823347A1 (de) Leistungs-halbleiterelement
DE1614306B2 (de) Verfahren zur Herstellung elektrischer Anschlüsse auf einer Oberfläche eines elektronischen Bauelementes und durch Anwendung dieses Verfahrens hergestelltes Bauelement
DE3301457C2 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE2010502A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE1816748C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE112018003432T5 (de) Halbleitervorrichtung und verfahren zur herstellung vonhalbleiterbauelementen
DE1929084C3 (de) Ätzlösung für ein Verfahren zum Herstellen eines Halbleiterbauelementes
DE10023834A1 (de) Verfahren zur Schichtbildung und -strukturierung
DE2207012C2 (de) Verfahren zur Kontaktierung von Halbleiterbauelementen
DE2134291A1 (de) Halbleitervorrichtung
DE19954319C1 (de) Verfahren zum Herstellen von mehrschichtigen Kontaktelektroden für Verbindungshalbeiter und Anordnung
DE2012063A1 (de) Verfahren zum Herstellen von aus Alu minium Legierungen bestehenden Kontakt metallschichten an Halbleiterbauelementen
DE1965565A1 (de) Halbleitervorrichtung
DE2018027A1 (de) Verfahren zum Einbringen extrem feiner öffnungen
DE1639051C2 (de) Verfahren zum Herstellen eines ohmschen Kontakts an einem Silicium-Halbleiterkörper
DE1514668B2 (de) Verfahren zum herstellen von chrom- silber-kontakten auf halbleiterbauelementen

Legal Events

Date Code Title Description
SH Request for examination between 03.10.1968 and 22.04.1971
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee