DE1927646C3 - Verfahren zur Heistellung einer Halbleiteranordnung - Google Patents

Verfahren zur Heistellung einer Halbleiteranordnung

Info

Publication number
DE1927646C3
DE1927646C3 DE1927646A DE1927646A DE1927646C3 DE 1927646 C3 DE1927646 C3 DE 1927646C3 DE 1927646 A DE1927646 A DE 1927646A DE 1927646 A DE1927646 A DE 1927646A DE 1927646 C3 DE1927646 C3 DE 1927646C3
Authority
DE
Germany
Prior art keywords
film
palladium
silicon oxide
layer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1927646A
Other languages
English (en)
Other versions
DE1927646A1 (de
DE1927646B2 (de
Inventor
Akihiro Takatsuki Kimura (Japan)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP3925268A external-priority patent/JPS4830785B1/ja
Priority claimed from JP43057739A external-priority patent/JPS4915381B1/ja
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Publication of DE1927646A1 publication Critical patent/DE1927646A1/de
Publication of DE1927646B2 publication Critical patent/DE1927646B2/de
Application granted granted Critical
Publication of DE1927646C3 publication Critical patent/DE1927646C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D3/00—Distillation or related exchange processes in which liquids are contacted with gaseous media, e.g. stripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/85424—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24851—Intermediate layer is discontinuous or differential
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

tat bekannt. v^rf-ihren zur Herstei-
Bei ^m herkömmlichen Verfah en zu Herste
lung einer Diode mit Scho ^ΡεΓ sch cn * ™ 2
»5 .,ächst auf einem Halbk^eJ ^ ° *™
aus Silidumoxyd gebi^t und »d esem lsoherh „
dadurch ge- ,.
häU
3. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß erst die a5 Palladiumschicht aufgetragen, der auf dem SiH-ciumoxydfilm befindliche Teil der Palladiumschicht abgeschält und dann die weitere Elektrodenmetai.schicht aufgetragen und in die gewünschte For·/! gebracht wird.
4. Verfahren nach einem -<er vorhergehenden Ansprüche, dadurch gekennzeichnet, daß erst die Palladiumschicht und dann ^ weitere Elektrodenmetailschicht aufgetragen wird und daß die Abschälung des auf dem Siliciumoxydfilm befindlichen Teils der Palladiumschicht zusammen mit dem auf diesem Teil der Palladiumschicht befindlichen Teil der weiteren Elektrodenmetallschicht vorgenommen wird.
5. Verfahren nach einem der Ansprüche 1 und 2, dadurch gekennzeichnet, daß erst die weitere Elektrodenmetallschicht aufgetragen und in die gewünschte Form gebracht wird und daß anschließend die Palladiumschicht aufgetragen und der auf dem Siliciumoxydfilm befindliche Teil der Palladiumschicht abgeschält wird.
an
tie
50
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleiteranordnung, bei dem auf einem Halbleiterkörper ein Siliciumdioxydfilm gebildet wird ein Teil des Siliciumdioxydfilms unter teilweiser Freilegung der Halbleiteroberfläche entfernt wird, eine im wesentlichen aus Palladium bestehende Elektrodenschicht und gegebenenfalls eine weitere Elektrodenmetallschicht auf der freigelegten Halbleiteroberfläche und dem verbliebenen Teil des Siliciumdioxydfilms aufgetragen wird und der auf dem Siliciumdioxydfilm befindliche Teil der Palladium- bzw. der weiteren Elektrodenmetallschicht abgeschält wird.
Es ist bekannt, eine einen ohmschen Kontakt herstcllende Metallelektrode z. B. aus Aluminium auf Elektrodenfilm vorgesehen,
trodenschicht ein nach auß^Jf.^^
festigt wird, um eine Diode d« P«anarbauart zu
halfen. Wird als N^aUfUm Plann GoU oder PaIa
dium verwendet, ist die "^^^^^""
Metallen und der Slliciumc
ist daher notwendig; gewee£ -
film und der uxyascnicni mc f.
zuordnen, die an beiden Materiahen wie z.B. Chrom
oder Titan, fest ^"^^^^
lung erschwert vgl.US_
Ferner ist ein Verfahren zur Halbleiteranordnung mit beispielswet^e und Aluminiumschichten bekannt ^bei Jd
die einzelnen Schichten auf relaüv komplizierte Weise
und technisch aufwendig aufgebt,'^ί ^il^Sa' So muß beispielsweise nach Aufbr ngen de _ Palladium- und anschließend der Aluminiumschicht auf der Oxydschicht die gesamte Anordnung au zumindest die eutektische Temperatur von A — »J Halbleitermatena wahrend eine Zeitsipanne erhitzt werden, die für die Legierungsb.ldung;«™chen Metall und Halbleiter ausreicht und schließlich das auf der Oxydschicht nicht haftende Metall von dieser entfernt werden. Der Abschalvorgang erfordert eine Temperatur von über 577° C, wobei durch Erhitzen auf eine bestimmte Temperatur und während einer bestimmten Zeit dafür gesorgt werden muß, daß eine gewisse Menge des Palladiums und des Silicium^ ineinander eindiffundieren (vgl. deutsche Auslegeschrift 1236 083).
Durch das bekannte Verfahren wird trotz der aufwendigen Maßnahmen keine vollständige Abschälung des Palladiumfilms über der gesamten Oberfläche der Oxydschicht gewährleistet, so daß es erforderlich ist, restliche Teile noch mechanisch zu entfernen, beispielsweise durch Abbürsten des fajladiumfilms.
Schließlich ist ein Verfahren zum KontaKtieren von Hochfrequenztransistoren bekannt, bei dem Leitbahnen nach dem Aufdampfen und Abkühlen auf dem Halbleiterkörper abgeätzt werden. Die Leitbahnen bestehen bei dem bekannten Verfahren aus Silber, Kupfer oder Gold und werden durch fiintauchen in Wasserstoffsuperoxyd von der Isolierschicht, z. B. Siliciumdioxyd, abgeschalt. Über die
Herstellung einer Halbleiteranordnung des einiiLings erwähnten Aufbaus mit Elektrodenschichten, insbe-MHidere aus Palladium, und die spezifische Abschähiiig der Palladiumschicht bzw. eines Teiles dieser PaMadiumschicht und gegebenenfalls einer weiteren i lektrodenmetallschicht läßt sich dem bekannten Verfahren nichts entnehmen (vgl. deutsche Auslege-J1Hi t 1 171O8S).
Aufgabe der Erfindung ist die Schaffung eines Verfahrens zur Herstellung einer Halbleiteranord-
■ ιΐΐ!·μ der eingangs genannten Art, bei dem der Vor- ■:\u.i tier Abschälung der Palladium- bzw. der weite-
■ . ■:. Kicktrodenmetallschicht auf technisch unaufwen- :;..· Weise und zuverlässig durchgeführt werden
i >'■■■ Lösung dieser Aufgabe besteht gemäß der Ei- :ii ; ι ■:; darin, daß zum Abschälen ein Gas mit einem • .·!..·.:; an molekularem Wasserstoff von mindestens !■;;' ι. οι wendet wird.
t h rraschenderweise hat sich herausgestellt, daß JiIr1I. diese einfache Maßnahme die Palladium-ι.·,, die weitere Elektrodenmetallschic.a in zufrie- :.! !eilender Weise vollständig und innerhalb kurzer /.i-i; abgeschält werden können, wobei für diesen i tk-kt ein Wasserstoffgehalt von mindestens 100O irine kritische Grenze darstellt. Auf diese Weise ist es dup.h dieses Verfahren möglich, Halbleiteranordnunjen mit jeweils gewünschten elektrischen Eigenschaften durch die einfache Anwendung des genannten wasserstoffhaltigen Gases ohne besondere Ätzmaßnahmen zu erhalten, die bisher zur Herstellung vergleichbarer Anordnungen wiederholt erforderlich waren.
. Die Elektrodenschicht kann durch Vakuumaufdampfen aufgebracht werden. Die Entfernung eines Teils des Siliciumdioxydfilms unter teilweiser Freilegung der Halbleiteroberfläche kann in der Weise geschehen, daß man in dem Siliciumoxydfilm durch bekannte. Photoätzen wenigstens ein Kontaktfenster ausbildet, worauf dann auf der gesamten Fläche des Halbleiterkörpers die Palladiumschicht und gegebenenfalls eine weitere Metallelektrodenschicht, wie z. B. Aluminium, aufgebracht wird. Anschließend wird dann die Anordnung mit dem Wasserstoff enthaltenden Gas behandelt, um den auf dem Siliciumdioxydfilm befindlichen Teil der Palladium- bzw. der weiteren Elektrodenmetallschicht abzuschälen, wobei der Palladiumfilm in dem Fenster verbleibt.
D>e Erfindung wird im folgenden an Hand schematischer Zeichnungen näher erläutert.
F i g. 1 zeigt eine herkömmliche Diode;
F i g. 2 zeigt eine weitere herkömmliche Diode;
F i g. 3 zeigt eine Diode, die nach dem erfindungsgemäßen Verfahren hergestellt worden ist;
F i g. 4 verdeutlicht eine Zwischenstufe der Herstellung der Halbleitervorrichtung nach F i g. 3;
F i g. 5 zeigt die experimentellen Ergebnisse des Abschälphänomens;
F i g. 6 bis 9 zeigen die Halbleitervorrichtung, wie sie bei den verschiedenen Herstellungsstufen einer weiteren Ausführungsform des Verfahrens erscheint;
Fig. 10 zeigt die Halbleitervorrichtung nach den Verfahrensschritten nach den F i g. 6 bis 9;
Fig. 11 und 12 zeigen, wie eine Halbleitervorrichtung bei verschiedenen Stufen des Herstellungsverfahrens in einer anderen Ausführungsform erscheint.
In den Figuren bezeichnen gleiche Bezugszeichen eleiche Teile.
Die Fig. 1 zeigt eine herkömmliche, z.B. durch die USA.-Patentschrift 3 290 127, bekannte Diode mit Schottky-Sperrschicht und besitzt einen Siliciumhalbleiterkörper 1, einen auf dem Siliciumhalbleiterkörper 1 ausgebildeten Siliciumoxydfilm 2 mit einem Fenster gewünschter Form, das die Halbleiteroberfläche freilegt, eine auf dem Siliciumhalbleiterkörper 1 und dem Siliciumoxydfilm 2 angeordneten Elcktrodenschicht 3, eine auf der Elektrodenschicht 3 angeordnete weitere Elektrodenmetallschicht 4 und einen Anschlußdraht 5. Wenn Platin, Gold oder Palladium für die Elektrodenschicht 3 verwendet werden, ist die Haftung zwischen diesen Metallfilmen und dem Siliciumoxydfilm schwach, so daß sie sich leicht
is abschälen, insbesondere dann, wenn es sich um einen Falladiumfilm handelt. Es ist daher notwendig, eine Zwischenschicht 6 z. B. aus Chrom oder Titan vorzusehen, die an beiden Filmen sehr gut haftet (s. Fig. 2). Ein derartiges Verfahren kann durch die
so Erfindung vereinfacht werden.
Die Fig. 3 zeigt einen Querschnitt durch eine Diode. Die Diode besitzt einen n-ieitenden Siliciumhalbleiterkörper 1 aus einem Siliciumkörper Γ mit einem spezifischen Widerstand von 0,005 i?cm und mit einrr epitaktischen Siliciumschicht \" mit einem spezifischen Widerstand von 0,1 bis 1 Ω cm und einer Dicke von 1 bis 5 μ. Auf dem Siliciumhalbleiterkörper 1 ist beispielsweise durch thermische Ablagerung von Organo-Oxysilan eine Siliciumoxydschicht 2 mit einer Dicke von 5000 A aufgebracht. Dann wird ein Kontaktfenster von etwa 30 μ Durchmesser gebildet, um den Siliciumbalbleiterkörper 1 freizulegen. Nach dem Reinigen der Oberfläche dieser Einheit nach einem bestimmten Oberflächenreiningungsverfahren wird auf der Einheit ein Palladiumfilm bestimmter Dicke aufgedampft, indem Palladium in einem Hochvakuum von etwa 4 ■ 1O-" Torr erhitzt wird. Im Hochvakuum werden der Palladiumfi.in und die Siliciumoxydschicht ohne Abschälen fest miteinander verbunden. Wird jedoch der Palladiumfilm einem Wasserstoff (H.,) enthaltenden Gas ausgesetzt, beginnt sich gemäß F i g. 4 der auf der Siliciumoxydschicht abgesetzte Palladiumfilm 3" von den Randabschnitten her abzuschälen. Die Ursache dieses Phänomens ist nicht klar; es wird jedoch angenommen, daß ein Palladiumfilm Wasserstoffgas absorbiert und sich dabei unter Bildung von inneren Spannungen ausdehnt, wobei der absorbierte Wasserstoff die Siliciumoxydschicht erreicht und deren Reduktion bewirkt. Die schlechte Bindung zwischen der Siliciumoxydschicht und dem Palladiumfüm wird ladurch noch weiter geschwächt, so daß sich der Palladiumfilm abschält. Es wurde durch Experimente gefunden, daß die Zeit bis zum Beginn des Abschälens sehr kurz wird, wenn der Wasserstoffgehalt in StickstGffgas mehr als 10°/o beträgt. Die Fig. 5 zeigt die Ergebnisse eines derartigen Versuchs. Als Trägergas, das Wasserstoff enthält, können andere inerte Gase oder Luft in gleicher Weise wie Stickstoff verwendet werden.
Der Palladiumfilm 3', der unmittelbar auf Silicium abgesetzt ist, haftet fest an dem Siliciumkörper and schält sich i.icht ab, auch wenn er Wasserstoffgas ausgesetzt wird. Der Palladiumfilm bildet an der
Zwischenfläche mit demSiliciumkörper eine Schottky-Sperrschicht und zeigt Gleichrichtereigenschaften.
Dsr abgeschälte Palladiumfilm auf einer Siliciumoxydschicht kann in einfacher Weise durch Weg-
blasen mittels Stickstoff oder Luft entfernt werden. gehalt von etwa 10°/« ausgesetzt wurde. Ein derartit
Bei einem derartigen Blasen bleibt lediglich der Pal- abgeschälter Palladiumfilm 16' kann durch starke!
ladiumfilm 3' auf dem Siliciumkörper. Blasen mit einem Gas aus Stickstoff oder Luft leich
Anschließend wird gemäß Fig. 3 eine Elektroden- entfernt werden. Anschließend kann an die Alutni-
metallschicht4, z.B. aus Aluminium, aufgebracht, 5 nium-Palladium-Doppelschicht durch Thermokonv
und zwar mit einer Dicke von etwa 5000 A, an die pression ein Feingolddraht 17 angebracht werden
ein AnschlußdrahtS befestigt wird, um den Aufbau um eine Halbleitervorrichtung gemäß Fig 10 zu er-
der Diode gemäß Fi g. 3 zu vervollständigen. Bei der halten.
Herstellung eines derartigen Elements ist die Dicke Bei der Prüfung derartig ausgebildeter Halbleiter des aufgebrachten Palladiumfilms sehr wichtig; es io vorrichtungen unter Verwendung eines η-Typ SiIiwurde durch Versuche festgestellt, daß man optimale ciumkörpers mit einem spezifischen Widerstand vor Werte erreicht, wenn die Dicke etwa gleich der- 0,1 Ω cm konnte keine Zerstörung an den Elektrojenigen der Siliciumoxydschicht ist. Ein Palladium- den wegen der Thermokompression eines Feingoldfilm, der dünner als 1000 A ist, ist unstabil. drahts festgestellt werden. Die Halbleitervorrichtung Die Elektrodenmetallschicht 4 dient auch als Pas- ts gen zeigten eine gute ohmsche Kontakteißenschaft sivierungsfilm für einen darunter befindlichen An- Es wurde festgestellt, daß durch einen Palladiumfilm Schluß. Dieser Palladiumfilm muß nicht notwendig mit einer Dicke von unter 1000 A die Legierungsaus reinem Palladium bestehen, sondern kann auch bildung zwischen Gold und Aluminium nicht verhinaus einer Palladiumlegierung bestehen. dert werden kann, wenn Thermokompression ange-Bei dem vorgenannten Verfahren wird lediglich »o wendet wird; die Versuche zeigten, daß derartige eine Metallschicht einer Ätzung unterworfen, wäh- Halbleitervorrichtungen unstabil waren Daeeeen rend bei den mittels der Fi g. 1 und 2 erläuterten be- zeigten Halbleitervorrichtungen mit einem PaIIakannten Verfahren zwei oder mehrere Schichten ent- diumfilm mit einer Dicke von 2000 A bis 1 cutc fernt werden müssen. Ergebnisse.
Eine weitere AusfUhrungsform des Verfahren« a5 Die Fig. 11 zeigt eine Zwischenstufe bei einer wird an Hand der Fi g 6 bis 10 erläutert weiteren AusfUhrungsform, bei der die Halbleiter-Gewohnlich erfolgt der Elektrooenaufbau fur eine vorrichtung der Zwischenstufe einen n-TvD Silicium-Halbleiteryorrichtung in der Weise, daß man auf körrx: 21 mit einem spezifischen Widerstand von
?Γη A /. Z>B·· aUS ,I'0·""1 be" 2;1 bis l Qcm 1^81**- ferner einen Siliciumoxydlilm
steht, durch Aufdampfen Aluminium aufbringt, um 30 22 mit einer Dicke von etwa 5000 A der ζ Β durch
eine Elektrode zu bilden und dann durch Thermo- thermische Ablagerung von Organo-Oxysilan auf-
kompression an diesem Aluminiumfilm einen Fein- gehrarh» worder, ist und ein Fc-'--"" · ' ·
golddraht anschließt. Ein derartiger Aufbau ist inso- ferner ist ein" Palladiumfilm 24' voroeseTen^dcr'Tn
fern von Nachteil, als der Afuminiumfilm und der einem Vakuum mit mehr als 4 10-« Torr auf dem
Golddraht sich am Anschlußabschnitt zu einer Le- 35 Halbleiterkörper und auf dem Siliciumoxvdfilm mit
gierung vereinigen, so daß an der Zwischenfluche einer Dicke von 2000 bis 6000 A aufgebracht worden
zwischen dem Siliciumkörper und der in dieser Weise ist, sowie schließlich ein Aluminiumfilm 25 der mit
geformten Legierung ein Phänomen auftritt das, als ähnlicher Dicke auf den Palladiumfilm aufgebrüht
»Purpurplage« bekannt ist. In einem solchen Fall ihebt ist. Das Laminat aus den Filmen 24 und 25 haftet in
sich der Elektrodenaufbau leicht ab. Dieses Problem, 40 dem Halbleiterkörper und dem Oxydfilm wenn 'es
kann durch das folgende Verfahren beseitigt werden. einem Hochvakuum ausgesetzt wird· wird« ie.Wh
Auf einem Halbleiterkörper 11 der z. B aus SiIi- einem Wasserstoff enthalfenden ÄTgesefzV c a
cium besteht, wird durch e.n bekanntes Verfahren, es sich vom Randabschnitt ausgehend an den Teilen
wie z. B. thermische Ablagerung von Organo-Oxy- ab, die sich an den Siliciumoxvdfilm anschließen
silan ein Siliciumoxydfilm 12 bis zu einer Dicke von 45 wie man es aus Fig. 12 eSh£ Enn Der TcH
5000A aufgebaut und in diesem Oxydfilm 12 eine jedoch, der sich unmittelbar an den Siliciumkörpe
öffnung oder ein Fenster 13 gewünschter Größe aus- anschließt, bleibt fest und bild« deJ E "Soden i.f
gebildet, um den Halbleiterkörper freizulegen, wie bau der Halbleitervorrichtung
man aus Fi g. 6 ersehen kann. Dann überdeckt man Bei der Überprüfung der elektrischen Ei^nsclnf-
den Oxydfilm 12 und den freigelegten Halbleiterkör- 5o ten derartig gebildeter HalbleΗβΓνο^Λΐίηβεϊΐ. icr
per mit der weiteren Elektrodenmetallschicht. einem Verwendung%iner KontaktaS m\2 AhC
Aluminiumfilm 14. Gemäß Fig.7 wird der Aliimi- niumfilm zeigten sie die EKchaften einer Se
niumfilm 14 bis auf die erwünschte Elektrodenform mit Schottky^pemchichtÖ^ wEn« de?
weggeatzt, wobei man als Maske einen Photorenist- Oberflächenkonzentration eine?VeruES im
film 15 verwendet. Diese Maske wird nach dem 55 Silicium kann jedochTauch Sn ohmSe? ΕΓ
Photoätzen entfernt. Anschließend wird ein Ptilla- erreicht werden. onmscüer
diumfilm 16 geformt, der die Gesamtfläche der Vor- Ferner kann'eine auf einem Palladiumfilm mifzu
richtung überdeckt, wie man aus Fi g. 8 ersehen bringende weitere ElektrSeÄcM Lh aus
kann. Wird eine derartige Vorrichtung einer inerten, jedem herkömmlichen Elektrodemnaterifll «te 7 B
jedoch Wasserstoff enthaltenden Atmosphäre aus- 60 aus Gold oder Nickel, bestehenMeEreebnfese«5t
gesetzt, so hebt sich der Teil des Palladiumfilms 16', diesen Materialien wieTgleichdenSn SJaS
der unmittelbar den Siliciumoxydfilm 12 berührt, ab, minium. ^ aenjemgen mit AIu-
so daß lediglich der den Aluminiumfilm 14 beiüh- Eine so hergestellte HnlMpit,»™
rende Teil gemäß Fig.9 zurückbleibt. Bei einem sowohl einen ShmSn ΚοηΐίΓak
Versuch wurde ein Palladiumfilm selbst mit einer 65 gleichrichtenden KonuS KS, iL Dicke von 2000 A bis 1 μ in einer kurzen Zeitspanne den Kontakt büdendiMetSTÄcT5S?
von etwa einer Minute abgeschalt, wenn er einer zentration der Verunreinigungen indem
Stickstoffmischatmosphäre mit einem Wasserstoff- körper entsprechend auswMWt Hierzu}. Blatt Zeichnungen

Claims (1)

einem Halbleiterkörper, z.B. Silicium, Germanium
1. Verfahren zur Hersteüung einer Halbleiteranordnung, bei dem auf einem Halbleiterkörper ein Silidumoxydfilm gebildet wird, ein Teil des Siliciumoxydfilms unter teilweiser Freilegung der Halbteiteroberfläche entfernt wird, eine im wesentlichen aus Palladium bestehende Elektrodenschicht und gegebenenfalls eine weitere Elektrodenmetallschicht auf der freigelegten Halbleiteroberfläche und dem verbliebenen Teil des Siliciumoxydfilms aufgetragen wird und der auf dem Siliciumoxydfil.n befindliche Teil der Paüadium- bzw. der weiteren Elektrodenmetallschicht abgeschält wird, d a d u r c h g e k e η η -
^ ^1 S z clek.rodc anzuordnen
k Me all
clek.rodc anzuo
leiterkorper ein Me all
Nickel, Plann GoU J^J
werden ^^/^.^ hicht nutzen, für Hoch-
funktion oer Schottky sperr,
frequenzzwecke in wirksame Weise» J
„ insbesondere P1<S^S" fachheu in der Abdichtung
DE1927646A 1968-06-05 1969-05-30 Verfahren zur Heistellung einer Halbleiteranordnung Expired DE1927646C3 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP3925268A JPS4830785B1 (de) 1968-06-05 1968-06-05
JP43057739A JPS4915381B1 (de) 1968-08-12 1968-08-12
JP5773868 1968-08-12

Publications (3)

Publication Number Publication Date
DE1927646A1 DE1927646A1 (de) 1970-01-08
DE1927646B2 DE1927646B2 (de) 1973-02-15
DE1927646C3 true DE1927646C3 (de) 1973-10-18

Family

ID=27290088

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1927646A Expired DE1927646C3 (de) 1968-06-05 1969-05-30 Verfahren zur Heistellung einer Halbleiteranordnung

Country Status (5)

Country Link
US (1) US3642528A (de)
DE (1) DE1927646C3 (de)
FR (1) FR2010192B1 (de)
GB (1) GB1263980A (de)
NL (1) NL151213B (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1348811A (en) * 1970-11-27 1974-03-27 Siemens Ag Production of schottky contacts
DE2207012C2 (de) * 1972-02-15 1985-10-31 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Kontaktierung von Halbleiterbauelementen
FR2188304B1 (de) * 1972-06-15 1977-07-22 Commissariat Energie Atomique
US3931492A (en) * 1972-06-19 1976-01-06 Nippon Telegraph And Telephone Public Corporation Thermal print head
DE2237616C3 (de) * 1972-07-31 1982-09-16 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum Einschmelzen eines Halbleiterelements in ein Glasgehäuse
US3900344A (en) * 1973-03-23 1975-08-19 Ibm Novel integratable schottky barrier structure and method for the fabrication thereof
US3839111A (en) * 1973-08-20 1974-10-01 Rca Corp Method of etching silicon oxide to produce a tapered edge thereon
US3896479A (en) * 1973-09-24 1975-07-22 Bell Telephone Labor Inc Reduced stresses in iii-v semiconductor devices
NL7415841A (nl) * 1974-12-05 1976-06-09 Philips Nv Werkwijze voor het vervaardigen van een half- geleiderinrichting en halfgeleiderinrichting, vervaardigd volgens de werkwijze.
JP2730357B2 (ja) * 1991-11-18 1998-03-25 松下電器産業株式会社 電子部品実装接続体およびその製造方法
DE19828846C2 (de) * 1998-06-27 2001-01-18 Micronas Gmbh Verfahren zum Beschichten eines Substrats
JP2007059704A (ja) * 2005-08-25 2007-03-08 Sumco Corp 貼合せ基板の製造方法及び貼合せ基板
US20100301467A1 (en) * 2009-05-26 2010-12-02 Albert Wu Wirebond structures
JP5532743B2 (ja) * 2009-08-20 2014-06-25 三菱電機株式会社 半導体装置及びその製造方法
DE102013108661A1 (de) * 2013-08-09 2015-02-12 Osram Opto Semiconductors Gmbh Verfahren zur Strukturierung und Planarisierung einer Schichtenfolge

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL294675A (de) * 1962-06-29
FR1356197A (fr) * 1962-06-29 1964-03-20 Western Electric Co Contact de semiconducteur

Also Published As

Publication number Publication date
DE1927646A1 (de) 1970-01-08
FR2010192B1 (de) 1974-02-22
FR2010192A1 (de) 1970-02-13
NL151213B (nl) 1976-10-15
NL6908469A (de) 1969-12-09
US3642528A (en) 1972-02-15
GB1263980A (en) 1972-02-16
DE1927646B2 (de) 1973-02-15

Similar Documents

Publication Publication Date Title
DE1927646C3 (de) Verfahren zur Heistellung einer Halbleiteranordnung
DE19641777C2 (de) Verfahren zum Herstellen eines Sensors mit einer Metallelektrode in einer MOS-Anordnung
DE2314731C3 (de) Halbleiteranordnung mit höckerartigen Vorsprüngen auf Kontaktflecken und Verfahren zur Herstellung einer solchen Halbleiteranordnung
DE1930669C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE2263149C3 (de) Isolierschicht-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE2436449C3 (de) Schottky-Diode sowie Verfahren zu ihrer Herstellung
DE2402709B2 (de) Festkoerperbauelement mit einem duennen film aus vanadinoxyd
DE2142146A1 (de) Halbleiteranordnung und Verfahren zur Herstellung einer derartigen Anordnung
DE2848034A1 (de) Kapazitiver feuchtefuehler
DE2033532A1 (de) Kontaktsystem fur Halbleiteranordnungen
DE1614306C3 (de) Verfahren zur Herstellung elektrischer Anschlüsse auf einer Oberfläche eines elektronischen Bauelementes und durch Anwendung dieses Verfahrens hergestelltes Bauelement
DE2632068A1 (de) Gehaeuseaufbau einer integrierbaren festkoerperschaltung
DE3823347A1 (de) Leistungs-halbleiterelement
DE3301457C2 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE2010502B2 (de) Verfahren zur herstellung einer halbleiteranordnung
DE1816748A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112018003432T5 (de) Halbleitervorrichtung und verfahren zur herstellung vonhalbleiterbauelementen
DE10023834A1 (de) Verfahren zur Schichtbildung und -strukturierung
DE2207012C2 (de) Verfahren zur Kontaktierung von Halbleiterbauelementen
DE1764937C3 (de) Verfahren zur Herstellung von Isolationsschichten zwischen mehrschichtig übereinander angeordneten metallischen Leitungsverbindungen für eine Halbleiteranordnung
DE1639051C2 (de) Verfahren zum Herstellen eines ohmschen Kontakts an einem Silicium-Halbleiterkörper
DE2003423C3 (de) Verfahren zum Kontaktieren von Halbleiteranordnungen
DE1924620A1 (de) Feldeffekttransistor
DE1514668B2 (de) Verfahren zum herstellen von chrom- silber-kontakten auf halbleiterbauelementen
DE2058930C3 (de) Verfahren zum Herstellen eines Isolierschicht-Feldeffekttransistors mit einer Gate-Isolierschicht aus einer Oxydschicht und einer Nitridschicht

Legal Events

Date Code Title Description
SH Request for examination between 03.10.1968 and 22.04.1971
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee