DE2263149C3 - Isolierschicht-Feldeffekttransistor und Verfahren zu seiner Herstellung - Google Patents
Isolierschicht-Feldeffekttransistor und Verfahren zu seiner HerstellungInfo
- Publication number
- DE2263149C3 DE2263149C3 DE2263149A DE2263149A DE2263149C3 DE 2263149 C3 DE2263149 C3 DE 2263149C3 DE 2263149 A DE2263149 A DE 2263149A DE 2263149 A DE2263149 A DE 2263149A DE 2263149 C3 DE2263149 C3 DE 2263149C3
- Authority
- DE
- Germany
- Prior art keywords
- layer
- aluminum
- tantalum
- gate
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000000034 method Methods 0.000 title claims description 7
- 230000005669 field effect Effects 0.000 title claims 12
- 229910052782 aluminium Inorganic materials 0.000 claims description 42
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 42
- 229910052715 tantalum Inorganic materials 0.000 claims description 21
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 21
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 14
- 239000012212 insulator Substances 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 150000002500 ions Chemical class 0.000 claims description 5
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 5
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 5
- RVSGESPTHDDNTH-UHFFFAOYSA-N alumane;tantalum Chemical compound [AlH3].[Ta] RVSGESPTHDDNTH-UHFFFAOYSA-N 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims 2
- 229910001415 sodium ion Inorganic materials 0.000 claims 2
- 230000004888 barrier function Effects 0.000 claims 1
- 230000001419 dependent effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 claims 1
- 230000003647 oxidation Effects 0.000 description 12
- 238000007254 oxidation reaction Methods 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 239000000243 solution Substances 0.000 description 4
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000004922 lacquer Substances 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229920002472 Starch Polymers 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- KRVSOGSZCMJSLX-UHFFFAOYSA-L chromic acid Substances O[Cr](O)(=O)=O KRVSOGSZCMJSLX-UHFFFAOYSA-L 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- AWJWCTOOIBYHON-UHFFFAOYSA-N furo[3,4-b]pyrazine-5,7-dione Chemical compound C1=CN=C2C(=O)OC(=O)C2=N1 AWJWCTOOIBYHON-UHFFFAOYSA-N 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 235000019698 starch Nutrition 0.000 description 1
- 239000008107 starch Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- YWYZEGXAUVWDED-UHFFFAOYSA-N triammonium citrate Chemical compound [NH4+].[NH4+].[NH4+].[O-]C(=O)CC(O)(CC([O-])=O)C([O-])=O YWYZEGXAUVWDED-UHFFFAOYSA-N 0.000 description 1
- WYXIGTJNYDDFFH-UHFFFAOYSA-Q triazanium;borate Chemical compound [NH4+].[NH4+].[NH4+].[O-]B([O-])[O-] WYXIGTJNYDDFFH-UHFFFAOYSA-Q 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Formation Of Insulating Films (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
ΔΔ OO
chen MIS-FET.
Wie F i g. 1 zeigt, ist zunächst ein Siliziumsubstrat 1
mit η-Leitung und einer η-Dotierung in einer Konzentration
von 10'Vcm3 vorgesehea In dem n-leitenden
Substrat 1 sind Source- und Drain-Bereiche 2 und 3 mit p-Leitung vorgesehen, während auf der Oberfläche des
Substrates 1 ein Gate-Isolatorfilm 4 und ein Oberflächenschutz-Isolationsfilm
5 gebildet sind, wobei beide Filme aus Siliziumoxyd gebildet werden, welches keinen
Schutzeffekt gegen Fremdionen besitzt Der Gate-Isolatorfilm 4 wird zwischen Source und Drain 2 und 3
vorgesehen. In dem Oberflächenschutzfilm 5 sind Kontaktlöcher 6 und 7 vorgesehen für eine elektrische
Verbindung mit den Source- und Drain-Bereichen 2 und 3. Der Aufbau, wie er oben erläutert und in F i g. 1
gezeigt ist, ist nicht Gegenstand der Erfindung und kann in bekannter Weise hergestellt werden.
In F i g. 2 ist eine Tantalschicht 8 von ungefähr 70 nm
Dicke und eine Aluminiumschicht 9 von ungefähr 1,5 μΐη Dicke auf der Oberfläche des Siliziumsubstrates
1, die mit dem Gate-IsolatorFdm 4 und dem Oberflächenschutzfilm
5 versehen ist, aufgebracht Die Oberfläche des Tantals oxydiert leicht, wenn sie Luft ausgesetzt
wird. Deshalb werden Tantal und Aluminium kontinuierlich verdampft in derselben Glocke ohne Ausschalten
des Vakuums bei der Bildung der Tantal-Aluminium-Doppelmetailschichten
8 und 9.
Danach wird die selektive elektrolytische Oxydation der Doppelmetallschichten vorgenommen. Zuerst wird
eine provisorische Maske 10 aus Photoätzlack, Siliziumoxyd,
Glas oder ähnlichem vorgesehen zum Bedecken eines Teiles der Aluminiumschicht 9, der in Oxyd
umgewandelt werden soll wie es in F i g. 3 gezeigt ist Wo ein Photoätzlack als vorläufige Maske 10 verwendet
wird, wird vorzugsweise im voraus die ganze Oberfläche der Aluminiumschicht 9 umgewandelt in einen porösen
Aluminiumoxydfilm (nicht gezeigt) von ungefähr 0,1 μίτι Dicke durch elektrolytische Oxydation unter
Verwendung von wäßriger zehnprozentiger Chromsäure-Lösung bei einer konstanten Formierspannung von
10 V über 10 Minuten, wodurch der poröse Aluminiumoxydfiim
das Haftvermögen des Photoätzlacks bei der darauffolgenden elektrolytischen Oxydation vergrößert.
Die in F i g. 3 gezeigte Anordnung mit einer vorläufigen Maske 10 wird in Formlösung aus mit Ammoniumborat
gesättigtem Äthylenglykol getaucht. Durch Verbinden des Substrates 1 und der Metallschichten 8 und 9 mit
einer Anode einer Gleichspannungsquelle mit einer Spannung von 80 V und einer in der Formlösung
angeordneten Elektrode mit einer Katode der Spannungsquelle wird die selektive elektrolytische Oxydation
über eine Dauer von 15 Minuten ausgeführt, um die Oberfläche der Aluminiumschicht 9, die nicht mit der
Maske 10 bedeckt ist, umzuwandeln in einen dichten, nicht porösen Aiuminium-Oxydfilm 11 von ungefähr
0,1 μπι Dicke. Wo bereits ein poröser Aluminium-Oxydfilm
über der Oberfläche der Aluminiumschicht 3 gebildet ist, wird der dichte Aluminium-Oxydfilm 11
unter diesem porösen Film gebildet
Danach wird die provisorische Maske 10 entfernt und die selektive anodische Oxydation in derselben Weise
ausgeführt, wie oben erwähnt, wobei der dichte Aluminiumoxidfilm 11 als Maske in einer Formlösung
von 10% verdünnter Schwefelsäure bei einer Gleichspannung von 20 V verwendet wird. Als Ergebnis wird
die gesamte Dicke des Teiles der Aluminiumschicht 9, die vorher mit einer provisorischen Maske versehen und
jetzt nicht mit dem dichten Aluminiumfilm 11 bedeckt ist, in eine poröse Aluminiumoxydschicht 12 umgewandelt,
wie es in F i g. 4 gezeigt ist
In der in Fig.4 gezeigten anodischen Oxydation
wirkt die darunterliegende Tantalschichi 8 als Weg für ι den Formierstrom, wodurch der unbedeckte Teil des
Aluminiums vollständig oxydiert werden kann trotz einer gewissen Änderung in der Dicke an der
Aluminiumschicht 9, und es besteht keine Möglichkeit,
daß nicht umgewandeltes Aluminium in dem Oxydteil 12
i'> zurückbleibt Es ist übrigens möglich, als Maske 11 in
dem anodischen bzw. elektrolytischen Oxydationsprozeß in Fig.4 Siliziumoxyd, Siliziumnitrid, Glas, ein
Metall wie etwa Titan oder ähnliches anstelle des dichten Aluminiumoxyds zu verwenden. In diesem Falle
ist der in bezug auf F i g. 3 beschriebene Vorgang nicht notwendig.
Anschließend wird eine elektrolytische Oxydation in einer 3% wäßrigen Lösung von Ammoniumzitrat bei
einer konstanten Formierspannung von 200 V ausgeführt Bei diesem Vorgang wird die verbleibende
Aluminiumrchicht 9 als eine Maske verwendet, und der
nicht bedeckte Teil der Tanialschicy · 8 wird in seiner
ganzen Stärke in eine Tantal-Oxydschicb' 13 umgewandelt,
wie es in F i g. 5 gezeigt ist.
Auf diese Weise wird ein MIS-FET hergestellt, wie in Fig.5 gezeigt ist, bei dem eine Gate-Elektrode
zusammengesetzt ist aus einer Tantalschicht 8-1 und einer Aluminiumschicht 9-1, und die auf einem
Gate-Isolatorfilm 4 angeordnet ist Auch eine Source-
jo und eine Drain-Elektrode sind aus Tantal-Aluminium-Doppelschichten
8-2,9-2 und 8-3,9-3 zusammengesetzt und über Kontaktöffnungen 6 und 7 (F i g. 1) verbunden
mit den Source- und Drain-Bereichen 2 und 3. Die Abstände zwischen der Gate-Elektrode und der
Source-Elektrode und zwischen der Gate-Elektrode und der Drain-Elektrode werden mit einem doppelschichtigen
Isoiationsfilni aus Tantaloxyd 13 und Aluminiumoxyd 12 gefüllt Die Aluminiumschichten 9-1,
9-2 und 9-3 der entsprechenden Elektroden werden darüber hinaus mit dem dichten Aluminiumoxydiihn 11
beschichtet.
Im weiteren werden mit der Erfindung erreichte technische Vorteile beschrieben. Es wird dazu auf F i g. 6
Bezug genommen. Die Kurve B zeigt der. Wert von VV eines herkömmlichen MIS-FET als Funktion der Dicke
eines Gate-Isolationsfiimes. In dem herkömmlichen
MIS-FET ist der Gate-Isolationsfilm zusammengesetzt
aus einer Siliziumoxydschicht und einer Phosphorsilikat-Glasschicht, und die Elektroden sind nur aus
Aluminium gebildet Bei einem solchen Aufbau ist es schwierig, VV auf weniger als —2 V zu vermindern, und
zwar sogar dann, wenn der Gate-Isolationsfilm 100 nm
dünn ist, wie es in Kurve B gezeigt ist. Im Gegensatz dazu weist der MIS-FET nach der oben beschriebenen
Ausfiilinmgsform, bei dem die Dicke des Gate-lsolationsfilmes
4 in der Größenordnung zwischen 100 und 300 ηm geändert wurde, einen merklich verminderten
Wert Vt auf, wie es die Kurve A zeigt. So beträgt der
Wert für VV —1,2 V bei einer Gate-Isolalionsdicke von
bo 100 nm. Fig. 7 zeipt die Ergebnisse der sogenannten
B-T-Behandlung, in der eine Vorspannung von + 20 V oder -20Y an die Gate-Elektrode des MIS-FET
angelegt und diese auf 250° über eine Stande lang erwärmt wird. In der Abszisse in Fig.7 stellt 0 den
b5 Zustand vor der B-T-Behandlung dar, + BT zeigt das
Ergebnis der B-T-Behandlung mit positiver Vorspannung, und -B-T ist das Ergebnis der B-T-Behandlung
mit negativer Vorspannung.
Fig.7A zeigt ein Ergebnis für den MIS-FET der in
Fig.5 gezeigten Ausführungsform, wänrend Fig.7B
für einen herkömmlichen MIS-FET der obengenannten Art zeigt. Beide MlS-FETs weisen einen 100 nm dicken
Gate-Isolationsfilm auf. Wie aus F i g. 7 ersichtlich ist, ist V7- des bekannten MIS-FET sehr instabil, während Vt
bei dem MIS-FET gemäß der Erfindung sich kaum ändert mit der B-T-Behandlung und daher sehr stabil ist.
Ferner trägt der dichte Aluminiumoxydfilm 11, der die
Oberfläche der Aluminiumschicht bedeckt, stark zur Verminderung solcher Probleme wie dem Kurzschluß
von Elektroden als Folge einer Ansammlung von Schmutz und mechanischer Zerstörung von Elektroden
als Folge von Zerkratzung bei, was sich in einer merklichen Verbesserung bezüglich der Zuverlässigkeit
als auch der Produktionsergebnisse ausdrückt.
In einem MIS-FET mit p-Kanal, wie er in Fig.3
gezeigt ist, besitzt das Substrat 1 η-Leitung, während die Source- und Drain-Bereiche 2, 3 p-Leitung besitzen.
Daher benötigt dieses die Anwendung einer Gegcnvorspannung
von 80—90 V zur Lieferung einer Formierspannung vor dem Substrat 1 durch die p-n-Grenzschicht
in umgekehrter Richtung über die Quellen- und Senkenbereiche 2,3 zu der Metallschicht 9. Es ist jedoch
unmöglich, einen nicht porösen Aluminiumoxydfilm 11 herzustellen, der einer Spannung von mehr als 20—30 V
widersteht. Entsprechend muß die der Metallschicht 9 zugeführte Formierspannung von der metallischen
Schicht 9 per se kommen. Bei dem herkömmlichen MIS-FET ist keine der Schicht 8 in F i g. 3 entsprechende
metallische Schicht unter der Aluminiumschicht 9 vorhanden. Da die Aluminiumschicht verhältnismäßig
dick ist (1 μηι oder mehr), variiert die Dicke unvermeidlich,
und in Abhängigkeit von der Variation der Schichtdicke bleibt oft nicht in Aluminiumoxyd
umgewandeltes Alumuminium zurück in der letzten Stufe der anodischen Oxydation, die für die Aluminiumöberflächc
stattfindet. Aus diesem Grund kann die anodische bzw. elektrolytische Oxydation nicht angewandt
werden auf die Herstellung eines herkömmlichen w MIS-FET mit p-Kanal. Im Gegensatz dazu besitzt der
MIS-FET gemäß der Erfindung die darunter liegende Tantalschicht 8, die zum Zuführen des Formierstromes
zu der Aluminiumschicht 9 dienen kann. Selbst wenn Variationen der Dicke der Aluminiumschicht 9 in einem
gewissen Ausmaß auftreten, wird, da Tantal kaum eloxiert wird durch einen für die elektrolytische
Oxydation des Aluminiums verwendete Elektrolyten, die elektrolytische Oxydation der Aluminiumschicht 9
fortgesetzt werden können, bis der ganze vorbestimmte Teil der Aluminiumschicht 9 in Aluminiumoxyd
umgewandelt ist öarch den die Tantalschicht durchfließenden
Formierstrom. Auf diese Weise kann ein MIS-FET mit p-Kanal leicht nach der Erfindung
hergestellt werden.
Die Erfindung kann gleichermaßen angewendet werden auf die Herstellung eines MIS-FET mit n-Kanal,
in dem ein Substrat mit p-Leitung und Quellen- und Senkenbereichen mit η-Leitung vorgesehen sind.
60
Hierzu 3 Blatt Zeichnungen
Claims (5)
1. Isolierschicht-Feldeffekttransistor mit einem Halbleitersubstrat und darin ausgebildeten Source-
und Drain-Bereichen, mit einem Gate-Isolatorfilm
und einem, einen Teil der Substratoberfläche bedeckenden ersten Isolierfilm, mit einer auf dem
Gate-Isolatorfilm angeordneten Gate-Elektrode aus Tantal, auf der eine Aluminiumschicht angeordnet
ist, mit aus einer Tantalschicht und einer Aluminiumschicht bestehenden Source- und Drain-Elektroden,
die entsprechend mit den Source- und Drain- Bereichen verbunden sind, und sich auf der Oberfläche
des ersten Isolierfilmes erstrecken, dadurch gekennzeichnet, daß auf der gesamten Gate-Eiektrode
aus Tantal (8-1) die Aluminiumschicht (9-i) angeordnet ist und daß auf der Oberfläche des
nicht mit den Eektroden (8, 9) bedeckten Gebietes des ersten Isolierfilmes (5, 4) ein zweiter Isolierfilm
(12, 13) ausgebildet ist, der aus einer Tamaloxidschicht
(13)oind einer Aluminiumoxidschicht (12) besteht.
2. Isolierschicht-Feldeffekttransistor nach Anspruch
1, dadurch gekennzeichnet, daß die Dicke der Tantalschicht (8-1) 50 bis 100 nm und der Aluminiumschicht
(9-1) 1 bis 1,7 μπι beträgt.
3. Isolierschicht-Feldeffektuansistor nach Anspruch
1, dadurch gekennzeichnet, daß er einen auf der Aluminiumschicht (9) angeordneten dritten
Isolierfilm (11) aufweist, der aus dichtem Aluminiumoxyd
besteht.
4. Verfahren zur Herstellung eines Isolierschicht-Feldeffekttrpjisistors
nach Anspruch 1 mit den Verfahrensschritten: Ausbilden von Source- und J5
Drain-Bereichen in einem Halblc iersubstrat, Bedekken
der Substratoberfläche mit einem Gate-Isolatorfilm und einem Isolierfilm, Ausbilden von Kontaktöffnungen
mit den Source- und Drain-Bereichen im Isolierfilm, Aufbringen einer Tantalschicht auf der
mit dem Gate-Isolatorfilm und dem Isolierfilm bedeckten Substratoberfläche, Aufbringen einer
Aluminiumschicht auf der Tantalschicht und Ausbilden der Elektroden aus der Aluminium- und der
Tantalschicht dadurch gekennzeichnet, daß die Bereiche der Aluminiumschicht, die zur Ausbildung
d^r Elektroden bestimmt sind, mit einer Maske
bedeckt werden, daß die Aluminiumschicht in den nicht von der Maske bedeckten Bereichen in ihrer
gesamten Dicke in eine poröse Aluminiumoxidschicht und dann die unter der Aluminiumoxidschicht
liegende Tantalschicht in ihrer gesamten Dicke in eine Tantaloxidschicht elektrolytisch
umgewandelt werden.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Maske zum Bedecken der Bereiche
der Aluminiumschichi, die zur Ausbildung der Elektroden bestimmt sind, aus einem nicht porösen
Aluminiumfilm auf der Oberfläche der Aluminiumschicht besteht, wobei der Film durch Abdecken der
nicht für die Ausbildung der Elektroden bestimmten Bereiche mit einer provisorischen Maske gebildet
wird, daß die Oberfläche der Aluminiumschicht in den nicht durch die provisorische Maske bedeckten
Bereichen elektrolytisch oxydiert und die provisorisehe Maske entfernt wird.
Die Erfindung betrifft, einen Isolierschicht-Feldeffekttransistor
mit einem Halbleitersubstrat und darin ausgebildeten Source- und Drain-Bereichen, mit einem
Gate-Isolatorfilm und einem, einen Teil der Substratoberfläche bedeckenden ersten Isolierfilm, mit einer auf
dem Gate-Isplatorfilm angeordneten Gate-Elektrode
aus Tantal, mit aus einer Tantalschicht und einer Aluminiumschicht bestehenden Source- und Drain-Elektroden,
die entsprechend mit den Source- und Drain-Bereichen verbunden sind, und sich auf der
Oberfläche des ersten Isolierfilmes erstrecken, sowie ein Verfahren zur Herstellung des Isolierschicht-Feldeffekttransistors.
Ein derartiger Feldeffekttransistor ist aus der DE-OS 18 Ol 882 bekannt bei dem die Drain- und Source-EIekirode
aus einer Tantal- und einer Aluminiumschicht und die Gate-Elektrode aus einer Tantalschicht bestehen.
Dabei wird jedoch der nicht mit den Elektroden bedeckte Teil der Siliziumoxidschicht freigelassen, so
daß die beweglichen Fremdionen, wie etwa Na+-Ionen durch diese offenen Bereiche der Siliziumoxidschicht in
den Gate-Isolatorfilm aus Siliziumoxid eindringen. Ferner sind zwar die beiden Endbereiche der Gate-Elektrode
mit der Kontaktierung dienenden Anschlüssen in Form je einer Aiuminiumschicht bedeckt; zwischen
diesen Anschlüssen besteht aber die Gate-Elektrode lediglich aus einer Tantalschicht, die einen hohen
Widerstand hat, so dji? der Feldeffekttransistor für verschiedene
Gate-Bereiche verschiedene Schwellwertspannungen hat. (Regelkennlinie).
Demgegenüber hat die Erfindung die Aufgabe, einen Isolierschicht-Feldeffekttransistor der obengenannten
Art zu schaffen, der eine niedrige und einheitliche, stabile Gate-Schwellwertspannung besitzt und bei dem
zudem das Eindringen von Fremdionen in den Gate-Isolatorfilm verhindert wird.
Diese Aufgabe wird dadurch gelöst daß auf der gesamten Gate-Elektrode aus Tantal die Aluminiumschicht
angeordnet ist und daß auf der Oberfläche des nicht mit den Elektroden bedeckten Gebietes des ersten
Isolierfilmes ein zweiter Isolierfilm ausgebildet ist, der aus einer Tantaloxidschicht und einer Aiummiumoxydschicht
besteht.
Es hat sich gezeigt, daß die Tantaloxidschicht als eine starke Schranke gegen Fremdionen wie Na+-Ionen
wirkt und daß der Gate-Isolatorfilm nicht durch solche Fremdionen verunreinigt wird. Damit kann die Schwellwertspannung
stabil und niedrig gehalten werden. Durch die Verwendung der Tantal-AIuminium-Doppelschicht
als Gate-Elektrode wird insbesondere die Gate-Schwellwertspannung vermindert
Weitere vorteilhafte Ausführungsformen des erfindungsgemäßen Isolierschicht-Feldeffekttransistors sind
in den Unteransprüchen 2 und 3 beschrieben.
Vorteilhafte Verfahren zur Herstellung des erfindungsgemäßen Isolierschicht-Feldeffekttransistors sind
in den Unteransprüchen 4 und 5 beschrieben.
Ausführungsbeispiele der Erfindung werden anhand der Zeichnungen näher beschrieben. Es zeigen
F i g. 1 bis 5 schematische Querschnittszeichnungen eines MIS-FET gemäß der Erfindung in einzelnen
Herstellungsstufen;
F i g. 6 ein Diagramm, bei dem VV als eine Funktion der Dicke des Gate-Isolatorfilmes im MIS-FET gemäß
der Erfindung und in einem herkömmlichen MIS-FET aufgetragen ist; und
F i g. 7A und 7B Wals Funktion der B-T-Behandlung
im MIS-FET gemäß der Erfindung und im herkömmli-
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP46104633A JPS5124341B2 (de) | 1971-12-24 | 1971-12-24 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2263149A1 DE2263149A1 (de) | 1973-07-19 |
DE2263149B2 DE2263149B2 (de) | 1978-06-08 |
DE2263149C3 true DE2263149C3 (de) | 1984-08-09 |
Family
ID=14385834
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2263149A Expired DE2263149C3 (de) | 1971-12-24 | 1972-12-22 | Isolierschicht-Feldeffekttransistor und Verfahren zu seiner Herstellung |
Country Status (3)
Country | Link |
---|---|
US (1) | US3806778A (de) |
JP (1) | JPS5124341B2 (de) |
DE (1) | DE2263149C3 (de) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4027321A (en) * | 1973-05-03 | 1977-05-31 | Ibm Corporation | Reliable MOSFET device and method for making same |
US3971710A (en) * | 1974-11-29 | 1976-07-27 | Ibm | Anodized articles and process of preparing same |
JPS535438U (de) * | 1976-07-01 | 1978-01-18 | ||
US4107726A (en) * | 1977-01-03 | 1978-08-15 | Raytheon Company | Multilayer interconnected structure for semiconductor integrated circuit |
US4307132A (en) * | 1977-12-27 | 1981-12-22 | International Business Machines Corp. | Method for fabricating a contact on a semiconductor substrate by depositing an aluminum oxide diffusion barrier layer |
US4214256A (en) * | 1978-09-08 | 1980-07-22 | International Business Machines Corporation | Tantalum semiconductor contacts and method for fabricating same |
US4381215A (en) * | 1980-05-27 | 1983-04-26 | Burroughs Corporation | Method of fabricating a misaligned, composite electrical contact on a semiconductor substrate |
US4608589A (en) * | 1980-07-08 | 1986-08-26 | International Business Machines Corporation | Self-aligned metal structure for integrated circuits |
US4758528A (en) * | 1980-07-08 | 1988-07-19 | International Business Machines Corporation | Self-aligned metal process for integrated circuit metallization |
US4524378A (en) * | 1980-08-04 | 1985-06-18 | Hughes Aircraft Company | Anodizable metallic contacts to mercury cadmium telleride |
EP0075454B1 (de) * | 1981-09-18 | 1987-11-25 | Fujitsu Limited | Halbleiteranordnung mit leitender Verbindungsstruktur und Verfahren zum Herstellen derselben |
DE3229205A1 (de) * | 1982-08-05 | 1984-02-09 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Halbleiterbauelement und ein verfahren zu dessen herstellung |
US6713783B1 (en) | 1991-03-15 | 2004-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Compensating electro-optical device including thin film transistors |
JP2873632B2 (ja) | 1991-03-15 | 1999-03-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP3437863B2 (ja) * | 1993-01-18 | 2003-08-18 | 株式会社半導体エネルギー研究所 | Mis型半導体装置の作製方法 |
US5747355A (en) * | 1993-03-30 | 1998-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing a transistor using anodic oxidation |
TW297142B (de) * | 1993-09-20 | 1997-02-01 | Handotai Energy Kenkyusho Kk | |
JP3030368B2 (ja) | 1993-10-01 | 2000-04-10 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
US6777763B1 (en) | 1993-10-01 | 2004-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for fabricating the same |
US5576231A (en) * | 1993-11-05 | 1996-11-19 | Semiconductor Energy Laboratory Co., Ltd. | Process for fabricating an insulated gate field effect transistor with an anodic oxidized gate electrode |
JP3402400B2 (ja) * | 1994-04-22 | 2003-05-06 | 株式会社半導体エネルギー研究所 | 半導体集積回路の作製方法 |
US6943764B1 (en) | 1994-04-22 | 2005-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Driver circuit for an active matrix display device |
US6370502B1 (en) * | 1999-05-27 | 2002-04-09 | America Online, Inc. | Method and system for reduction of quantization-induced block-discontinuities and general purpose audio codec |
TWI436474B (zh) * | 2007-05-07 | 2014-05-01 | Sony Corp | A solid-state image pickup apparatus, a manufacturing method thereof, and an image pickup apparatus |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3489656A (en) * | 1964-11-09 | 1970-01-13 | Western Electric Co | Method of producing an integrated circuit containing multilayer tantalum compounds |
US3502950A (en) * | 1967-06-20 | 1970-03-24 | Bell Telephone Labor Inc | Gate structure for insulated gate field effect transistor |
FR1572934A (de) * | 1967-10-09 | 1969-06-27 | ||
DE1812455C3 (de) * | 1968-12-03 | 1980-03-13 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zum Herstellen einer aus einem Metalloxyd bestehenden isolierenden Schutzschicht an der Oberfläche eines Halbleiterkristalls |
US3672984A (en) * | 1969-03-12 | 1972-06-27 | Hitachi Ltd | Method of forming the electrode of a semiconductor device |
DE1923265B2 (de) * | 1969-05-07 | 1972-06-22 | Licentia Patent Verwaltungs GmbH, 6000 Frankfurt | Verfahren zum herstellen eines feldeffekttransistors mit isolierter steuerelektrode |
US3663279A (en) * | 1969-11-19 | 1972-05-16 | Bell Telephone Labor Inc | Passivated semiconductor devices |
FR2081249A1 (en) * | 1970-03-23 | 1971-12-03 | Sescosem | Junction field effect transistors - using tantlum oxide dielectric and needing fewer masks |
-
1971
- 1971-12-24 JP JP46104633A patent/JPS5124341B2/ja not_active Expired
-
1972
- 1972-12-21 US US00317295A patent/US3806778A/en not_active Expired - Lifetime
- 1972-12-22 DE DE2263149A patent/DE2263149C3/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5124341B2 (de) | 1976-07-23 |
US3806778A (en) | 1974-04-23 |
JPS4871190A (de) | 1973-09-26 |
DE2263149B2 (de) | 1978-06-08 |
DE2263149A1 (de) | 1973-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2263149C3 (de) | Isolierschicht-Feldeffekttransistor und Verfahren zu seiner Herstellung | |
DE1930669C2 (de) | Verfahren zur Herstellung einer integrierten Halbleiterschaltung | |
DE3245313C2 (de) | Verfahren zur Herstellung eines Dünnfilm-Transistors | |
DE3311635C2 (de) | ||
DE3340563C2 (de) | Schichtkondensator und Verfahren zur Herstellung desselben | |
DE2036139A1 (de) | Dunnfümmetallisierungsverfahren fur Mikroschaltungen | |
DE2915024C2 (de) | Verfahren zum Herstellen eines MOS-Transistors | |
DE1640307A1 (de) | Duennschichttechnik zur Herstellung integrierter Schaltungen | |
DE3121223C2 (de) | MOS-Transistor für hohe Betriebsspannungen | |
DE1764401B2 (de) | Feldeffekttransistor mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung | |
DE19501557A1 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung | |
DE2052424B2 (de) | Verfahren zum Herstellen elektrischer Leitungsverbindungen | |
DE2249832C3 (de) | Verfahren zum Herstellen einer Verdrahtungsschicht und Anwendung des Verfahrens zum Herstellen von Mehrschichtenverdrahtungen | |
DE2313106A1 (de) | Verfahren zum herstellen eines elektrischen verbindungssystems | |
DE2252832C2 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE1927646C3 (de) | Verfahren zur Heistellung einer Halbleiteranordnung | |
DE2358495A1 (de) | Verfahren zur herstellung von substraten mit verbundenen leiterschichten | |
DE2202520A1 (de) | Metall-Isolieraufbau | |
DE4321590A1 (de) | Dünnschicht-Transistor und Verfahren zu seiner Herstellung | |
DE69827801T2 (de) | Feldemitterherstellung durch elektrochemischen lift off mit offenem schaltkreis | |
DE3717157C2 (de) | ||
DE3226097C2 (de) | ||
DE1589890B2 (de) | Verfahren zum herstellen eines halbleiterbauelementes mit mis struktur | |
DE19638433A1 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE19503389C2 (de) | Verfahren zur Herstellung eines Kontaktes in einer Halbleitervorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |