DE1589890B2 - Verfahren zum herstellen eines halbleiterbauelementes mit mis struktur - Google Patents

Verfahren zum herstellen eines halbleiterbauelementes mit mis struktur

Info

Publication number
DE1589890B2
DE1589890B2 DE19671589890 DE1589890A DE1589890B2 DE 1589890 B2 DE1589890 B2 DE 1589890B2 DE 19671589890 DE19671589890 DE 19671589890 DE 1589890 A DE1589890 A DE 1589890A DE 1589890 B2 DE1589890 B2 DE 1589890B2
Authority
DE
Germany
Prior art keywords
insulating
base body
semiconductor
layer
insulating coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19671589890
Other languages
English (en)
Other versions
DE1589890A1 (de
Inventor
Seiji Kobubunji Kubo (Japan)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP4137366A external-priority patent/JPS4813275B1/ja
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE1589890A1 publication Critical patent/DE1589890A1/de
Publication of DE1589890B2 publication Critical patent/DE1589890B2/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/114—Nitrides of silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/163—Thick-thin oxides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/981—Utilizing varying dielectric thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Bei der Herstellung solcher Einrichtungen ergeben sich zwei wichtige Probleme, welche mit der Dicke der Isolierüberzüge zusammenhängen. Eines dieser Problerne kommt von der Tatsache, daß die elektrischen Eigenschaften eines Elements mit der Dicke der Isolierüberzüge zusammenhängen, und das andere ergibt sich aus der Tatsache, daß die Porendichte in dem Isolierüberzug von der Dicke des Überzugs abhängt. Zum Beispiel ist die Kapazität eines MOS-Kondensators nahezu umgekehrt proportional der Dichte eines Isolierüberzuges, der zwischen einer leitenden Schicht und einer halbleitenden Unterlage angeordnet ist, und die gegenseitige Konduktanz (gm) eines Isoliertrennschicht-FeldefEekttransistors ist um so höher, je dünner die Isoliertrennschicht ist, und ihre Schwellenspannung wird um so geringer, je dünner die Trennschicht wird. Dementsprechend ist es, um eine große Kapazität, eine hohe gegenseitige Konduktanz oder eine niedrige Schwellenspannung zu erhalten, oft erforderlich, unter einer leitenden Lage einen möglichst dünnen Isolierüberzug vorzusehen. Außerdem ist zum Zweck der Steigerung der Genauigkeit der Photoätztechnik ein dünner Isolierüberzug erwünscht. Auf der anderen Seite werden Poren, welche einen Halbleitergrundkörper oder eine Halbleiterzone, welche in dem Grundkörper gebildet ist, und eine leitende Metallschicht auf einem Isolierüberzug kurzschließen, zahlreicher, wenn die Isolierschicht dünner wird. Infolgedessen ist es zur Verringerung der Porendichte wünschenswert, die Isolierschicht so dick wie möglich zu machen. Es können verschiedene Gründe für das Entstehen von Poren betrachtet werden. Einer ist folgender: Um ein Loch, welches die Oberfläche eines Halbleitergrundkörpers erreicht, durch einen Isolierüberzug herzustellen, wird allgemein die Photoätztechnik angewendet. Wenn dieses Verfahren benutzt wird, wandert ein Ätzmittel durch die Unregelmäßigkeitsstellen einer korrosionsbeständigen Maske oder durch Poren und korrodiert in unerwünschter Weise Teile eines Isolierüberzuges, und so entstehen Poren in diesen Teilen. Daher ist es, um diese Erscheinung zu vermeiden, erforderlich, den Isolierüberzug so dick wie möglich zu machen und außerdem eine vollkommene Ätzmaskenschicht herzustellen. Auch ist ein dicker Isolierüberzug wünschenswert, um die Streukapazität zwischen einer verteilenden leitenden Schicht, die sich über einen Isolierüberzug erstreckt, und einem halbleitenden Grundkörper zu verringern.
Ein Kompromiß zwischen diesen beiden sich widerstreitenden Erfordernissen, d. h. Herstellung eines möglichst dünnen Isolierüberzuges an den erläuterten Bereichen und Herstellung eines möglichst dickeii Isolierüberzuges an den anderen erläuterten Bereichen, ist beim Stand der Technik nicht gegeben.
Nach der schon erwähnten USA.-Patentschrift 3 212 162. sowie nach der USA.-Patentschrift 3 184 657 und der deutschen Auslegeschrift 1204 912 ist es lediglich bekannt, Abstufungen der Dicke einer Oxydschicht auf einem Halbleitergrundkörper dadurch zu erzeugen, daß im Bereich der durch Wegätzen eines Teils der ersten Oxydschicht erzeugten Fenster beim Eindiffundieren eines Dotierstoffes eine dünnere Oxydschicht neu aufwächst und gegebenenfalls eine weitere dünnere Oxydschicht entsteht, wenn durch ein Fenster in der ersten neu aufgewachsenen Oxydschicht ein weiterer Dotierstoff eindiffundiert wird, wobei dann die erste neu aufgewachsene Oxydschicht eine Dicke zwischen der weiteren neu aufgewachsenen Oxydschicht und der ersten, d. h. ursprünglichen Oxydschicht erreicht.
Aus der deutschen Auslegeschrift 1197 549 ist es bekannt, nach der Photograviertechnik bestimmte Teile einer Oxydschicht auf einem Halbleiterkörper zu entfernen und in den so entstandenen Fenstern angebrachte Kontaktelektroden nach bestimmtem Muster über die noch vorhandenen Teile der Oxydschicht zu führen.
Aufgabe der Erfindung ist daher, ausgehend von dem eingangs genannten Verfahren ein möglichst einfaches Verfahren zum Herstellen eines Halbleiterbauelementes anzugeben, bei dem sowohl die elekirischen Eigenschaften verbessert als auch Fehler auf Grund der Unvollkommenheiten einer ätzbeständigen Schicht vermieden werden.
Diese Aufgabe wird erfindungsgemäß nach einer Alternative dadurch gelöst, daß man beim Ätzen der öffnungen in den dünneren, zweiten Isolierüberzügen gleichzeitig einen Teil des ersten, dickeren Isolierüberzuges ätzt und damit einen gegenüber den zweiten Isolierüberzügen dünneren Isolierüberzug erhält, der dann mit einer leitenden Schicht überzogen wird.
Die Lösung nach der zweiten Alternative besteht darin, daß man beim Ätzen der öffnungen in den dünneren, zweiten Isolierüberzügen gleichzeitig einen Teil des ersten, dickeren Isolierüberzuges ebenfalls bis zum Grundkörper wegätzt, in den öffnungen der zweiten Isolierüberzüge und des ersten Isolierüberzuges dritte Isolierüberzüge geringerer Dicke als der der zweiten Isolierüberzüge erzeugt und den dritten Isolierüberzug in der Öffnung des ersten Isolierüberzuges nach erneutem Freilegen der Öffnungen in den zweiten Isolierüberzügen mit einer leitenden Schicht überzieht.
In beiden Fällen sind die elektrischen Eigenschaften verbessert und die Fehler auf Grund der Unvollkommenheiten einer ätzbeständigen Schicht vermieden, wie im folgenden an Hand der Beispiele noch näher veranschaulicht wird.
Die Entfernung wird im Zusammenhang mit den in der Zeichnung dargestellten Ausführungsbeispielen näher erläutert; darin zeigen
F i g. 1 a bis 1 f Schnitte durch einen nach einer Verfahrensart gemäß der Erfindung hergestellten MOS-Feldeffekt-Transistor zur Verwendung in einem integrierten Halbleiterkreis,
Fig. 2a bis 2h Schnitte durch einen nach einer anderen Verfahrensart gemäß der Erfindung hergestellten MOS-Feldeffekt-Transistor,
F i g. 3 a bis 3 c und 4 a bis 4 c Schnitte durch einen entsprechend der Erfindung hergestellten Teil einer Struktur, die einen MOS-Kondensator und einen Halbleiterwiderstand in einem integrierten Halbleiterkreis umfaßt.
Es sollen nun einige Ausführungsbeispiele der Erfindung an Hand der Figuren erläutert werden.
Beispiel 1
Die F i g. 1 a bis If zeigen die Schritte der Herstellung eines P-Kanal-MOS-Feldeffekttransistors, der als Element in einem integrierten Halbleiterkreis verwendet wird. Ein N-Typ-Siliziumplättchen mit einem spezifischen Widerstand von 1 bis 10 Ω cm wird hergestellt, und seine Oberflächen werden durch bekanntes chemisches Ätzen und mechanisches Läppen geglättet. Dann wird das Plättchen in eine Atmosphäre
5 6
trockenen Sauerstoffs oder Wasserdampfs von etwa F i g. 2 e gezeigten Zonen begrenzt, sondern die
1200° C gebracht, um einen Siliziumoxydfilm einer Quellenzone 5 und die Saugzone 6 können weiter
Dicke von etwa 7000 bis 10 000 A zu erzeugen. Die- oder enger gemacht werden. Mit anderen Worten, da
ser Zustand ist in F i g. 1 a dargestellt, in welcher das die Löcher, die die Quellenelektrode und Saugelek-
Bezugszeichen 1 ein Siliziumplättchen und das Be- 5 trode bilden, durch die vorher in den Oxydschich-
zugszeichen 2 einen Siliziumoxydfilm bezeichnet. An- ten 7 und 8 vorgesehenen Löcher bestimmt werden,
schließend wird eine Photoätzbehandlung durchge- ist keine große Genauigkeit erforderlich, wenn die
führt, um Löcher für die selektive Diffusion von Löcher in den Oxydschichten 14 und 16 hergestellt
P-Typ-Verunreinigungen auf beiden Seiten einer Iso- werden. Darüber hinaus kann, da die Oxydschichten
liertrennschicht 4 zu bilden, wie in Fig. Ib gezeigt io 14 und 16 sehr dünn sind, die Zeit zur Aussetzung
ist. Das Bezugszeichen 3 kennzeichnet eine lichtbe- des Körpers einem Ätzmittel sehr kurz sein, und
ständige Schicht. Durch diese Löcher wird Bor als dementsprechend ist es ziemlich selten, daß die Oxyd-
P-Typ-Dotierungsmittel diffundiert und, wie in schicht 15 oder die anderen Oxydschichten mit dem
F i g. 1 b dargestellt ist, werden eine P-Typ-Senken- Ätzmittel korrodiert werden und daß Poren an den
zone 5 und eine P-Typ-Quellenzone 6 in dem N-Typ- 15 korrodierten Teilen entstehen. Der Zustand der HaIb-
Grundkörper 1 gebildet, und zur gleichen Zeit werden leitereinrichtung, nachdem die Löcher vorgesehen
die Löcher mit durch Wärme hergestellten Silizium- sind, ist in Fig. 2f dargestellt. Schließlich werden
oxydfilmen 7, 8 (einer Dicke von etwa 6000A) ge- Metall- (z. B. Aluminium-) Elektroden 18, 19, 20
schlossen. Gemäß F i g. 1 d werden lichtbeständige nach einer passenden Methode vorgesehen, um eine
Filme9 für die weitere Photoätzbehandlung ange- 20 Struktur, die in Fig. 2g gezeigt ist, zu erhalten. Es
bracht. Hierdurch wird eine dünne Isolierschicht 4 ist zulässig, Teile der Oxydschicht 14 und 16 auf den
in Fig. Ie (von etwa 1500A) gebildet, und Öffnun- Saug- und Quellenzonen zu lassen, wie in Fig. 2h
gen für die Quellenelektrode und die Senkenelek- gezeigt ist.
trode werden hergestellt, wobei die Tatsache ausge- Beispiel 3
nutzt wird, daß die Oxydschicht 4 zunächst dicker als 25
die Oxydschichten 7 und 8 ist. Da die Oxydfilme 2 F i g. 3 a bis 3 c erläutern einen Teil eines integrierdicker als die Oxydfilme 7 und 8 sind, entstehen, ten Halbleiterkreises, der aus einem MOS-Kondenselbst wenn Unvollkommenheiten in den lichtbestän- sator und einem Teil eines halbleitenden Widerstandigen Schichten 9 vorliegen, keine Poren, die den des besteht.
Halbleitergrundkörper 1 erreichen, in den Oxydfil- 30 F i g. 3 a zeigt den Zustand der Halbleitereinrich-
men 2, wenn Ätzmittel durch die Fehlstellen dieser tung, nachdem eine P-Typ-Halbleiterwiderstands-
lichtbeständigen Schichten 9 dringt. Schließlich wer- zone 24 und eine verhältnismäßig dünne (etwa
den alle lichbeständigen Schichten 9 entfernt, und 5000 A), thermisch hergestellte Siliziumoxydschicht
eine Metallelektrode, ζ. B. aus Aluminium, wird auf 23 durch selektives Diffundieren einer P-Typ-Ver-
allen Oberflächen durch Verdampfung niedergeschla- 35 unreinigung (z. B. Bor) durch Fenster, die in einem
gen. Dann wird das Metall, ausgenommen der Teil in N-Typ-Halbleitergrundkörper21 vorgesehen sind, der
den Senke-, Sperrschicht- und Quellenzonen, ent- mit einer (etwa 10 000 A) dicken Siliziumoxydschicht
fernt, wie in F i g. If gezeigt ist, um eine Senkenelek- 22 bedeckt ist, hergestellt wurde. Dann wird, wie in
trode 10, eine Gatterelektrode 11 und eine Quellen- F i g. 3 b dargestellt ist, mittels Photoätztechnik ein elektrode 12 zu erhalten. Diese Elektroden werden 40 Loch 25 für den Anschluß des Widerstandes 24 vor-
mit anderen Elementen mittels Verbindungszuführun- gesehen, und um den MOS-Kondensator in einer an
gen 10'und 12'verbunden, die sich über die Isolier- das Loch angrenzenden Stellung herzustellen, der
schichten 2 erstrecken. Da sich die Verteilschicht 10' eine hohe Kapazität besitzt, wird der Isolierfilm 22
oder 12' über den dickeren Isolierüberzug 2 erstreckt, des Teils 26 zur Bildung einer Steuerelektrode dünn welcher wenig Poren enthält, wie oben beschrieben 45 gemacht. Endlich wird einer der Anschlüsse des
wurde, sind die Verteilungsschichten und der Halb- Widerstandes 24 mit einer der Elektroden des MOS-
leitergrundkörper selten kurzgeschlossen, und die Kondensators mit dem Zwischenanschluß 27 ver-
Streukapazität, die in den Verteilungsschichten vor- bunden, wie in Fig. 3c gezeigt ist. Diese Methode ist
liegt, ist gering. . zur Bildung eines integrierten Kreises mit einem B e i s ο i e 1 2 s° Feldeffekt-Transistor, wie er in F i g. 1 gezeigt ist,
recht geeignet.
Die Fig. 2a bis 2h zeigen ein weiteres Ausfüh- Beisniel 4
rungsbeispiel der Erfindung. Fig. 2a entspricht
Fig. Ic. Unter Verwendung solch eines Plättchens Die Fig. 4a bis 4c zeigen den gleichen Fall wie kann eine andere Ausführungsart der Erfindung ver- 55 F i g. 3 a bis 3 c, doch ist die Herstellungsmethode verwirklicht werden. Wie in Fig. 2b gezeigt ist, werden schieden. Fig. 4a zeigt den Zustand der Halbleiterlichtbeständige Filme 13 vorgesehen, und vorbe- einrichtung, wenn ein (etwa 1000 A) dünner neu therstimmte Teile der Isolierschichten 7, 8 und 4 werden misch hergestellter Oxydfilm 28 gebildet ist, nachdem bis zum Halbleitergrundkörper hinab entfernt, wie in ein Loch in der Struktur, wie in F i g. 3 a gezeigt ist, Fig. 2 c gezeigt ist. Dann werden „neue Siliziumoxyd- 60 hergestellt wurde. Dann wird ein lichtbeständiger filme 14, 15 und 16 in einer Atmosphäre hocher- Film 29 vorgesehen und ein Loch zur Ableitung eines hitzten Wasserdampfs gebildet. Weiter werden alle Anschlusses eines Widerstandes gebildet. Dann wer-Oberflächen der Oxydfilme mit Ausnahme der Oxyd- den der Widerstandsanschluß, ein MOS-Kondensatorfilme 14 und 16 für die Verbindung einer Saugelek- . anschluß und eine Zwischenverbindung 30 gleichzeitrode und einer Quellenelektrode mit lichtbeständi- 65 tig durch Aluminiumaufdampfung hergestellt,
gen Filmen 17 versehen und Löcher in den vorbe- . Obwohl verschiedene Ausführungsbeispiele der Erstimmten Teilen erzeugt. Die nicht mit lichtbeständi- findung im vorstehenden beschrieben wurden, ist es gen Filmen bedeckten Zonen sind nicht auf die in offenbar, daß ein integrierter Halbleiterkreis vorteil-
haft durch Kombination dieser Ausführungsbeispiele hergestellt werden kann, d. h. die Ausführungsbeispiele in den Fig. 1 a bis If und Fig. 3a bis 3c oder die in den Fig. 2a bis 2h und Fig. 4a bis 4c. Es ist ein großer Vorteil der Erfindung vom praktischen Standpunkt aus betrachtet, daß die Anordnung der lichtbeständigen Masken, wie in den Fig. 4b und 4c gezeigt ist, keine große Genauigkeit erfordert. Weiter wird in der obigen Beschreibung festgesetzt, daß die
Isolierfilme mit gleicher Geschwindigkeit geätzt werden. Wenn es indessen möglich ist, Siliziumoxyd oder ähnliches mit verschiedenen Geschwindigkeiten nach einer einfachen Methode zu ätzen, verbessert sich die Erfindung noch weiter. Obwohl die thermische Bildung von Siliziumoxydfilmen nach der Beschreibung verwendet wird, läßt sich die thermische Zersetzungsmethode oder die anodische Oxydationsmethode ebenso anwenden.
Hierzu 1 Blatt Zeichnungen
ono c η ο /o ^

Claims (2)

1 2 Struktur, bei dem man die Oberfläche eines HaIb- Patentansprüche: leitergrundkörpers eines ersten Leitungstyps mit einem relativ dicken ersten Isolierüberzug versieht, in die-
1. Verfahren zum Herstellen eines Halbleiter- sem unter Verwendung einer Photomaske durch bauelements mit MIS-Struktur, bei dem man die 5 Ätzen ein oder mehrere bis zum Grundkörper rei-Oberfläche eines Halbleitergrundkörpers eines chende Fenster erzeugt, dann Zonen eines zweiten, ersten Leitungstyps mit einem relativ dicken ersten dem ersten Leitungstyp entgegengesetzten Leitungsisolierüberzug versieht, in diesem unter Verwen- typs durch Diffusion einer entsprechenden Verundung einer Photomaske durch Ätzen ein oder reinigung in die durch die Fenster freigelegten Teile mehrere bis zum Grundkörper reichende Fenster io des Grundkörpers bildet, diese freigelegten Teile des erzeugt, dann Zonen eines zweiten, dem ersten Grundkörpers mit gegenüber dem ersten dünneren, Leitungstyp entgegengesetzten Leitungstyps durch zweiten Isolierüberzügen versieht und schließlich in Diffusion einer entsprechenden Verunreinigung in den zweiten Isolierüberzügen unter Verwendung die durch die Fenster freigelegten Teile des einer Photomaske durch Ätzen bis zum Grundkörper Grundkörpers bildet, diese freigelegten Teile des 15 reichende Öffnungen zum Anbringen metallischer Grundkörpers mit gegenüber dem ersten dünne- Kontakte erzeugt.
ren, zweiten Isolierüberzügen versieht und Ein solches Verfahren ist z. B. aus der USA.-Pa-
schließlich in den zweiten Isolierüberzügen unter tentschrift 3 212 162 bekannt.
Verwendung einer Photomaske durch Ätzen bis In neuerer Zeit hat man, als die integrierte Aus-
zum Grundkörper reichende Öffnungen zum An- 20 bildung von Halbleitereinrichtungen üblich wurde, bringen metallischer Kontakte erzeugt, dadurch die Aufmerksamkeit auf die Metall-Isolator-Halbgekennzeich.net, daß man beim Ätzen der leiterstruktur, die sogenannte MIS-Struktur, gelenkt. Öffnungen in den dünneren, zweiten Isolierüber- Ein relativ einfaches und typisches Beispiel der MIS-zügen (z. B. 7, 8) gleichzeitig einen Teil (z. B. 4) Struktur findet sich bei einem Kondensator von MOS-des ersten, dickeren Isolierüberzuges (z. B. 2) ätzt 25 (Metall-Oxyd-Halbleiter-) Struktur, welcher aus und damit einen gegenüber den zweiten Isolier- einem Halbleitergrundkörper, einer auf dem Grundüberzügen dünneren Isolierüberzug erhält, der körper niedergeschlagenen Oxydisolierschicht und dann mit einer leitenden Schicht (z. B. 11 oder einer auf der Isolierschicht gebildeten leitenden 27) überzogen wird. Schicht besteht.
2. Verfahren zum Herstellen eines Halbleiter- 30 Die MIS-Struktur wird auch in einem aktiven EIebauelementes mit MIS-Struktur, bei dem man die ment, wie z. B. in einem Isoliertrennschicht-Feld-Oberfläche· eines Halbleitergrundkörpers eines effekttransistor verwendet. Dieser Transistor besteht ersten Leitungstyps mit einem relativ dicken allgemein aus einem Halbleitergrundkörper eines ersten Isolierüberzug versieht, in diesem unter ersten Leitungstyps, zwei Zonen eines zweiten Lei-Verwendung einer Photomaske durch Ätzen ein 35 tungstyps, die getrennt auf einer Hauptfläche des oder mehrere bis zum Grundkörper reichende Grundkörpers gebildet werden, einer Isoliertrenn-Fenster erzeugt, dann Zonen eines zweiten, dem schicht, die den Teil des Grundkörpers bedeckt, der ersten Leitungstyp entgegengesetzten Leitungs- zwischen den Zonen des zweiten Leitungstyps angetyps durch Diffusion einer entsprechenden Ver- ordnet ist, einer auf der Trennschicht niedergeschlaunreinigung in die durch die Fenster freigelegten 40 genen leitenden Schicht und leitenden Schichten, die Teile des Grundkörpers bildet, diese freigelegten auf jeder Zone des zweiten Leitungstyps niederge-Teile des Grundkörpers mit gegenüber dem ersten schlagen werden. Wie gut bekannt ist, werden in dünneren, zweiten Isolierüberzügen versieht und solch einem Transistor Majoritätsträger, die · durch schließlich in den zweiten Isolierüberzügen unter einen leitfähigen Pfad oder einen sogenannten Ka-Verwendung einer Photomaske durch Ätzen bis 45 nal direkt unter der Trennschicht fließen, mittels zum Grundkörper reichende Öffnungen zum An- eines elektrischen Potentials der Trennleitschicht gebringen metallischer Kontakte erzeugt, dadurch steuert.
gekennzeichnet, daß man beim Ätzen der Öfinun- Ein anderes wichtiges Beispiel der MIS-Struktur
gen in den dünneren, zweiten Isolierüberzügen findet sich bei einem in neuerer Zeit entwickelten (z. B. 7, 8) gleichzeitig einen Teil (z. B. 4) des 50 integrierten Kreis. Der integrierte Schaltkreis umfaßt ersten, dickeren Isolierüberzuges (z. B. 2) eben- einen bipolaren Transistor, einen Widerstand und falls bis zum Grundkörper wegätzt, in den Öff- einen Kondensator zusätzlich zu dem vorher ernungen der zweiten Isolierüberzüge und des ersten wähnten Kondensator und dem Transistor mit MIS-Isolierüberzuges dritte Isolierüberzüge (z. B. 14, Struktur. Eines der wichtigen Probleme, die sich bei 15 und 16) geringerer Dicke als der der zweiten 55 solch einem integrierten Kreis ergeben, ist die gegen-Isolierüberzüge erzeugt und den dritten Isolier- seitige Verbindung der einzelnen Elemente, und eine überzug (z. B. 15) in der Öffnung des ersten Iso- solche gegenseitige Verbindung wird meistens durch lierüberzuges nach erneutem Freilegen der Öff- Verwendung der MIS-Struktur vorgenommen. Zum nungen in den zweiten Isolierüberzügen mit einer Beispiel werden zwei Kreiselemente, die in einem leitenden Schicht (z. B. 19) überzieht. 60 Halbleitergrundkörper gebildet sind, mit einer aufge
dampften Metallzuleitung verbunden, die auf einem Isolierüberzug (z. B. Siliziumdioxyd oder Siliziumni-
trid)) festhaftet, der die Oberflächen des Grundkörpers bedeckt. Wenn die Zahl der Elemente groß ist, 65 wird eine Überkreuzungsstruktur erforderlich, d. h. eine Struktur, in der Zuleitungsdrähte sich gegensei-
Die Erfindung bezieht sich auf ein Verfahren zum tig unter Zwischenlage von Isolierschichten kontakt-Herstellen eines Halbleiterbauelements mit MIS- frei kreuzen.
DE19671589890 1966-06-27 1967-06-19 Verfahren zum herstellen eines halbleiterbauelementes mit mis struktur Ceased DE1589890B2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP3736666 1966-06-27
JP4137366A JPS4813275B1 (de) 1966-06-27 1966-06-27

Publications (2)

Publication Number Publication Date
DE1589890A1 DE1589890A1 (de) 1970-06-11
DE1589890B2 true DE1589890B2 (de) 1972-02-17

Family

ID=26376498

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19671589890 Ceased DE1589890B2 (de) 1966-06-27 1967-06-19 Verfahren zum herstellen eines halbleiterbauelementes mit mis struktur

Country Status (3)

Country Link
US (1) US3504430A (de)
DE (1) DE1589890B2 (de)
GB (2) GB1188950A (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3824677A (en) * 1970-12-01 1974-07-23 Licentia Gmbh Method of manufacturing a field effect transistor
US3791023A (en) * 1970-12-21 1974-02-12 Licentia Gmbh Method of manufacturing a field effect transistor
US4011653A (en) * 1971-08-23 1977-03-15 Tokyo Shibaura Electric Co., Ltd. Method for manufacturing a semiconductor integrated circuit including an insulating gate type semiconductor transistor
US3853496A (en) * 1973-01-02 1974-12-10 Gen Electric Method of making a metal insulator silicon field effect transistor (mis-fet) memory device and the product
US3922184A (en) * 1973-12-26 1975-11-25 Ibm Method for forming openings through insulative layers in the fabrication of integrated circuits
US4442590A (en) * 1980-11-17 1984-04-17 Ball Corporation Monolithic microwave integrated circuit with integral array antenna
US4809052A (en) * 1985-05-10 1989-02-28 Hitachi, Ltd. Semiconductor memory device
US4802630A (en) * 1985-11-19 1989-02-07 Ecolab Inc. Aspirating foamer
US5500552A (en) * 1993-07-26 1996-03-19 T.I.F. Co., Ltd. LC element, semiconductor device and LC element manufacturing method
GB9403398D0 (en) * 1994-02-23 1994-04-13 Designer Tek Manually carried digger light weight & compact with its own power supply
CN113328036B (zh) * 2021-05-21 2022-11-08 西安工业大学 一种Ag/[SnS2/PMMA]/Cu低功耗阻变存储器及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL251064A (de) * 1955-11-04
US2981877A (en) * 1959-07-30 1961-04-25 Fairchild Semiconductor Semiconductor device-and-lead structure
US3199002A (en) * 1961-04-17 1965-08-03 Fairchild Camera Instr Co Solid-state circuit with crossing leads and method for making the same
US3212162A (en) * 1962-01-05 1965-10-19 Fairchild Camera Instr Co Fabricating semiconductor devices
NL299522A (de) * 1962-05-25 1900-01-01

Also Published As

Publication number Publication date
GB1188949A (en) 1970-04-22
DE1589890A1 (de) 1970-06-11
US3504430A (en) 1970-04-07
GB1188950A (en) 1970-04-22

Similar Documents

Publication Publication Date Title
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE3106202C2 (de)
DE2732184A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2745857A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE1298194B (de) Elektrische Schaltungsplatte
DE2033532C3 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid
DE19727232A1 (de) Analoges Halbleiterbauelement und Verfahren zu dessen Herstellung
DE1764401B2 (de) Feldeffekttransistor mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung
DE1930669A1 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE1589687C3 (de) Festkörperschaltung mit isolierten Feldeffekttransistoren und Verfahren zu ihrer Herstellung
EP0129045B1 (de) Verfahren zum Herstellen eines integrierten Isolierschicht-Feldeffekttransistors mit zur Gateelektrode selbstausgerichteten Kontakten
DE2225374B2 (de) Verfahren zum herstellen eines mos-feldeffekttransistors
DE1589890B2 (de) Verfahren zum herstellen eines halbleiterbauelementes mit mis struktur
CH495633A (de) Halbleiteranordnung
DE2523221A1 (de) Aufbau einer planaren integrierten schaltung und verfahren zu deren herstellung
DE2621165A1 (de) Verfahren zum herstellen eines metallkontaktes
DE1810322A1 (de) Halbleiterbauelement mit einer Vielzahl von streifenfoermigen zueinander parallelen Emitterbereichen und mit mehreren Kontaktierungsebenen und Verfahren zu seiner Herstellung
DE3109074A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE1639549C2 (de) Integrierte Halbleiterschaltung
DE2100224C3 (de) Maskierungs- und Metallisierungsverfahren bei der Herstellung von Halbleiterzonen
DE2613096A1 (de) Halbleiteranordnung
DE4126775A1 (de) Verbindungsstruktur eines halbleiterbauelements und verfahren zu ihrer herstellung
EP0103653A1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
DE3444741A1 (de) Schutzschaltungsanordnung fuer eine halbleitervorrichtung
DE2522448A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte halbleiteranordnung

Legal Events

Date Code Title Description
BHV Refusal