DE2523221A1

DE2523221A1 - Aufbau einer planaren integrierten schaltung und verfahren zu deren herstellung

Info

Publication number: DE2523221A1
Application number: DE19752523221
Authority: DE
Inventors: Eugene Edward Cass
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1974-06-26
Filing date: 1975-05-26
Publication date: 1976-01-15
Also published as: ES438666A1; CH583970A5; IT1038108B; JPS5753984B2; CA1024661A; DE2523221C2; GB1513893A; FR2276693B1; JPS5125085A; FR2276693A1; JPS5989435A

Description

Anmelderin: International Business Machines

Corporation, Armonk, N, Y, 10504

Amtliches Aktenzeichen: Neuanmeldung Aktenzeichen der Anmelderin: FI 973 097

Aufbau einer planaren integrierten Schaltung und Verfahren zu deren Herstellung

Die Erfindung betrifft eine neuartige planare integrierte Schaltung, d.h. eine monolithische hochintegrierte Halbleiterschaltung und insbesondere derartige Strukturen mit einer großen Anzahl logischer Schaltkreiszellen, Die Erfindung befaßt sich vorzugsweise mit einer neuartigen Anordnung der einzelnen Zellen in Kombination mit dem Layout oder der Anordnung der darüberliegenden Metallisierung für die Spannungsversorgung, die Verbindung zwischen den Zellen und die Verbindung innerhalb der einzelnen Zellen zwischen den einzelnen Kalbleitervorrichtungen.

Mit der ständig zunehmenden Mikrominiaturisierung integrierter Schaltungen und der sich dabei ergebenden zunehmenden Schaltkreisdichte in hochintegrierten Schaltungen wird die Anordnung eines Metallisierungsmusters für die Verbindung zwischen den Zellen, für die Verbindung innerhalb der Zellen und für die Spannungsversorgung der Zellen zunehmend schwieriger.

509883/0641

In dieser Technik wird es als besonders wünschenswert angesehen, möglichst wenig, durch Isolierschichten voneinander getrennte Metallisierungsebenen zu benutzen. Ferner ist es in hohem Maße erwünscht, derartige integrierte Schaltungen und ihre Bauelemente sowie die verschiedenen Ebenen der Metallisierung so auszulegen, daß sowohl die Entwurfsautomatisierung als auch der rechnerunterstützte Entwurf von integrierten Schaltungen erleichtert wird.

Aufgabe der Erfindung ist es also, eine planare integrierte Schaltungsstruktur zu schaffen, die sich für eine sehr hohe Integration eignet und bei welcher die Anzahl der erforderlichen Metallisierungsebenen möglichst klein gehalten wird. Insbesondere soll durch das neuartige Layout der Metallisierungsmuster und der Anordnung der einzelnen Bauelmente erreicht werden, daß die gesamte elektrische Verbindung oder Verdrahtung durch Entwurfsautomation oder rechnerunterstützten Entwurf erleichtert wird.

Diese der Erfindung zugrundeliegende Aufgabe wird durch eine neuartige Kombination der Anordnung der einzelnen Bauelemente und des Layouts der Metallisierung erreicht. Bei der Anordnung der Bauelemente werden diese durch eine Anzahl von Bereichen unterschiedlichen Leitungstyps gebildet, die sich in das HaIbleiterplättchen hinein erstrecken und die Transistoren und die Widerstände bilden. Diese Transistoren und Widerstände sind als eine Anzahl gleichartig aufgebauter Zellen angeordnet. Jede der Zellen enthält eine ausreichende Anzahl von Transistoren und Widerständen und bildet damit eine bestimmte Art eines logischen Schaltkreises, und die einzelnen Zellen sind in einer orthogonalen Anordnung in der VJeise angeordnet, daß die Zellen in im wesentlichen parallelen Zeilen und Spalten in den beiden, aufeinander senkrecht stehenden Richtungen liegen.

In Kombination mit dieser Anordnung der einzelnen Bauelemente ist darüber eine Metallisierungsebene angeordnet und gegen

FI 973 097

509883/0641

diese Anordnung der Bauelemente durch mindestens eine Schicht aus einem elektrisch isolierenden Material isoliert. Diese Metall!sierungsebene weist ein neuartiges Layout auf, bei dem eine Anzahl von Gruppen von im wesentlichen parallel zueinander verlaufenden Leitungen über und parallel zu einer entsprechenden Gruppe von Trennflächen zwischen den Zeilen der Zellen in einer der orthogonalen Richtungen angeordnet ist. Jede Leitungsgruppe ist mit einer Anzahl von Zellen verbunden, die an der unterhalb der Gruppe liegenden Trennfläche anstoßen und bildet die Verbindung zwischen den Zellen und dient der Spannungsversorgung für die Zellen. Die Metallisierungsebene enthält ferner Muster von Leitungszügen, die mit Abstand von und zwischen den Leitungsgruppen angeordnet sind, wobei diese Leitungszugmuster oberhalb der Zellen liegen und für die Verbindungen innerhalb der Zellen dienen.

Gemäß einer weiteren Ausführungsform der Erfindung können die Reihen der Zellen voneinander an den Trennflächen einen Abstand aufweisen und zwischen den Zeilen Kanäle bilden, in denen im wesentlichen keine Transistoren oder Widerstände vorhanden sind.

In der bevorzugten Ausführungsform der vorliegenden Erfindung enthält jede Gruppe von Zellen in jeder der die Trennflächen in dieser einen orthogonalen Richtung bildenden Zeilen eine erste Zellenstruktur auf einer Seite der Zelle und eine zweite Zellenstruktur auf der entgegengesetzten Seite. Die Reihen der Zellen sind in der einen orthogonalen Richtung miteinander abwechselnd in der Weise angeordnet, daß die Seiten der Zellen mit der ersten Konfiguration den Seiten der Zellen in gegenüberliegenden Reihen mit der ersten Konfiguration gegenüberliegen und die Seiten der Zellen mit der zweiten Konfiguration den Seiten der Zellen in gegenüberliegenden Reihen mit der zweiten Konfiguration gegenüberliegen.

Mit der beschriebenen Anordnung wird es ausgesprochen praktisch, FI 973 097

509883/0 641

die Reihen der Zellen so anzuordnen, daß die meisten, wenn nicht alle der Eingangs-Ausgangsknotenpunkte der Zellen auf einer Seite der Zelle liegen. Mit einer solchen Struktur lassen sich die meisten Verbindungen mit solchen Zellen an einander gegenüberliegenden Seiten der Zellen herstellen, wobei die Eingangs/Ausgangsknotenpunkte benachbarter Reihen von Zellen einander gegenüberliegen. Als Ergebnis dieser alternierenden Anordnung der Reihen von Zellen liegen die meisten der Eingangs/Ausgangsknotenpunkte der entsprechenden Zellen an jeder zweiten Trennfläche zwischen den Zeilen. Mit einer solchen Anordnung läßt sich das Metallisierungsmuster entsprechend aufbauen und anordnen, so daß die meisten parallelen Leitungszüge, die die Verbindungen zwischen den einzelnen Zellen und die Spannungszufuhr zu den Zellen darstellen, zu Gruppen zusammengefaßt werden können, wobei die meisten Leitungszüge über jeder zweiten Trennfläche liegen. Dadurch erhält man natürlich zwischen einander abwechselnden Leitungsgruppen oder Gruppen von Leitungszügen mehr Raum, Dieser größere zur Verfügung stehende Raum läßt sich dann für Leitungsverbindungen innerhalb der Zellen zur Verbindung der einzelnen Transistoren und Widerstände untereinander für die gewählte Art der logischen Schaltung verwenden.

Durch diese neuartige Lösung wird die Verwendung einer einzigen Metallisierungsebene sowohl für die notwendige Verbindung innerhalb der Zellen als auch für eine Verbindung zwischen den Zellen und für die Spannungsversorgung in einer der orthogonalen Richtungen möglich.

Die Erfindung wird nunmehr anhand von Ausführungsbeispielen in Verbindung mit den beigefügten Zeichnungen näher beschrieben. Die unter Schutz zu stellenden Merkmale der Erfindung sind den ebenfalls beigefügten Patentansprüchen im einzelnen zu entnehmen.

^FI973°" 509383/0641

2523227

Dabei zeigt:

Fig. 1 schematisch eine Draufsicht auf ein Halbleitersubstrat ohne Metallisierung zur Darstellung der Anordnung der mehrfach vorhandenen Schaltkreiszellen gemäß einer Ausführungsform der Erfindung,

Fig. 2 eine genauere Darstellung eines aus Zellen be

stehenden Blocks in Fig. 1, wiederum ohne Metallisierung zur Darstellung der einzelnen Bereiche in dem Substrat, in dem die Transistoren und Widerstände der Schaltung gebildet sind,

Fig. 2A eine Draufsicht auf einen Teil einer ersten

Metallisierungsebene, die oberhalb des in Fig. 2 dargestellten Blocks angeordet ist und zunächst der elektrischen Verbindung innerhalb der Zellen und zur Spannungsversorung längs einer Versorgungsleitung dient, die längs der Trennfläche der im Block paarweise angeordneten Zellen verläuft,

Fig. 3 eine Draufsicht eines Zellenpaars in dem in

Fig. 2 gezeigten Block, wo die besondere Anordnung der Transistoren und Widerstände und der Metallisierung in der ersten Ebene oberhalb der Zelle noch besser zu erkennen ist,

Fig. 3A schematisch eine Schnittansicht längs der

Linie 3A-3A in Fig. 3,

Fig. 4A eine Draufsicht auf eine Maske für die erste

Ebene der Metallisierung für die in Fig, 1 gezeigte Struktur eines Halbleiterplättchens

FI 973 097

509833/0641

(die in Fig. 2A gezeigte Metallisierung ist eine Vergrößerung eines Ausschnitts der in Fig. 4A dargestellten Metallisierung).

Fig. 4B eine Draufsicht auf eine Maske zur Bildung

der durch eine Isolierschicht hindurch herzustellenden durchgehenden Bohrungen für eine Verbindung zwischen der ersten Ebene der Metallisierung und der in Fig. 4C gezeigten zweiten Ebene der Metallisierung,

Fig. 4C eine Draufsicht auf die Maske für die zweite

Ebene der Metallisierung,

Fig, 4D eine Draufsicht auf die Maske zur Herstellung

der durchgehenden Bohrungen für eine Verbindung der zweiten Ebene des Metallisierungsmusters gemäß Fig. 4C mit einer obersten Ebene der Metallisierung in Fig. 4E,

Fig. 4E eine Draufsicht auf das oberste Metallisierungsmuster ,

Fign. 5A - 51 schematisch Querschnittsansichten eines Teils

des Querschnittes in Fig. 3A zur Erläuterung eines Verfahrens zum Herstellen eines mit einer integrierten Schaltung versehenen HaIbleiterplättchens gemäß der Erfindung,

Fig. 6 schematisch eine Draufsicht ähnlich wie in

Fig. 1 zur Darstellung der Anordnung der Schaltkreise auf einem Halbleiterplättchen gemäß einer weiteren Ausführungsform der Erfindung,

FI 973 097

5 09883/06

Fig. 7Ä eine Draufsicht auf eine Maske für die erste

Ebene der Metallisierung oberhalb des Chips in Fig. 6,

Fig. 7B eine Draufsicht auf eine Maske für die durchgehenden Bohrungen zur Verbindung der durch die Maske gemäß Fig, 7A gebildeten Metallisierung mit der durch die Maske gemäß Fig. 7C gebildeten Metallisierung,

Fig. 7C eine Draufsicht einer Maske für die zweite

Ebene der Metallisierung für das Halbleiterplättchen gemäß Fig, 6,

Fig. 8 eine vergrößerte Draufsicht einer Gruppe

von Schaltkreiszellen auf dem Halbleiterplättchen der Fig. 6, wobei die erste Ebene der Metallisierung in gestrichelten Linien gezeigt ist,

Fig. 8A schematisch eine Querschnittsansicht längs

der Linie 8A-8A in Fig. 8,

Fig. 9 schematisch ein Schaltbild einer in jeder der

Zellen der integrierten Anordnung von Fig. 1 gebildeten logischen Schaltung und

Fig. 10 schematisch ein Schaltbild der in jeder der

integrierten Anordnung in Fig. 6 gebildeten logischen Schaltungen.

Es sollen nun verschiedene Ausführungsformen der vorliegenden Erfindung beschrieben werden. Da die Erfindung im wesentlichen in der strukturellen Anordnung einer hochintegrierten Schaltung in Kombination mit der Anordnung der Metallisierung oder dem Layout der Metallisierung statt in besonderen Herstellungsver-

FI 973 097 50988 3/06*1

2523227

fahren zur Bildung integrierter Schaltungen oder isolierter Metallisierungsmuster liegt, werden die einzelnen Verfahren zur Bildung integrierter Schaltungen und der verschiedenen Metallisierungsebenen nicht bis in die letzte Einzelheit beschrieben. Falls nicht anders angegeben, kann angenommen werden, daß übliche photolxthographische Herstellungsverfahren mit Diffusion oder Ionenimplantation zur Bildung der einzelnen Bauelemente einer integrierten Schaltung verwendet werden und daß für die Herstellung der Isolierschichten für die Metallisierung einschließlich einer mehrschichtigen Metallisierung Verfahren benutzt werden, die heute allgemein üblich sind. Ein eine integrierte Schaltung enthaltendes Halbleiterplättchen kann beispielsweise durch ein Verfahren hergestellt werden, wie es unter anderem in den US-Patentschriften 3 539 876 oder 3 656 028 beschrieben ist. Ferner lassen sich die in den US-Patentschriften 3 558 992 und 3 725 743 sowie 3 539 876 beschrieben Verfahren zur Herstellung der verschiedenen Metallisierungsebenen, der isolierenden Schichten zur Trennung der Metallisierungsebenen und der durchgehenden Bohrungen oder Öffnungen in den Isolierschichten verwenden, über die die verschiedenen Ebenen der Metallisierung elektrisch miteinander verbunden werden können.

In Fig. 1 ist schematisch eine Draufsicht einer Anordnung der einzelnen Schaltkreiszellen in einem eine hochintegrierte Schaltung enthaltenden Halbleiterplättchen 10 dargestellt. Die einzelnen Zellen 11 sind in einer Zeile in X-Richtung und in einer Spalte in Y-Richtung angeordnet. Jede der Zellen 11 enthält eine ausreichende Anzahl von Transistoren und Widerständen, die durch die noch zu beschreibende, der Verbindung innerhalb der Zellen dienende Metallisierung, eine ausgewählte Art eines logischen Schaltkreises bilden. In der vorliegenden Ausführungsform ist die ausgewählte logische Schaltung, deren

2 Schaltbild in Fig. 9 gezeigt ist, eine T L-Schaltung mit einer Schottky-Sperrschicht-Diode als Haltediode. Die Schaltung und die jede Zelle bildenden Transistor- und Widerstandsbereiche

FI 973 097

5 0 9 8 8 3 / 0 6 A 1

werden anschließend im Zusammenhang mit den Fign. 3 und 9 im einzelnen beschrieben. Fig. 3 ist eine vergrößerte Draufsicht, die zwei benachbarte Schaltkreiszellen zeigt.

In Fig. 1 sind die einzelnen Zellen zu Blocks 12 zusammengefaßt, wobei jeder Block in Y-Richtung zwei Zellen und in X-Richtung vier Zellen enthält. Die Anordnung der einzelnen Bauelemente und der die Bauelmente bildenden Bereiche für einen typischen Block der Zellen 12 ist in Fig. 2 im einzelnen dargestellt. Somit stellt also Fig. 3 eine noch genauere Ansicht eines Paars Zellen im Block 12 in Fig. 2 dar.

In bezug auf die Fign. 1 und 2 sei angemerkt, daß in der Anordnung keine der Zellen 11 einen symmetrischen Aufbau hat. Vielmehr ist der Aufbau der einzelnen Zellen in der Weise vorgenommen, daß die Zelle eine erste Konfiguration 13 auf einer Seite der Zelle und eine zweite Konfiguration 14 auf der gegenüberliegenden Seite der Zelle aufweist. Die Zeilen in X-Richtung sind so angeordnet, daß die Konfigurationen 14 an aneinanderstoßenden Trennflächen 15 aneinander gegenüberliegen, während die Konfigurationen 13 aneinander längs der in X-Richtung verlaufenden, kanalartigen ausgeführten Trennflächen 16 gegenüberliegen.

Für eine schematische Darstellung sind die verschiedenen Konfigurationen in jeder Zelle in Fig. 1 durch das Symbol-Lldargestellt, das in verschiedenen Zellen eingezeichnet ist. Demgemäß hat jede Zelle 13 eine erste Konfiguration auf einer Seite der Zelle, die durch die beiden Linien des Symbols IJ dargestellt sind und eine zweite Konfiguration 14, die durch die waagrechte einzelne Linie in dem Symbol . I J dargestellt ist. Bei dieser Anordnung der Zellen, bei der die Seiten 13 einander gegenüberliegen und die Seiten 14 ebenfalls sich gegenüberliegen, wird die Herstellung der Metallisierung für die Spannungsversorgung, für die Zusammenschaltung innerhalb der einzelnen Zellen und für die Verbindungsleitungen zwischen Gruppen

FI 973 097

509883/0641

von Zellen wesentlich erleichtert. Daher kann eine einzige Ebene einer Metallisierung vorgesehen werden, die im vorliegenden Fall die erste Ebene der Metallisierung ist, und so angeordnet werden, daß sie im wesentlichen alle waagrechten Leitungszüge enthält, die eine Verbindung zwischen den Zellen in X-Richtung und die Spannungsversorgungsleitungen für die Spannung V für die Zellen in X-Richtung und außerdem noch ausreichend Raum auf der Metallisierungsebene aufweist, so daß im wesentlichen alle innerhalb einer Zelle herzustellenden Verbindungen durch diese Metallisierungsebene gebildet werden können.

Die Anordnung der ersten Metallisierungsebene wird besser verständlich aus Fig, 4A_f in der die Maske für die Herstellung des Metallisierungsmusters der ersten Ebene gezeigt ist. Alle in dieser Figur 4A dargestellten schwarzen Bereiche stellen eine Metallisierung dar. Die Metallisierung in Fig. 4A entspricht der Anordnung auf dem Halbleiterplättchen in Fig. 1A, Die in Fig, 4A gezeigte Metallisierung soll dabei als genau über der in Fig. 1 gezeigten Anordnung der einzelnen Zellen ausgerichtet liegend gedacht werden. Um dies zu erleichtern, sind die waagrechten Trennflächen 15 und 16 in Fig. 4A gestrichelt eingezeichnet. Die horizontale Metallisierung für die Spannungszuführung und die metallische Verbindung zwischen den Zellen wird durch die relativ langen Leitungszüge in Fig. 4A in X-Richtung dargestellt, während die der Verbindung innerhalb der Zellen dienende Metallisierung als einzelne Gruppen zu erkennen ist« Die Gruppe 17 stellt beispielsweise die Metallisierung für eine Verbindung innerhalb einer einzigen Zelle dar. Eine genauere Darstellung einer der Verbindung innerhalb der Zelle dienende Metallisierung kann aus Fig. 2A entnommen werden, die den Teil des Metallisierungsmusters der ersten Ebene in Fig. 4A darstellt, welcher über dem Zellenblock von Fig. 2 liegt. In Fig. 2A ist das der Verbindung innerinnerhalb einer Zelle für eine einzelne Zelle dienende Metallisierungsmuster von einer Umrandung umgeben und mit 17 bezeichnet.

FI 973 097

5 0 9 8 8 3/0641

Betrachtet man die Fign. 1 und 4A, so erkennt man, daß die waagrechten Leitungszüge der Metallisierung in Gruppen angeordnet sind und längs der Trennflächen 15 und 16 zwischen den Zeilen von Zellen in waagrechter Richtung verlaufen. Bei den Trennflächen 15, bei denen benachbarte Zellen unmittelbar aneinanderstoßen, bestehen die oberhalb der Trennfläche verlaufenden Gruppen jeweils aus einer einzelnen waagrechten Sammelleitung 18, die der Spannungsversorgung der in Reihen längs der Trennfläche liegenden Zellen mit der Spannung V

CC

dient. An den Trennflächen 16, wo andererseits benachbarte oder sich gegenüberliegende Zellen einen Abstand voneinander aufweisen, sind die in der ersten Metallisierungsebene in Fig. 4A gezeigten Verdrahtungskanäle breiter und die oberhalb der Trennflächen 16 liegenden Gruppen 19 können bis zu acht parallele Leitungszüge in X-Richtung enthalten. Die Leitungsgruppen stellen im wesentlichen alle Verbindungen zwischen den Zellen in den Zeilen in X-Richtung her.

Man erkennt, daß durch die Gruppierung der in waagrechter Richtung verlaufender Leitungen oberhalb der Trennflächen der aus Zellen gebildeten Reihen in X-Richtung und durch Anordnung der Zellen derart, daß jede zweite Zeile die entgegengesetzte _jj Ausrichtung aufweist, so daß die einander unmittelbar benachbarten Zellen zueinander spiegelbildlich liegen, ein ausreichender Zwischenraum zwischen den Gruppen der Leitungen besteht, so daß dort die gesamte, selbst für komplexe Verbindungen innerhalb der Zelle erforderliche Metallisierung in der gleichen Metallisierungsebene untergebracht werden kann.

Es sei ferner darauf verwiesen, daß die neue strukturelle Anordnung beim Entwurf solcher integrierter Schaltungen eine hohe Flexibilität beim Aufbau dieser Metallisierungsschicht gibt. Wegen der spiegelbildlichen Anordnung der Zellen zueinander können die einzelnen Zellen so ausgerichtet sein, daß diejenigen Zellenseiten, die die meisten Eingabe/Ausgabeknotenpunkte aufweisen, sich nur jeweils an jeder zweiten Trennfläche gegenüberliegen,

FI 973 097

B0 9 8 8 3 / 06 U1

2523227

während die anderen Trennflächen gegenüber von solchen Seiten der Zellen liegen, die relativ wenige oder sogar gar keine Eingangs/ Ausgangsknotenpunkte aufweisen. In der in Fig. 4A gezeigten Anordnung sind beispielsweise die Zellen so angeordnet, daß diejenigen Seiten der Zellen, an denen die meisten Eingangs/Ausgangsanschlüsse hergestellt werden müssen, der Trennlinie oder Trennfläche 16 benachbart sind, während diejenigen Seiten der Zellen, die relativ wenige Eingabe/Ausgabeanschlüsse aufweisen, in Richtung auf die Trennfläche 15 ausgerichtet sind.

Indem man zwischen den einzelnen Schaltkreiszellen bei jeder zweiten Trennfläche 16 einen Zwischenraum vorsieht, läßt sich die sehr dichte waagrechte Verdrahtung 19 über der Trennfläche 16 vorsehen_f wodurch jede Schwierigkeit einer Überlappung mit den in Gruppen angeordneten Metallisierungen 17 für die Verdrahtung innerhalb der Zellen vermieden wird. Diese Anordnung der Metallisierung ist besonders deutlich aus Fig. 2A zu erkennen .

In der vorliegenden Ausführungsform sind die dichten Verdrahtungsgruppen 19 im Bereich der Trennfläche 16 dargestellt, obgleich es andere Ausführungsformen der vorliegenden Erfindung gibt, bei denen kein Abstand zwischen den Zellen erforderlich ist, wie z.B. die in Fig. 6 gezeigte Ausführungsform der Erfindung, wo es keine Abstände und Zwischenräume gibt, d.h. wo alle Zellen aneinander anstoßen. Diese Ausführungsform wird noch ausführlich beschrieben.

Die vorliegende Erfindung schafft nicht nur ausreichend Raum für die elektrische Verbindung innerhalb der Zellen in der gleichen Metallisierungsebene, wie die waagrechten Verbindungsleitungen zwischen den Zellen, sondern der neuartige Aufbau gemäß der vorliegenden Erfindung erleichtert auch den Entwurf und die Ausführung von Metallisierungsmustern durch vollautomatische oder rechnergesteuerte Entwurfsverfahren. Diese Verfahren erfordern in der Metallisierungsebene Kanäle für Verbindungen zwischen

FI 973 097

5.09883/0641

den Zellen und für die Spannungszufuhr, wobei diese Kanäle von anderen Metallisierungen, wie z.B. den Verbindungen innerhalb einer Zelle frei sein müssen. Ferner benötigen solche Verfahren Metallisierungskanäle, die wahlweise so ausgeführt werden können, daß sie eine ausgewählte Anzahl paralleler Leitungen in jedem Kanal unterzubringen gestatten. Die vorliegende Erfindung schafft einen solchen Aufbau.

Bisher wurden die verschiedenen Vorteile der Zellenanordnung in einer orthogonalen Richtung beschrieben, doch lassen sich ähnliche weitere Vorteile dadurch erzielen, daß man die Zellen nicht nur in Zeilen, sondern auch in der anderen orthogonalen Richtung, d.h. in Spalten anordnet. Wie man beispielsweise aus den Fign. 1 und 2 erkennt, hat jede der Zellen in den Spalten in Y-Richtung eine Konfiguration 20 auf einer Seite der Zelle und eine entgegengesetzte Konfiguration 21 auf der anderen Seite der Zelle. Werden die Spalten in Y-Richtung derart angeordnet, daß die Zellen in den Spalten eine miteinander abwechselnde Ausgestaltung oder Konfiguration aufweisen, dann ergibt sich, daß die Seiten der Zellen mit der Konfiguration 21 einander gegenüberliegen, während die Seiten der Zellen mit der Konfiguration 20 einander an jeder zweiten Trennfläche der senkrechten Spalten gegenüberliegen. Dies wird wiederum durch die Richtung des Symbols \ I in Fig. 1 dargestellt.

Wie aus Fig. 1 zu erkennen, sind die einzelnen Spalten in Y-Richtung in der Weise angeordnet, daß an jeder fünften Trennfläche die senkrecht verlaufenden Spalten voneinander durch einen Kanal 22 getrennt sind. Obgleich die Anordnung der Zellen in den Fign. 1 und 6 unmittelbar aneinander anstoßende Zeilen und Spalten von Zellen zeigt, könnten die Zellen auch so angeordnet sein, daß an jeder Trennfläche sowohl in X- als auch in Y-Richtung ein einen Abstand ergebender Kanal angeordnet ist. In solch einer Zelle würde jeder Block eine ausreichende Anzahl von Widerständen und Transistoren zur Bildung eines Schaltkreises der ausgewählten Art aufweisen.

^PI973097 509383/0641

2523227

Die in Fig. 1 gezeigte Ausführungsform der Erfindung weist eine erste Ebene einer Metallisierung auf, wie sie Fig. 4A zeigt, und außerdem eine zweite Ebene der Metallisierung mit einem Metallisierungsmuster, das der in Fig. 4C gezeigten Maske für die zweite Ebene der Metallisierung entspricht. Die dunklen Flächen stellen dabei die Metallisierungsleitungen dar. Die zweite Ebene des Metallisierungsmusters wird selektiv mit der ersten Ebene des Metallisierungsmusters der Fig. 4A über eine Anzahl in der Maske gemäß Fig, 4B dargestellten durchgehenden Bohrungen leitend verbunden.

Zu diesem Zeitpunkt soll darauf hingewiesen werden, daß die Metallisierungsschichten, wie auch die zwischen den Metallisie— rungsschichten liegenden Isolierschichten und die durchgehenden Bohrungen in den trennenden Isolierschichten gemäß üblicher Verfahren für den Aufbau mehrschichtiger Metallisierungen hergestellt werden können, wie sie beispielsweise in den US-Patentschriften 3 558 992, 3 725 743 oder 3 539 876 beschrieben sind. Isolierschichten können dabei aus beliebigen handelsüblichen Materialien, wie z,B, Siliciumdioxid oder Siliciumnitrid bestehen und die Metallisierung kann in üblicher Weise als Dünnfilmmetallisierung aufgebaut sein, wie sie beispielsweise in integrierten Schaltungen allgemein verwendet werden und aus Aluminium, Chrom Palladium oder mit Kupfer dotiertem Aluminium bestehen.

Wie man beispielsweise aus der in Fig. 4C dargestellten zweiten Ebene der Metallisierung erkennt, liegen die der Spannungsverteilung dienenden Sammelleitungen V 23 über den Trenn-

CC

flächen 22. Die zwischen den Sammelleitungen 23 liegende Metallisierung enthält Sammelleitungen 24 für die senkrechte Verteilung der Spannungsversorgung V, , und die Sammelleitungen 25 für die senkrechte Verteilung der Spannungsversorgung V . Weiterhin enthält das Metallisierungsmuster eine Anzahl paralleler Verbindungsleitungen 26 in Y-Richtung, die eine Querverbindung zwischen den Reihen der Schaltkreiszellen in Y-Richtung herstellen. Außer der Querverbindung in Y-Richtung dienen die

FI 973 097

S09383/Q641

Leitungen 26 auch noch zur Querverbindung oder Überkreuzung von einer oder mehrerer Leitungen in einer gegebenen Gruppe 19 in der ersten Metallisierungsebene der Fig. 4A. Wenn man beispielsweise unter Bezugnahme auf die Pign. 4A und 4C die Zelle 27 mit der Leitung 28 in der Gruppe 19* verbinden wollte, müßten die Leitungen 29 und 30 überquert werden. In diesem Falle müßte eine zweite Metallisierungsebene in Y-Richtung benutzt werden, um eine Verbindung vom Schaltkreis 27 nach der Leitung 28 herzustellen und dabei die Leitungen 29 und 30 zu überqueren. Dies würde beispielsweise lediglich dadurch erreicht werden, daß man von dem geeigneten Knotenpunkt in der Metallisierung der Schaltung 27 durch die dazwischenliegende Isolierschicht eine durchgehende Bohrung nach einer in Y-Richtung in Fig. 4C verlaufenden Leitung, beispielsweise dem Segment 31 in Fig. 4C, herstellt, das die Leitungen 29 und 30 überkreuzen und in einer durchgehenden Bohrung endigen würde, die sich wiederum durch die Isolierschicht nach der Leitung 28 in der ersten Ebene der Metallisierung zurückerstreckt.

Bevor die Spannungsversorgungsschaltung mit der ersten und zweiten Ebene der Metallisierung sowie auch die Spannungsversorgungsanschlüsse in der in Fig, 4E dargestellten Ebene der Metallisierung besprochen werden, sollen einige weitere Einzelheiten über die Anordnung der Transistoren und Widerstände in den Zellen 11 der Fig. 1 und Über deren Herstellung gegeben werden. In Fig. 3 ist im einzelnen eine Ansicht zweier solcher Zellen mit gemeinsam benutzten Widerständen dargestellt, wobei jede der Zellen aus zwei Transistoren T1 und T2 und drei Widerständen R1, R2 und R3 besteht. Die Widerstände R1, R2 und R3 sind jeweils die unteren Hälften der gemeinsamen, mit der anderen Zelle in dem Paar benutzten Widerstandsbereiche, die mit R¹I, R¹2 und R¹3 bezeichnet sind. Der Transistor T1 ist ein Vieremitter-Transistor mit N+-leitenden Bereichen 33, 34 35 und 36, die als Emitterzonen dienen. Der Transistor T1 enthält ferner zwei P-leitende Basisbereiche 37 und 38, die durch eine Metallisierung 81 miteinander leitend verbunden sind,

FI 973 097

5 0 9 8 ß 3 / 0 ß U 1

so daß der Transistor T1 eine gemeinsame Basis aufweist. Die Transistoren haben weiterhin eine gemeinsame N-leitende Kollektorzone 40, die alle über einem N+-leitenden Subkollektor 41 gebildet sind.

Der Transistor T2 besteht aus einer P-leitenden Basiszone 42, einer N-leitenden Kollektorzone 43 und einer N+-leitenden Emitterzone, die alle über einer N+-leitenden Subkollektorzone 45 gebildet sind.

Die hier dargestellte Metallisierung und die nach dieser Metallisierung führenden Kontaktbohrungen werden noch im einzelnen beschrieben.

Einen Querschnitt des in Fig. 3 gezeigten Aufbaus längs der Linie 3A-3A zeigt Fig. 3A, Ein Verfahren zur Herstellung eines solchen, in Fig. 3A gezeigten Aufbaus wird nunmehr anhand der Fign. 5A bis 51 beschrieben« Der Einfachheit halber soll nur die linke Hälfte des in Fig. 3A gezeigten Aufbaus anhand des Herstellungsverfahrens der Fign, 5A bis 51 besprochen werden. Bei der Beschreibung des verwendeten Herstellungsverfahrens werden die Verfahrensschritte nur kurz angegeben, da diese Verfahren allgemein bekannt sind. Eine genauere Beschreibung jedes einzelnen Verfahrensschrittes ist beispielsweise den US-Patentschriften 3 539 876 oder 3 656 028 zu entnehmen.

In einem Halbleiterplättchen 50 aus P-leitendem Material, beispielsweise in einem Siliciumsubtrat mit einem spezifischen Widerstand von 10 Ohm/cm wird eine N+-leitende Zone 51, die als Subkollektor dienen soll, durch übliche photolithographische Maskenverfahren und Diffusion oder Ionenimplantation mit einem Störelement, wie z.B. Phosphor, hergestellt, wie dies in der US-Patentschrift 3 539 876 beschrieben ist. Die

21 3

N+-leitende Zone hat ein C von etwa 10 Atomen/cm . Anschließend wird durch ein ähnliches Verfahren eine P+-leitende Zone 52 hergestellt, die als Teil eines Isolierbereichs dienen

FI 973 097

509883/0641

soll (Fig. 5B), Das den Leitfähigkeitstyp bestimmende Störelement in der Zone 12 ist vorzugsweise Bor mit einem C_n von

19 3
5 χ 10 Atomen/cm .

Gemäß Fig. 5C wird dann auf dem Substrat 50 eine N-leitende epitaxiale Schicht 53 mit einer maximalen Störelementkonzen-

18 3

tration von 10 Atomen/cm aufgebracht. Diese Schicht wird durch übliche epitaxiale Niederschlagsverfahren bei einer Temperatur in der Größenordnung von zwischen 950 °C und 1150 C über eine Dauer von 17 min aufgebracht. Während des Niederschlags der epitaxialen Schicht 53 findet aus den Zonen 51 und 52 eine teilweise Ausdiffusion in die epitaxiale Schicht statt. Die epitaxiale Schicht hat eine Dicke von etwa 2 Mikron, Diese Schicht kann beispielsweise mit einer Vorrichtung und einem Verfahren hergestellt werden, wie es in der US-Patentschrift 3 424 629 beschrieben ist. Anschließend werden gemäß Fig, 5D unter Verwendung der gleichen Verfahren wie bei der Bildung der Zonen 52 P+-leitende Zonen 54 mit den selben Zusammensetzungen und Konzentrationen wie die Zonen 52 auf der Oberfläche der epitaxialen Schicht 53 gebildet. Während der Bildung der Zonen 54 finden aus den Zonen 52 eine Ausdiffusion in Kontakt mit den Zonen 54 statt, so daß die Zonen 52 und 54 eine durchgehende P+-Isolationsschicht bilden, die sich von der Oberfläche der Epitaxialschicht 53 bis in das Substrat 50 hinein erstreckt.

Anschließend werden entsprechend Fig. 5E unter Verwendung üblicher photolithographischer Herstellungsverfahren ^-leitende Zonen 55 und 56 gleichzeitig unter Verwendung eines phos-

21 phorhaltigen Dotierungsstoffes mit einem C von 10 Atomen/cm gebildet. Die Zone 55 bildet einen von der Oberfläche der epitaxialen Schicht 53 nach dem Subkollektor 51 durchgehenden Kontakt, während die Zone 56 einen der VJiderstände, beispielsweise R2 bildet. Anschließend wird gemäß Fig. 5F, wiederum mit üblichen photolithographischen Masken und Herstellungsverfahren, wie sie beispielsweise in der US-Patentschrift

FI 973 097

609883/0641

3 539 876 beschrieben sind, eine P-leitende Basiszone 57 unter Verwendung von Bor als Dotierungsstoff gebildet. Die Zone 57

19 3

hat ein C von 5 χ 10 Atomen/cm .

Gemäß Fig. 5G wird nunmehr die epitaxiale Schicht 53 mit einer aus drei Schichten bestehenden Überzugsschicht überzogen. Dieser Überzug besteht aus einer untenliegenden Schicht 58 aus Siliciumdioxid, die durch übliche thermische Oxidation hergestellt wurde und eine Dicke von etwa 1500 8 aufweist, aus einer dazwischenliegenden Schicht 59 aus Siliciumnitrid, die durch chemischen Niederschlag aus der Dampfphase hergestellt wurde und eine Dicke von etwa 8000 Ä aufweist und einer obenliegenden Schicht 60 aus Siliciumdioxid, das ebenfalls durch chemischen Niederschlag aus der Dampfphase erzeugt ist, mit einer Dicke von 500 bis 1000 8,

Gemäß Fig. 5H werden nunmehr in der Schicht 60 Öffnungen angebracht, die mit allen Kontaktöffnungen zusammenfallen, die durch die zusammengesetzte Passivierungsschicht nach den verschiedenen Zonen in der Epitaxialschicht 53 hergestellt werden sollen. Diese Öffnungen enthalten einen Emitterkontakt 61, einen Basiskontakt 62, einen Kollektorkontakt 63 und Widerstand skontakte 64 und 65. Die Öffnungen in der Siliciumdioxidschicht 60 werden durch übliche photolithographische Masken und Ätzverfahren mit einem für Siliciumdioxid geeigneten Ätzmittel, wie z.B. Flußsäure, hergestellt. Beim Ätzen dieser Öffnungen wird die Siliciumnitridschicht 59, die gegen Flußsäure relativ resistent ist, nicht angeätzt und wirkt als Sperrschicht.

Anschließend werden mit den bekannten photolithographischen Ätz- und Maskenverfahren die Öffnungen 61, 63, 64 und 65 geätzt, bis sie sich durch die Schichten 58 und 59 nach der Oberfläche der Epitaxialschicht 53 in Fig. 51 erstrecken. Nur die Öffnung für den Basiskontakt 62 bleibt durch die Schichten 58 und 59 blockiert. Das Ätzen dieser Öffnungen wird in der

FI 973 097

b03883/0641

Weise durchgeführt, daß man zunächst ein Ätzmittel für die Siliciumnitridschicht 59, wie z.B. heiße Phosphorsäure zum Freilegen der Oberfläche der Schicht 58 in den öffnungen benutzt, worauf anschließend die öffnungen unter Verwendung eines für Siliciumdioxid geeigneten Ätzmittels, wie z.B. Flußsäure weiter durch die Schicht 59 hindurchgeätzt werden. Anschließend werden mit üblichen Diffusionsverfahren durch Einführen eines Störelementes, wie z.B. Arsen durch die öffnungen 61, 63, 64 und 65 eine N+-leitende Emitterzone 35, ein N+-leitender Kollektorkontakt 67 und N+-leitende Widerstands-Kontaktzonen 68 und 69 gebildet. Diese N+-leitenden Zonen, die alle gleichzei-

21 3 tig gebildet werden, haben ein C_ von 10 Atomen/cm . Nach Einführen dieser N+-leitenden Bereiche wird die öffnung für den Basiskontakt 62 durch die Schichten 58 und 59 hindurchgeätzt, so daß sie sich bis in die Basiszone 57 hinein erstreckt. Zu diesem Zeitpunkt sind alle Kontaktöffnungen nach dem Substrat offen.

Anschließend wird eine erste Ebene einer Metallisierung über dem in Fig. 51 gezeigten Aufbau aufgebracht, und es wird dabei die erste Ebene eines Metallisierungsmusters gemäß Fig. 4A über der gesamten Struktur durch photolithographische Ätzverfahren aufgebracht, wie sie beispielsweise in der US-Patentschrift 3 539 876 beschrieben sind. Für eine Struktur gemäß Fig. 51 mit der ersten Ebene der Metallisierung sollte erneut auf Fig. 3A verwiesen werden, in der das Metallisierungsmuster 70 in den verschiedenen Kontaktöffnungen niedergeschlagen ist. Das Metallisierungsmuster 70 läßt sich aus Aluminium oder mit Kupfer dotiertem Aluminium, d.h. einem einer Aluminiumlegierung, die weniger als 5 % Kupfer enthält, herstellen. Eine aus Isoliermaterial bestehende Schicht 71 wird über dieser ersten Ebene der Metallisierung aufgebracht. Die Schicht 71 kann beispielsweise aus einem chemisch aus der Dampfphase niedergeschlagenen Siliciumdioxid bestehen. Für eine Verbindung von der ersten Metallisierungsschicht 70 nach der zweiten Ebene der Metallisierung gemäß Fig. 4C müssen durch die Isolierschicht

FI 973 097

71 unter Benutzung üblicher, zuvor beschriebener Verfahren, durchgehende Bohrungen hergestellt v/erden.

Die in Fig. 3A im Querschnitt und in Draufsicht mit einer ersten Ebene der Metallisierung dargestellte Zelle ist so aufgebaut, wie dies in Fig. 9 dargestellt ist. Die in Fig. 9 gezeigte

2
logische Schaltung ist eine T L-Schaltung (Transistor-Transistor Logic) mit einem vier Emitter-Elektroden aufweisenden Transistor T1, der mit einem zweiten Transistor T2 mit nur einer Emitterelektrode gekoppelt ist. In jedem der Transistoren ist die Basiszone mit dem jeweiligen Kollektor über eine Schottky-Sperrschichtdiode D1 bzw. D2 verbunden. Die Widerstände R1, R2 und R3 entsprechen den in gleicher Weise in Fig. 3 bezeichneten Widerständen. Die Eingangsklemmen 72, 73, 74 und 75 für die Emitterelektroden des Transistors T1 sind durch die entsprechend bezeichneten MetallisierungsSegmente 72, 73, 74 und 75 in Fig. 3 dargestellt. Die Diode D1 wird durch eine Metallisierungselektrode 76 gebildet, die durch die Kontaktöffnung den Bereich 38' der P-leitenden Basiszone, die mit der P-leitenden Basiszone 38 zusammenhängt, nach der Kollektorzone 40 kurzschließt. Die Diode D1 ist durch das Metallisierungssegment über die Kontaktöffnung 80 mit dem Widerstand R1 verbunden. Das Metallisierungssegment 81 schließt die P-leitende Basiszone des Transistors T1 an allen Punkten über die verschiedenen Kontake 82, 83, 62 und 84 zusammen, die nach den verschiedenen Abschnitten der P-leitenden Basiszone führen. Das Metallisierungssegment 85 stellt den Anschluß nach dem Kollektorbereich des Transistors T1 in ähnlicher Weise her. Das Metallisierungssegment 85 hängt mit dem Segment 86 zusammen, das über Kontakt 64 mit dem Widerstand R2 verbunden ist. Die Basiszone 42 des Transistors T2 ist über das Metallisierungssegment 87 und den Basiskontakt 88, der den Basis-Kollektorübergang kurzschließt, mit dem Transistor T1 verbunden und bildet damit die Diode D2. Die Kollektorelektrode des Transistors T2 ist über das Metallisierungssegment 89, das mit dem Kollektor von T2 über die Kollektor-Kontaktöffnung 90 und den Widerstand R3

FI 973 097

b09883/0 64'i

durch die Kontaktöffnung 91 in Verbindung steht, mit dem Widerstand R3 verbunden. Das Ausgangssignal der Schaltung wird ebenfalls vom Metallisierungssegment 89 abgenommen. Für die Spannungsversorgung der Zelle wird die Spannung V für die

CC

Widerstände R1, R2 und R3 über die Sammelleitung 18 in der ersten Ebene der Metallisierung zugeführt, welche mit den Widerständen R1, R2 und R3 über die Kontakte 91, 65 bzw. 92 in Verbindung steht. Die Spannung V, , für den Transistor T2 wird durch ein Metallisierungssegment 93 geliefert, das mit dem Transistor T2 über die Emitterkontaktöffnungen 94 und 95 in Verbindung steht.

Wie man aus Fig. 3 erkennt, ist die zweite, dort dargestellte Zelle das Spiegelbild der soeben beschriebenen Zelle in bezug auf die Trennfläche 15,, über der die Sammelleitung 18 für die Spannung V liegt. Der Klarheit halber sind die Transistoren

OO

und Widerstände in der spiegelbildlich angeordneten Zelle des Paares als R'1, R¹2, R¹3, Τ.Ί und T¹2 bezeichnet. Es sei darauf verwiesen, daß die wirksamen Abschnitte der Widerstände, beispielsweise die N+-leitende Zone 56 für beide Widerstände R und R¹ aus einem Stück bestehen und mit einer Mittelanzapfung an dem Widerstand versehen sind, der mit der Sammelleitung 18 für die Spannung V über den Mittelkontakt, z.B. Kontakt 65 verbunden

CO

ist, der den Gesamtwiderstand in die Hälften R und R¹ unterteilt.

Die gesamte Spannungsversorgung des mit einer integrierten Schaltung versehenen Halbleiterplättchens wird nunmehr im Zusammenhang mit den Fign. 4A, 4C und 4B beschrieben, die insgesamt die erste Ebene der Metallisierung, die zweite Ebene der Metallisierung und die der Verbindung zwischen erster und zweiter Ebene der Metallisierung dienenden durchgehenden Bohrungen darstellt, sowie mit Fig. 4E, die die oberste Ebene der Spannungsversorungsmetallisierung zeigt und mit Fig. 4D mit dem Muster an durchgehenden Bohrungen für eine Verbindung der obersten Ebene der Metallisierung nach der zweiten Ebene der Metallisierung. In der in Fig. 4E gezeigten obersten Ebene der

FI 973 097

509883/0641

-22- 2523227

Metallisierung gibt es fünf metallische Sammelleitungen: die Sammelleitungen 101 und 102 dienen der Verteilung von V und

CC

sind durch eine (nicht gezeigte) Schicht aus Isoliermaterial hindurch, die auf der obersten Metallisierungsschicht angebracht ist, mit einem Paar V -Anschlußklemmen verbunden, die hier

CC

gestrichelt eingezeichnet sind und auf der Oberfläche der die Schaltung überdeckenden Isolierschicht liegen. Ferner sind Sammelleitungen 103 und 104, die in gleicher Weise durch gestrichelt eingezeichnete Kontakte angeschlossen sind, auf der Oberfläche der Isolierschicht für die Spannungsversorgung mit der Spannung V,, (-1,5 Volt) vorgesehen. Außerdem ist eine Sammelleitung 105 für die Zufuhr der Spannung V (-4,5 Volt) in gleicher Weise an einem Paar Kontakte angeschlossen, die gestrichelt dargestellt und auf der Oberseite der Isolierschicht angebracht sind. Außerdem enthält die als Schutzschicht aufgebrachte Isolierschicht eine innenliegende kreisförmige Anordnung von gestrichelt eingezeichneten Kontakten, die als Eingangs/Ausgangsanschlüsse für eine Verbindung von einem mit einer integrierten Halbleiterschaltung versehenen Halbleiterplättchen nach einem nächsten dienen.

Für eine Verbindung der der Spannungsverteilung dienenden, in Fig. 4E gezeigten Sammelleitungen mit der zweiten, in Fig. 4C gezeigten Metallisierungsebene, ist entsprechend der Anordnung in Fig. 4D eine Anzahl von durchgehenden Bohrungen vorgesehen, die der Verbindung der Sammelleitungen in Fig. 4E mit in Fig. 4C in der zweiten Ebene der Metallisierung in Y-Richtung verlaufenden Sammelleitungen dienen. In Fig, 4D dienen die mit V bezeichneten durchgehenden Bohrungen der elektrischen Ver-

bindung zwischen den Sammelleitungen 101 und 102 in der obersten Metallisierungsschicht und den Sammelleitungen 23 für die Spannung V in der zweiten Ebene der Metallisierung. Die Sammelleitungen 103 und 104 für die Spannungsversorgung mit der Spannung V, , in der obersten Ebene der Metallisierung stehen über durchgehende Bohrungen, von denen einige in Fig. 4D mit V, . bezeichnet sind, mit den in Y-Richtung ver-

FI 973 097

5098 8 3/0641

-23- 2523227

laufenden Sammelleitungen 24 in der zweiten Ebene der Metallisierung für die Zufuhr der Spannung V,, in Verbindung. Schließlich ist die Sammelleitung 105 für die Spannung V in der obersten Ebene der Metallisierung über in Fig. 4D mit V bezeichnete durchgehende Bohrungen mit den in der zweiten Ebene der Metallisierung liegenden, der Verteilung der Spannung V

dienenden Sammelleitungen 25 verbunden. Wie bereits erwähnt, ist V die Spannungsversorgung für die Kollektorelektroden und V,, die Spannungsversorgung für die Emitterelektroden. In einer begrenzten Anzahl von Zellen, die als Treiberstufen arbeiten, wird die Spannungsversorgung V anstelle der Spannungsversorgung V, , für die Spannungsversorgung der Emitterelektroden benutzt.

Die die Spannung V führenden Verbindungsleitungen 23 in Figur

CC

4C sind mit den in X-Richtung verlaufenden, die Spannung V

führenden Sammelleitungen 18 in der ersten Ebene der Metallisierung über eine Anzahl durchgehender Bohrungen verbunden, wie sie in der Anordnung dieser Bohrungen in Fig. 4B zu sehen sind. Der Einfachheit der Darstellung halber sind nur wenige der durchgehenden Bohrungen in Fig. 4B mit V bezeichnet. In

OC

gleicher Weise sind die in der zweiten Ebene der Metallisierung (Fig. 4C) in Y-Richtung verlaufenden Sammelleitungen 24 für die Spannung V,, mit der ersten Ebene der Metallisierung über eine Anzahl paarweise angeordneter, durch die dazwischenliegende Schicht aus Isoliermaterial hindurchgehender Bohrungen verbunden. Einige diese, der Spannungsversorgung V., dienende Bohrungen sind in Fig. 4B gezeigt. Diese Bohrungen führen jeweils nach einem Metall!sierungssegment 93 und liefern damit die Spannung V,. an die Emitter der Transistoren T2 jeder der Schaltkreiszellen. Die Metallisierungssegmente 93 sind leicht aus den Fign. 2A und 3 erkennbar. Außerdem fallen die für die Spannung V,, vorgesehenen durchgehenden Bohrungen mit paarweise angeordneten Kontakten 106 zusammen, die in dem nicht der Verbindung innerhalb der Zelle dienenden Bereich der ersten Metallisierungsebene der Fig. 4A liegen.

FI 973 097

5 O 9 fi «3/0641

Die Spannungsversorgung V ist an den Sammelleitungen 25 in der zweiten Ebene der Metallisierung über Bohrungen durch die dazwischenliegende Isolierschicht, von denen einige in Fig. 4B mit V bezeichnet sind, angeschlossen. Diese Bohrungen sind mit den Spannungsversorgungsknotenpunkten 107 für die Spannung V in der ersten Ebene der Metallisierung in Fig. 4A verbunden.

In den Fign, 6 bis 9 und 10 ist eine weitere Ausführungsform der Erfindung in ähnlicher Weise dargestellt wie die bisher beschriebene Ausführungsform. In Fig. 6 ist dabei schematisch die Anordnung der Zellen gemäß der zweiten Ausführungsform der Erfindung gezeigt. Auf einem mit integrierten Schaltungen versehenen Halbleiterplättchen 110 liegt eine Anordnung von Zellen 111. Jede der Zellen liegt in einer Zeile in X-Richtung und in einer dazu senkrecht verlaufenden Spalte in ϊ-Richtung, Jede Zelle 111 enthält eine ausreichende Anzahl von Transistoren und Widerständen, die nach Verbindung durch die der Verdrahtung der Zelle selbst dienende Metallisierung eine ausgewählte Art von Schaltkreis bildet. In der vorliegenden Ausführungsform ist die ausgewählte logische Schaltung, wie sie beispielsweise in Fig. 10 dargestellt ist, eine Transistor-Transistor-Logik, die mit einer als Schottky-Sperrschicht-Diode ausgebildeten Haltediode versehen ist. Die Anordnung enthält ferner eine Reihe von Spannungstreiberzellen 112, die jeweils dazu dienen, von außerhalb des Halbleiterplättchens ein Spannungspaar mit einem Spannungsunterschied von 5 Volt aufzunehmen und dieses Spannungsdifferential auf den Betriebsspannungsabfall über den Zellen zu reduzieren, der bei 1,8 Volt liegt. Diese Treiberzellen können dafür übliche Schaltungen sein.

Aus Fig. 6 und 8 sieht man, daß die einzelnen Zellen 111 nicht symmetrisch aufgebaut sind. Ähnlich wie bei der in der ersten Ausführungsform gezeigten Anordnung hat jede Zelle eine erste Konfiguration 113 auf einer Seite der Zelle und eine zweite Konfiguration 114 auf der gegenüberliegenden Seite der Zelle. Die Zeilen in X-Richtung sind so ausgelegt, daß die Konfi-

FI 973 097

5 0 9 8 8 3/0641

gurationen 113 an den Zeilentrennflachen 115 unmittelbar einander gegenüberliegen, während die Konfigurationen 114 einander an den Trennflächen 116 gegenüberliegen. Es sei im Zusammenhang mit Fig. 8, die noch im einzelnen beschrieben wird, darauf hingewiesen, daß die Zelle 111 innerhalb einer gestrichelten Linie dargestellt ist, während ein Teil der Metallisierung in dieser Figur in strichpunktierten Linien dargestellt ist.

Die Anordnung der ersten Ebene der Metallisierung wird besser verständlich unter Hinweis auf die Fig. 7A, in der die Maske für die Herstellung der Metallisierung der ersten Ebene dargestellt ist. Die in Fig. 7A zu erkennenden dunklen Flächen stellen die Metallisierung dar. Die Anordnung der Metallisierung entspricht der Anordnung der Zellen in Fig. 6, Zur Erleichterung des Verständnisses sind einige der Trennflächen 115 und 116 in Fig. 7A in strichpunktierten Linien angedeutet. Die waagrechte Metallisierung für die Spannungsversorgung und die Schaltverbindungen zwischen den Zellen ist durch die relativ langen, in X-Richtung verlaufenden Leitungszüge dargestellt, während die Metallisierung für die Schaltverbindung innerhalb der Zellen durch eng zusammenliegende Gruppen dargestellt sind und eine solche Gruppe 117 dient dabei als Metallisierung für die innere Verbindung einer Zelle. Die genaue Anordnung der Metallisierung für Verbindungen innerhalb einer Zelle und auch zwischen den Zellen läßt sich aus Fig. 8 erkennen, in der ein Teil der Metallisierung der ersten Ebene strichpunktiert über der Anordnung der Zellen dargestellt ist. Hier ist ebenfalls die für die metallische Verbindung innerhalb einer Zelle dienende Metallisierung mit dem Bezugszeichen 117 bezeichnet.

In Fig. 7A sind die waagrechten Leitungszüge der Metallisierung ebenfalls in Gruppen angeordnet und verlaufen oberhalb der Trennflächen 115 und 116 in waagrechter Richtung. Jede der Zellen besteht aus einem Paar Widerstände R10 und R11 und einem

FI 973 097

509883/0641

Paar Transistoren ΊΊΟ und T11. Die Widerstände R10 und R11 bilden die Konfiguration 113 auf der einen Seite der Zelle und sind der Trennfläche 115 benachbart, während die Transistoren T10 und T11 die Konfiguration 114 an der anderen Seite der Zelle bilden und der Trennfläche 116 gegenüberliegen. Eine einzige waagrecht verlaufende Sammelleitung 118, die eine Gruppe von Leitungen darstellt, dient der Spannungsversorgung der Zellen in den längs der Trennfläche 116 liegenden Zeilen oder Reihen, Andererseits sind an den Trennflächen 115 die Verdrahtungskanäle in der ersten Ebene der Metallisierung in Fig. 7A breiter, und es werden Gruppen von horizontalen Leitungszügen 119 mit bis zu 10 Leitungen verwendet, die oberhalb der Widerstände R10 und R11 verlaufen, und die im wesentlichen alle Verbindungen zwischen den Zellen in den Zeilen in X-Richtung darstellen. Ebenso wird die Sammelleitung 120 für die Spannungsversorgung und Spannungsverteilung mit der Spannung V an die Zellen benutzt. Damit dienen in der ersten Ebene der

Metallisierung in Fig. 7A die in X-Richtung in Gruppen verlaufenden Leitungen 118 und 119 der Verbindung aller Zellen innerhalb der Zellen in X-Richtung und der Spannungsversorgung mit den Spannungen V und V, ,, die die beiden einzigen, für die betriebsfertige Spannungsversorgung der Zellen erforderlichen Spannungen sind.

Auch in der zweiten, im Zusammenhang mit Fign. 6 und 7A beschriebenen Ausführungsform der Erfindung sind die Zellen auch in Spalten in Y-Richtung ausgerichtet, so daß jede Zelle auf der einen Seite die eine Konfiguration und auf der gegenüberliegende Seite die andere Konfiguration aufweist. In gleicher Weise sind die in Y-Richtung verlaufenden Spalten so angeordnet, daß die Seiten der Zellen mit einer Konfiguration in den Spalten einander gegenüberliegen und die Seiten mit der entgegengesetzten Konfiguration einander ebenfalls in Spalten an den Trennflächen gegenüberliegen.

In der in Fig. 7C dargestellten zweiten Ebene der Metallisie-FI 973 097

609883/0841

rung stellen die dunklen Flächen die Metallisierungsleitungen dar. Die zweite Ebene der Metallisierung ist selektiv mit der in Fig. 7A dargestellten ersten Ebene der Metallisierung über eine große Anzahl von durchgehenden Bohrungen verbunden, die in der in Fig. 7B dargestellten Maske gezeigt sind. In der zweiten Metallisierungsebene der Fig. 7C stellt die der Spannungsverteilung dienende Sammelleitung 121 (5 Volt) eine Eingangsleitung für die Vorspannung der Treiberzellen 112 dar, während die Sammelleitungen 122 (0 Volt) die andere Eingangsleitung für diese Zellen darstellen. Andererseits liefern die Treiberzellen 112 eine Spannung von 0,8 Volt auf die Sammelleitung 123 und diese Sammelleitung dient der gleichförmigen Verteilung dieser O,8 Volt an alle Zellen 111, wie dies noch im einzelnen beschrieben wird. Die Sammelleitung 124 ist an dem 2,6-Volt-Ausgang der Treiberzellen 112 angeschlossen und dient der Verteilung dieser 2,6 Volt-Ausgangsspannung, wie noch beschrieben wird. Ferner enthält die zweite Ebene der Metallisierung in Fig. 7C eine Anzahl parallel verlaufender Verbindungsleitungen 125 in Y-Richtung, die einer Verbindung zwischen den in Y-Richtung liegenden Reihen von Zellen dienen. Außerdem dienen die Leitungen 125, wie zuvor im Zusammenhang mit der Metallisierung der zweiten Ebene in Fig. 7C beschrieben, der Überkreuzung einer oder meherer Leitungen in einer gegebenen Gruppe 119 in dem ersten Metallisierungsmuster in Fig. 7A.

Es soll nunmehr anhand von Fig. 8A und Fig. 8B der strukturelle Aufbau der Zellen beschrieben werden. Wie bereits erwähnt, besteht jede einzelne Zelle aus zwei Transistoren T10 und T11 und zwei Widerständen R10 und R11. Die Zellen schließen aneinander an den Trennflächen mit den Widerständen R10 an, die aus einer P-leitenden Zone 130 bestehen, die tatsächlich mit einer gleichartigen Zone 130' des Widerstandes R¹IO der längs der Trennfläche 115 anschließenden Zelle zusammenhängt. Der Transistor T10 weist drei Emitterelektroden auf, wobei die N+- leitenden Zonen 131, 132 und 133 als Emitter dienen. Der Tran-

FI 973 097

B09883/06A1

sistor T1O enthält ferner eine Basiszone 134, eine Kollektorzone 135 und eine N+-Subkollektorzone 136. Die Struktur ist von einer P+-Isolation 137 umgeben.

Der Transistor T11 besteht aus einer P-leitenden Basiszone 138, einer N-leitenden Kollektorzone 139, einer N+-leitenden Emitterzone 140, die alle über einer N+-leitenden Subkollektorzone 141 gebildet sind. Der Widerstand R10 besteht zusätzlich zu der P-leitenden Zone 130, die als eigentlicher Widerstand dient, noch aus der N+-leitenden Zone 142. Eine erste Kontaktverbindung wird durch die die Oberfläche des Halbleiterplättchens von der ersten Schicht der Metallisierung trennende Schicht aus Isoliermaterial hindurch hergestellte Kontaktöffnung 143 nach dem Widerstand RIO hergestellt. Die andere Kontaktöffnung 144 ist mit der Sammelleitung 120 für die Spannung V in der ersten Ebene der Metallisierung verbunden. In gleicher Weise besteht der Widerstand R11 aus der P-leitenden Zone 145, die über der N+-leitenden Zone 146 gebildet ist und über eine Kontaktöffnung 147 angeschlossen ist. Der Kontakt 144 ist beiden Widerständen R11 und R¹11 gemeinsam und dient jeweils als der zweite Anschluß.

Die verschiedenen Verfahrensschritte zur Herstellung der zweiten Ausführungsform der Erfindung, wie sie in Fig. 8 und 8A dargestellt ist, werden nicht beschrieben, da sie bekannt sind. Der Aufbau in senkrechter Richtung ist praktisch fast der gleiche wie der in der Deutschen Patentanmeldung P 17 64 336 beschriebene Aufbau und daher sind die dort beschriebenen Verfahren für die Herstellung dieser Ausführungsform der Erfindung durchaus geeignet. Die bisher im einzelnen beschriebenen Zellen sind so aufgebaut, wie dies in Fig. 1O dargestellt ist. Die

2
Schaltkreise, die als T L-Logik mit einem Transistor mit drei Emitterelektroden aufgebaut sind, der mit einem Transistor mit nur einem Emitter gekoppelt ist, sind in ihrer Arbeitsweise sehr ähnlich wie die Schaltkreise in der ersten Ausführungsform der Erfindung, wie sie beispielsweise in Fig. 9 gezeigt

^FI973097 B098B3/0B41

- 29 - 2523227

sind. Die Basis 134 des Transistors T10 ist mit dem Kollektor 135 durch eine Schottky-Sperrschicht-Diode T10 als Halte- oder Klemmdiode verbunden. Die Widerstände R10 und R11 entsprechen den gleichermaßen bezeichneten Widerständen in Fig. 8 und 8A. Die Eingangsklemmen 150, 151 und 152 werden durch Metallisierungssegmente gebildet, die in Fig. 8 mit gleichen Bezugszeichen bezeichnet sind. Die Diode 10 wird durch ein Metallisierungssegment 153 in Fig. 8 gebildet, die eine Schaltverbindung
zwischen der P-leitenden Basiszone 134 nach der Kollektorzone 135 des Transistors T10 bildet. Die Diode D10 ist über ein
Metallisierungssegment 153, das nach der Kontaktöffnung 143
verläuft, mit dem Widerstand R10 verbunden. Wie bereits erläutert, wird die Spannung V von der Sammelleitung 120 über

OC

den Kontakt 144 den Widerständen R10 und R11 zugeführt. Die
Spannung V,, für den Emitter 140 des Transistors TU wird von der Sammelleitung 118 über eine metallische Verbindungsleitung 155 und eine Kontaktöffnung 156 zugeführt. Das Ausgangssignal der Zelle wird an dem Kontakt 157 abgenommen.

Wie bereits im Zusammenhang mit Fig. 8 erwähnt, ist die andere Zelle des Paares spiegelbildlich aufgebaut und liegt auf der
anderen Seite der Trennfläche 115 oberhalb der Sammelleitung
120 für die Spannung V , Der Klarheit halber sind die in den spiegelbildlich aufgebauten Zellen benutzten Transistoren und Widerstände als T¹10, T¹11, R¹10 und R¹11 bezeichnet. Es sei
darauf verwiesen, daß die wirksamen Bereiche der Widerstände, d.h. die P-leitenden Zonen 130 und 130' zwischen den Widerständen R und R¹ durchgehend sind, wobei die von der Sammelleitung 120 für die Spannung V gelieferte Spannung über einen Mittel-

OO

kontakt, beispielsweise den Kontakt 144 zugeführt wird, der den Widerstandsbereich in die zwei Hälften R und R¹ unterteilt.

Die Spannungsversorgung für das Halbleiterplattchen wird nunmehr im Zusammenhang mit den Fign. 7A, 7B, 7C und Fig. 8 beschrieben. In der in Fig. 7 dargestellten Metallisierungsebene

FI 973 097

5 0 9 8 B 3 / 0 6 U 1

sind eine Anzahl von am Umfang angebrachter, als Quadrate oder Rechtecke dargestellter Kontakte vorgesehen, die mit einer Anzahl gestrichelt dargestellter Anschlußkontakte verbunden sind, die auf einer Schicht aus Isoliermaterial (nicht gezeigt) angebracht sind und durch die Schicht aus Isoliermaterial hindurch mit den Kontakten der zweiten Ebene der Metallisierung in Verbindung stehen.

Von außerhalb des Halbleiterplättchens wird eine Spannung von 5 Volt über die Anschlußkontakte 160 den Sammelleitungen 121 zugeführt. Ferner wird eine Spannung von 0 Volt über den Anschlußkontakt 161 der Sammelleitung 122 zugeführt. Die Sammelleitungen 121 und 122 dienen als Eingangsleitungen für die Treiberzellen 112, Dabei ist die Sammelleitung 121 über durchgehende Bohrungen 162 (Fig, 7B), durch die die beiden Metallisierungsschichten trennende Schicht aus Isoliermaterial hindurch mit Metallisierungssegmenten 163 in der der Innenverbindung der Zelle dienenden Metallisierung in Fig. 7A verbunden. In gleicher Weise ist die Sammelleitung 122 in der zweiten Ebene der Metallisierung über durchgehende Bohrungen 164 mit metallischen Segmenten 165 der inneren Metallisierung innerhalb der Treiberzelle in Fig. 7A verbunden.

Die Ausgangssignale der Treiberzellen, d.h. die Spannung V, , (0,8 Volt) wird von den metallischen Segmenten 166 und die Spannung V (2,6 Volt) von den metallischen Segmenten 167

OC

der Treiberzellen in Fig. 7A abgenommen.

Die Ausgangsklemmen für die Spannung V,, an den Treiberzellen sind mit den Sammelleitungen 118 für die Spannung V,, in der ersten Metallisierungsebene verbunden. Die Anschlüsse 167 (2,6 Volt) für die Spannung V in den Treiberschaltungen sind über

CC

durchgehende Bohrungen 168 in der dazwischenliegenden isolierenden Schicht mit der Sammelleitung 124 in der zweiten Ebene der Metallisierung verbunden, sodann über durchgehende Bohrun-

^1-1973097 609883/0641

2523227

gen 169 wieder durch die dazwischenliegende isolierende Schicht nach unten von der Sammelleitung 124 nach den Sammelleitungen 120, die über den Trennflächen 115 in der ersten Metallisierungsschicht verlaufen und der Verteilung der Spannung V

CC

längs der in Zeilen in X-Richtung angeordneten Zellen dienen.

Obgleich bisher nur zwei Ausführungsformen in allen Einzelheiten zur Erläuterung der vorliegenden Erfindung beschrieben worden sind, sollte es dem Fachmann noch ohne weiteres einleuchten, daß sich das der Erfindung zugrundeliegende Prinzip auch in weiteren Ausführungsformen verwirklichen läßt, wobei die verschiedenen strukturellen Einzelheiten, wie sie im Zusammenhang mit der ersten und zweiten Ausführungsform dargestellt sind, in verschiedenener Weise kombinieren lassen. Beispielsweise können die einzelnen Zellen an einer oder mehreren oder allen ihren vier Seiten unmittelbar aneinander stoßen, sie können aber auch völlig voneinander getrennt angeordnet sein. Außerdem kann jede Anordnung von Anschlußkontakten, entweder innerhalb des Umfangs des Halbleiterplättchens oder am Umfang des Halbleiterplättchens verwendet werden.

FI 973 097

e- ο ο ρ. η 3 / ο R u ι

Claims

PATENTANSPRÜCHE

Planare integrierte Halbleiterschaltung mit einem Substrat, von dessen Oberfläche aus sich eine Anzahl unterschiedlich dotierter Zonen zur Bildung von aktiven und passiven Bauelementen in das Halbleitersubstrat hinein erstrecken,

dadurch gekennzeichnet, daß die aktiven und passiven Bauelemente (T₁, T₂, D₁, D₂, R₁, R₂, R₃; T₁₀, T₁₁,

R₁ , R₁₁J ^Ri2' ^Dio^ ' ^^e ^{zu e}i^nzel^ne logische Schaltkreise bildenden Zellen (11) zusammengefaßt sind, in beiden orthogonalen Richtungen (X, Y) in zueinander parallelen Zeilen und Spalten in der Weise angeordnet sind, daß mindestens zwischen einzelnen benachbarten parallelen Zeilen und/oder Spalten von Zellen Trennflächen (15, 16) vorgesehen sind,

daß mindestens eine erste durch eine Isolierschicht von dem Substrat (10) getrennte Metallisierungsebene (Fig. 4A), vorgesehen ist, die aus einer Anzahl von Gruppen von parallelen Leitungszügen (z.B. 18, 19) besteht, die oberhalb von und parallel zu den Trennflächen (15, 16) zwischen den einzelnen Reihen von Zellen (11) angeordnet sind, wobei jede Gruppe von Leitungen mit einer Anzahl von der entsprechenden Trennfläche benachbarten Zellen einer Reihe für eine Verbindung der Zellen untereinander und für deren Spannungsversorgung verbunden sind, und daß mit Abstand von den Leitungsgruppen, zwischen diesen, Gruppen von Leitungszügen (17) , angeordnet sind, die der Verbindung innerhalb der Zellen (11) dienen.

FI 973 097

509883/0641
2. Planare Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die in Reihen angeordneten Zellen (11) an den Trennflächen (15, 16) einen Abstand voneinander aufweisen, der im wesentlichen frei von aktiven und/oder passiven Bauelementen gehalten ist.
3. Planare Halbleiterschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die in der anderen orthogonalen Richtung in Spalten angeordneten Zellen (11) ebenfalls zv;ischen den einzelnen Spalten Zwischenräume (22) aufweisen,
4. Planare Kalbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß jede der Zellen in den einzelnen Seilen auf einer Seite der Zellen eine erste (13) und an der gegenüberliegenden Seite der Zelle eine zweite Konfiguration (14) aufweist, und daß die aus einzelnen Zellen bestehenden Zeilen miteinander abwechselnd in der Weise angeordnet sind, daß die Seiten der Zellen einer ZeIe mit der ersten Konfiguration (13) den Seiten der Zellen mit der gleichen Konfiguration in der benachbarten Zeile gegenüberliegen, und daß die Seiten der Zellen mit der zweiten Konfiguration (14) in einer Zeile den Seiten mit der zweiten Konfiguration (14) der Zellen einer benachbarten Zeile gegenüberliegen.
5. Planare Halbleiterschaltung nach Anspruch 4, dadurch gekennzeichnet, daß die einander gegenüberliegenden Seiten der Zellen mit der ersten Konfiguration spiegelbildlich zueinander aufgebaut sind und daß die einander gegenüberliegenden Seiten der Zellen mit der zweiten Konfiguration ebenfalls spiegelbildlich zueinander aufgebaut sind.
6. Planare Halbleiterschaltung nach Anspruch 4, dadurch gekennzeichnet, daß die von den Leitungszügen (18, 19) oberhalb der Trennflächen (15, 16) kommenden Verbindungs-

FI 973 ü97

50 9 883/0641

leitungen an den paarweise an den Trennflächen einander gegenüberliegenden Seiten der Zellen angeschlossen sind.
7. Planare halbleiterschaltung nach Anspruch 5, dadurch gekennzeichnet, daß die oberhalb der Ixennflachen (15, 16) liegenden Leitungszüge (18, 19) als Sammelleitungen für die Spannungsversorgung dienen.
8. Planare Halbleiterschaltung nach Anspruch 6, dadurch gekennzeichnet, daß jede der einander gegenüberliegenden Seiten eines Paares von Zellen Eingangs/Ausgangs-Knotenpunkte für einen Anschluß an die über den Trennflächen liegenden Leitungszüge auf v/ei st,
9. Planare Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß mindestens eine v/eitere von der ersten Metallisierungsebene durch eine Isolierschicht getrennte zweite Metalliserungsebene (Fig. 4C) vorgesehen ist, die in der zweiten orthogonalen Richtung verlaufende Leitungszüge (23, 24, 25, 26) aufweist, die der Verbindung der in senkrechten, untereinander parallelen Spalten angeordneten Zellen (11) miteinander dienen.
10. Planare Halbleiterschaltung nach Anspruch 9, dadurch gekennzeichnet, daß eine Anzahl der Spannungsversorgung (V ) dienende Sammelleitungen (23) vorgesehen ist, die oberhalb der Trennflächen (22) zwischen den einzelnen aus Zellen bestehenden Spalten angeordnet sind, wobei jede der Sammelleitungen (23) mit einer Anzahl von an den Irennflachen (22) einander gegenüberliegenden Zellen verbunden sind.

FI 973 097

509883/0641
11. Planare Kalbleiterschaltung nach Anspruch 10, dadurch gekennzeichnet, daß in dieser zweiten Metallisierungsebene (Fig. 4C) eine weitere Gruppe von Leitungszügen (24, 25) vorgesehen ist, die für eine andere Leitungen in der ersten Metallisierungsebene überkreuzende Verbindung zwischen voneinander durch andere Leitungen der Gruppe getrennte Leitungen bestimmt ist.

FI 973 097

50 9 8 8 3/0641

Leerseite