JPS5989435A - プレ−ナ半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はモノリシック大規模集積回路構造に関（以下余
白） し、より具体的には論理回路セルのアレイを有する構造
に関する。本発明は、セルに電圧を提供し、セルを相互
接続し且つ特定の回路セルを形成する半導体デバイスを
相互接続する配線のレイアウトと組合せたセル・アレイ
の新規なレイアウトを提供する。

集積回路の超小形化及び高密度化が進むにつれて、セル
内部の内部接続、セル間の相互接続及びそれぞれのセル
への電圧印加のために使用される配線パターンの配列が
困難な問題になってきた。

絶縁層で分離されたできる限り少レベルの配線を使用す
ることが強く望まれる。また、集積回路の自動設計及び
計算機による設計（ＣＡＤ）によって集積回路デバイス
及び配線レイアウトを得ることが強く望まれる。

従って、本発明の目的は、配線レベル数を少なくした大
規模集積回路に適するプレーナ集積回路を提供すること
である。

本発明のもう一つの目的は、自動設計又は計算機による
設計によって配線″′書込み”の配置が容易になるよう
なデバイス・レイアウト及び配線パターン・レイアウト
の組合せを有するプレーナ集積回路チップ構造を提供す
ることである。

本発明の他の目的は、基本的なセル内部用接続（１ｎｔ
ｒａｃｌｒｃｕｉｔ　　ｃｏｎｎｅｃｔｉｏｎ　　）が
なされている配線レベルと同じレベルに回路相互間接続
及び電圧レベルに対するオープン・チャネルが設けられ
るようにデバイス・レイアウト及び配線パターン・レイ
アウトがなされているプレーナ集積回路チップ構造を提
供することである。

本発明は、デバイス・レイアウト及び配線パターン・レ
イアウトの新規な組合せにより上記の目的を達成する。

デバイス・レイアウトに於て、デバイスはチップ中に延
びている種々な導電型の複数の領域によって形成されて
トランジスタ及び抵抗を構成し、そしてこれらのトラン
ジスタ及び抵抗は複数のセルに配列される。各セルは、
所定の型の論理回路を形成するに十分な数のトランジス
タ及び抵抗を含んでおり、そしてセルは直交アレイで配
列され、はぼ平行な行のセルが両直交方向に於て存在す
る。

とのデバイス・レイアウトと組合されて、ルベルの配線
パターンが存在する。このパターンは、電気的に絶縁性
を示す少なくとも１つの層によりデバイス・アレーから
絶縁され又これの上方に置かれる。この配線パターンの
レベルは次のレイアウトを有する。即ち、略平行な線の
複数のグループが、上記直交方向の１つにある上記セル
の行相互間の対応する複数のインターフェイスの上方で
これと平行に走るように置かれる。各グループの線は、
このグループの下のインターフェイスに隣接する複数の
セルに接続され、そしてこれらセル相互間の接続を与え
又電圧レベルを供給する。更に、配線パターンのレベル
は、上記線のグループの間でこれから離されている線グ
ループを含み、そしてこの線パターンは上記セルの上側
にありそしてセル内部の接続を与える。

更に、本発明によると、セルの行は上記インターフェイ
スに於て互いに間隔付けられて、これら行間にトランジ
スタ若しくは抵抗のないチャネルをもたらす。

本発明の良好なる実施例に於て、上記１つの直交方向に
於てインターフェイスを形成する行の夫々の複数のセル
の夫々は、セルの１つの側で第１セル・レイアウト構成
を有し、又反対の側で第２のレイアウト構成を有する。

上記１つの直交方向に於けるセルの行は、第１構成を有
するセルの側がこれに対する隣りの行の第１構成を有す
るセルの側と相対し、そして第２構成を有するセルの側
がこれに対する隣りの行のこの第２構成を有するセルの
側と相対するように交互に配列されているう上述の配列
により、セルの入出力節点の殆ど（仮え全部でなくても
）はセルの、一方の側に配列されるようにセルの行を配
列することが非常に容易となる。このような構成により
、このようなセルに対する殆どの接続は対向側に作られ
、そして入出力節点はセルのインターフェイス行に形成
されることができる。従ってセルの行を交互に配列する
結果、各セルの殆どの入出力節点は１つおきの行インタ
ーフェイスに置かれることが出来る。このような配列に
より、セル相方２間又はこれと電圧レベル供給源との間
の相互接続を与える殆どの平、　　行線はグループ化さ
れることができそれにょシ殆どの線は１つおきの交差点
の土になるように金属配線パターンが配列されるとＪ、
が出来る。このことは、このような交互の線グループ相
互間の配線レベルに対して大きなスペースを与える。と
のように大きなスペースは、トランジスタ及び抵抗を所
定の型の論理回路として接続するに必要なセル内部配線
の１こめに用いることができる。

この方法は、必要なセル内部接続及びセル相互間接続並
びに１つの直交方向ｅこ於ける電圧レベル分配線を与え
るために単一レベルのパターンの使用を可能にする。

更に説明すると、本願発明では、ｌ侍開昭４９−３９３
８８号公報に於ける第２レベルの接地導体１１７を第ル
ベルに収容でき、シカもこの収容に際しては第ルベルに
於ける接続体の増加量を最小に押えることができるので
あシ、この結果本願発明は」二記公報で必要であった第
２レベルの接ができるという格別の作用効果を奏する。

このことは、チップ内の集積度が更に増大してもこれに
容易に対応できるということを意味し、これは集積回路
技術分野では著しく秀れた作用効果である。

以下に実施例について説明する。本発明は、集積回路及
び配線パターンの製造技術よりもむしろＬＳＩの構造的
レイアウト及びその配線レイアウトにあるので、従来一
般に用いられていた製造技（以−下余白） 法については詳細に説明をし力い。拡散若しくはイオン
・インプランテーションを利用する標準の製造技法が用
いられ、そして配線パターンに対する（多層パターンを
も含む）ｒ・線層のだめの標準の技法が用いられること
ができろう例えげ、隼稍回路チップは米国特許第３５′
５９Ｂ／６号若しくけ第５６５６０２８号の技法を用い
て製造されてもよい。同ｔ′らに、米用特許第３．５．
５　ａ　ｑ　９２＋８ｉ。

＠３７２５７４６号、ｆＰＪ３５３９８７６号等の技法
が（ｉ９々な配鋏しベル即ち絶縁層プバ配紳パターン・
レベルを分ｎ１＃シ絶縁層の開孔を介して配線パターン
・レベルが相互接続される構造が形成され得る。

第１図を参照するに、ＬＳＩチップ１（］内の回路セル
のレイアウトが示されている。セル１１の夫々はＸ直交
方向の行及びＹ直交方向の行に配列されている。各セル
は多数９トランジスタ及び抵抗を含んでおり、そしてこ
れらはセル内部配線により相互接Ｉノ■されて所定の型
の論理回路を形成する。木実１崩例に於て、この所定の
型の論理回路はＴ’　Ｌ　ショットキ・バリア・ダイオ
ード・クランプド回路であり、これは又第９図で示され
ている。

この回路並びに各セルを形成するトランジスタ及び抵抗
領域は第６及び９７図に詳細に示されている。

第６図は一対の互いに向き合う回路セルを詳細に示して
いる。

第１図のプレイに於て、セルはブロック１２に配列され
ており、このブロックはＹ方向に２つ分のセル及びＸ方
向に４つ分のセルの大きさを有する。代表的なセル・ブ
ロック１２のデバイス及びこれを形成する領域のレイア
ウトは第２図に詳細に示されている。かくして、第６図
は第２図のブロック１２の１対のセルのより詳細な図で
ある。

第１及び２図を参照するに、セル１１の夫々は対称的レ
イアウトを有せず、セルの一方の側で第ルイアウ）１９
成１６を有し、又セルの他方の側で第２のレイプラト構
成１４を有する。図示されているＸ方向の行は、第２レ
イアウト構成１４が行インターフェイス１５に於て互い
に対向し、そして第２レイアウト構成１４が行インター
フエイス１乙に於て互いに対向するように配列されてい
る。とれらのインターフェイスはＸ方向に延びるチャネ
ルである。

各セルのレイアウト構成がセル毎に変わっている様子は
第１図に於て記号ユ１により示されている。従って、各
セルは、」の２本の枠によりセルの一端が表わされてい
る第１のレイアウト構成１ろ及び」の水平方向の１本の
棒により表わされている第２のレイアウト構成を有する
。セルの側面１！１が互いに対接し又側面１４が互いに
対接するこの配列により、電圧レベルを分配するための
、又個々のセルを相互接続するための又セル・グループ
を相互接続するだめの金属配線パターンの配列が著しく
容易に且つ簡単にされ得る。この結、ｌＪｌ、、単一レ
ベルの金属配線（本明細碧°では第ルベルの金属配線）
のみによって、セル相互間のＸ方向の相互接船；又Ｘ方
向でのセルに対するＶｃｃ電圧レベルの供給を行うこと
が出来るばかりかこの他に空のスペースが生じこのスペ
ースは又各セルの内部相互接続に用いられることが出来
る。

この第ルベルの金属配線は、この第ルベルの配線をもた
らすためのマスクである第４Ａ図に関して更に後述する
。第４Ａ図の黒い部分は金属配線を示す。第４Ａ図の金
属配線は第１図のレイアウトに対応する。かくして、第
４Ａ図の金属配線レイアウトは第１図の回路アレイに一
致重畳される。このため、水平方向のインターフェイス
１５及び１６が第４Ａ図では想像線によって示されてい
る。セル相互間の相互接続及び電圧レベルの分配を行う
水平方向の配線は第４図に於てけＸ方向に延びる比較的
長い線によって示され、一方セル内部の配線は一群の密
集集合パターンにより示されている。例えば密集パター
ン１７け単一のセルのためのセル内部配線を示している
、セル内部配線は第２Ａ図に於て更に詳細に示されてい
る。

この図は第２図のセル・ブロック１２に重信、された第
４Ａ図の第ルベルの配線パターンの部分を示している。

第２Ａ図に於て、単一のセルのセル内部接続を行う配線
パターンが示されている８再び第１及び４Ａ図を参照す
るに、水平の金属配線はセルの行相互間のインターフェ
イスの上を水平方向に走って一組即ち一群となって配列
されている。隣接するセルが互いに接しているところの
インターフェイス１５の場合には、このインターフェイ
スの上側を通る配線は水平方向の母線１８であり、これ
はこのインターフェイスに沿って行方向でセルにＶｃｃ
’ＷＴ圧を分配する。他方、隣接するセル相互間にスペ
ースがあるインターフェイス１６の場合には、第４Ａ図
の＠ルベルの金石配線レベルのための配＃ｆ−ヤネルは
広くそして群１９は、このインターフェイス上をＸ方向
に走る８つ迄の平行線を含み得る。７ｊ’１１９はＸ方
向の行のセル相互間の殆ど全ての相互接続を行うのに用
いられる。

かくして、Ｘ方向に走るセル行のインターフェイス上を
水平方向に走る配線群並びにセルの側面が互いに鏡像関
係で対接するように交互の行のセルの一口の配向を行う
ことにより、かなり複雑なセル内部配線のだめの全ての
配線を同じレベルで行うためのスペースが線群の間に生
じることが明らかであろう。

又、このようなレイアウトによシ、回路設計者は、これ
の配線パターンを形成する上で非常な融通性を与えられ
る。このような鏡像関係にあるセル配列のために、入出
力点があるセルの側は一つおきの広いインターフェイス
部分に面し、一方入出力点が殆どないセルの側は互いに
対接して配置されることが出来る。例えば第４Ａ図に示
されている配列の場合、入出力がとり出されるセルの側
はインターフェイス１６に而しておかれ又これの少ない
セルの側はインターフェイス１５に面するようにセルが
配列されている。インターフェイスを１つおきに広くす
ることにより、水平方向での配線は密度の高い群とされ
、従ってセル内部配線のための密集パターン１７と重な
ることはない。

これらは第２Ａ図に於て詳細に示されている。

本発明のこの実施例では、このように間隔の広いインタ
ーフェイス１６が高密度配線群に用いられていると示さ
れているが、他の実施例ではセル相互間にはスペースが
設けられていない。第６図の実施例ではスペースは設け
られておらず、そして全セルが相互に対接しているこれ
については後述する。

水平方向でのセル相互間の接続と同じ配線レベルでセル
内部配線用の接続のための十分なスペースを寿えるのみ
ならず、本発明のキ１り造は、周知の自動設計技法即ち
ＣＡＤ　（Ｃｏｈｌｐｕｔｅｒ　　ＡｉｄｅｄＤｅｓｉ
ｇｎ　　）による金属配線パターンの設Ｎ１を容易にす
る。このような技法は、セル相互間接続及び電圧分配の
ための金属配線レベルのチャネルを要求する。このよう
なチ゛ヤネルは例えばセル内部相互接続の如き他の配線
とは無関係である。更に、このような技法は、各チャネ
ル内に所望の数の千行用を敷設し得るよう選択的に調節
可能な金属配線チャネルを要求する。本発明によってこ
のような構造が実現されるのである。

今迄１つの直交方向でのセル・アレンジメントの種々な
利点を述べてきたが、他の直交方向（Ｙ）に延びる行に
セルを配向するこ左によっても同様な利点が得られる。

第１及び２図を参照するに、Ｙ方向の行のセルの夫々は
セルの一方の側では一方のレイアウト構成を有し、そし
て他方の側ではこれと反対のレイアウト構成を有する。

Ｙ方向の行は１つおきのセルが同じ向きにされており、
この結果構成２１を有するセルの側面は互いに対接し、
そして構成２０を有するセルの側面は１つおきの行イン
ターフェイスに於て互いに対接している。これけ又第１
図の」の方向によって示されている。

ｆ′Ｆ、１図から明らかな如く、行はＹ方向に配列され
て、第５番目にあるインターフェイスによって垂直即ち
Ｘ方向の行はチャネル２２により互いに分離されている
。第１及び６図の実施例のセル配列ではセル行が対接し
ているが、Ｘ及びＹの両方向でいくつかおきにインター
フェイスがおかれこれがチャネルとして用いられてもよ
い。このようなセルでは、ブロック２１の夫々は所定の
型の１つの回路を形成するに十分な数の抵抗及びトラン
ジスタを含んでいる。

第４Ａ図に示す如き第１の金属配線レベルを有する第１
図の実施例について再び述べると、この構造は竺４Ｃ図
の第２レベル金属マスクに対応するパターンを有する第
２レベルの金属配線を有する。ここで私い領域は金屈紗
を表わす。第２レベルの金属配線パターンは、第４Ｂ図
に示されている複斂個の貫通孔を介して第４八し１の第
ルベルの金属配線パターンに接続されている。

ここで、金属層、この金属層を分離する絶縁層並びに絶
縁層内の１通孔は例えば米国１キ許第６５５８９９２号
、印、！１７２５７４３号又は第６５３９８７６号に示
されている如き標準的な多周レベル金属配線技法によっ
て形成：工れイ！することに注目されたい。絶縁層は例
えば二酸化シリコン、窒化シリコンの如き標準的材料で
形成されてもよく、又金属層は例えばアルミニウム、パ
ラジウム又は銅ドープト・アルミニウムの如き標準的な
材料で形成されてもよい。

第４Ｃ図の第２レベルの金Ｐｉ′配紳について述べるに
、電圧分配ｆｔｔ線Ｖｅｃ２ろはインターフェイス２２
の一ヒに重々っている。四に、母線２６の間を走る金属
配線は、電圧レベルｖｂｂを供給するための垂直方向の
分配線である母線２４、並びに電圧レベルＶｅｅを供給
するだめの垂直方向の分配線である母線２５を含む。更
に、このパターンは、Ｙ方向に延びる複数の平行相互接
続線２６を有し、これはＹ方向でセル行相互間に接線を
与える。Ｙ方向での相互接続を達成する上、線２６は第
４Ａ図に示す如く第ルベルの金属配線の所定の群１９内
の線をまたぐるクロス・オーバーをも構成する。例えば
、第１Ａ及び４Ｃ図を参照するに、もしもセル２７が群
１９′　の線２８に接続さ　。

れるとすると、線２９及び３０がまたがれねばならない
。このような場合、Ｙ方向に延びる第２レベルの配線が
用いられて、セル２７から線２９及びろ０をクロス・オ
ーバーして線２８へ至る接続を完了する。このことは、
セル回路２７の配線のうちの適切表箇所から絶縁層中の
貫通孔をＹ方向に延びる１ｆＡ（例えばセグメント６１
、第４Ｃ図）これにより線２９及び３０と交差した後貫
通孔を介して第ルベルの配線２８へ至る接続により行な
われる。

熾１及び第２レベルの金属配娘及び第４Ｅ図に示す電圧
端子用の全屈配線レベルを含む電圧分配システムを詳細
に説明する前に、第１Ａ図の基本的なセル１１内のトラ
ンジスタ及び抵抗の配列並びにこれの製造方法について
述べておく。第６図を参照するに、これは共通な抵抗を
有する１対のセルを示して卦り、各セルは２つのトラン
ジスタＴ１及びＴ２並びに３つの抵抗Ｒ１、Ｒ２及びＲ
ろより成る。抵抗Ｒ１、Ｒ２及びＩｌ３け、この対の仙
のセルに占められている共通抵抗領域の夫々下方の半分
であり、そしてこｌしらはＲ’１、Ｒ’２及びＲ′ろと
示されている。トランジスタＴ１は４−エミッタ・トラ
ンジスタであり、そしてＮ領域６３、ろ４．３５及び６
６はエミッタとして働く。更に、トランジスタＴ１は、
一対のＰ型ベース領域ろ７及び６Ｂを有し、これらは金
属８１により互いに短絡されトランジスタＴ１に対する
共通ベースとして働く。トランジスタ（ｒＵ：　Ｎ　　
サブコレクタ４１上に形成される共通Ｎコレクタ領域ト
ランジスタＴ２はＰ型ベース領域４２、Ｎ型コレクタ領
域４３、Ｎ　エミッタ領域４４、Ｎザブコレクタ領域４
５を有する。

ここに示されている金属接続及び接点用開孔については
後述する。

第３図の線６Ｎ−ろＡに沿って得られる断面は第ろ入園
に示されている。第５Ａ−５層図を参照するに、第３Ａ
図の構造の製造工程が示されている。説明の簡略化のた
め、第３Ａ図の左手の半分のみについて第５Ａ−５Ｅ図
に示されている。個々の工程は標準的なものも含まれる
ので説明は簡略に行う。詳細には米国特許第６５ろ９８
７６号若しくは第６６５６０２８号に示されている。

’！’；　５Ａ図を参照するに、Ｐ型のウニ／・即ち１
０Ω／−のシリコン基板にサブコレクタと１７て働く十 Ｎ　領域５１が標準の写真マスク技法又例えば米国特許
第３５３９８７６号に示されている如くり１の如き不純
物でのイオン・インプランテーション又は拡散によシ形
成される。Ｎ　領域のＣ６は約１０　　原子／ＣＴｎ　
　である。同様な技法により、絶縁領域の一部として働
くＰ　領域５２が形成される（第５Ｂ図）。領域１２に
於ける導電型決定不刷！物は（Ｉｌ、１１．ｌ素であり
そのＣ６は好寸しくは５×１０１０原子／　ｃｎｌ　３
である。

第５Ｃ図を参照するに、最大不糾物溌度即ちドーピング
・レベルが１０′８原子／ｃｍ　　のＮエピタキシャル
層５ろが基板５０の上に形成される。この層は、約１７
分間９５０℃〜１１５０℃の温度に於ける通常のエピタ
キシャル付着技法によって形成される。エピタキシャル
層５３の付第の間、領域５１及び５２はエピタキシャル
層内へ部分的に外方拡散する。このエピタキシャル層は
約２ミクロンの厚さである。この層は米国特許第３４２
４６２９号に示されている装置及び方法によって形成さ
れイ１）る。次いで第５Ｄ図に示される如く、領域５２
を形成するのに用い／こ技法により、Ｐ＋領域５４がエ
ピタキシャル層５３の表面に形成される。この領域５４
は領域５２と同じ成分でありｌＹｉ′を度も同じである
。領域５４の形成の間、領域５２は外方拡散して領域５
４に接続し、その結果領域５２及び５４は連続し、エピ
タキシャル層５′５の表面から基板５０へ至るＰ　絶れ
領域を形成する。

次に第５Ｅ図を参照するに、再び標準の写真マスク技法
を用いて、Ｎ　領域５５及び５６が燐ド、＋ントを用い
てＣ８が１０　原子／ａ　となるよう同時に形成される
。領域５５は、エピタキシャル層５６の表面からザブコ
レクタ５１へ至るリーチ・スルー接点を形成し、−実領
域５６け抵抗Ｒ２となる。第５Ｆ図を糸照するに、再び
梗準の写真マスク技法を用いて、（例えば米国特許第３
５３９８７６号）、Ｐ型領域５７が硼累ドーパントで形
成される。傾城５７のＣｏ（は５ｘ１０１ｇ原子／ｍ　
である。

第５Ｇ図に於て、３層の安定化及びマスキング構造がエ
ピタキシャル層上に形成される。この構造は、通常の熱
的酸化技法により形成され厚さが１５０ＯＡの二酸化シ
リコンの下部Ｒ１ｒ　５　Ｂ、通常のＣＶＤ技法により
形成され厚さが８０００Ａの窒化シリコンの中間層５９
並びに標準のＣＶＤ技法により付着され厚さが５０（〕
〜１０［＋ＯＡの二酸化シリコンの上部層６０より成る
。

次いで第５Ｈ図に於て、エピタキシャル層５６の種々外
領域に対してこの安定化層構造を介して開口が形成され
るが最初に開１１け層６０のみに開けられる。これらの
開口は、エミッタ接点６１、ベース接点６２、コレクタ
接点６６及び抵抗接点６４及び６５である。二酸化シリ
コン層６０の開口は、二酸化シリコンに対する標準的な
エツチング液であるフッ化水素酔を用いる通常の写真マ
スク及びエツチング技法により形成される。これらの開
化のエツチングに於て、４化シリコン５９（これはフッ
化水素酸に対して比較的耐える）１ハエツチされずそし
てブロック層として働く。

次いで、適切な写真マスクド（びエツチング及びマスキ
ング技法を用いて、ｆ！Ｐ、５■図に示す如くに、層５
８及び５９を通りエピタキシャル層５３の表面に迄至る
開孔６１．６３．６４及び６５がエッチされる。ベース
接点用開孔６２のみが層５８及び５９によりブロックさ
れて残る。これらの開孔のエツチングは、例えば熱い燐
酸の如き窒化シリコン層５９に対する適切なエツチング
液を利用して行なわれて開口内に層５８を露出し、次い
で例えばフッ化水素酸の如き二酸化シリコンに対する通
常のエツチング液を用いて層５Ｂに開口をあける。次に
、通常の拡散技法を用いて、Ｎ　エミッタ領域３５、Ｎ
　コレクタ接点領域６７及びＮ″−抵抗接点領域６８及
び６９が、例えば（、ＩＬ素の如き不純物を開口６１．
６３．６４及び６５を介して導入することにより形成さ
れる。これらのＮ　領域（これらは同時に形成される）
は１０　原子／σ　のｃｏを有する。これらのＮ　領域
の形成後、ベース接点開口６２は層５８及び５９を通し
てエッチされ、ベース領域５７に迄延びる。この時点で
、基板に至る全ての接点用開化が開けられた。

次いで、第ルベルの金属が＠５Ｉ図の構造に刺着される
。第４Ａ図に示される第ルベルの金属パターンが、例え
ば米国特許第３５３９８７６号に示す通常の写真エツチ
ング技法により全体に亘って形成される。この第１　Ｌ
／ベベル金属配線を有する第５■図の構造に対しては、
第６Ａ図を参照されたい。この図は種々な接点開孔に付
着される金属パターン７０を示す。金属パターン７０は
アルミニウム若しくは缶ドープト・アルミニウム（即ち
５チよシも低い銅を含むアルミニウム合金）によυ形成
されてよい。絶縁Ｒ，７１が第ルベルの金属７０上に付
着される。層７１は通常ＣｖＤ付着された二酸化シリコ
ンである。第１層７０から第２レベルの金属パターン（
第４Ｃ図）への適切な接続を力えるために、通常の技法
により貝辿孔が絶縁層７１に形成される。

第６Ａ図で断面的に示されそして第ルベルの配線パター
ンを伴って第３図に示される基本的なユニット・セルは
第９図に示す回路構造を有する。

第９図の回路はＴ”Ｌ回路であり、多エミッタ（４エミ
ツタ）・トランジスタＴ１がシングル・エミッタ・トラ
ンジスタＴ２に結合されている。各トランジスタに於て
、ベースは夫々ショットキ・バリア・グイメートＤ１及
びＤ　２によりコレクタにクランプされている。抵抗Ｒ
１、Ｒ２及びＲ３は第３図の夫々に対応する。トランジ
スタＴ１のエミッタへの各入力端子７２．７３．７４及
び７５は第６図では金属セグメント７２．７３．７４及
び７５によって夫々示されている。ダイオードＤ１は、
金属パッド７６（これは接点開孔７７を介してＰベース
領域の延長部６８′　をコレクタに短絡する）により形
成される。ダイオードＤ１は接点開孔８０を介して金属
セグメント７９により抵抗Ｒ１へ接続されている。金属
セグメント８１は、トランジスタＴ１のＰ型ベース領域
を接点８２．８６．６２及び８４に於てＰ型ベース領域
の種々な部分に接続する。金属セグメント８５はトラン
ジスタＴ１のコレクタ領域を共に同様に短絡する。金属
セグメント８５は、接点６４を介して抵抗Ｒ２へ接続さ
れているセグメント８６に続いている。トランジスタＴ
２のベース領域４２１ｆよセグメント８７及びベース接
点８Ｂを介してトランジスタＴ２へ接続され、これはベ
ース・コレクタ接合を短絡してダイオードＤ２を与える
。トランジスタＴ２のコレクタは金ｆｓ−ｔニグメント
８９を介して抵抗Ｒ６に接続される。とれはＴ２のコレ
クタをコレクタ接点開孔９０及び接点開孔９１を介して
抵抗Ｒ３へ接続する。回路の出力はセグメント８９から
とり出される。セ／ｌ／Ｉｃ対する電源の供給について
述べると、抵抗Ｒ１、Ｒ２及びＲ３へのＶｅｃは第ルベ
ルの金属パターンの母線１Ｂによって与えられる。これ
は抵抗Ｒ１、Ｒ２及びＲ６を夫々接点９１．６５及び９
２８介して接続する。トランジスタＴ２に対するＶｃｃ
の供給は、金属セグメント９６によって行われる。これ
はトランジスタＴ２をエミッタ接点開孔９４及び９５を
介して接続する。

Ｐ！′！６図から明らかな如く、この対の他方のセルは
、Ｖｃｃ母線１日が上部を延びているインターフェイス
１５に関し今述べた→こル回路と年１像関係にある。配
向のため、この鏡像関係にあるセルのトランジスタ及び
抵抗はＩｔ’１、Ｉ’ｔ’２、Ｒ／　３、Ｔ’１及びＴ
’２　　と示される。抵抗例えばＮ　領域５６の実効部
分はＲ及びＲ′の間で連続しており、Ｖｃｃ母線１Ｂか
らのセンター・タップが接点６５を介して設けられてこ
の抵抗をＲ及びＲ′に分けていることに注目されたい。

チップに対する電圧分布システムを第４Ａ、４Ｃ及び４
Ｂ図（これらは第ルベルの金属配線、第２レベルの金属
配線並びに第１及び第２レベル間の貫通孔経由接続を示
す）に加えて第４Ｅ図（これは最上部の電圧分配レベル
を示す）並びに第４Ｄ図（これは第２レベルの金属配線
を最上レベルの金属配線に接続する）を参照して説明す
る。

ｍｄＥ図は最上部レベルの金ｒレベルを示し、５つの金
属母線があり、旬絆１０１及び１０２はＶｃｅの分配の
ため用いられ、この金属の上に設けられている絶縁材料
層（図示されず）を介して１対のＶｃｃチンプ端子パッ
ド（想像線で示されこの絶縁層の上に設けられている）
へ接続されている。

ｖｂｂｍ圧（−１，ｓ　ｖ　）分配のための母１？’１
１０３及び１０４は絶縁層上のパッド（想像線）にＰｉ
’ｊ様に接続される。Ｖｅｅ電圧（−４，ｓｖ）母線は
絶縁層上のパッド（想像線）に同様にして接続される。

更に、この最上部の絶縁層上には、中心に配列されたパ
ッドの内部回路アレイが設けられ、これらは任意の特定
なチップを他のチップに入出力接続するのに用いられる
。

第４Ｅ図に示す重用分配母線を第４Ｃ図の第２レベル・
パターンに接続するために、＠４Ｄ図の貫通孔が第４Ｅ
図の母線を第４Ｃ図の第２レベルのパターンのＹ方向に
延びる母線に接続する。第４Ｄ図に於て、Ｖｃｅと示さ
れているｌＩｖ′通孔は−Ｆ層の金属配線の母線１０２
を第２レベルの金属配線のＶｃｃ母線２′５に夫々接続
する。上レベルの金属パターンノｖｂｂｆｆｌ′ｉ？！
１ｆ］口及ヒ１０４１１−１：、貫通孔（これらのいく
つかは第４Ｄ図に於てｖｂｂとして示されている）を介
して第２レベルのｖｂｂ用供給パターンのＹ方向に延び
る母線２４に接続する。最後に、最上部のＶｃｅ母線１
０５は貫通孔（第４Ｄ図でＶｅｅと示されている）を経
て第２レベルの金属パターンのＶｉｅ母線２５に接続す
る。前述の如く、Ｖｃｃは、前述の回路セルに対するコ
レクタ電源であり、ｖｂｂはエミッタ電源である。オフ
・チップ駆動用として働く成る数のセルに於ては、ｖｅ
ｅはｖｂｂの代わシにエミッ、り電源として用いられる
。

第４Ｃ図のＶｃｅ電圧刊線２３は、第４Ｂ図の複数の貫
通孔を介して第ルベルのパターンのＸ方向に延びるＶｃ
ｅ母＃母日１８続されている。

説明を簡略にするため、第４Ｂ図では少しのＶｃｃ貝通
孔のみが示されているにすぎ段い。同様に、第２レベル
のパターン（第４Ｃ図）のＹ方向のｖｂｂ母線２４ｉ中
間絶縁層の複数の対となった貫通孔を介して第ルベルの
パターンＫ　ｐＩ井売される。これらのいくつかは第４
Ｂ図に示されている。これらの？１通孔は夫々セル内部
配線セグメント９乙に接続し、各回路セルのトランジス
タＴ２のエミッタへｖｂｂ電圧を供給する。金属セグメ
ント９′５は第２Ａ及び３図に於て更によく示されてい
る。

更に、ｖｂｂ貫通孔は又、第４Ａ図の第ルベルの金属パ
ターンの非セル内部回路仰域のパッド１０６の対に一致
している。

ｖｅ　ｅ？ｌｊ源は、第２レベルのパターンの母線２５
から、貫通孔により絶縁層を通って接続される（これら
のいくつかは第４Ｂ図に於てＶｅｅとして示されている
）。これらの５１通孔ｉ：ｔ　第４　Ａ　Ｉ’；ｆｌの
第ルベル金属パターンに於けるＶｅｅ供給簡点へ接続さ
れる。

第６−９及び１０図に於て、本ｗ！、発明の他の実施例
が上述の第１の実施例と同様にして示されている。第６
図を参照するに、この第２の実施例の平面図は第１実施
例の第１図と同様なものである。

隼稍回路チンプ１１０はセルのアレイ１１１を有し、各
セルけＸ方向の行及びＹ方向の行に配列されている。各
セル１１１は、セル内部相互配線によシ相互接続された
特産所定の型の回路を形成するに十分な数のトランジス
タ及び抵抗を含んでいる。この実施例に於ける論理回路
は第１実施例のと同様であるＴＬショットキ・バリア・
ダイオード・クランプド回路であり、この回路は第１０
図に示されている。このアレーでは更Ｖｃ１行の〒１ｆ
圧バイアス・ドライバ・セル、１１２Ｑ含んでいる。

これの夫々ｌｄ、オフ・チップ（チップ外の）からの５
ｖの差を有する一対の電圧を受けとり）、そしてこれを
セルの両端の動作電圧（ｔ　８　Ｖ　）に減少する働き
をする。このドライバ回路そのものはこれを行うものな
らば周知のものでもよい。

第６及び８図を参照するに、このアレイに於ては、各セ
ルは第１実施例のような対称配列をしておらず、名セル
はセルの一方の側で第２レイアウト構成１１６を有し、
そして他方の側で第２レイアウト構成を有する。Ｘ方向
の行（ｒよ、レイアウト構成１１３が対接行インターフ
ェイス１１５に於て互いに対接しそしてレイアウト構成
１１４が対接行インターフェイス１１６で互いに対接す
るように配列されている。第８図に於て、セル１１１は
点線により示されており、又これは同図の金属パターン
を示す想像線と区別されるべきでちることに注目された
い。

第ルベルの金属接続体のレイアウトは第７Ａ図に詳細に
示されておりこれは第ルベルの金属接続体を生じるだめ
のマスクである。第７Ａ図の黒い領域は金属接続体を表
わす。この金属接続線レイアウトは第６図のセル・レイ
アウトに対応する。方位の識別を助けるために、いくつ
かのインターフェイス１１５及び１１６は第７Ａ図で想
像線で示されている。、雷、圧レベルの分配セル相互間
の相互接続を行う水平方向の金属線はＸ方向に延びる比
較的長い純によって示され、一方セル内部を接続するだ
めの金属接続体は細かな房状の配絆群により示されてい
る。例えば配線群１１７は単一セルのセル内部相互接続
体を示している。セル内部配線又セル相互間の配線のい
くつかけ第８図に示されており、とこで第ルベルの全屈
配紳の一部分は想像線でセル・ｔノイアウトに卸畳して
示されている。ここで又１．甲−・セルｖＣ二対するセ
ル内部接続体は囲まれて１１７として示さｆｌ、ている
。

ｆ”ＮＶＡ図を参照するに、水平方向の金属配線は又、
水平方向のインターフェイス１１５及ヒ１１６の上部を
延びるように一釦即ち一群となって配列されている。各
セルは一対の抵抗Ｒ１０及びＲ１１並びに一対のトラン
ジスタＴ１０及びＴ１１を有する。抵抗Ｒ１０及びＲ１
１はセル側面レイアウト構成１１３を構成し又インター
フェイス１１５に対接し、一方トランジスタＴ１０及び
Ｔ１１はセル側面レイアウト構成１１４を構成しそしテ
ィンターフェイス１１６に対接する。インターフェイス
１１６に沿うセル行にｖｂｂ電圧を分配するのに利用さ
れる単一の水平方向の母線１１８バインターフエイス１
１６−）で線群を構成する。

他方、インターフェイス１１５に於て、第７Ａ図に示さ
れる第ルベル接続体に於ける配線チャネルは広く、そし
て抵抗Ｒ１０及びＲ１１の上側を夫々延びる１０本迄の
線を有する一用の水平方向のρ口１１９は、Ｘ方向の行
のセル相互間の相互接続の殆ど全て並びにセルへのＶｃ
ｃ＠圧供給のための母線１２０を力えるために利用され
る。かくして、第７Ａ図の第１の金属配線レベル・レイ
アウトに於て、セット１１８及び１１９内のＸ方向に延
びる線はＸ方向の全てのセル相互間接続並びにｖｃｃ及
びｖｂｂの両方の電圧を与える。ここで各セルは動作す
るのに上記の２つの電圧のみを必要とする。

本発明の前記第１の実施例の場合と同様に、第６及び７
Ａ図に示されているとの第２の実施例は、各セルがセル
の一方の側で一方のレイアウト構成を有し、セルの反対
の側で反対のレイアウト構成を有するように、Ｙ方向の
各行でのセル配向を有する。同様に、Ｙ方向の行は、上
記一方のレイアウト構成を有するセルの側が互いに対接
しそして反対のレイアウト構成を有するセルの側が１つ
おきの行インターンエイスに於て対接するように、交互
の配向をもって配列されている、。

第７Ｃ図のマスクで示されている第２レベルの金属配緋
を参照するに、第２　Ｌ／ベベル金属ノくターンハ、第
７　Ｔ３図のマスクに水式れている複数の貫通孔を介し
て第ルベルの金属パターン（第７　Ａ図）に選択的に接
続されていＺ）。第７Ｃ図の第２レベルの金属パターン
に於て、雷、圧分配母線１２１（５ボルト）は電圧バイ
アス・ドライバ回路セル１１２（第６図）への−人力と
なり、一方母線（０ボルト）は他入力となる。他方、母
１１１２３はバイアス駆ｆＮノセル１１２から０．８ボ
ルトの出力を受けとり、以下に述べる如くこの０．８ボ
ルトの出力をセル１１１の全てに一様に分配する。母線
１２４はバイアス・ドライバ・セル１１２の２．６ボル
ト出力へ接続されそしてこの２．６ボルトの出力を分配
する。更に、第２レベルの金属配線（第７Ｃ図）は、Ｙ
方向に延びる検数の平行相互接続線１２５を有し、これ
らはＹ方向での回路セル行相互間の相互接続を行う。更
に、線１２５け、第７Ａ図の第１金ＭＰＦＰパターンの
所定のセット１１９の１以上の紳をクロス・メーバする
という第４Ｃ図に関して説明したと同様の働きを行う。

第８及び８Ａ図を余照するに、セルの構造的レイアウト
について述べる。前述の如く、各セルは一対のトランジ
スタＴ１０及びＴ　Ｉ　’１並びに一対の抵抗Ｒ１０及
びＲ１１を有する。これらのセルはインターフェイスに
於て互いに対接し、こζにはＰ領域１３０より成る抵抗
Ｒ１０が設けられている。これは実際にはインターフェ
イス１１５の向こう側の回路セルの抵抗Ｒ′　１０の領
域１３０′と連続している。トランジスタＴＩ［１は６
エミツタ・トランジスタであり、エミッタとして働くＮ
領域１ろ１．１ろ２及び１３５を有している。トランジ
スタＴ１０は更にベース領域１６４、コレクタ領域１ろ
５及びＮ　サブ：ルクタ領域１６６を有する。この構造
はＰ　絶経領域１６７によって囲まれているウ トランジスタＴ１１はＰ型ベース領域１６Ｂ、Ｎ型コレ
クタ領域１ろ９、Ｎ　エミッタ領域１４０を有し、これ
ら全てはＮ　リーブコレクタ領域１４１上に形成されて
いる。抵抗Ｒ１０は適切に働＋ くＰ領域１６０尾加えＮ　＠域１４２を有している。第
１の接点開孔１４３は、チップラ“つ面をｔＲ１の金属
レベルから分離する絶縁材別層を介して抵抗ｒｔｌｏに
作られ、他の接点”′ｒＩＪＬ１４４　ｉ、’、ｊ　％
Ｆ−ルベルの金属パターンのＶ　ｃ　ｒ　ｆ［！１１２
０に接続、されている。同様に、抵抗Ｒ１１は、Ｎ　領
域１４６の」−に接点開孔１４７を伴って形成されてい
る。

接点１４４は抵抗Ｒ１１に共通であり、仙の接点として
働く。

第８及びＢＡ図に示す如き本発明の第２の実施例の構造
の形成のだめの工程はこれらが周知の各工程より成るの
で説明をしない、垂直方向の梠皓及び製造工程ｌｄ米国
特許第３５３９８７６号に示されているものでよい。基
本的回路セルは第１０図に於て示されている。多エミッ
タ（６エミツタ）・トランジスタＴ１０が単一エミッタ
・トランジスタＴ１１に結合されているこのＴＬＭ路の
回路動作は第９図の第１の実施例の回路の動作・と似て
いる。トランジスタＴ１０のペース１６４はショットキ
・バリヤ・ダイオードＤ１０によりコレクタ１６５にク
ランプされる。抵抗Ｒ１０及びＲ１１は第８及び８Ａ図
の構造のものに夫々対応する。第１０図の入′力端子１
５０，１５１及び１５２け第８図の対応する金属セグメ
ントにより表わされている。ダイオードＤ１０は、第８
図の金属セグメンｌ−１５３により形成され、これは接
点間（Ｌ１５４を介してトランジスタＴＩ［＋のＰベー
ス領域１ろ４をコレクタ９域１６５に短絡する。ダイオ
ードＤＩＤは、接点開孔１４５へ延びる全圧セグメント
１５６を介して抵抗ＲＩＤへＰ［される。前述の如く、
Ｖｃｃ市源は、母線１２０から接点１４４、抵抗Ｒ１０
及び抵抗Ｒ１１へ接続されている。又、トランジスタ’
ｔ”１１のエミッタ１４０へのｖｂｂ雷、源は母線１１
８から金属相互接続体１５５により接点開孔１５６を介
してエミッタ１４０へ接続される。セルからの出力は接
点１５７からとシ出される。

第８図に関して述べた如く、このλ；［のうちの他のセ
ルは、ｖｃｃ母紳１２０が上部を通っているインターフ
ェイス１１５に関Ｉ７て今述べたセルと鏡像関係にある
。配向のため、対の２＜、を像Ｉ」係にあるトランジス
タ及び抵抗はＴ′１０、Ｔ′１１、Ｒ’１０及びＲ′１
１と示される。ｔｌ（杭例えばＰ領域１６０及び１３０
′の部分はＲ及びＲ′の間で速続であるが、ｖｃｃ−Ｐ
Ｊ′＃１２０から中央接点（例えば１４４）から与えら
れる電圧に関してＲ及びＲ′と分けられる。

さて第７Ａ、７Ｂ、７Ｃ及び８図をね照しつつチップ全
体に亘る電圧分配について）７Ｒべろ。第７Ｃ図を参［
４４するに、この構造Ｖ［、炉形若しくは周囲が一部矩
形であるとして示されている複数の周かれた複数の円形
端子パッド（想像線で示されている）に連結し、又絶縁
物層を介して第２レベルの金属レベルに連結している。

チップ外から、５ｖの和、圧レベルが端子パッド１６０
を介して母線１２１へ印加され又、アース即ち零レベル
の電圧がパッド１６１を介して母線１２２へ印加される
。母線１２１及び１２２はバイアス・ドライバ・セル１
１２の入力へ接続される。母線１２１は、２つの金属パ
ターン用の層を分離する絶縁層のｊ″（、通孔１６２（
第７Ｂ図）を介して第７Ａ図に示されるバイアス・ドラ
イバの内部相互配線の金属セグメント１６５へ接続され
る。

同様に、第２レベルの金属パターンの母線１２２は、貫
通孔１６４を介して、バイアス・ドライバの内部相互接
続体の金属セグメンＩ−１６５へ接続される。

次いで、バイアス・ドライバ・セルからの出力は、金属
端子セグメント１６６から得られるｖｂｂ（０，８ボル
ト）並びにバイアス・ドライバ金属端子セグメント１６
７から得られるＶｅｃ（２，６ボルト）である（第７Ａ
図）。

バイアス・ドライバからのｖｂｂ出力端子は第１金屈レ
ベルのｖｂｂ母線１゛１８に接続される。

バイアス・ドライバ回路のＶ　ｅｅ　ｆ＋Ｍ子１６７　
（２゜６ボルト）はすぐ傍の絶縁層のｒ」通孔１６Ｂを
介して第２レベルの金属パター、ノの母１．Ｊ１２４（
第７図）、へ接続され、次いア・、この切線１２４から
これの下の絶縁層の貫通孔１・６′・９を下側に抜けて
母線ｊ　２０へ接続される。この母線１２０は、第１金
局層のインターフェイス１１５の上方を延び、Ｘ方向の
セル行の間のＶｃａ分Δ体として例ノく。

ｖｂｂ母線１１Ｂへ接続されることに加えて、バイアス
・ドライバ端子１６６、！／ｉ：又第１全第１金属レベ
ルセグメント１７０から絶縁層の１１通孔１７１を介し
て第２金屈レベルの母線１２３へ接続されている。これ
はチップの、、全てのセルに亘シ、一様な雷、圧ｖｂｂ
レベルを確□、爽に与えるだめにＸ方向の行の夫々のバ
イアス・フライバ回路のｖｂｂ出力を接続する働きをす
る。

本発明を説明するために２つの実施例だけが示されたが
、本発明は上記実施例のみならず、これらの組合わせの
如き広範１−１ｆ、Ｉ３様に適用されることは明らかで
あろう。例えば、各セルは、その１若しくは２つの側面
又は全ての側面に於て互いに対接してもよいし、又これ
らは互いに完全に分けられてもよい。このようなセル配
列に加えて、チップの周辺の内部又は周辺上に配列され
る如き任意のパッド配列が用いられ得る。

【図面の簡単な説明】

＠１図は本発明の一実施例に従う各回路セルの配列を示
すだめ金属配椀パターンを伴わない半導体基板の平面図
、第２図は回路セルのトランジスタ及び抵抗を形成する
領域を示すため第１図の構造のセルの１ブロツクを示す
図、ｆｌＪ’、　２　Ａ図は第２図のブロックの上に置
かれてセル内部相互配線並びにブロックのセル対のイン
ターフェイスに沿って延びて電圧分配を行う第１金ズ・
）レベルの一部を示す図、第３図はセル内のトランジス
タ及び抵抗並びに第１金属レベルのパターンを詳妙に示
す図、第３Ａ図は第３図の線３Ａ−ろＡに沿って得られ
る断面図、第４Ａ図は第１図のチップ＋１・７造に対す
る包ルベルの金属パターンを与えるマスクを示す図、第
４Ｂ図Ｕ第ルベルの金属パターン及び第４ｃ図の第２レ
ベルの金属パターンを相互接続する用通孔をこれらの間
の絶縁層に作るためのマスクを示す図、第４Ｃ図は第２
レベルの金属パターンのためのマスクを示す図、第４Ｄ
図はｐｆｒ、　４０図の第２レベルの金属パターンを２
４’Ｅ図の最上レベルの全ｒレベルに接続する１１通孔
をこれらの間の絶縁層に形成するためのマスクを示す図
、相和を示すため第６Ａ図の断面味１をＩ＋１々な時点
で示す図、第６図は本発明の仙の実施例を示す第１図と
同様な図、第７Ａ図は第６閃のチップ上の第ルベルの金
属パターンに対するマスクを示す図、第７Ｂ図は第７Ａ
図のマスクによって形成される金属パターンを９；７Ｃ
図のマスクにより形成される金属パターンに接続する貫
通孔に対するマスクを示す図、第７Ｃ図は第６図のチッ
プに対する第２レベルの金属パターンに対するマスクを
示す図、第８図は第ルベルの金属パターンが想像線で示
されている第６図のチップの一群を示す図、第８Ａ図は
第８図の線８Ａ−８Ａに沿って得られる断面図、第９図
は第１図の回路アレイのセルの夫々の論理回路を示す図
並びに第１０図は第６図の回路アレイのセルの夫々の論
理回路を示す図である。 １０・・・・ＬＳ　Ｉチップ、１１・・・・セル、１２
・・・・ブロック、１６・・・・第２レイアウト構成、
１４・・・・第２レイアウト構成、１５・・・・行イン
ターフェイス、１６・・・・行インターフェイス、１７
・・・・密集パターン、１９・・・・高密度配線群、２
０．２１・・・・レーイアウト構成、２２・・・・チャ
ネル、２６・・・・分配母線。 出Ｎｕ人　インターナショナル・ビジもス・マシ←２ズ
・コづｆレーション復代ｊ１１１人　弁理士　　徳　　
　１）　　信　　　彌ＦＩＧ、　１ ＦＩＧ、　４Ａ Ｖｂｂ ＦＩＧ、　４８ １Ｍ ＦＩＧ、６ ＦＩＧ、７Ａ ＦＩＧ、　７Ｂ

Claims (1)

1. 【特許請求の範囲】 互いに導電型の異なる複数の半導体領域によυ形成され
   たトランジスタ及び抵抗を論理回路の形成に十分な数だ
   け夫々有し且つ直交する２つの方向の夫々において複数
   行をなすように直交アレイ状に配列された複数個のセル
   及び上ｎ１４直又アレイの上側において少なくとも１つ
   の電気的絶縁層により上記直交アレイ〃）ら絶縁され且
   つ１つのレベルに形成された接続体を含むグレープ半導
   体集積回路チップ構造において、 上記直交する方向のうちの１つの方向における各行内の
   複数のセルの夫々は上記方向に沿った一方の側に電圧接
   続儲子を含む第１のセル・レイアウト構成を有しそして
   他方の側に上記第１のセル・レイアウト構成入具なり且
   つ入出力、端子を含む第２のセル・レイアウト構成を有
   し、 隣り合う行の夫々にあって互いに隣り合うセルは同じセ
   ル・レイアウト構成同志が対面するように配向されてお
   シ、 上記セルの上記一方の側及び他方の側の両方力）ら上記
   セルに対する電圧供給及び他のセルとの間の相互接続を
   夫々与えるために、上記隣り合う行相互間にあって上記
   トランジスタ及び抵抗が存在１、ないインターフェイス
   の夫りの上側で且つ該インターフェイスに平行に延びて
   設けられた平行線を夫々有し該インターフェイスに面し
   た側から上記セルに接続された複数の接続線グループ並
   びに上記接続線グループ相互間で且つよ記セルの上側に
   夫々設けられ上記論理回路を完成するように各セルの上
   記トランジスタ及び抵抗に接続されたセル内部配線をセ
   ル毎に与える複数の配線ノ（ターンを上記１つのレベル
   の接続体が有して成る上記プレープ半導体集積回路チッ
   プ構造。