JPS63278249A - 半導体集積回路装置の配線方法 - Google Patents
半導体集積回路装置の配線方法Info
- Publication number
- JPS63278249A JPS63278249A JP62078572A JP7857287A JPS63278249A JP S63278249 A JPS63278249 A JP S63278249A JP 62078572 A JP62078572 A JP 62078572A JP 7857287 A JP7857287 A JP 7857287A JP S63278249 A JPS63278249 A JP S63278249A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- channel
- net
- cell
- nets
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 51
- 239000000284 extract Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract description 5
- 238000000605 extraction Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 21
- 238000007796 conventional method Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 238000005491 wire drawing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は、ポリセル方式の半導体集積回路装置において
、ポリセル間の結線径路をコンピュータを用いた自動配
線処理により決定する配線方法に関する。
、ポリセル間の結線径路をコンピュータを用いた自動配
線処理により決定する配線方法に関する。
(従来の技術)
ポリセル方式の半導体集積回路装置は、論理機能や記憶
機能の回路を一般的には、一様な高さを持った矩形をな
す回路セル(以下、単にセルと略す)と称される領域に
構成し、それらのセルをすき間なく行状に配置して、セ
ル行を構成し、さらに複数のセル行をチップ内に配置し
て、各セルの端子間を配線することにより所望の回路動
作を得るものである。回路セルとしては、NAND。
機能の回路を一般的には、一様な高さを持った矩形をな
す回路セル(以下、単にセルと略す)と称される領域に
構成し、それらのセルをすき間なく行状に配置して、セ
ル行を構成し、さらに複数のセル行をチップ内に配置し
て、各セルの端子間を配線することにより所望の回路動
作を得るものである。回路セルとしては、NAND。
NORやフリップ70ツブ等の予めパターン設計された
ものを自由に取り扱うことができる。この方式により、
複雑且つ大規模な回路システムを比較的簡単に半導体集
積回路装置として実現できる。
ものを自由に取り扱うことができる。この方式により、
複雑且つ大規模な回路システムを比較的簡単に半導体集
積回路装置として実現できる。
第18図は、一般的なポリセル方式による半導体集積回
路チップの概略構成を示す。チップ上は、素子領域であ
る複数のセル4が配列されたセル行1、チャネルと呼ば
れる各セル行間にある配線領域2、および周辺に設けら
れた入出力回路領域3に分けられている。配線領域(チ
ャネル)2は、各セルの入出力端子間の結線を行う配線
を設ける領域である。配線には通常2層の金属配線が用
いられ、横方向(水平方向)と縦方向(垂直方向)にそ
れぞれ別の層が割り当てられる。チャネルの面積は予め
定められている訳ではなく、一般的には配線終了後に配
線に必要とした幹線数(セル行に平行な配線線分を設置
できる箇所の個数でトラック数とも呼ばれる)によって
決定される。
路チップの概略構成を示す。チップ上は、素子領域であ
る複数のセル4が配列されたセル行1、チャネルと呼ば
れる各セル行間にある配線領域2、および周辺に設けら
れた入出力回路領域3に分けられている。配線領域(チ
ャネル)2は、各セルの入出力端子間の結線を行う配線
を設ける領域である。配線には通常2層の金属配線が用
いられ、横方向(水平方向)と縦方向(垂直方向)にそ
れぞれ別の層が割り当てられる。チャネルの面積は予め
定められている訳ではなく、一般的には配線終了後に配
線に必要とした幹線数(セル行に平行な配線線分を設置
できる箇所の個数でトラック数とも呼ばれる)によって
決定される。
又、一般にはセル内に第2層金属配線の通過配線が可能
な箇所が存在し、複数セル行をまたがる必要のある配線
(このような配線をスルー配線と呼ぶ)は上記通過配線
可能なセル内の箇所を使用して実現される。また、上記
セル内の通過配線可能な箇所がスルー配線の結線要求に
対して不足する場合には、セル行の隣接するセル間に通
過配線専用のセル(フィードスルーセル)を発生、挿入
してスルー配線を実現するのが一般的である。
な箇所が存在し、複数セル行をまたがる必要のある配線
(このような配線をスルー配線と呼ぶ)は上記通過配線
可能なセル内の箇所を使用して実現される。また、上記
セル内の通過配線可能な箇所がスルー配線の結線要求に
対して不足する場合には、セル行の隣接するセル間に通
過配線専用のセル(フィードスルーセル)を発生、挿入
してスルー配線を実現するのが一般的である。
この様なポリセル方式半導体集積回路装置において、コ
ンピュータを用いた自動配線処理により配線レイアウト
を決定するときには、配線領域の面積を最小にし、また
各配線長を最小にすることが目的となる。その様な自動
配線手法としては、配線領域を複数のチャネルに分割し
て各チャネル毎に配線を決定していくチャネル配線法を
利用するものが代表的である。チャネル配線法によるも
のは、高速な処理が可能であり、かつ殆ど100%の配
線率が達成できるという利点を有する。
ンピュータを用いた自動配線処理により配線レイアウト
を決定するときには、配線領域の面積を最小にし、また
各配線長を最小にすることが目的となる。その様な自動
配線手法としては、配線領域を複数のチャネルに分割し
て各チャネル毎に配線を決定していくチャネル配線法を
利用するものが代表的である。チャネル配線法によるも
のは、高速な処理が可能であり、かつ殆ど100%の配
線率が達成できるという利点を有する。
従来のチャネル配線を用いた処理フローを第19図に示
す。一般的には、スタート後、先ず全てのネット(同電
位に結線すべき端子の集合)に対して、端子の配線引き
出し方向の選択を行なうLJl 、 J2 )。ここで
はセルの端子からの配線を該セルの存在するセル行の上
に隣接するチャネルに引き出すか、下に隣接するチャネ
ルに引き出すか、或いは両方のチャネルに引き出すかを
選択する。この処理にあたっては、セル内の配線禁止領
域の有無、配線領域の最小化等が考慮される。
す。一般的には、スタート後、先ず全てのネット(同電
位に結線すべき端子の集合)に対して、端子の配線引き
出し方向の選択を行なうLJl 、 J2 )。ここで
はセルの端子からの配線を該セルの存在するセル行の上
に隣接するチャネルに引き出すか、下に隣接するチャネ
ルに引き出すか、或いは両方のチャネルに引き出すかを
選択する。この処理にあたっては、セル内の配線禁止領
域の有無、配線領域の最小化等が考慮される。
次にセル行をまたぐ配線の必要のあるネット(スルー配
線の必要なネット)を何らかの順序に従って逐次取り出
しくJ4)、そのネットについてセル行上を通過する位
置(スルー配線位置)を決定する(J5)。この処理に
よって、スルー配線の必要なネットの概略配線経路も同
時に決定される。
線の必要なネット)を何らかの順序に従って逐次取り出
しくJ4)、そのネットについてセル行上を通過する位
置(スルー配線位置)を決定する(J5)。この処理に
よって、スルー配線の必要なネットの概略配線経路も同
時に決定される。
以上の処理J1〜J5は概略配線或いはグローバル配線
と呼ばれる。グローバル配線終了後には、各ネットに対
して結線要求がチャネル単位の処理の問題に還元される
。次に各チャネルに対してチャネル配線を順次処理し、
ステップJ6に戻るループを全チャネルの配線が終了す
るまで実行して、ブロック内の配線終了(EN[))と
なる。
と呼ばれる。グローバル配線終了後には、各ネットに対
して結線要求がチャネル単位の処理の問題に還元される
。次に各チャネルに対してチャネル配線を順次処理し、
ステップJ6に戻るループを全チャネルの配線が終了す
るまで実行して、ブロック内の配線終了(EN[))と
なる。
この方式では、特にグローバル配線におけるスルー配線
位置の割当ておよび幹線のチャネルへの割当てがスルー
配線の必要なネット毎に逐次的に処理されるため、全て
のチャネルを総合した配線の混雑疫の緩和を十分に最適
化することができず、その結果としてチャネル面積が増
大し、集積度を効率的に上げることができない、という
難点があった。即ち、ネットを逐次的に処理して行くた
め、それ以前に割りあてたスルー配線位置や幹線のチャ
ネルへの割当て結果を基準にして、現在処理中のネット
のスルー配線位置および幹線の割当てチャネルを決める
ために、全ネットを通してのスルー配線位置および幹線
の割当て決定の最適化がはかりにくいのである。また、
この逐次的な処理では、スルー配線を割りつけるネット
の処理の順番づけが、結果の良否に影響を与える。つま
り第ぬよ図J4のスルー配線の必要なネットの取り出し
の順番によって、個々のネットのスルー配線の割当て位
置あるいは幹線の割当てチャネルが変化し、結果的にチ
ャネル配線終了後の、各チャネルの配線に使用した幹線
数(トラック数)の総和に影響を与える。従って、スル
ー配線を割りつけるネットリ順番付によって、配線領域
の高さ、ひいてはチップの面積に差異を与える結果とな
り、より最適に近いスルー配線位置や幹線の割当ては非
常に困難である。
位置の割当ておよび幹線のチャネルへの割当てがスルー
配線の必要なネット毎に逐次的に処理されるため、全て
のチャネルを総合した配線の混雑疫の緩和を十分に最適
化することができず、その結果としてチャネル面積が増
大し、集積度を効率的に上げることができない、という
難点があった。即ち、ネットを逐次的に処理して行くた
め、それ以前に割りあてたスルー配線位置や幹線のチャ
ネルへの割当て結果を基準にして、現在処理中のネット
のスルー配線位置および幹線の割当てチャネルを決める
ために、全ネットを通してのスルー配線位置および幹線
の割当て決定の最適化がはかりにくいのである。また、
この逐次的な処理では、スルー配線を割りつけるネット
の処理の順番づけが、結果の良否に影響を与える。つま
り第ぬよ図J4のスルー配線の必要なネットの取り出し
の順番によって、個々のネットのスルー配線の割当て位
置あるいは幹線の割当てチャネルが変化し、結果的にチ
ャネル配線終了後の、各チャネルの配線に使用した幹線
数(トラック数)の総和に影響を与える。従って、スル
ー配線を割りつけるネットリ順番付によって、配線領域
の高さ、ひいてはチップの面積に差異を与える結果とな
り、より最適に近いスルー配線位置や幹線の割当ては非
常に困難である。
゛(発明が解決しようとする問題点)
以上のように、従来のポリセル方式半導体集積回路装置
の概略配線(グローバル配線)手法では、特にスルー配
線の必要なネットのスルー配線位置および幹線のチャネ
ルへの割当ての最適化が難しく、配線領域の面積が増大
し、チップの集積度を十分に上げることができない、と
いう問題点があった。
の概略配線(グローバル配線)手法では、特にスルー配
線の必要なネットのスルー配線位置および幹線のチャネ
ルへの割当ての最適化が難しく、配線領域の面積が増大
し、チップの集積度を十分に上げることができない、と
いう問題点があった。
そこで、本発明はこのような問題を解決した概略配線(
グローバル配線)手法による半導体集積回路装置の配線
方法を提供することを目的とする。
グローバル配線)手法による半導体集積回路装置の配線
方法を提供することを目的とする。
[発明の構成]
(問題点を解決するための手段)
本発明は、概略配線でスルー配線の必要なネットに対し
てスルー配線位置の割当ておよび幹線のチャネルへの割
当てを決めて、概略配線経路を決定し、次にその結果に
基いてチャネル配線法により、各チャネルに対して順次
配線処理を行って、セル間の詳細な配線経路を決めて結
線を行うに際し、スルー配線位置の割当ておよび幹線の
チャネルへの割当てをネット毎に逐次処理するのではな
く、スルー配線の必要なネットに対して、各ネット毎に
必要となる幹線(セル行に平行な水平方向の配線)を抽
出し、その幹線の集合を、配線に迂回が生じないための
割当てチャネルの許容範囲やセル内のスルー配線可能な
箇所の有無等を条件として考慮して、最小のトラック数
で配置充填が実現する組み合せを求め、その後、その幹
線の配置充填の組み合せに従って、幹線をチャネルに割
当ることで、−挙に配線位置を決定する。
てスルー配線位置の割当ておよび幹線のチャネルへの割
当てを決めて、概略配線経路を決定し、次にその結果に
基いてチャネル配線法により、各チャネルに対して順次
配線処理を行って、セル間の詳細な配線経路を決めて結
線を行うに際し、スルー配線位置の割当ておよび幹線の
チャネルへの割当てをネット毎に逐次処理するのではな
く、スルー配線の必要なネットに対して、各ネット毎に
必要となる幹線(セル行に平行な水平方向の配線)を抽
出し、その幹線の集合を、配線に迂回が生じないための
割当てチャネルの許容範囲やセル内のスルー配線可能な
箇所の有無等を条件として考慮して、最小のトラック数
で配置充填が実現する組み合せを求め、その後、その幹
線の配置充填の組み合せに従って、幹線をチャネルに割
当ることで、−挙に配線位置を決定する。
(作用)
本発明によれば従来のチャネル配線法によるチャネルの
配線処理を基本としながら、概略配線(グローバル配線
)におけるスルー配線の必要なネットに対するスルー配
線位置の割当ておよび幹線のチャネルへの割当てを、最
小のトラック数で実現できる幹線の配置組合せに準拠し
て、一括して決定するため、常に最適に近い幹線のチャ
ネルへの割当てと、それに従属して決められるスルー配
線位置の割当てが可能になる。これにより、殆ど100
%の配線率が達成できるチャネル配線法の利点を生かし
て配線領域の有効な圧縮が可能になる。
配線処理を基本としながら、概略配線(グローバル配線
)におけるスルー配線の必要なネットに対するスルー配
線位置の割当ておよび幹線のチャネルへの割当てを、最
小のトラック数で実現できる幹線の配置組合せに準拠し
て、一括して決定するため、常に最適に近い幹線のチャ
ネルへの割当てと、それに従属して決められるスルー配
線位置の割当てが可能になる。これにより、殆ど100
%の配線率が達成できるチャネル配線法の利点を生かし
て配線領域の有効な圧縮が可能になる。
(実施例)
以下、本発明の詳細な説明する。第1図に本発明のフロ
ーチャートを示す。スタート後、先ず、全てのネットに
対して端子の配線引き出し方向の選択を行なう(1,1
>、これは第19図に示す従来方法のステップJl 、
J2と同様である。次にセル行をまたぐ必要のある全ネ
ットを抽出する(β3)。続いてスルー配線の必要な各
々のネットに対して、必要な幹線の抽出を行なう(e4
)。具体的にはそのネットに属する端子の中でX座標の
最小のものから、X座標の最大のものまでの区間(線分
)を必要な幹線として定義する。次に幹線の最適な配置
組み合せの決定を行なう(λ5)。ここでは幹線のチャ
ネルへの割当て(即ち、幹線をどのチャネルに設置する
か)を考慮せずに、幹線をどのような組み合せで1つの
仮想的なチャネルのトラックに配置すれば最小のトラッ
ク数で幹線が配置充填できるかを決める。この組み合せ
決定にあたっては、幾つかのアルゴリズムが提案されて
おり、例えば1eft−ed(le alg。
ーチャートを示す。スタート後、先ず、全てのネットに
対して端子の配線引き出し方向の選択を行なう(1,1
>、これは第19図に示す従来方法のステップJl 、
J2と同様である。次にセル行をまたぐ必要のある全ネ
ットを抽出する(β3)。続いてスルー配線の必要な各
々のネットに対して、必要な幹線の抽出を行なう(e4
)。具体的にはそのネットに属する端子の中でX座標の
最小のものから、X座標の最大のものまでの区間(線分
)を必要な幹線として定義する。次に幹線の最適な配置
組み合せの決定を行なう(λ5)。ここでは幹線のチャ
ネルへの割当て(即ち、幹線をどのチャネルに設置する
か)を考慮せずに、幹線をどのような組み合せで1つの
仮想的なチャネルのトラックに配置すれば最小のトラッ
ク数で幹線が配置充填できるかを決める。この組み合せ
決定にあたっては、幾つかのアルゴリズムが提案されて
おり、例えば1eft−ed(le alg。
Iithm (文献: A、Hashimoto、
S、 5tevens。
S、 5tevens。
“Wire routing by opNmizin
g channel assignment with
in large apertures 、” Pro
c。
g channel assignment with
in large apertures 、” Pro
c。
8th [)esign Autolllatio
n Workshop 、 pp。
n Workshop 、 pp。
155−169 、1971)を使用すれば、最小のト
ラック数を与える幹線の配置が得られる。
ラック数を与える幹線の配置が得られる。
次に幹線の配置結果に基いて、各幹線のチャネルへの割
当てを行なう(β6)。すなわち、同一トラックに配置
された幹線は同一チャネルに割当てるようにするのであ
る。幹線のチャネルへの割当てが終了すると、各ネット
毎にスルー配線の割当てるセル行とそのセル行上の位置
(X座標)が決定するので、それらセル行上に割当てら
れたスルー配線位置を登録する(β7)。
当てを行なう(β6)。すなわち、同一トラックに配置
された幹線は同一チャネルに割当てるようにするのであ
る。幹線のチャネルへの割当てが終了すると、各ネット
毎にスルー配線の割当てるセル行とそのセル行上の位置
(X座標)が決定するので、それらセル行上に割当てら
れたスルー配線位置を登録する(β7)。
以上の処理で、概略配線(グローバル配線)処理が終了
し、ひき続いて、各チャネル毎にチャネル配線処理を行
ない(11〜10)、ブロック内の配線終了(END)
となる。チャネル配線処理の部分は第19図に示す従来
方法のJ6〜J8の処理と同様である。
し、ひき続いて、各チャネル毎にチャネル配線処理を行
ない(11〜10)、ブロック内の配線終了(END)
となる。チャネル配線処理の部分は第19図に示す従来
方法のJ6〜J8の処理と同様である。
ここで、幹線の組合わせ決定に使用される前述の1ef
t−edae aloorithmにライて具体的に
説明する。第2図は、1eft−edQe al(l
orithmを使用した、幹線の配置組合わせ決定のフ
ローチャートを示す。スタート後、まずt=1とする(
el)tは幹線を配置した時のトラック総数である。次
に幹線の区間のリストの中から左端X座標が最小のもの
を探す(e2)。更にこの幹線をt番目のトラックに割
当ててリストから削除する(e3)。
t−edae aloorithmにライて具体的に
説明する。第2図は、1eft−edQe al(l
orithmを使用した、幹線の配置組合わせ決定のフ
ローチャートを示す。スタート後、まずt=1とする(
el)tは幹線を配置した時のトラック総数である。次
に幹線の区間のリストの中から左端X座標が最小のもの
を探す(e2)。更にこの幹線をt番目のトラックに割
当ててリストから削除する(e3)。
次にステップe3で選んだ幹線の区間の右端X座標より
も大きい左端X座標をもつ幹線の区間の中で、左端X座
標が最小のものを探す(e4)。その様な幹線が存在す
れば、ステップe3に戻ってt番目のトラックに割当て
、更にステップe4へ進む。もし存在しなければ、トラ
ック番号を1つ進めて(t=t+1 >(e6 ) 、
ステップe2へ戻る。以上の操作を幹線の区間のリスト
が全て削除されるまで続けて終了(END)となる。こ
のフローチャートで最終的なtの値が、幹線の配置組合
わせ終了時のトラック数となる。
も大きい左端X座標をもつ幹線の区間の中で、左端X座
標が最小のものを探す(e4)。その様な幹線が存在す
れば、ステップe3に戻ってt番目のトラックに割当て
、更にステップe4へ進む。もし存在しなければ、トラ
ック番号を1つ進めて(t=t+1 >(e6 ) 、
ステップe2へ戻る。以上の操作を幹線の区間のリスト
が全て削除されるまで続けて終了(END)となる。こ
のフローチャートで最終的なtの値が、幹線の配置組合
わせ終了時のトラック数となる。
本発明の特徴とする、スルー配線の必要なネットの幹線
のチャネル割当てとスルー配線割当て(第1図a4〜J
27)について、具体的な例を第3図を用いてより詳細
に説明する。第3図(a)は、端子の配線引き出し方向
決定の処理(第1図り1.λ2)が終了した段階の図で
ある。図において1,2・・・、8はネット名を表わす
。即ち、同一番号を持つ端子間に結線要求がある。第3
図(b)は各ネットに対して必要な幹線を抽出した図で
ある。各線分は、該当するるネットを結線するために必
要な水平方向の配線線分を示している。
のチャネル割当てとスルー配線割当て(第1図a4〜J
27)について、具体的な例を第3図を用いてより詳細
に説明する。第3図(a)は、端子の配線引き出し方向
決定の処理(第1図り1.λ2)が終了した段階の図で
ある。図において1,2・・・、8はネット名を表わす
。即ち、同一番号を持つ端子間に結線要求がある。第3
図(b)は各ネットに対して必要な幹線を抽出した図で
ある。各線分は、該当するるネットを結線するために必
要な水平方向の配線線分を示している。
第3図(C)は、前述のleft−edge alg
orithmを使用して得られた、幹線の最適な配置組
合せ結果を示す図である。第3図(b)では、8本のト
ラックを要していた幹線が、第3図(C)では4本のト
ラックになっており、しかもこれは最適な結果である。
orithmを使用して得られた、幹線の最適な配置組
合せ結果を示す図である。第3図(b)では、8本のト
ラックを要していた幹線が、第3図(C)では4本のト
ラックになっており、しかもこれは最適な結果である。
次に第3図(C)の結果に従って幹線をチャネルへ割当
てた結果が第3図(d)である。即ち、ネット(3,5
,1>を同一チャネルへ割当てる。ネット(2,4)、
(8,6)、(7)の組み合せについても同様である。
てた結果が第3図(d)である。即ち、ネット(3,5
,1>を同一チャネルへ割当てる。ネット(2,4)、
(8,6)、(7)の組み合せについても同様である。
第3図(e)は、第3図(d)の結果に従ってスルー配
線をセル行上に割当てた結果を示している。こうしてこ
の実施例によれば最終的なトラック数が4本と最適な配
線結果が得られている。
線をセル行上に割当てた結果を示している。こうしてこ
の実施例によれば最終的なトラック数が4本と最適な配
線結果が得られている。
上記実施例では、幹線の各チャネルへの割当てを概念的
に簡単に説明したが、この処理は実際はより複雑である
。この点をより具体化した実施例を、第4図〜第11図
を用いて説明する。
に簡単に説明したが、この処理は実際はより複雑である
。この点をより具体化した実施例を、第4図〜第11図
を用いて説明する。
第4図は、第3図(a)と同様に端子の配線引出し方向
決定の処理(第1図ρ1.β2)が終了した段階の一例
を示す図である。第4図において、1.2.・・・、1
5はネット名を表わす。また、■。
決定の処理(第1図ρ1.β2)が終了した段階の一例
を示す図である。第4図において、1.2.・・・、1
5はネット名を表わす。また、■。
■、・・・、[株]はチャネル番号を表わす。第5図は
各ネットに対して必要な幹線を抽出した図であり、(5
,25)、(8,40)などと表わされた数字の組の前
者は幹線の左端X座標を、後者は右端X座標をそれぞれ
表わしている。第6図は、left−edge a1
goritt+mを使用して得られた幹線の最適な配置
組合わせ結果を示す図であり、5本のトラックを要して
いる。第4図から第6図に至るステップは、第3図(a
)から第3図(C)へ至るステップと全く同様である。
各ネットに対して必要な幹線を抽出した図であり、(5
,25)、(8,40)などと表わされた数字の組の前
者は幹線の左端X座標を、後者は右端X座標をそれぞれ
表わしている。第6図は、left−edge a1
goritt+mを使用して得られた幹線の最適な配置
組合わせ結果を示す図であり、5本のトラックを要して
いる。第4図から第6図に至るステップは、第3図(a
)から第3図(C)へ至るステップと全く同様である。
次に第6図の結果に従って、同一トラックに配置された
幹線をチャネルへ割当てるステップ(第1図のβ6)へ
進む訳であるが、ネット(6,10)の組合わせにつぃ
て、チャネル■へ割当て、スルー配線をセル行上に割当
てた結果を示すのが、第7図である。
幹線をチャネルへ割当てるステップ(第1図のβ6)へ
進む訳であるが、ネット(6,10)の組合わせにつぃ
て、チャネル■へ割当て、スルー配線をセル行上に割当
てた結果を示すのが、第7図である。
第7図において、a、bはそれぞれネット6゜10のス
ルー配線位置を表わす。ネット1oに着目すると、スル
ー配線を合計6個使用し、且つ配線経路も迂回しており
、配線長が長くなっている。
ルー配線位置を表わす。ネット1oに着目すると、スル
ー配線を合計6個使用し、且つ配線経路も迂回しており
、配線長が長くなっている。
ネット10に関しては、幹線をチャネル■〜[株]に割
当てれば余分なスルー配線を使用せず、かつ配線の迂回
も生じない。しかし、チャネル■〜■をネット(6,1
0)の幹線割当てチャネルとした場合、今度はネット6
に同様の問題が生じ、この例ではネット(6,10)の
組合わせをどのチャネルに割当てても必ずどちらか一方
または両方のネットについて、余分なスルー配線の使用
および配線経路の迂回が生じる。即ち、ネット6.1゜
を組としてその幹線を同じチャネルに割当てることはス
ルー配線の増大および迂回配線の発生の点で不都合であ
り、ネット6の幹線はチャネル■〜■に、ネット10の
幹線はチャネル■〜■にそれぞれ割当てられるべきであ
る。
当てれば余分なスルー配線を使用せず、かつ配線の迂回
も生じない。しかし、チャネル■〜■をネット(6,1
0)の幹線割当てチャネルとした場合、今度はネット6
に同様の問題が生じ、この例ではネット(6,10)の
組合わせをどのチャネルに割当てても必ずどちらか一方
または両方のネットについて、余分なスルー配線の使用
および配線経路の迂回が生じる。即ち、ネット6.1゜
を組としてその幹線を同じチャネルに割当てることはス
ルー配線の増大および迂回配線の発生の点で不都合であ
り、ネット6の幹線はチャネル■〜■に、ネット10の
幹線はチャネル■〜■にそれぞれ割当てられるべきであ
る。
そこで、端子の存在するセル行に応じて定まる、幹線の
チャネルへの割当て可能範囲を第4図のネット1.2.
・・・、15の各々に対して抽出し、図式化したものが
第8図である。ネット(6,10)を例にとって説明し
たように、同一トラックに幹線を配置できるネットの組
合わせであっても、チャネルへの割当て可能範囲に共通
な番号が存在しなければ、上記の余分なスルー配線の使
用および配線経路の迂回が生じる。第6図に示す、幹線
の配置組合わせのうちネット(4,10)の組合わせ以
外は、チャネルへの割当て可能範囲に共通な番号がない
。共通チャネルへの幹線の割当てに当たっては、そのネ
ットを構成するセル端子の存在するセル行に応じて定ま
るチャネルの範囲を共有するもの同志を同一トラックへ
配置する、という条件を付けることが好ましい。
チャネルへの割当て可能範囲を第4図のネット1.2.
・・・、15の各々に対して抽出し、図式化したものが
第8図である。ネット(6,10)を例にとって説明し
たように、同一トラックに幹線を配置できるネットの組
合わせであっても、チャネルへの割当て可能範囲に共通
な番号が存在しなければ、上記の余分なスルー配線の使
用および配線経路の迂回が生じる。第6図に示す、幹線
の配置組合わせのうちネット(4,10)の組合わせ以
外は、チャネルへの割当て可能範囲に共通な番号がない
。共通チャネルへの幹線の割当てに当たっては、そのネ
ットを構成するセル端子の存在するセル行に応じて定ま
るチャネルの範囲を共有するもの同志を同一トラックへ
配置する、という条件を付けることが好ましい。
第9図は、共通なチャネルへの割当て可能範囲をもつ幹
線の配置組合わせ決定のための一手法を示すフローチャ
ートである。この手法は第2図に示したleft−ed
ge algorithmの拡張となッテイる。スタ
ート後、まずt=iとする(plのは、第2図と同様で
、tは幹線を配置した時のトラック総数である。次に幹
線のチャネル割当て範囲をCとしてそれを初期化する(
p2)。つまりここではチャネル割当て範囲は全チャネ
ルとするのである。次に幹線のリストのなかから、左端
X座標が最小のものを探す(p3)。更にこの幹線をt
番目のトラックに割当ててリストから削除する(p4)
。この二つのステップは第2図のステップe2 、e3
と同様である。次にステップp4で選んだ幹線のチャネ
ル割当て範囲とCの共通部分をとり、Cを更新する(p
5)。次に、ステップp4で選んだ幹線の区間の右端X
座標より大きい左端X座標をもつ幹線の区間の中で、ス
テップp5で求めたチャネル割当て範囲と共通部分をも
ち、かつ左端X座標が最小のものを探す(p6)。
線の配置組合わせ決定のための一手法を示すフローチャ
ートである。この手法は第2図に示したleft−ed
ge algorithmの拡張となッテイる。スタ
ート後、まずt=iとする(plのは、第2図と同様で
、tは幹線を配置した時のトラック総数である。次に幹
線のチャネル割当て範囲をCとしてそれを初期化する(
p2)。つまりここではチャネル割当て範囲は全チャネ
ルとするのである。次に幹線のリストのなかから、左端
X座標が最小のものを探す(p3)。更にこの幹線をt
番目のトラックに割当ててリストから削除する(p4)
。この二つのステップは第2図のステップe2 、e3
と同様である。次にステップp4で選んだ幹線のチャネ
ル割当て範囲とCの共通部分をとり、Cを更新する(p
5)。次に、ステップp4で選んだ幹線の区間の右端X
座標より大きい左端X座標をもつ幹線の区間の中で、ス
テップp5で求めたチャネル割当て範囲と共通部分をも
ち、かつ左端X座標が最小のものを探す(p6)。
その様な幹線が存在すれば、ステップp4に戻ってt番
目のトラックに割当て、更にステップp5゜p6へ進む
。もし存在しなければ、トラック番号を1つ進めて(t
=t+1)(+)8 )、ステップp2へ戻る。以上の
操作を幹線の区間のリストが全て削除されるまで続けて
終了(END)となる。
目のトラックに割当て、更にステップp5゜p6へ進む
。もし存在しなければ、トラック番号を1つ進めて(t
=t+1)(+)8 )、ステップp2へ戻る。以上の
操作を幹線の区間のリストが全て削除されるまで続けて
終了(END)となる。
このフローチャートで最終的なtの値が、幹線の配置組
合わせ終了時のトラック数となることは、第2図の場合
と同じである。
合わせ終了時のトラック数となることは、第2図の場合
と同じである。
第3図の幹線のリストと、第8図のチャネル割当て範囲
から、第9図の手法を用いて幹線の配置組合わせをした
結果を、第10図に示す。第6図と第10図を比較する
と、第6図のトラック数5に対して、第10図ではトラ
ック数6と1本だけ増加しているが、ネットの組合わせ
(1,11)。
から、第9図の手法を用いて幹線の配置組合わせをした
結果を、第10図に示す。第6図と第10図を比較する
と、第6図のトラック数5に対して、第10図ではトラ
ック数6と1本だけ増加しているが、ネットの組合わせ
(1,11)。
(2,5,8,12>、(3,7,13)、(4゜15
)、(6,9,14)、(10)の各々が全て共通のチ
ャネル割当て範囲を有しているため、第7図を用いて説
明したような、余分のスルー配線の使用や配線経路の迂
回の問題は解決されている。
)、(6,9,14)、(10)の各々が全て共通のチ
ャネル割当て範囲を有しているため、第7図を用いて説
明したような、余分のスルー配線の使用や配線経路の迂
回の問題は解決されている。
第3図および第4図〜第10図を用いて説明した実施例
の範囲では、スルー配線の必要なネットが全て2個の端
子からなるいわゆる2端子ネツトだけをモデルとしたが
、実際には3端子以上からなるネットも存在する。また
以下に例示するように、スルー配線の必要なネットで幹
線が不要なものが存在する。これらを考慮すると幹線の
チャネル割当ては実際には更に複雑な処理を必要とする
。
の範囲では、スルー配線の必要なネットが全て2個の端
子からなるいわゆる2端子ネツトだけをモデルとしたが
、実際には3端子以上からなるネットも存在する。また
以下に例示するように、スルー配線の必要なネットで幹
線が不要なものが存在する。これらを考慮すると幹線の
チャネル割当ては実際には更に複雑な処理を必要とする
。
これらの点をより具体化した実施例を第11図〜第14
図を用いて説明する。
図を用いて説明する。
第11図(a)(b)は、3端子以上からなるスルー配
線の必要なネットで、幹線が必要なもの(a)と幹線が
不要なもの(b)の2つのタイプの例を示す。図におい
て、■、■、・・・はチャネル番号であり、田1口、・
・・はセル行番号である。第11図(a)のネットaは
4端子からなり、必要な幹線の区間はlaで゛ある。こ
の区間1aの割当てチャネル範囲は図に一点鎖線で示し
たように、チャネル■〜■である。第11図(b)のネ
ットbは6端子からなり、セル行(2)、(3)、田に
スルー配線が必要であるが、スルー配線に伴う新たな幹
線は不要である。何故なら、チャネル■に面する3つの
端子を結線するために必要な幹線と、チャネル■に面す
る3つの端子を結線するために必要な幹線に区間として
重複部分1bがあり、区間Ibの同−X座標にスルー配
線を割当てれば、新たな幹線の必要がなくなるからであ
る。従って、スルー配線の必要なネットは更に、幹線が
必要なもの(以下、TVI)f3Iと称する)と、幹線
が不要なもの(以下、TypeIIと称する)の2つに
分類されるべきであり、TypeIのネットに対しては
既に述べた幹線のチャネルへの割当てと、それに引き続
くスルー配線位置の割当てを行ない、TypelIのネ
ットについては幹線の重複する区間にスルー配線位置を
割当てる。
線の必要なネットで、幹線が必要なもの(a)と幹線が
不要なもの(b)の2つのタイプの例を示す。図におい
て、■、■、・・・はチャネル番号であり、田1口、・
・・はセル行番号である。第11図(a)のネットaは
4端子からなり、必要な幹線の区間はlaで゛ある。こ
の区間1aの割当てチャネル範囲は図に一点鎖線で示し
たように、チャネル■〜■である。第11図(b)のネ
ットbは6端子からなり、セル行(2)、(3)、田に
スルー配線が必要であるが、スルー配線に伴う新たな幹
線は不要である。何故なら、チャネル■に面する3つの
端子を結線するために必要な幹線と、チャネル■に面す
る3つの端子を結線するために必要な幹線に区間として
重複部分1bがあり、区間Ibの同−X座標にスルー配
線を割当てれば、新たな幹線の必要がなくなるからであ
る。従って、スルー配線の必要なネットは更に、幹線が
必要なもの(以下、TVI)f3Iと称する)と、幹線
が不要なもの(以下、TypeIIと称する)の2つに
分類されるべきであり、TypeIのネットに対しては
既に述べた幹線のチャネルへの割当てと、それに引き続
くスルー配線位置の割当てを行ない、TypelIのネ
ットについては幹線の重複する区間にスルー配線位置を
割当てる。
第12図は、1つのネットの中にTypeIの部分とT
ypelIの部分が混在する例を示す。図において、ネ
ットdは、8端子からなるスルー配線が必要なネットで
あり、セル行目2ロ1口1口および口にスルー配線が必
要である。ところが、セル行ロ9ロ、同の部分では必要
に幹線の区間はId(1)でTypeIであるが、セル
行同、[2]の部分ではチャネル■とチャネル■に面す
る端子を結線するために必要な幹線の区間に重複部分1
d (2)があり、新たな幹線の発生は不要でTyp
eI[である。即ち一般にスルー配線の必要なネットは
、スルー配線が連続して必要なセル行を単位として、つ
まり第12図ではセル行@、M、mを一つの単位、セル
行+m、 [1を他の一つの単位としてT ype■と
Type■に分れるため、各ネットをTVI)eIとT
ypeI[の部分に分割する処理が必要となる。
ypelIの部分が混在する例を示す。図において、ネ
ットdは、8端子からなるスルー配線が必要なネットで
あり、セル行目2ロ1口1口および口にスルー配線が必
要である。ところが、セル行ロ9ロ、同の部分では必要
に幹線の区間はId(1)でTypeIであるが、セル
行同、[2]の部分ではチャネル■とチャネル■に面す
る端子を結線するために必要な幹線の区間に重複部分1
d (2)があり、新たな幹線の発生は不要でTyp
eI[である。即ち一般にスルー配線の必要なネットは
、スルー配線が連続して必要なセル行を単位として、つ
まり第12図ではセル行@、M、mを一つの単位、セル
行+m、 [1を他の一つの単位としてT ype■と
Type■に分れるため、各ネットをTVI)eIとT
ypeI[の部分に分割する処理が必要となる。
第13図は、その様なスルー配線の必要なネットのタイ
プ分は処理のフローチャートである。これは、本発明の
基本的な処理フローである第1図のステップ23.λ4
をより具体化したものである。スルー配線の必要な全ネ
ットの抽出(fl)に続いて、各ネットに対してスルー
配線が連続して必要なセル行を単位としてネットを分割
する(f2)。第11図のネットa、bは分割されない
が、第12図のネットdは、セル行(p、q、gの単位
とセル行同、閏の単位に分割される。次にステップf2
で分割された各ネットに対して、幹線が必要なTVI)
eIと幹線が不要なTVpeIIの2つに分類する(f
3)。次に、TypeIのネットが終了するまで、各ネ
ットに対して必要な幹線を抽出しくf4 ) 、Typ
e nネットが終了するまで、各ネットに対してスルー
配線割当て範囲を抽出する(f5)。TypeIネット
については例えば、第9図で説明した処理で幹線の配置
組合わせを行う。一方、TypeI[ネットについては
、第14図の処理フローによりスルー配線の割当てを行
う。
プ分は処理のフローチャートである。これは、本発明の
基本的な処理フローである第1図のステップ23.λ4
をより具体化したものである。スルー配線の必要な全ネ
ットの抽出(fl)に続いて、各ネットに対してスルー
配線が連続して必要なセル行を単位としてネットを分割
する(f2)。第11図のネットa、bは分割されない
が、第12図のネットdは、セル行(p、q、gの単位
とセル行同、閏の単位に分割される。次にステップf2
で分割された各ネットに対して、幹線が必要なTVI)
eIと幹線が不要なTVpeIIの2つに分類する(f
3)。次に、TypeIのネットが終了するまで、各ネ
ットに対して必要な幹線を抽出しくf4 ) 、Typ
e nネットが終了するまで、各ネットに対してスルー
配線割当て範囲を抽出する(f5)。TypeIネット
については例えば、第9図で説明した処理で幹線の配置
組合わせを行う。一方、TypeI[ネットについては
、第14図の処理フローによりスルー配線の割当てを行
う。
即ちTypeIIネットのスルー配線割当てスタート後
、何らかの順序に従って逐次ネットを取出しくC10)
、そのネットに対してスルー配線の割当てを行う(q3
)。ここでは前述のようにスルー配線割当て範囲内で同
−X座標にスルー配線を割当てればよい。
、何らかの順序に従って逐次ネットを取出しくC10)
、そのネットに対してスルー配線の割当てを行う(q3
)。ここでは前述のようにスルー配線割当て範囲内で同
−X座標にスルー配線を割当てればよい。
以上に述べてきた実施例において、TypeIネットの
幹線のチャネル割当ての結果決定されるスルー配線位置
と実際にセル内に実現されるスルー配線位置の関係には
言及しなかった。一般には、セル内に通過配線が禁止さ
れている箇所があり、上記2つのスルー配線位置は常に
一致するとは限らない。第15図はこの様な状況の一例
を示す。
幹線のチャネル割当ての結果決定されるスルー配線位置
と実際にセル内に実現されるスルー配線位置の関係には
言及しなかった。一般には、セル内に通過配線が禁止さ
れている箇所があり、上記2つのスルー配線位置は常に
一致するとは限らない。第15図はこの様な状況の一例
を示す。
第15図(a)では、ネットa、bを同一チャネルに割
当てた結果、下側のセル行のtl、t2、上側のセル行
のt3.t4がスルー配線位置として決定されている。
当てた結果、下側のセル行のtl、t2、上側のセル行
のt3.t4がスルー配線位置として決定されている。
ところが、11の位置するセルC2内が配線通過禁止で
ある場合、第15図(b)に示すように、セルC2とセ
ルC3の間に通過配線専用のセルCF1を発生、挿入す
ると、ネットaの幹線は右方向にCFlの幅分延長され
、結果的にネットa、bの幹線が重複して2トラツクを
占めることになる。
ある場合、第15図(b)に示すように、セルC2とセ
ルC3の間に通過配線専用のセルCF1を発生、挿入す
ると、ネットaの幹線は右方向にCFlの幅分延長され
、結果的にネットa、bの幹線が重複して2トラツクを
占めることになる。
この様な問題を効果的に回避するためには、必要幹線の
長さに予め余裕を持たせればよい。即ち第16図に示す
ように、TypeIネットの必要幹線の左端点×1+右
端点×2を、ある定められた微小な幅α、βだけそれぞ
れ左方向、右方向に延長し、Xl−α、x2+βをそれ
ぞれ仮想的な左端点、右端点とする。そして、Type
Iネットの幹線の最適な配置組合わせの決定を行うス
テップ(第1図のステップβ5)ではは、この変更され
た座標で処理を行う。この幹線の端点座標の変更によっ
て、幹線のチャネル割当ての結果決定されるスルー配線
位置と、通過配線禁止領域等を考慮して実際にセル内に
実現されるスルー配線位置のずれに起因づるトラック数
の増加が効果的に抑制できる。
長さに予め余裕を持たせればよい。即ち第16図に示す
ように、TypeIネットの必要幹線の左端点×1+右
端点×2を、ある定められた微小な幅α、βだけそれぞ
れ左方向、右方向に延長し、Xl−α、x2+βをそれ
ぞれ仮想的な左端点、右端点とする。そして、Type
Iネットの幹線の最適な配置組合わせの決定を行うス
テップ(第1図のステップβ5)ではは、この変更され
た座標で処理を行う。この幹線の端点座標の変更によっ
て、幹線のチャネル割当ての結果決定されるスルー配線
位置と、通過配線禁止領域等を考慮して実際にセル内に
実現されるスルー配線位置のずれに起因づるトラック数
の増加が効果的に抑制できる。
また以上の実施例では、TypeIネットのスルー配線
位置は必要幹線の両端点となるが、幹線の長さが長く、
またチャネル割当て範囲が広い場合には、幹線を2つ以
上の区間に分割して各々を相異なる幹線として配置11
合わせ、チャネルへの割当てを行う処理を本発明の基本
的な処理フローに含めることが可能である。
位置は必要幹線の両端点となるが、幹線の長さが長く、
またチャネル割当て範囲が広い場合には、幹線を2つ以
上の区間に分割して各々を相異なる幹線として配置11
合わせ、チャネルへの割当てを行う処理を本発明の基本
的な処理フローに含めることが可能である。
第17図は、その様な必要幹線を分割した例を示す。図
において、■、■、・・・はチャネル番号を表わす。図
のネットaは、スルー配線が必要なTypeIであるが
、必要ii!線が長く、また割当てチャネルの範囲が広
いため、幹線をal 、 a2 。
において、■、■、・・・はチャネル番号を表わす。図
のネットaは、スルー配線が必要なTypeIであるが
、必要ii!線が長く、また割当てチャネルの範囲が広
いため、幹線をal 、 a2 。
a3の3つに分割し、それに対応してチャネルの割当て
範囲も、alに対してチャネル■〜■。
範囲も、alに対してチャネル■〜■。
a2に対してチャネル■〜[株]、a3に対してそれ以
降のチャネルというように3つに分割している。
降のチャネルというように3つに分割している。
この3つの幹線al 、a2 、a3を新しく別個の幹
線として扱い、第9図の幹線の配置組合わせのフローに
適用することが可能である。この処理によって、幹線の
配置組合わせやセル内スルー配線可能な箇所を効率的に
使用して、更に集積度を向上させることが可能となる。
線として扱い、第9図の幹線の配置組合わせのフローに
適用することが可能である。この処理によって、幹線の
配置組合わせやセル内スルー配線可能な箇所を効率的に
使用して、更に集積度を向上させることが可能となる。
以上のように上述の実施例によれば、最適な幹線の配置
組合わせとチャネルへの割当てが可能となり、高集積化
したポリセル方式の集積回路を得ることができる。
組合わせとチャネルへの割当てが可能となり、高集積化
したポリセル方式の集積回路を得ることができる。
[発明の効果]
以上述べたように本発明によれば、スルー配線の割当て
処理においてネット毎に逐次的に処理するのではなく、
必要な幹線を全て抽出して、その幹線の最適な配置組合
わせを求め、それに基づいて幹線のチャネルへの割当て
およびスルー配線位置の決定を行うため、最適に近いス
ルー配線の決定が可能であり、ポリセル方式の半導体集
積回路チップの集積度向上を図ることができる。
処理においてネット毎に逐次的に処理するのではなく、
必要な幹線を全て抽出して、その幹線の最適な配置組合
わせを求め、それに基づいて幹線のチャネルへの割当て
およびスルー配線位置の決定を行うため、最適に近いス
ルー配線の決定が可能であり、ポリセル方式の半導体集
積回路チップの集積度向上を図ることができる。
第1図は本発明の一実施例の処理フローを示す図、第2
図は、left−edge algorithmによる
幹線のチャネルへの割当ての処理フローを示す図、第3
図(a)〜(e)はこの実施例によるポリセル方式ブロ
ックの配線領域の配線処理工程を説明するための図、第
4図はより具体的な実施例でのスルー配線の必要なネッ
トを示す図、第5図はその各ネットに対して抽出した必
要な幹線を示す図、第6図はその幹線に対して最適配置
組合わせ処理を行った結果を示す図、第7図はスルー配
線割当ての結果迂回配線が生じる例を示す図、第8図は
迂回配線を・なくすための幹線のチャネルへの割当て可
能範囲を第4図の各ネットに対して図式化して示す図、
第9図は共通のチャネルへの割当て可能範囲をもつ幹線
の配@組合わせ決定のための一手法を示すフローチャー
ト、第10図はこの手法を用いて第5図の幹線の配置組
合わせをした結果を示す図、第11図(a)(b)は3
端子以上からなるスルー配線の二つのタイプを示す図、
第12図は更に一つのネット内にその二つのタイプを含
む例を示す図、第13図はこの様なネットのタイプ分け
の処理フローを示す図、第14図はその一つのタイプの
ネットに関するスルー配線位置の割当て処理フローを示
す図、第15図(a)(b)はセル内に配線通過禁止領
域がある場合の問題を説明するための図、第16図はそ
の問題を解決するだめの手法を説明するための図、第1
7図は必要幹線の分割配置を行った例を示す図、第18
図はポリセル方式の集積回路チップの概略構成を示す図
、第19図は従来の配線処理フローを示す図である。 1・・・セル行、2・・・配線領域、3・・・入出力端
子および入出力回路領域、4・・・セル。 出願人代理人 弁理士 鈴江武彦 (a) (d)1
−一一一一一 2−一一一一一一一一一一 3−一一一一一一 ロ[]日日口 90 ■ ■ OO
図は、left−edge algorithmによる
幹線のチャネルへの割当ての処理フローを示す図、第3
図(a)〜(e)はこの実施例によるポリセル方式ブロ
ックの配線領域の配線処理工程を説明するための図、第
4図はより具体的な実施例でのスルー配線の必要なネッ
トを示す図、第5図はその各ネットに対して抽出した必
要な幹線を示す図、第6図はその幹線に対して最適配置
組合わせ処理を行った結果を示す図、第7図はスルー配
線割当ての結果迂回配線が生じる例を示す図、第8図は
迂回配線を・なくすための幹線のチャネルへの割当て可
能範囲を第4図の各ネットに対して図式化して示す図、
第9図は共通のチャネルへの割当て可能範囲をもつ幹線
の配@組合わせ決定のための一手法を示すフローチャー
ト、第10図はこの手法を用いて第5図の幹線の配置組
合わせをした結果を示す図、第11図(a)(b)は3
端子以上からなるスルー配線の二つのタイプを示す図、
第12図は更に一つのネット内にその二つのタイプを含
む例を示す図、第13図はこの様なネットのタイプ分け
の処理フローを示す図、第14図はその一つのタイプの
ネットに関するスルー配線位置の割当て処理フローを示
す図、第15図(a)(b)はセル内に配線通過禁止領
域がある場合の問題を説明するための図、第16図はそ
の問題を解決するだめの手法を説明するための図、第1
7図は必要幹線の分割配置を行った例を示す図、第18
図はポリセル方式の集積回路チップの概略構成を示す図
、第19図は従来の配線処理フローを示す図である。 1・・・セル行、2・・・配線領域、3・・・入出力端
子および入出力回路領域、4・・・セル。 出願人代理人 弁理士 鈴江武彦 (a) (d)1
−一一一一一 2−一一一一一一一一一一 3−一一一一一一 ロ[]日日口 90 ■ ■ OO
Claims (5)
- (1)半導体基板に能動素子を備えたポリセルを並べて
セル行を構成し、セル行を複数個配列し集積して、その
間に必要に応じた配線パターンを施して所望の回路動作
を実現するポリセル方式の集積回路装置において、概略
配線でセル行上通過配線位置の割当てを行ない、その結
果に基いてチャネル配線法により各チャネルに対して配
線処理を行って、各セルの入出力端子間の結線を行うに
際し、セル行上通過配線をすべきネットに対し、て、配
線する上で必要な水平方向の配線線分を抽出し、それら
のトラックへの配置割当てを決め、その結果に基いて水
平方向の配線線分を割当てるチャネルおよびセル行上の
通過配線位置を決定する処理を行うことを特徴とする半
導体集積回路装置の配線方法。 - (2)セル行上通過配線をすべきネットを配線する上で
必要な水平方向の配線線分をトラックへ配置割当てする
に当たって、そのネットを構成するセル端子の存在する
セル行に応じて定まるチャネルの範囲を共有するもの同
志を同一トラックへ配置するようにした特許請求の範囲
第1項記載の半導体集積回路装置の配線方法。 - (3)セル行上通過配線をすべきネットを配線する上で
必要な水平方向の配線線分を抽出するに当たつて、その
ネットを構成するセル端子の存在するセル行および端子
位置座標に応じてネットを分割し、複数個の配線線分を
抽出するようにした特許請求の範囲第1項記載の半導体
集積回路装置の配線方法。 - (4)セル行上通過配線をすべきネットを配線する上で
必要な水平方向の配線線分をトラックへ配置割当てする
に当たって、前記配線線分の端点を抽出された点から微
小な長さを延長した処理を施した後に、トラックへの配
置割当てを行う特許請求の範囲第1項記載の半導体集積
回路装置の配線方法。 - (5)セル行上通過配線をすべきネットを配線する上で
必要な水平方向の配線線分をトラックへ配置割当てし、
その結果に基づいてその配線線分をチャネルへ割当てる
に当たって、前記配線線分を端点を共有する複数の線分
に分割し、その各々について別個にトラックへの配置割
当て、およびチャネルへの割当てを決定するようにした
特許請求の範囲第1項記載の半導体集積回路装置の配線
方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62078572A JPS63278249A (ja) | 1986-12-26 | 1987-03-31 | 半導体集積回路装置の配線方法 |
US07/135,085 US4903214A (en) | 1986-12-26 | 1987-12-18 | Method for wiring semiconductor integrated circuit device |
KR1019870014894A KR910002139B1 (ko) | 1986-12-26 | 1987-12-24 | 반도체집적회로장치의 배선방법 |
DE19873744258 DE3744258A1 (de) | 1986-12-26 | 1987-12-24 | Verfahren zum verdrahten einer integrierten halbleiterschaltung |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61-315340 | 1986-12-26 | ||
JP31534086 | 1986-12-26 | ||
JP62078572A JPS63278249A (ja) | 1986-12-26 | 1987-03-31 | 半導体集積回路装置の配線方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63278249A true JPS63278249A (ja) | 1988-11-15 |
Family
ID=26419631
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62078572A Pending JPS63278249A (ja) | 1986-12-26 | 1987-03-31 | 半導体集積回路装置の配線方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4903214A (ja) |
JP (1) | JPS63278249A (ja) |
KR (1) | KR910002139B1 (ja) |
DE (1) | DE3744258A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02278828A (ja) * | 1989-04-20 | 1990-11-15 | Fujitsu Ltd | 半導体装置の配線方法 |
JPH06326192A (ja) * | 1993-05-13 | 1994-11-25 | Nec Corp | Lsiの自動レイアウト設計方法 |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5721959A (en) * | 1988-07-01 | 1998-02-24 | Canon Kabushiki Kaisha | Information processing apparatus for pattern editing using logic relationship representative patterns |
JP2746762B2 (ja) * | 1990-02-01 | 1998-05-06 | 松下電子工業株式会社 | 半導体集積回路のレイアウト方法 |
JPH0756878B2 (ja) * | 1990-05-30 | 1995-06-14 | シャープ株式会社 | プリント配線板の検査方法 |
JP3219500B2 (ja) * | 1991-12-27 | 2001-10-15 | 株式会社東芝 | 自動配線方法 |
US5353235A (en) * | 1992-06-17 | 1994-10-04 | Vlsi Technology, Inc. | Wire length minimization in channel compactor |
US5360767A (en) * | 1993-04-12 | 1994-11-01 | International Business Machines Corporation | Method for assigning pins to connection points |
US5648912A (en) * | 1993-04-12 | 1997-07-15 | International Business Machines Corporation | Interconnection resource assignment method for differential current switch nets |
US5440497A (en) * | 1993-06-29 | 1995-08-08 | Mitsubishi Semiconductor America, Inc. | Method of and system for laying out bus cells on an integrated circuit chip |
US5638288A (en) * | 1994-08-24 | 1997-06-10 | Lsi Logic Corporation | Separable cells having wiring channels for routing signals between surrounding cells |
JP2785710B2 (ja) * | 1994-09-30 | 1998-08-13 | 日本電気株式会社 | 集積回路の配線設計方法 |
JP3175812B2 (ja) * | 1995-08-04 | 2001-06-11 | 株式会社日立製作所 | 半導体集積回路配線方法 |
US6075934A (en) * | 1997-05-01 | 2000-06-13 | Motorola, Inc. | Method for optimizing contact pin placement in an integrated circuit |
US7107564B1 (en) * | 2001-06-03 | 2006-09-12 | Cadence Design Systems, Inc. | Method and apparatus for routing a set of nets |
JP2006005018A (ja) * | 2004-06-15 | 2006-01-05 | Fujitsu Ltd | レイアウト設計装置、レイアウト設計方法、レイアウト設計プログラム、および記録媒体 |
JP4282687B2 (ja) * | 2006-05-10 | 2009-06-24 | エルピーダメモリ株式会社 | 半導体集積回路の設計方法及び設計装置 |
JP2007329425A (ja) * | 2006-06-09 | 2007-12-20 | Elpida Memory Inc | 半導体集積回路の自動配線方法、プログラム及び記録媒体 |
JP2013045861A (ja) * | 2011-08-24 | 2013-03-04 | Renesas Electronics Corp | 半導体レイアウト設定装置、半導体レイアウト設定方法、及び半導体レイアウト設定プログラム |
US10275559B2 (en) * | 2016-11-18 | 2019-04-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for legalizing mixed-cell height standard cells of IC |
CN115130420B (zh) * | 2022-09-02 | 2022-12-06 | 合肥本源量子计算科技有限责任公司 | 集成电路版图图形的线对齐方法、系统、介质及电子设备 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR1502554A (ja) * | 1965-12-01 | 1968-02-07 | ||
US3653071A (en) * | 1970-01-08 | 1972-03-28 | Texas Instruments Inc | Process for producing circuit artwork utilizing a data processing machine |
US3653072A (en) * | 1970-01-08 | 1972-03-28 | Texas Instruments Inc | Process for producing circuit artwork utilizing a data processing machine |
CA1024661A (en) * | 1974-06-26 | 1978-01-17 | International Business Machines Corporation | Wireable planar integrated circuit chip structure |
US4593351A (en) * | 1981-06-12 | 1986-06-03 | International Business Machines Corporation | High speed machine for the physical design of very large scale integrated circuits |
US4484292A (en) * | 1981-06-12 | 1984-11-20 | International Business Machines Corporation | High speed machine for the physical design of very large scale integrated circuits |
US4593363A (en) * | 1983-08-12 | 1986-06-03 | International Business Machines Corporation | Simultaneous placement and wiring for VLSI chips |
US4630219A (en) * | 1983-11-23 | 1986-12-16 | International Business Machines Corporation | Element placement method |
US4615011A (en) * | 1983-12-19 | 1986-09-30 | Ibm | Iterative method for establishing connections and resulting product |
US4636965A (en) * | 1984-05-10 | 1987-01-13 | Rca Corporation | Routing method in computer-aided-customization of universal arrays and resulting integrated circuit |
US4742471A (en) * | 1985-10-31 | 1988-05-03 | International Business Machines Corporation | Method for improving wirability of master-image DCVS chips |
-
1987
- 1987-03-31 JP JP62078572A patent/JPS63278249A/ja active Pending
- 1987-12-18 US US07/135,085 patent/US4903214A/en not_active Expired - Lifetime
- 1987-12-24 DE DE19873744258 patent/DE3744258A1/de not_active Ceased
- 1987-12-24 KR KR1019870014894A patent/KR910002139B1/ko not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02278828A (ja) * | 1989-04-20 | 1990-11-15 | Fujitsu Ltd | 半導体装置の配線方法 |
JPH06326192A (ja) * | 1993-05-13 | 1994-11-25 | Nec Corp | Lsiの自動レイアウト設計方法 |
Also Published As
Publication number | Publication date |
---|---|
US4903214A (en) | 1990-02-20 |
DE3744258A1 (de) | 1988-07-07 |
KR880008436A (ko) | 1988-08-31 |
KR910002139B1 (ko) | 1991-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63278249A (ja) | 半導体集積回路装置の配線方法 | |
JPS62219944A (ja) | 半導体集積回路装置の配線方法 | |
CA1275508C (en) | Hierarchical top-down method for physical vlsi-chip design | |
JPH03188650A (ja) | 配線経路処理方法、配線経路処理システム、及び半導体集積回路 | |
US4858143A (en) | Work ordering routine for use in a method of routing | |
US6397375B1 (en) | Method for managing metal resources for over-the-block routing in integrated circuits | |
US5065355A (en) | Automatic routing method for LSI | |
EP0319571B1 (en) | router for integrated circuits | |
US4700316A (en) | Automated book layout in static CMOS | |
US3621208A (en) | Signal point interconnection routing | |
JPH07107918B2 (ja) | 論理ゲ−ト表現から回路を合成する方法 | |
JPH0666393B2 (ja) | レイアウト設計における配置改良方法 | |
KR100576987B1 (ko) | 전자 소자 및 전자 장치의 설계 및 제조 방법 | |
JPH01302850A (ja) | テスト容易化半導体集積回路の製造方法 | |
JPH04291744A (ja) | 半導体装置の配線方法 | |
JP2851079B2 (ja) | 半導体集積回路の製造方法 | |
KR100275489B1 (ko) | 대칭형 현장 가공형 반도체의 배선을 위하여다중 핀 네트를 이중 핀 네트로 분할하는 방법 | |
JPH0645443A (ja) | 階層化配線方法 | |
Soh et al. | An efficient approach for channel routing in VLSI | |
JPS62115574A (ja) | 並列配線方式 | |
JPH03208359A (ja) | 半導体装置の配線方法 | |
Brady et al. | Hexagonal models for channel routing | |
JPS62165272A (ja) | ペ−ジ分割方法 | |
JPH0823030A (ja) | 集積回路装置の配線の設計方法 | |
JPH05304209A (ja) | 配線設計用cad装置 |