JP2007329425A - 半導体集積回路の自動配線方法、プログラム及び記録媒体 - Google Patents

半導体集積回路の自動配線方法、プログラム及び記録媒体 Download PDF

Info

Publication number
JP2007329425A
JP2007329425A JP2006161574A JP2006161574A JP2007329425A JP 2007329425 A JP2007329425 A JP 2007329425A JP 2006161574 A JP2006161574 A JP 2006161574A JP 2006161574 A JP2006161574 A JP 2006161574A JP 2007329425 A JP2007329425 A JP 2007329425A
Authority
JP
Japan
Prior art keywords
semiconductor integrated
integrated circuit
wiring
port
signal wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006161574A
Other languages
English (en)
Inventor
Yoshiaki Shimizu
好昭 清水
Kazuhiko Matsuki
和彦 松木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2006161574A priority Critical patent/JP2007329425A/ja
Priority to US11/808,366 priority patent/US20080005715A1/en
Publication of JP2007329425A publication Critical patent/JP2007329425A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/394Routing

Abstract

【課題】信号配線を多数のポートに接続する場合であっても信号の伝送特性を確保できる最適な配線位置を決定可能な半導体集積回路の自動配線方法等を提供する。
【解決手段】本発明の自動配線方法は、半導体集積回路の複数のセルが配置されたレイアウトデータを取得し(ステップS11)、信号配線の接続対象となるポート(接続端子)に関するデータを取得し(ステップS12)、重み付け指定に応じてセル内のトランジスタサイズに基づく重み付け倍率を設定し(ステップS13〜S15)、各ポートのY座標の平均値を算出することにより(ステップS16)、最適な配線位置を決定する(ステップS17)。また、他の信号配線との位置関係を考慮して補足的な処理を行う(ステップS18、S19)。このように決定された信号配線を各ポートと接続する場合、各引き込み配線の容量成分や抵抗成分の影響を軽減でき、良好な信号の伝送特性を確保することができる。
【選択図】図1

Description

本発明は、半導体集積回路のレイアウト設計を行うレイアウトシステムに関し、特に、半導体集積回路を構成するセルの各ポート(接続端子)に対して接続される配線の最適位置を決定する自動配線方法に関するものである。
従来から、半導体集積回路のレイアウト設計において、回路素子である多数のセルに対して信号配線を接続する場合、その位置を自動的に決定する自動配線方法が広く知られている(例えば、特許文献1、2参照)。このような半導体集積回路の自動配線方法は、例えば、図7のフローチャートに示す処理に従って行われる。図7に示す処理においては、半導体集積回路を構成する複数のセルが配置済みとなったレイアウトデータが取得される(ステップS1)。そして、レイアウトデータにおいて、所定の信号配線に対して接続すべきポート(接続端子)を含む複数のセルが特定され、それぞれのセルに付随する接続対象のポートに関するデータが抽出される(ステップS2)。ここで、所定の信号配線はX方向に延びると仮定すると、ステップS2で抽出されるデータには、接続対象のポートのY方向の座標が含まれる。次いで、接続対象のポートの各Y座標のうち最大値及び最小値を判別し、両者の中央位置を求める(ステップS3)。その結果、ステップS3で求めた中央位置を信号配線のY座標とし、最適な配線位置が決定される(ステップS4)。このように決定された位置に信号配線が配置されると、接続対象のポートと信号配線の間はY方向に延びる引き込み配線により接続されることになる。
特開2000−200834号公報 特開平6−310600号公報
しかしながら、近年の半導体集積回路の集積度の向上に伴い低電圧化、高速動作が要求され、信号配線の配置による影響が大きくなっている。そして、信号配線に多数のポートが接続されるレイアウトにおいては、特に信号配線と各ポートを接続する多数の引き込み配線の抵抗成分と容量成分の増加が問題となる。この場合、従来の自動配線方法では、ポートが多数あっても座標の最大値と最小値の中央位置を信号配線の位置とするので、ポートの座標の分布に偏りがあっても考慮されることはなく、抵抗成分と容量成分を小さくするための最適な配置をとることは困難であった。
そこで、本発明はこれらの問題を解決するためになされたものであり、半導体集積回路の信号配線を配置する際、複雑に分布する多数のポートが信号配線と接続される場合であっても、引き込み配線の容量成分と抵抗成分の影響を軽減できるように信号配線に対する最適な位置を決定することが可能な半導体集積回路の自動配線方法を提供することを目的とする。
上記課題を解決するために、本発明の半導体集積回路の自動配線方法は、半導体集積回路の回路素子に対応する複数のセルが配置されたレイアウトデータに基づき配線位置を決定する半導体集積回路の自動配線方法であって、第1の方向に延びる所定の信号配線を配置する際、前記複数のセルにそれぞれ含まれる接続端子のうち前記信号配線への接続対象として選択された全ての前記接続端子について前記第1の方向と直交する第2の方向の座標を抽出し、前記抽出された座標の平均値を算出し、前記平均値に基づき前記所定の信号配線の前記第2の方向の位置を決定するものである。
本発明によれば、レイアウトデータに基づき第1の方向に延びる所定の信号配線を配置する際、レイアウトデータから接続対象の接続端子を選択し、それぞれの接続端子について抽出された第2の方向の座標の平均値を算出し、それにより信号配線の位置を決定することができる。よって、信号配線に接続される多数の接続端子が複雑に分布する場合であっても信号配線を最適な位置に配置可能となり、各接続端子と信号配線を結ぶ引き込み配線の容量成分及び抵抗成分の影響を抑制し、信号の良好な伝送特性を確保することができる。
また、本発明の半導体集積回路の自動配線方法は、半導体集積回路の回路素子に対応する複数のセルが配置されたレイアウトデータに基づき配線位置を決定する半導体集積回路の自動配線方法であって、第1の方向に延びる所定の信号配線を配置する際、前記複数のセルにそれぞれ含まれる接続端子のうち前記信号配線への接続対象として選択された全ての前記接続端子について前記第1の方向と直交する第2の方向の座標を抽出し、前記接続端子に重み付けが指定されている場合は、前記重み付けに応じて前記抽出された座標の平均値を算出し、前記平均値に基づき前記所定の信号配線の前記第2の方向の位置を決定するものである。
本発明によれば、上述の作用、効果に加えて、各接続端子に重み付けを指定して平均値の算出に反映するようにしたので、伝送特性の面で重要度の高い接続端子に対して信号配線をより接近した位置に配置可能となり、信号の伝送特性を一層向上させることができる。
本発明において、前記重み付けの指定に対応して前記平均値を算出する際の倍率を設定し、接続対象の前記接続端子は前記倍率に対応する個数があるとして前記平均値の算出を行うようにしてもよい。
本発明において、前記重み付けの指定に対応する前記倍率を、対象となる前記接続端子を有する前記セルのトランジスタサイズに基づいて設定してもよい。
本発明において、前記信号配線と前記接続対象の各接続端子を、前記第2の方向に延びる引き込み配線により接続してもよい。
上記課題を解決するために、本発明のプログラムは、コンピュータに上記の半導体集積回路の自動配線方法を実行させるためのプログラムである。
また、本発明の記録媒体は、上記のプログラムを記録したコンピュータ読み取り可能な記録媒体である。
本発明によれば、半導体集積回路に所定の信号配線を配置する際、接続対象として選択された接続端子の座標に基づいて、例えば座標の平均値を算出したり、あるいは接続端子の重み付けを考慮するなどして、信号配線の位置を決定するようにしたものである。従って、信号配線に接続される多数のポートが多様な分布で接続される場合であっても、信号配線と各接続端子を結ぶ引き込み配線の容量成分・抵抗成分の影響を最小化し、良好な信号の伝送特性を確保し得る最適な位置に信号配線が配置されたレイアウトを実現可能となる。
以下、本発明の実施形態について図面を参照しながら説明する。本実施形態においては、本発明に係る半導体集積回路の自動配線方法のプログラムを実行させるために、パーソナルコンピュータ等を利用したレイアウトシステムを構築する必要がある。このようなレイアウトシステムを用いて、本発明の自動配線方法のプログラムを記録した記録媒体を読み取らせて実行させる場合の実施形態について具体的に説明する。
図1は、本実施形態の自動配線方法を適用した処理の流れを説明するフローチャートである。本実施形態の処理が開始されると、半導体集積回路における回路素子に対応する各セルを配置したレイアウトデータが取得される(ステップS11)。ここで、ステップS11のレイアウトデータに対応する配置例を図2に示している。図2は、X(図中横方向)及びY(図中縦方向)により座標が特定される所定の平面領域に構成されるレイアウトが示され、レイアウト中には、矩形状の多数のセル10と、セル10内に配置されるポート11が含まれる。セル10は、半導体基板上に構成されるトランジスタ等の素子に対応している。また、ポート11は、セル10に対して入力/出力される所定の信号の接続端子に対応している。
図2の例では、多様なサイズを有する多数のセル10が4列に配列されているが、そのうちのセル名BLK1、BLK2、BLK3、BLK4、BLK5で表される5個のセル10に、ポート名SIG1で表されるポート11が配置されている。各ポート11のポート名は信号に対応するので、同一名のポート11は所定の信号配線に対して共通に接続される。なお、説明の便宜上、ポート名SIG1のポート11のみを示しているが、複数の信号に対応して異なるポート名を持つ多数のポート11が配置されていてもよい。
そして、ステップS11で取得されたレイアウトデータのうち、信号配線と接続すべきポート11を含むセル10が特定され、それぞれのセル10に付随する接続対象のポート11に関するデータが抽出される(ステップS12)。本実施形態では、X方向に延びる信号配線に対し所定のポート11を接続するに当たり、この信号配線の最適なY座標を決定することを目的としている。例えば、図2において、ポート名SIG1を持つ5個のポート11に接続される信号配線を配置する場合、各ポート11の座標等のデータに基づく後述の計算を行って、図2の左端に相対表示されたY座標の範囲から最適値が決定される。そのため、ステップS12では、接続対象のポート11を含むセル10のセル名、接続対象のポート11の座標等、後述の処理に必要なデータが抽出されるものである。
次いで、ステップS12で抽出されたデータのうち、各ポート11に対する重み付けの指定の有無が判別され(ステップS13)、判別結果に応じた処理が行われる。その結果、ポート11に対する重み付けが指定されない場合は(ステップS13:NO)、ステップS14及びステップS15を実行せずにステップS16に移行し(第1のケース)、ポート11に対する重み付けが指定されている場合は(ステップS13:YES)、ステップS14に移行する(第2のケース)。
まず、ポート11に対する重み付けが指定されずにステップS16に移行する第1のケースについて説明する。図3は、ステップS12で抽出されるデータ例としての第1のデータテーブルであり、各セル10に同一のトランジスタサイズ(ゲート幅)が設定されている場合を示している。図3に示す第1のデータテーブルは、計算の対象となるセル10のセル名と、そのセル10に付随するポート11のポート名、ポート座標、ポート11の入力/出力の区別、ポート11に対する重み付けの有無を含んでいる。セル名及びポート名は、図2のレイアウトと一致している。なお、ポート座標のうちX座標は後述の計算に用いられないが、便宜上、セル10の各列の位置に対応してX1、X2、X3、X4と表記している。また、ポート座標のうちY座標は、図2の左端に表示される値に対応する。図3の例では、全てのポート11が入力ポート、かつ対応するセル10が同一のトランジスタサイズであるため、重み付けは指定されていない。
なお、ポート11の重み付けの指定の有無は、レイアウトシステムにおいて選択的に定めることができる。すなわち、レイアウトシステムのユーザは、重要度が低い信号配線に対してポート11の重み付けを指定しないことを選択することができる。また、ポート11の重み付けを信号配線に接続される出力ポートに対して定義し、入力ポートであるポート11には重み付けが指定されないようにしてもよい。また、トランジスタサイズに応じた重み付けが指定される場合、各セル10のトランジスタサイズが同一であって、結果的に各ポート11の重み付けが同一になるケースもある。
そして、各ポート11のY座標の平均値が算出される(ステップS16)。図3の第1のデータテーブルの場合を例にとると、ポート数が5であるから、各ポート11のY座標値を用いて以下の計算式により平均値YA1が求められる。
YA1=(100+30+90+100+0)/5
=64
次に、ステップS16の算出結果に基づき、最適な配線位置が決定される(ステップS17)。具体的には、X方向に延びる信号配線のY座標として、ステップS16で算出された平均値YA1が設定される。ここで、図2のレイアウトに対応して、平均値YA1をY座標とする位置に信号配線Sを配置したレイアウトを図4に示している。図4においては、X方向に延びる信号配線SがY=64の位置に配置されていることがわかる。一方、本実施形態との対比のため、従来の手法を用いて求めた位置に配置された信号配線S’を示している。従来の手法によれば、5個のポート11のY座標のうち、最大値100と最小値0の平均である50がY座標として決定される。
図4においては、信号配線Sと各ポート11を接続するために、Y方向に延びる複数の引き込み配線Dを点線にて示している。これらの引き込み配線Dは、ステップS17の結果を受けて、その後の処理によりレイアウトされるものである。この場合、5個のポート11に対する5本の引き込み配線Dの総配線長Lは、各ポート11のY座標から信号配線Sまでの距離がそれぞれ、36、34、26、36、64となるので、
L=36+34+26+36+64
=196
と計算することができる。これに対し、従来の手法を用いた場合は、各ポート11のY座標から信号配線S’までの距離がそれぞれ、50、20、40、50、50となるので、その総配線長L’は、
L’=50+20+40+50+50
=210
と計算することができる。
以上のように、本実施形態の第1のケースによれば、従来の手法と比べて、多様に分布するポート11と信号配線Sとの接続に必要な配線長を平均的に短縮することができる。図4を参照すると、本実施形態の手法により決定された信号配線Sは、従来の手法により決定された配置よりも、Yの増加方向にシフトしていることがわかる。すなわち、Yの小さい側には2個のポート11が存在するのに対し、Yの大きい側には3個のポート11が存在するので、相対的に多くのポート11が分布する側に信号配線S1が接近する配置となる。
なお、図4において、X方向に延びる信号配線Sは幹線に相当するとともに、各ポート11と信号配線Sを接続するためのY方向に延びる引き込み配線Dは支線に相当する。一般に、所定の信号を伝送する信号配線のうちの幹線は、多数の支線を介して多数のポート11に接続されるので、信号の伝送特性を確保するための最適な位置決めを行うことが重要となる。本実施形態の手法に基づき幹線としての信号配線Sの最適な位置決めを行うことにより、支線としての引き込み配線Dの容量成分や抵抗成分の影響が小さく抑えられ、信号の伝送特性が向上する。
次に、ポート11に対する重み付けが指定されてステップS14に移行する第2のケースについて説明する。図5は、ステップS12で抽出されるデータ例としての第2のデータテーブルであり、各セル10に異なるトランジスタサイズが設定され、それに応じた重み付けが指定されている場合を示している。図5に示す第2のデータテーブルは、計算の対象となるセル10のセル名と、そのセル10に付随するポート11のポート名、ポート座標、ポート11の入力/出力の区別については、図3の第1のデータテーブルと同様の項目である。
一方、第2のデータテーブルに示されるように、ポート11に対する重み付けが指定され、重み付けされたポート11ごとに、対応するセル10内のトランジスタサイズが抽出される(ステップS14)。図5の例では、5個のポート11のうち、3個のポート11については重み付けが指定されず図3と同様であるが、他の2個のポート11については重み付けが指定されている。この場合、セル名BLK2に対応するセル10はトランジスタサイズW=10が設定され、セル名BLK5に対応するセル10はトランジスタサイズW=100が設定されている。また、セル名BLK5に対応するセル10に付随するポート11のみが出力ポートとなっている。
さらに、第2のデータテーブルに示すように、重み付けが指定された各ポート11について、ステップS14で抽出されたトランジスタサイズに対応する重み付け倍率が設定される(ステップS15)。図5の例では、セル名BLK2のセル10に付随するポート11は重み付け倍率が2倍に設定され、セル名BLK5のセル10に付随するポート11は重み付け倍率が10倍に設定されている。なお、各ポート11の重み付けの倍率はトランジスタサイズ連動して増減されるが、図5の関係に限られず所望の特性に応じて適宜に倍率を設定することができる。
次に、ステップS15の設定に基づいて、各ポート11のY座標の平均値が算出される(ステップS16)。具体的には、重み付けが指定されたポート11については、重み付け倍率に応じた個数が存在するものと仮定される。第2のデータテーブルの場合は、本来のポート数は5であるが、セル名BLK2のセル10に付随する2個のポート11が存在すると仮定され、セル名BLK5のセル10に付随する10個のポート11が存在すると仮定される。その結果、各ポート11のY座標の平均値YA2は、以下の計算式により求められる。
YA2=(100+30×2+90+100+0×10)/(3+2+10)
=23.4
以上のように、本実施形態の第2のケースによれば、各々のポート11に対して重み付けを設定することで、トランジスタサイズが大きいセル10に付随するポート11の側に信号配線Sを接近させることができる。図6において、各ポート11と信号配線Sを接続するための引き込み配線D(点線)を比較すると、重み付けが設定された2個のポート11の配線長は、他のポート11に比べて短くなっていることがわかる。これにより、トランジスタサイズが大きいセル10のポート11については、容量成分や抵抗成分の影響を軽減可能なレイアウトを実現することができる。
次に、ステップS16の算出結果に基づき、最適な配線位置が決定される(ステップS17)。上述の平均値YA1を用いた第1のケースと同様、X方向に延びる信号配線のY座標として、ステップS16で算出された平均値YA2が設定される。ここで、図2にレイアウトに対応して、平均値YA2をY座標とする位置に信号配線Sを配置したレイアウトを図6に示している。図6においては、X方向に延びる信号配線SがY=23.4の位置に配置されていることがわかる。図4と同様、従来の手法に基づく信号配線S’がY=50の位置に配置されているが、図4とは逆に、平均値YA2に基づく信号配線Sは、Yの減少方向にシフトしていることがわかる。
なお、第2のケースにおいては、セル10のトランジスタサイズに対応して重み付け倍率が設定される場合を説明したが、トランジスタサイズに限らず、重み付けの設定に用いる重み付け情報は自在に選択することができる。例えば、トランジスタのゲート容量やオン抵抗を重み付け情報としてもよい。なお、これらのトランジスタのゲート容量やオン抵抗は、トランジスタのゲート幅及びゲート長から算出することができる。また、トランジスタのゲート酸化膜厚を考慮することで、高い精度のゲート容量を算出することができる。さらに、トランジスタのゲート容量、オン抵抗により求めた引き込み配線Dの容量値・抵抗値を重み付け情報としてもよい。なお、トランジスタのパラメータ等を用いることなく、所定のセル名及び信号名を選択して重み付け情報を直接指定できるようにしてもよい。
次に、ステップS17で決定された配線位置に対して補足的に行う処理について説明する。まず、ステップS17で決定された配線位置のY座標に対する丸め処理が行われる(ステップS18)。すなわち、半導体集積回路の全体のレイアウトにおいては、上記の信号配線Sを含む多数の信号配線を配置する場合、各信号配線相互の位置関係として所定の配線ピッチが定められている。よって、ステップS17で決定された配線位置に対し、他の信号配線と所定の配線ピッチを確保するための丸め処理が必要になる。例えば、このような丸め処理をステップS17で得られたY23.4に適用すると、その値は増加方向又は減少方向に若干修正されることになる。
次に、ステップS18の丸め処理に基づく信号配線Sが他の信号配線と同位置に重なるか否かが判断され、重なる状態を回避する処理が行われる(ステップS19)。X方向に延びる多数の信号配線がある場合は、上述のステップS17の結果、配線位置が重なる可能性が生じるが、そのような場合に信号配線同士で優先順位を考慮して重なりを回避する必要がある。例えば、上述の第2のケースの場合、重なり合う信号配線について、接続対象のポート11の重み付け倍率の合計値を求め、その大小比較で信号配線同士の優先順位を決定してもよい。これにより、重み付け倍率の合計値が大きい場合は最適な配線位置が維持される一方、重み付け倍率の合計値が小さい場合は、配線ピッチに応じて配線位置が移動されることになる。このような優先順位の決定は、最終的な信号配線同士の重なりが回避される状態になるまで繰り返される。
以上、本実施形態に基づいて本発明について具体的に説明したが、本発明は上述の各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々の変更を施すことができる。例えば、本実施形態においてはX方向に延びる信号配線の最適な位置を決定する場合を説明したが、X方向に限らず、レイアウト中の任意の方向に延びる信号配線に対して最適な位置を決定する場合であっても、本発明を広く適用することができる。
本実施形態の自動配線方法を適用した処理を説明するフローチャートである。 図1のステップS11のレイアウトデータに対応する配置例を示す図である。 図1のステップS12で抽出されるデータ例としての第1のデータテーブルを示す図である。 図2のレイアウトに対応して、平均値YA1をY座標とする位置に信号配線Sを配置したレイアウトを示す図である。 図1のステップS12で抽出されるデータ例としての第2のデータテーブルを示す図である。 図2のレイアウトに対応して、平均値YA2をY座標とする位置に信号配線Sを配置したレイアウトを示す図である。 従来の自動配線方法を適用した処理を説明するフローチャートである。
符号の説明
10…セル
11…ポート
S…信号配線
D…引き込み配線
YA1…第1のケースにおける各ポートのY座標の平均値
YA2…第2のケースにおける各ポートのY座標の平均値

Claims (7)

  1. 半導体集積回路の回路素子に対応する複数のセルが配置されたレイアウトデータに基づき配線位置を決定する半導体集積回路の自動配線方法であって、
    第1の方向に延びる所定の信号配線を配置する際、前記複数のセルにそれぞれ含まれる接続端子のうち前記信号配線への接続対象として選択された全ての前記接続端子について前記第1の方向と直交する第2の方向の座標を抽出し、前記抽出された座標の平均値を算出し、前記平均値に基づき前記所定の信号配線の前記第2の方向の位置を決定する、ことを特徴とする半導体集積回路の自動配線方法。
  2. 半導体集積回路の回路素子に対応する複数のセルが配置されたレイアウトデータに基づき配線位置を決定する半導体集積回路の自動配線方法であって、
    第1の方向に延びる所定の信号配線を配置する際、前記複数のセルにそれぞれ含まれる接続端子のうち前記信号配線への接続対象として選択された全ての前記接続端子について前記第1の方向と直交する第2の方向の座標を抽出し、前記接続端子に重み付けが指定されている場合は、前記重み付けに応じて前記抽出された座標の平均値を算出し、前記平均値に基づき前記所定の信号配線の前記第2の方向の位置を決定する、ことを特徴とする半導体集積回路の自動配線方法。
  3. 前記重み付けの指定に対応して前記平均値を算出する際の倍率が設定され、接続対象の前記接続端子は前記倍率に対応する個数があるとして前記平均値の算出が行われることを特徴とする請求項2に記載の半導体集積回路の自動配線方法。
  4. 前記重み付けの指定に対応する前記倍率は、対象となる前記接続端子を有する前記セルのトランジスタサイズに基づいて設定されることを特徴とする請求項3に記載の半導体集積回路の自動配線方法。
  5. 前記信号配線と前記接続対象の各接続端子は、前記第2の方向に延びる引き込み配線により接続されることを特徴とする請求項1から4のいずれかに記載の自動配線方法。
  6. コンピュータに、請求項1から請求項5のいずれかに記載の半導体集積回路の自動配線方法を実行させるためのプログラム。
  7. 請求項6に記載のプログラムを記録したコンピュータ読み取り可能な記録媒体。
JP2006161574A 2006-06-09 2006-06-09 半導体集積回路の自動配線方法、プログラム及び記録媒体 Pending JP2007329425A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006161574A JP2007329425A (ja) 2006-06-09 2006-06-09 半導体集積回路の自動配線方法、プログラム及び記録媒体
US11/808,366 US20080005715A1 (en) 2006-06-09 2007-06-08 Automatic wiring method of semiconductor integrated circuit, computer program and computer readable storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006161574A JP2007329425A (ja) 2006-06-09 2006-06-09 半導体集積回路の自動配線方法、プログラム及び記録媒体

Publications (1)

Publication Number Publication Date
JP2007329425A true JP2007329425A (ja) 2007-12-20

Family

ID=38878383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006161574A Pending JP2007329425A (ja) 2006-06-09 2006-06-09 半導体集積回路の自動配線方法、プログラム及び記録媒体

Country Status (2)

Country Link
US (1) US20080005715A1 (ja)
JP (1) JP2007329425A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130304448A1 (en) * 2012-05-08 2013-11-14 Dspace Digital Signal Processing And Control Engineering Gmbh Configuration device for configuring a model of a technical system
US11246816B2 (en) 2016-06-30 2022-02-15 The Procter And Gamble Company Shampoo compositions comprising a chelant
US20180000715A1 (en) 2016-06-30 2018-01-04 The Procter & Gamble Company Hair Care Compositions For Calcium Chelation
US20180000705A1 (en) 2016-06-30 2018-01-04 The Procter & Gamble Company Shampoo Compositions Comprising a Chelant

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63278249A (ja) * 1986-12-26 1988-11-15 Toshiba Corp 半導体集積回路装置の配線方法
JP3336416B2 (ja) * 1993-04-23 2002-10-21 日本テキサス・インスツルメンツ株式会社 半導体集積回路設計における配線方法
US6493658B1 (en) * 1994-04-19 2002-12-10 Lsi Logic Corporation Optimization processing for integrated circuit physical design automation system using optimally switched fitness improvement algorithms
WO2000036466A1 (fr) * 1998-12-11 2000-06-22 Hitachi, Ltd. Dispositif a circuit integre a semiconducteurs et procede de fabrication
US7065730B2 (en) * 2003-04-17 2006-06-20 International Business Machines Corporation Porosity aware buffered steiner tree construction

Also Published As

Publication number Publication date
US20080005715A1 (en) 2008-01-03

Similar Documents

Publication Publication Date Title
US7503026B2 (en) Cell, standard cell, standard cell library, a placement method using standard cell, and a semiconductor integrated circuit
US11205033B2 (en) Method, apparatus and system for wide metal line for SADP routing
US20080309374A1 (en) Semiconductor integrated circuit, layout design method of semiconductor integrated circuit, and layout program product for same
JP2007329425A (ja) 半導体集積回路の自動配線方法、プログラム及び記録媒体
CN113408224B (zh) 利用网表局部再综合实现布局合法化的fpga布局方法
JPH10116911A (ja) 半導体集積回路の再レイアウト方法及び半導体集積回路の再レイアウトプログラムを記録した媒体
US9940422B2 (en) Methods for reducing congestion region in layout area of IC
US20110283248A1 (en) Layout method, layout system, and non-transitory computer readable medium storing layout program of semicoductor integrated circuit
US6584599B2 (en) Apparatus and method of layout generation, and program thereof
US20170278214A1 (en) Image processing apparatus, image processing method, and vehicle control apparatus
JP2005149273A (ja) 半導体集積回路のフロアプラン装置及びフロアプラン方法
US9892226B2 (en) Methods for providing macro placement of IC
US7389486B2 (en) Arc routing system and method
JP3165592B2 (ja) データパス自動配置方法及びその装置
WO2023077624A1 (zh) 一种集成电路版图检测方法、装置及存储介质
US7328422B2 (en) Design support apparatus, design support program and design support method for supporting design of semiconductor integrated circuit
CN114487796A (zh) 一种测试芯片中外围电路的设计方法及其测试芯片
JPS608982A (ja) 経路の自動探索方法
KR20210064572A (ko) 반도체 장치의 메탈 옵션 구조
JP2010073073A (ja) レイアウト設計方法、装置及びプログラム
JP5187217B2 (ja) 半導体レイアウトシステム、方法、及び、プログラム
US20220245319A1 (en) Method for integrated circuit design
US20230143797A1 (en) Word line driver, word line driver array, and semiconductor structure
WO2023155239A1 (zh) 版图布局布线方法、电路版图、电子设备以及存储介质
US6903955B2 (en) Semiconductor memory device having consistent skew over entire memory core

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20071119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090317

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090707