JP3336416B2 - 半導体集積回路設計における配線方法 - Google Patents
半導体集積回路設計における配線方法Info
- Publication number
- JP3336416B2 JP3336416B2 JP12052993A JP12052993A JP3336416B2 JP 3336416 B2 JP3336416 B2 JP 3336416B2 JP 12052993 A JP12052993 A JP 12052993A JP 12052993 A JP12052993 A JP 12052993A JP 3336416 B2 JP3336416 B2 JP 3336416B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- coordinate position
- partial
- path
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路設計に
おける配線方法に関する。
おける配線方法に関する。
【０００２】
【従来の技術】半導体集積回路の設計には、ＣＡＤ (Co
mputer Aided Design ）技術を用いるのが通例となって
いる。設計すべき半導体集積回路の論理仕様が定まる
と、それにしたがってデバイス設計、電子回路設計、論
理設計が順次行われ、最後に配置配線設計が行われる。
配置配線設計では、電子回路図または論理回路図にした
がって、チップ内に搭載されるＣＰＵ、メモリ、Ｉ／Ｏ
等の各機能ブロックの配置位置が自動配置プログラムで
定められ、これらブロック間の配線経路が自動配線プロ
グラム（ルータ： Router)で決定される。配置配線設計
が完了すると、それに基づいてマスクパターン作成のた
めの作図処理が行われる。
mputer Aided Design ）技術を用いるのが通例となって
いる。設計すべき半導体集積回路の論理仕様が定まる
と、それにしたがってデバイス設計、電子回路設計、論
理設計が順次行われ、最後に配置配線設計が行われる。
配置配線設計では、電子回路図または論理回路図にした
がって、チップ内に搭載されるＣＰＵ、メモリ、Ｉ／Ｏ
等の各機能ブロックの配置位置が自動配置プログラムで
定められ、これらブロック間の配線経路が自動配線プロ
グラム（ルータ： Router)で決定される。配置配線設計
が完了すると、それに基づいてマスクパターン作成のた
めの作図処理が行われる。
【０００３】図１１および図１２につき従来のルータに
おける自動配線処理の手順を説明する。チップ領域１０
０内には予め自動配置プログラムにより多数の機能ブロ
ックＰ1,Ｐ2,Ｐ3,…、Ｑ1,Ｑ2,Ｑ3,…の配置位置が定め
られている。各ブロックＰi,Ｑi には信号端子Ａi,Ｂi
（説明の便宜上、２種類とする）が設けられている。チ
ップ領域１００内でブロックＰ1,Ｐ2,Ｐ3,…、Ｑ1,Ｑ2,
Ｑ3,…以外の領域（空き領域）は配線経路の設定可能な
領域つまり配線領域である。従来のルータは、次のよう
にして各組の信号端子間の配線経路を決定する。
おける自動配線処理の手順を説明する。チップ領域１０
０内には予め自動配置プログラムにより多数の機能ブロ
ックＰ1,Ｐ2,Ｐ3,…、Ｑ1,Ｑ2,Ｑ3,…の配置位置が定め
られている。各ブロックＰi,Ｑi には信号端子Ａi,Ｂi
（説明の便宜上、２種類とする）が設けられている。チ
ップ領域１００内でブロックＰ1,Ｐ2,Ｐ3,…、Ｑ1,Ｑ2,
Ｑ3,…以外の領域（空き領域）は配線経路の設定可能な
領域つまり配線領域である。従来のルータは、次のよう
にして各組の信号端子間の配線経路を決定する。
【０００４】先ず、第１組の信号端子Ａ1,Ａ2,Ａ3,…を
接続する配線経路を決定する。このために、たとえば第
１行左端のブロックＰ1 の信号端子Ａ1 を起点とする。
この信号端子Ａ1 からみた第１組内の他の信号端子Ａ2,
Ａ3,…の位置はベクトルとして求められるので、そのベ
クトルを基に他の信号端子Ａ2,Ａ3,…へ向けて所々で乱
数を発生させながら、Ｘ方向またはＹ方向に延びる部分
配線経路を逐次定め、それらの部分配線経路を繋ぎ合わ
せて第１組の全ての信号端子Ａ1,Ａ2,Ａ3,…を結ぶよう
なネットワーク状の配線経路ＷＡ1 を求める（図１
１）。次に、上記の処理を再度実行して、別の配線経路
ＷＡ2 を求める（図１１）。同じ処理でも、乱数の出方
が異なるので、両配線経路ＷＡ1,ＷＡ2 は少なくとも部
分的に経路が異なり、総距離（全長）においても異な
る。このように同じ処理を多数回繰り返して多数の配線
経路ＷＡ1,ＷＡ2,ＷＡ3,…を求め、それらの中で総距離
の最も短い配線経路ＷＡi を選択（決定）する（図１
２）。
接続する配線経路を決定する。このために、たとえば第
１行左端のブロックＰ1 の信号端子Ａ1 を起点とする。
この信号端子Ａ1 からみた第１組内の他の信号端子Ａ2,
Ａ3,…の位置はベクトルとして求められるので、そのベ
クトルを基に他の信号端子Ａ2,Ａ3,…へ向けて所々で乱
数を発生させながら、Ｘ方向またはＹ方向に延びる部分
配線経路を逐次定め、それらの部分配線経路を繋ぎ合わ
せて第１組の全ての信号端子Ａ1,Ａ2,Ａ3,…を結ぶよう
なネットワーク状の配線経路ＷＡ1 を求める（図１
１）。次に、上記の処理を再度実行して、別の配線経路
ＷＡ2 を求める（図１１）。同じ処理でも、乱数の出方
が異なるので、両配線経路ＷＡ1,ＷＡ2 は少なくとも部
分的に経路が異なり、総距離（全長）においても異な
る。このように同じ処理を多数回繰り返して多数の配線
経路ＷＡ1,ＷＡ2,ＷＡ3,…を求め、それらの中で総距離
の最も短い配線経路ＷＡi を選択（決定）する（図１
２）。
【０００５】次に、第２組の信号端子Ｂ1,Ｂ2,Ｂ3,…を
接続する配線経路を決定するための処理を行う。この処
理においても、上記の処理と同様に、第２組内の全ての
接続端子Ｂ1,Ｂ2,Ｂ3,…を結ぶ多数の配線経路ＷＢ1,Ｗ
Ｂ2,ＷＢ3,…（図示せず）を求め、それらの中で総距離
の最も短い配線経路ＷＢi を選択する（図１２）。
接続する配線経路を決定するための処理を行う。この処
理においても、上記の処理と同様に、第２組内の全ての
接続端子Ｂ1,Ｂ2,Ｂ3,…を結ぶ多数の配線経路ＷＢ1,Ｗ
Ｂ2,ＷＢ3,…（図示せず）を求め、それらの中で総距離
の最も短い配線経路ＷＢi を選択する（図１２）。
【０００６】
【発明が解決しようとする課題】上記したように、従来
のルータにおいては、配線領域内の所々で乱数を発生さ
せてＸ方向またはＹ方向の部分配線経路を逐次決定して
繋ぎ合わせる方式であるがために、各組の信号端子（Ａ
1,Ａ2,Ａ3,…）、（Ｂ1,Ｂ2,Ｂ3,…）を接続し得る任意
の配線経路が導出または生成される。それらの配線経路
の中には、図１１および図１２に示すような簡明な配線
経路ＷＡ1,ＷＡ2 、ＷＡi,ＷＢi だけでなく、たとえば
図１３に示すようにハンチングしながら信号端子に到達
したり（ｗａ1 ）、チャネル配線領域をいったん抜けて
からまた引き返したり（ｗａ2 ）、端のブロックの外側
を迂回したり（ｗａ3 ）するような明らかに無駄または
余分な部分配線経路を有するものも多数存在する。した
がって、無限に近いほど膨大な数の配線経路ＷＡ1,ＷＡ
2,ＷＡ3,…、ＷＢ1,ＷＢ2,ＷＢ3,…が導出されることに
なり、それらの中から総距離の最も短い配線経路ＷＡi,
ＷＢi が決定されるので、処理時間が極めて長く、最新
のワークステーションでも軽く数時間を費やすのが実情
である。また、導出された多数の配線経路の中から選ば
れたものが、全ての可能な配線経路の中で総距離の最も
短い配線経路（真の最短距離配線経路）ではないことも
多々あり、自動配線設計のやり直しやマニュアル設計に
よる補正を行わなければならなかった。
のルータにおいては、配線領域内の所々で乱数を発生さ
せてＸ方向またはＹ方向の部分配線経路を逐次決定して
繋ぎ合わせる方式であるがために、各組の信号端子（Ａ
1,Ａ2,Ａ3,…）、（Ｂ1,Ｂ2,Ｂ3,…）を接続し得る任意
の配線経路が導出または生成される。それらの配線経路
の中には、図１１および図１２に示すような簡明な配線
経路ＷＡ1,ＷＡ2 、ＷＡi,ＷＢi だけでなく、たとえば
図１３に示すようにハンチングしながら信号端子に到達
したり（ｗａ1 ）、チャネル配線領域をいったん抜けて
からまた引き返したり（ｗａ2 ）、端のブロックの外側
を迂回したり（ｗａ3 ）するような明らかに無駄または
余分な部分配線経路を有するものも多数存在する。した
がって、無限に近いほど膨大な数の配線経路ＷＡ1,ＷＡ
2,ＷＡ3,…、ＷＢ1,ＷＢ2,ＷＢ3,…が導出されることに
なり、それらの中から総距離の最も短い配線経路ＷＡi,
ＷＢi が決定されるので、処理時間が極めて長く、最新
のワークステーションでも軽く数時間を費やすのが実情
である。また、導出された多数の配線経路の中から選ば
れたものが、全ての可能な配線経路の中で総距離の最も
短い配線経路（真の最短距離配線経路）ではないことも
多々あり、自動配線設計のやり直しやマニュアル設計に
よる補正を行わなければならなかった。
【０００７】本発明は、かかる問題点に鑑みてなされた
もので、短時間で効率的に最短距離配線経路を割り出す
ことができる配線方法を提供することを目的とする。
もので、短時間で効率的に最短距離配線経路を割り出す
ことができる配線方法を提供することを目的とする。
【０００８】
【問題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体集積回路設計における配線方法
は、配線すべき信号端子を有する１つ又は複数の機能ブ
ロックをそれぞれ有する複数の行ブロックと、相対向す
る行ブロックの間にそれぞれ位置する複数の行間配線領
域とを有し、上記行ブロックと上記行間配線領域とがそ
れらの長手方向がチップ領域のＸ方向に沿うように配置
されている半導体集積回路の配線方法であって、互いに
接続される信号端子のグループ分けを行う工程と、行間
配線領域に面する行ブロックにおける第１グループに属
する信号端子の座標位置から当該行間配線領域の第１グ
ループの端子位置代表点の座標位置を算出する工程と、
行間配線領域に面する行ブロックにおける第２グループ
に属する信号端子の座標位置から当該行間配線領域の第
２グループの端子位置代表点の座標位置を算出する工程
と、上記信号端子の座標位置に基づいて上記信号端子か
ら行間配線領域内にＹ方向に延びる第１部分配線経路の
Ｘ座標位置を導出する工程と、行ブロックをＹ方向に横
断する配線経路のための当該行ブロックのチャネル配線
領域の座標位置と第１グループの上記端子位置代表点の
座標位置とからその行ブロックをＹ方向に横断する第１
グループの第２部分配線経路のＸ座標位置を導出する工
程と、上記チャネル配線領域の座標位置と第２グループ
の上記端子位置代表点の座標位置とから上記行ブロック
をＹ方向に横断する第２グループの第２部分配線経路の
Ｘ座標位置を導出する工程と、上記行間配線領域内にお
いてＹ方向に延びる第１グループの上記第１部分配線経
路の座標位置、上記第２部分配線経路の座標位置又は上
記第１部分配線経路と上記第２部分配線経路との座標位
置に基づいて当該行間配線領域内をＸ方向に延びる第１
グループの第３部分配線経路のＹ座標位置を導出する工
程と、上記行間配線領域内においてＹ方向に延びる第２
グループの上記第１部分配線経路の座標位置、上記第２
部分配線経路の座標位置又は上記第１部分配線経路と上
記第２部分配線経路との座標位置に基づいて当該行間配
線領域内をＸ方向に延びる第２グループの第３部分配線
経路のＹ座標位置を導出する工程とを有する。
めに、本発明の半導体集積回路設計における配線方法
は、配線すべき信号端子を有する１つ又は複数の機能ブ
ロックをそれぞれ有する複数の行ブロックと、相対向す
る行ブロックの間にそれぞれ位置する複数の行間配線領
域とを有し、上記行ブロックと上記行間配線領域とがそ
れらの長手方向がチップ領域のＸ方向に沿うように配置
されている半導体集積回路の配線方法であって、互いに
接続される信号端子のグループ分けを行う工程と、行間
配線領域に面する行ブロックにおける第１グループに属
する信号端子の座標位置から当該行間配線領域の第１グ
ループの端子位置代表点の座標位置を算出する工程と、
行間配線領域に面する行ブロックにおける第２グループ
に属する信号端子の座標位置から当該行間配線領域の第
２グループの端子位置代表点の座標位置を算出する工程
と、上記信号端子の座標位置に基づいて上記信号端子か
ら行間配線領域内にＹ方向に延びる第１部分配線経路の
Ｘ座標位置を導出する工程と、行ブロックをＹ方向に横
断する配線経路のための当該行ブロックのチャネル配線
領域の座標位置と第１グループの上記端子位置代表点の
座標位置とからその行ブロックをＹ方向に横断する第１
グループの第２部分配線経路のＸ座標位置を導出する工
程と、上記チャネル配線領域の座標位置と第２グループ
の上記端子位置代表点の座標位置とから上記行ブロック
をＹ方向に横断する第２グループの第２部分配線経路の
Ｘ座標位置を導出する工程と、上記行間配線領域内にお
いてＹ方向に延びる第１グループの上記第１部分配線経
路の座標位置、上記第２部分配線経路の座標位置又は上
記第１部分配線経路と上記第２部分配線経路との座標位
置に基づいて当該行間配線領域内をＸ方向に延びる第１
グループの第３部分配線経路のＹ座標位置を導出する工
程と、上記行間配線領域内においてＹ方向に延びる第２
グループの上記第１部分配線経路の座標位置、上記第２
部分配線経路の座標位置又は上記第１部分配線経路と上
記第２部分配線経路との座標位置に基づいて当該行間配
線領域内をＸ方向に延びる第２グループの第３部分配線
経路のＹ座標位置を導出する工程とを有する。
【０００９】
【作用】本発明では、機能ブロックの信号端子の座標位
置に基づいて、当該信号端子から行間配線領域内にＹ方
向に延びる第１部分配線経路のＸ座標位置を導出し、行
間配線領域に面する機能ブロックの信号端子の座標位置
から算出された端子位置代表点の座標位置と行ブロック
内のチャンネル配線領域の座標位置とに基づいて、行ブ
ロックをＹ方向に横断して行間配線領域内に延びる第２
部分配線経路のＸ座標位置を導出し、第１部分配線経路
と第２部分配線経路の座標位置に基づいて、行間配線領
域内にＸ方向に延びる第３部分配線経路のＹ座標位置を
導出する。このように、行間配線領域内にＹ方向に延び
る各部分配線経路の位置関係という確定しているパラメ
ータを基に最短距離の配線経路が一義的に決められるこ
とになるので、乱数を発生させたり、多数の配線経路を
導出する必要がなく、短時間で真の最短距離配線経路が
割り出される。
置に基づいて、当該信号端子から行間配線領域内にＹ方
向に延びる第１部分配線経路のＸ座標位置を導出し、行
間配線領域に面する機能ブロックの信号端子の座標位置
から算出された端子位置代表点の座標位置と行ブロック
内のチャンネル配線領域の座標位置とに基づいて、行ブ
ロックをＹ方向に横断して行間配線領域内に延びる第２
部分配線経路のＸ座標位置を導出し、第１部分配線経路
と第２部分配線経路の座標位置に基づいて、行間配線領
域内にＸ方向に延びる第３部分配線経路のＹ座標位置を
導出する。このように、行間配線領域内にＹ方向に延び
る各部分配線経路の位置関係という確定しているパラメ
ータを基に最短距離の配線経路が一義的に決められるこ
とになるので、乱数を発生させたり、多数の配線経路を
導出する必要がなく、短時間で真の最短距離配線経路が
割り出される。
【００１０】
【実施例】以下、図１〜図１０を参照して本発明の一実
施例を説明する。図１は、この実施例による自動配線装
置の構成を示すブロック図である。この自動配線装置
は、ＣＡＤシステムであり、ＣＰＵ１０に、ＲＯＭ１
２，ＲＡＭ１４，外部メモリ１６，キーボード１８およ
びディスプレイ２０をそれぞれ所要のインタフェース
（図示せず）を介して接続してなる。ＲＯＭ１２は、Ｃ
ＰＵ１０の演算処理を規定する各種プログラムを主に格
納するプログラムメモリとして機能する。ＲＡＭ１４
は、ＣＰＵ１０の演算処理で使われる各種データを主に
格納する作業メモリとして機能する。本実施例によるル
ータ（自動配線プログラム）は、予めＲＯＭ１２に格納
されるものでもよく、あるいは外部メモリ１６からＲＡ
Ｍ１４にローディングされるものでもよい。外部メモリ
１６は、自動配置配線設計に必要な各種データを与える
データベースとしても機能する。キーボード１８とディ
スプレイ２０は、ＣＰＵ１０ないしソフトウェアと設計
者間のマン・マシン・インタフェースとして機能する。
施例を説明する。図１は、この実施例による自動配線装
置の構成を示すブロック図である。この自動配線装置
は、ＣＡＤシステムであり、ＣＰＵ１０に、ＲＯＭ１
２，ＲＡＭ１４，外部メモリ１６，キーボード１８およ
びディスプレイ２０をそれぞれ所要のインタフェース
（図示せず）を介して接続してなる。ＲＯＭ１２は、Ｃ
ＰＵ１０の演算処理を規定する各種プログラムを主に格
納するプログラムメモリとして機能する。ＲＡＭ１４
は、ＣＰＵ１０の演算処理で使われる各種データを主に
格納する作業メモリとして機能する。本実施例によるル
ータ（自動配線プログラム）は、予めＲＯＭ１２に格納
されるものでもよく、あるいは外部メモリ１６からＲＡ
Ｍ１４にローディングされるものでもよい。外部メモリ
１６は、自動配置配線設計に必要な各種データを与える
データベースとしても機能する。キーボード１８とディ
スプレイ２０は、ＣＰＵ１０ないしソフトウェアと設計
者間のマン・マシン・インタフェースとして機能する。
【００１１】図２は、本実施例によるルータの前処理を
示すフローチャートである。先ず外部メモリ１６または
キーボード１８より自動配線設計に必要なレイアウトデ
ータたとえば各機能ブロックの論理回路、チップ内の配
置位置等のデータを入力してＲＡＭ１４に取り込む（ス
テップ２２）。次に、ネットリストとして、たとえば各
機能ブロック間でやりとりされるべき各種信号をレイア
ウトデータから抽出する（ステップ２４）。最後に、該
抽出された信号を入出力する各機能ブロックの信号端子
の位置をレイアウトデータから抽出する（ステップ２
６）。なお、ステップ２６においては、後述する各行間
配線領域における端子位置代表点のＸ座標位置も求めら
れる。
示すフローチャートである。先ず外部メモリ１６または
キーボード１８より自動配線設計に必要なレイアウトデ
ータたとえば各機能ブロックの論理回路、チップ内の配
置位置等のデータを入力してＲＡＭ１４に取り込む（ス
テップ２２）。次に、ネットリストとして、たとえば各
機能ブロック間でやりとりされるべき各種信号をレイア
ウトデータから抽出する（ステップ２４）。最後に、該
抽出された信号を入出力する各機能ブロックの信号端子
の位置をレイアウトデータから抽出する（ステップ２
６）。なお、ステップ２６においては、後述する各行間
配線領域における端子位置代表点のＸ座標位置も求めら
れる。
【００１２】図３はＣＰＵ１０によって実行される本実
施例のルータの処理手順を示すフローチャートであり、
図４〜図１０は本実施例のルータの処理の手法を説明す
るための図である。なお、本実施例でも、説明の便宜
上、チップ領域１００内に多数の機能ブロックＰ1,Ｐ2,
Ｐ3,…、Ｑ1,Ｑ2,Ｑ3,…が従来技術の説明で挙げた例
（図１１〜図１３）と同一の配置パターンで配置されて
いる場合を例にとる。
施例のルータの処理手順を示すフローチャートであり、
図４〜図１０は本実施例のルータの処理の手法を説明す
るための図である。なお、本実施例でも、説明の便宜
上、チップ領域１００内に多数の機能ブロックＰ1,Ｐ2,
Ｐ3,…、Ｑ1,Ｑ2,Ｑ3,…が従来技術の説明で挙げた例
（図１１〜図１３）と同一の配置パターンで配置されて
いる場合を例にとる。
【００１３】本実施例のルータでは、図４に示すよう
に、チップ領域１００内の機能ブロックＰ1,Ｐ2,Ｐ3,
…、Ｑ1,Ｑ2,Ｑ3,…をＹ方向で行ブロックＲＯＷ1 〜Ｒ
ＯＷ4 に区分けする。各行ブロックＲＯＷi のＹ方向の
幅はそのブロック内でＸ方向に配列されている全ての機
能ブロックの最上端位置と最下端位置との間の距離とし
て規定され、Ｘ方向の幅はチップ領域１００の一端（左
端）から他端（右端）までの距離として規定されてよ
い。このように行ブロックＲＯＷ1 〜ＲＯＷ4 を定義で
きるのは、自動配置設計の段階で、チップ領域１００内
でＹ方向に所定の間隔を置いて設定された４つの行ＲＯ
Ｗ1 〜ＲＯＷ4 の各々においてＸ方向に所定の間隔を置
いて１つまたは複数の機能ブロック（たとえば第１行で
は、３つの機能ブロックＰ1,Ｑ1,Ｐ2 ）が配置されるか
らである。
に、チップ領域１００内の機能ブロックＰ1,Ｐ2,Ｐ3,
…、Ｑ1,Ｑ2,Ｑ3,…をＹ方向で行ブロックＲＯＷ1 〜Ｒ
ＯＷ4 に区分けする。各行ブロックＲＯＷi のＹ方向の
幅はそのブロック内でＸ方向に配列されている全ての機
能ブロックの最上端位置と最下端位置との間の距離とし
て規定され、Ｘ方向の幅はチップ領域１００の一端（左
端）から他端（右端）までの距離として規定されてよ
い。このように行ブロックＲＯＷ1 〜ＲＯＷ4 を定義で
きるのは、自動配置設計の段階で、チップ領域１００内
でＹ方向に所定の間隔を置いて設定された４つの行ＲＯ
Ｗ1 〜ＲＯＷ4 の各々においてＸ方向に所定の間隔を置
いて１つまたは複数の機能ブロック（たとえば第１行で
は、３つの機能ブロックＰ1,Ｑ1,Ｐ2 ）が配置されるか
らである。
【００１４】また、図４において、各行間配線領域ＲＳ
1-2,ＲＳ2-3,ＲＳ3-4 には、端子位置代表点ＧＡ1-2,Ｇ
Ｂ1-2 ，…が定義される。各端子位置代表点は、当該行
間配線領域に面している１つまたは複数の信号端子の座
標位置の平均値として求められる。たとえば、第１〜２
行間の行間配線領域ＲＳ1-2 に面している第１組の信号
端子Ａ1,Ａ2,Ａ3 の座標位置をそれぞれ（Ａｘ1,Ａｙ
1)，（Ａｘ2,Ａｙ2)，（Ａｘ3,Ａｙ3)とすると、第１組
の端子位置代表点ＧＡ1-2 の座標位置（ＧＡ1-2ｘ，Ｇ
Ａ1-2 ｙ）は次式で求められる。 ＧＡ1-2 ｘ＝（Ａｘ1 ＋Ａｘ2 ＋Ａｘ3 ）／３ ……（１） ＧＡ1-2 ｙ＝（Ａｙ1 ＋Ａｙ2 ＋Ａｙ3 ）／３ ……（２）
1-2,ＲＳ2-3,ＲＳ3-4 には、端子位置代表点ＧＡ1-2,Ｇ
Ｂ1-2 ，…が定義される。各端子位置代表点は、当該行
間配線領域に面している１つまたは複数の信号端子の座
標位置の平均値として求められる。たとえば、第１〜２
行間の行間配線領域ＲＳ1-2 に面している第１組の信号
端子Ａ1,Ａ2,Ａ3 の座標位置をそれぞれ（Ａｘ1,Ａｙ
1)，（Ａｘ2,Ａｙ2)，（Ａｘ3,Ａｙ3)とすると、第１組
の端子位置代表点ＧＡ1-2 の座標位置（ＧＡ1-2ｘ，Ｇ
Ａ1-2 ｙ）は次式で求められる。 ＧＡ1-2 ｘ＝（Ａｘ1 ＋Ａｘ2 ＋Ａｘ3 ）／３ ……（１） ＧＡ1-2 ｙ＝（Ａｙ1 ＋Ａｙ2 ＋Ａｙ3 ）／３ ……（２）
【００１５】同様に、第１〜２行間の行間配線領域ＲＳ
1-2 に面している第２組の信号端子Ｂ1,Ｂ2 の座標位置
をそれぞれ（Ｂｘ1,Ｂｙ1)，（Ｂｘ2,Ｂｙ2)とすると、
第２組の端子位置代表点ＧＢ1-2 の座標位置（ＧＢ1-2
ｘ，ＧＢ1-2 ｙ）は次式で求められる。 ＧＢ1-2 ｘ＝（Ｂｘ1 ＋Ｂｘ2 ）／２ ……（３） ＧＢ1-2 ｙ＝（Ｂｙ1 ＋Ｂｙ2 ）／２ ……（４）
1-2 に面している第２組の信号端子Ｂ1,Ｂ2 の座標位置
をそれぞれ（Ｂｘ1,Ｂｙ1)，（Ｂｘ2,Ｂｙ2)とすると、
第２組の端子位置代表点ＧＢ1-2 の座標位置（ＧＢ1-2
ｘ，ＧＢ1-2 ｙ）は次式で求められる。 ＧＢ1-2 ｘ＝（Ｂｘ1 ＋Ｂｘ2 ）／２ ……（３） ＧＢ1-2 ｙ＝（Ｂｙ1 ＋Ｂｙ2 ）／２ ……（４）
【００１６】本実施例のルータによれば、図５に示すよ
うに、先ずＹ方向に延びる全ての部分配線経路ａｙ1 ，
ａｙ2 ，…ｂｙ1 ，ｂｙ2 ，…ａｙｒ2 ，ｂｙｒ2 ，ａ
ｙｒ3 ，ｂｙｒ3 のＸ座標位置が決定される（ステップ
３０〜３６）。
うに、先ずＹ方向に延びる全ての部分配線経路ａｙ1 ，
ａｙ2 ，…ｂｙ1 ，ｂｙ2 ，…ａｙｒ2 ，ｂｙｒ2 ，ａ
ｙｒ3 ，ｂｙｒ3 のＸ座標位置が決定される（ステップ
３０〜３６）。
【００１７】これらの部分配線経路のうち、ａｙ1 ，ａ
ｙ2 …は、第１組の各信号端子Ａ1,Ａ2,…を起点として
Ｙ方向に不定の長さで延びる部分配線経路であり、各信
号端子Ａ1,Ａ2,…のＸＹ座標位置から導出される。ｂｙ
1 ，ｂｙ2 …は、第２組の各信号端子Ｂ1,Ｂ2,…からＹ
方向に不定の長さで延びる部分配線経路であり、各信号
端子Ｂ1,Ｂ2,…のＸＹ座標位置から導出される。
ｙ2 …は、第１組の各信号端子Ａ1,Ａ2,…を起点として
Ｙ方向に不定の長さで延びる部分配線経路であり、各信
号端子Ａ1,Ａ2,…のＸＹ座標位置から導出される。ｂｙ
1 ，ｂｙ2 …は、第２組の各信号端子Ｂ1,Ｂ2,…からＹ
方向に不定の長さで延びる部分配線経路であり、各信号
端子Ｂ1,Ｂ2,…のＸＹ座標位置から導出される。
【００１８】ａｙｒ2 は、第２行ブロックＲＯＷ2 をＹ
方向に横断する第１の組に対する部分配線経路であり、
第２行における各チャンネル配線領域Ｃ2 Ｈ1 ，Ｃ2 Ｈ
2 のＸ座標位置と、第１〜２行間の行間配線領域ＲＳ1-
2 における第１組の端子位置代表点ＧＡ1-2 のＸ座標位
置と、第２〜３行間の行間配線領域ＲＳ2-3 における第
１組の端子位置代表点ＧＡ2-3 のＸ座標位置とから導出
される。第２行の２つのチャンネル配線領域Ｃ2 Ｈ1 ，
Ｃ2 Ｈ2 のいずれを通っても第１〜２行間の行間配線領
域ＲＳ1-2 側から第２〜３行間の行間配線領域ＲＳ2-3
側へ抜けることが可能であるが、両側の端子位置代表点
ＧＡ1-2 ，ＧＡ2-3 に近い第２のチャンネル配線領域Ｃ
2 Ｈ2 を通るほうが距離の最も短い配線経路が得られる
ので、第２のチャンネル配線領域Ｃ2 Ｈ2 が選ばれる。
方向に横断する第１の組に対する部分配線経路であり、
第２行における各チャンネル配線領域Ｃ2 Ｈ1 ，Ｃ2 Ｈ
2 のＸ座標位置と、第１〜２行間の行間配線領域ＲＳ1-
2 における第１組の端子位置代表点ＧＡ1-2 のＸ座標位
置と、第２〜３行間の行間配線領域ＲＳ2-3 における第
１組の端子位置代表点ＧＡ2-3 のＸ座標位置とから導出
される。第２行の２つのチャンネル配線領域Ｃ2 Ｈ1 ，
Ｃ2 Ｈ2 のいずれを通っても第１〜２行間の行間配線領
域ＲＳ1-2 側から第２〜３行間の行間配線領域ＲＳ2-3
側へ抜けることが可能であるが、両側の端子位置代表点
ＧＡ1-2 ，ＧＡ2-3 に近い第２のチャンネル配線領域Ｃ
2 Ｈ2 を通るほうが距離の最も短い配線経路が得られる
ので、第２のチャンネル配線領域Ｃ2 Ｈ2 が選ばれる。
【００１９】ｂｙｒ2 は、第２行ブロックＲＯＷ2 をＹ
方向に横断する第２の組に対する部分配線経路であり、
第２行におけるチャンネル配線領域Ｃ2 Ｈ1 ，Ｃ2 Ｈ2
のＸ座標位置と、第１〜２行間の行間配線領域ＲＳ1-2
における第２組の端子位置代表点ＧＢ1-2 のＸ座標位置
と、第２〜３行間の行間配線領域ＲＳ2-3 における第２
組の端子位置代表点ＧＢ2-3 のＸ座標位置とから導出さ
れる。この場合も、上記のａｙｒ2 と同様に、両側の端
子位置代表点ＧＢ1-2 ，ＧＢ2-3 に近い第２のチャンネ
ル配線領域Ｃ2 Ｈ2 が選ばれる。もっとも、図示の例で
は、第２〜３行間の行間配線領域ＲＳ2-3 に面した第２
組の信号端子Ｂi は存在しない。このような場合は、仮
の端子位置代表点ＧＢ2-3 として第３〜４行間の行間配
線領域ＲＳ3-4 における第２組の端子位置代表点ＧＢ3-
4 が用いられてもよく、あるいは端子位置代表点ＧＢ2-
3 をパラメータから外して第１〜２行間の行間配線領域
ＲＳ1-2 における第２組の端子位置代表点ＧＢ1-2 のＸ
座標位置のみから部分配線経路ｂｙｒ2 の通るべきチャ
ンネル配線領域が決定されてよい。
方向に横断する第２の組に対する部分配線経路であり、
第２行におけるチャンネル配線領域Ｃ2 Ｈ1 ，Ｃ2 Ｈ2
のＸ座標位置と、第１〜２行間の行間配線領域ＲＳ1-2
における第２組の端子位置代表点ＧＢ1-2 のＸ座標位置
と、第２〜３行間の行間配線領域ＲＳ2-3 における第２
組の端子位置代表点ＧＢ2-3 のＸ座標位置とから導出さ
れる。この場合も、上記のａｙｒ2 と同様に、両側の端
子位置代表点ＧＢ1-2 ，ＧＢ2-3 に近い第２のチャンネ
ル配線領域Ｃ2 Ｈ2 が選ばれる。もっとも、図示の例で
は、第２〜３行間の行間配線領域ＲＳ2-3 に面した第２
組の信号端子Ｂi は存在しない。このような場合は、仮
の端子位置代表点ＧＢ2-3 として第３〜４行間の行間配
線領域ＲＳ3-4 における第２組の端子位置代表点ＧＢ3-
4 が用いられてもよく、あるいは端子位置代表点ＧＢ2-
3 をパラメータから外して第１〜２行間の行間配線領域
ＲＳ1-2 における第２組の端子位置代表点ＧＢ1-2 のＸ
座標位置のみから部分配線経路ｂｙｒ2 の通るべきチャ
ンネル配線領域が決定されてよい。
【００２０】なお、第２行の第２チャンネル配線領域Ｃ
2 Ｈ2 においては、第１組の部分配線経路ａｙｒ2 と第
２組の部分配線経路ｂｙｒ2 とが一緒に並んで通る。こ
の場合、両者間の位置関係はそれぞれの端子位置代表点
に基づいて決められる。図３の例では、全ての組の信号
端子について通過（横断）すべきチャンネル配線領域が
決められ（ステップ３０〜３４）、後で該チャンネル配
線領域での各部分配線経路の並び換えが行われる（ステ
ップ３６）。また、複数たとえば３組分の部分配線経路
に対して同一のチャンネル配線領域が選ばれても、２組
分の部分配線経路しか入り切れないときは、ステップ３
４もしくはステップ３６で最後の組に対する部分配線経
路がそのチャンネル配線領域を避けて他のチャンネル配
線領域を迂回するように決められる。
2 Ｈ2 においては、第１組の部分配線経路ａｙｒ2 と第
２組の部分配線経路ｂｙｒ2 とが一緒に並んで通る。こ
の場合、両者間の位置関係はそれぞれの端子位置代表点
に基づいて決められる。図３の例では、全ての組の信号
端子について通過（横断）すべきチャンネル配線領域が
決められ（ステップ３０〜３４）、後で該チャンネル配
線領域での各部分配線経路の並び換えが行われる（ステ
ップ３６）。また、複数たとえば３組分の部分配線経路
に対して同一のチャンネル配線領域が選ばれても、２組
分の部分配線経路しか入り切れないときは、ステップ３
４もしくはステップ３６で最後の組に対する部分配線経
路がそのチャンネル配線領域を避けて他のチャンネル配
線領域を迂回するように決められる。
【００２１】ａｙｒ3 は、第３行ブロックＲＯＷ3 をＹ
方向に横断する第１の組の部分配線経路であり、第３行
におけるチャンネル配線領域Ｃ3 Ｈ1 ，Ｃ3 Ｈ2 ，Ｃ3
Ｈ3のＸ座標位置と、第２〜３行間の行間配線領域ＲＳ2
-3 における第１組の端子位置代表点ＧＡ2-3 のＸ座標
位置と、第３〜４行間の行間配線領域ＲＳ3-4 における
第１組の端子位置代表点ＧＡ3-4 のＸ座標位置とから導
出される。第１組に対しては、両側の端子位置代表点Ｇ
Ａ2-3 ，ＧＡ3-4 に最も近い位置にある第２チャンネル
配線領域Ｃ3 Ｈ2 が選ばれる。
方向に横断する第１の組の部分配線経路であり、第３行
におけるチャンネル配線領域Ｃ3 Ｈ1 ，Ｃ3 Ｈ2 ，Ｃ3
Ｈ3のＸ座標位置と、第２〜３行間の行間配線領域ＲＳ2
-3 における第１組の端子位置代表点ＧＡ2-3 のＸ座標
位置と、第３〜４行間の行間配線領域ＲＳ3-4 における
第１組の端子位置代表点ＧＡ3-4 のＸ座標位置とから導
出される。第１組に対しては、両側の端子位置代表点Ｇ
Ａ2-3 ，ＧＡ3-4 に最も近い位置にある第２チャンネル
配線領域Ｃ3 Ｈ2 が選ばれる。
【００２２】ｂｙｒ3 は、第３行のブロックＲＯＷ3 を
Ｙ方向に横断する第２の組の部分配線経路であって、第
３行におけるチャンネル配線領域Ｃ3 Ｈ1 ，Ｃ3 Ｈ2 ，
Ｃ3Ｈ3 のＸ座標位置と、第２行の第２チャンネル配線
領域Ｃ2 Ｈ2 を通る部分配線経路ｂｙｒ2 のＸ座標位置
と、第３〜４行間の行間配線領域ＲＳ3-4 における第２
組の端子位置代表点ＧＢ3-4 のＸ座標位置とから導出さ
れる。第２組に対しては、部分配線経路ｂｙｒ2 のＸ座
標位置と端子位置代表点ＧＡ3-4 に最も近い位置にある
第１チャンネル配線領域Ｃ3 Ｈ1 が選ばれる。
Ｙ方向に横断する第２の組の部分配線経路であって、第
３行におけるチャンネル配線領域Ｃ3 Ｈ1 ，Ｃ3 Ｈ2 ，
Ｃ3Ｈ3 のＸ座標位置と、第２行の第２チャンネル配線
領域Ｃ2 Ｈ2 を通る部分配線経路ｂｙｒ2 のＸ座標位置
と、第３〜４行間の行間配線領域ＲＳ3-4 における第２
組の端子位置代表点ＧＢ3-4 のＸ座標位置とから導出さ
れる。第２組に対しては、部分配線経路ｂｙｒ2 のＸ座
標位置と端子位置代表点ＧＡ3-4 に最も近い位置にある
第１チャンネル配線領域Ｃ3 Ｈ1 が選ばれる。
【００２３】上記のようにして、Ｙ方向に延びる部分配
線経路ａｙ1 ，ａｙ2 …，ｂｙ1 ，ｂｙ2 …，ａｙｒ2
，ｂｙｒ2 ，ａｙｒ3 ，ｂｙｒ3 のＸ座標位置が決定
されたなら、次に行間配線領域ＲＳ1-2 ，ＲＳ2-3 ，Ｒ
Ｓ3-4 内でＸ方向に延びる部分配線経路ａｘ1-2 ，ｂｘ
1-2 ，…のＹ座標位置が決定される（ステップ３８，４
０，４２）。同時に、これらＸ方向に延びる部分配線経
路ａｘ1-2 ，ｂｘ1-2 ，…により、Ｙ方向に延びる部分
配線経路ａｙ1 ，ａｙ2 …，ｂｙ1 ，ｂｙ2 …，ａｙｒ
2 ，ｂｙｒ2 ，ａｙｒ3 ，ｂｙｒ3 の長さ（端の位置）
も決定される。
線経路ａｙ1 ，ａｙ2 …，ｂｙ1 ，ｂｙ2 …，ａｙｒ2
，ｂｙｒ2 ，ａｙｒ3 ，ｂｙｒ3 のＸ座標位置が決定
されたなら、次に行間配線領域ＲＳ1-2 ，ＲＳ2-3 ，Ｒ
Ｓ3-4 内でＸ方向に延びる部分配線経路ａｘ1-2 ，ｂｘ
1-2 ，…のＹ座標位置が決定される（ステップ３８，４
０，４２）。同時に、これらＸ方向に延びる部分配線経
路ａｘ1-2 ，ｂｘ1-2 ，…により、Ｙ方向に延びる部分
配線経路ａｙ1 ，ａｙ2 …，ｂｙ1 ，ｂｙ2 …，ａｙｒ
2 ，ｂｙｒ2 ，ａｙｒ3 ，ｂｙｒ3 の長さ（端の位置）
も決定される。
【００２４】本実施例では、各行間配線領域ＲＳ1-2 ，
ＲＳ2-3 ，ＲＳ3-4 における総距離が最短になるような
Ｘ方向およびＹ方向の部分配線経路を短時間で効率よく
決定するために、次のような３つの配線パターンを定義
する。
ＲＳ2-3 ，ＲＳ3-4 における総距離が最短になるような
Ｘ方向およびＹ方向の部分配線経路を短時間で効率よく
決定するために、次のような３つの配線パターンを定義
する。
【００２５】第１のパターンは、同一の行ブロックから
同一の行間配線領域内でＹ方向に延びる同一組内の複数
の部分配線経路同士をＸ方向に延びる部分配線経路で繋
ぐ場合である。たとえば、図６に示すように、第ｎ行ブ
ロックＲＯＷn に属する第Ｊ組の信号端子α1,α2 から
行間配線領域ＲＳn-(n+1) 内でＹ方向に延びる２つの部
分配線経路αｙ1,αｙ2 はＸ方向に延びる１つの部分配
線経路αｘ1-2 で結ばれ、これによって行間配線領域Ｒ
Ｓn-(n+1) における第Ｊ組の配線経路が確定する。ま
た、第（ｎ＋１）行ブロックのチャネル配線領域Ｃn+1
Ｈ1 をＹ方向に横断して行間配線領域ＲＳ(n+1)-(n+2)
へ抜ける第Ｋ組の部分配線経路βｙ1'と、第（ｎ＋１）
行ブロックＲＯＷn+1 に属する第Ｋ組の信号端子β2 か
らＹ方向に延びる部分配線経路βｙ2 とは、Ｘ方向に延
びる１つの部分配線経路βｘ1-2 で結ばれ、これによっ
て行間配線領域ＲＳ(n+1)-(n+2) における第Ｋ組の配線
経路が確定する。このパターンの場合は、Ｘ方向に延び
る部分配線経路αｘ1-2 ，βｘ1-2 がそれぞれの行ブロ
ックＲＯＷn ，ＲＯＷn+1 に出来るだけ接近したＹ座標
位置に選ばれると、当該行間配線領域ＲＳn-(n+1) ，Ｒ
Ｓ(n+1)-(n+2) における各組の配線経路の総距離（｜α
ｙ1 ＋｜αｙ2 ｜＋｜αx1-2｜），（｜βｙ1'＋｜βｙ
2 ｜＋｜βx1-2｜）が最も短くなる。
同一の行間配線領域内でＹ方向に延びる同一組内の複数
の部分配線経路同士をＸ方向に延びる部分配線経路で繋
ぐ場合である。たとえば、図６に示すように、第ｎ行ブ
ロックＲＯＷn に属する第Ｊ組の信号端子α1,α2 から
行間配線領域ＲＳn-(n+1) 内でＹ方向に延びる２つの部
分配線経路αｙ1,αｙ2 はＸ方向に延びる１つの部分配
線経路αｘ1-2 で結ばれ、これによって行間配線領域Ｒ
Ｓn-(n+1) における第Ｊ組の配線経路が確定する。ま
た、第（ｎ＋１）行ブロックのチャネル配線領域Ｃn+1
Ｈ1 をＹ方向に横断して行間配線領域ＲＳ(n+1)-(n+2)
へ抜ける第Ｋ組の部分配線経路βｙ1'と、第（ｎ＋１）
行ブロックＲＯＷn+1 に属する第Ｋ組の信号端子β2 か
らＹ方向に延びる部分配線経路βｙ2 とは、Ｘ方向に延
びる１つの部分配線経路βｘ1-2 で結ばれ、これによっ
て行間配線領域ＲＳ(n+1)-(n+2) における第Ｋ組の配線
経路が確定する。このパターンの場合は、Ｘ方向に延び
る部分配線経路αｘ1-2 ，βｘ1-2 がそれぞれの行ブロ
ックＲＯＷn ，ＲＯＷn+1 に出来るだけ接近したＹ座標
位置に選ばれると、当該行間配線領域ＲＳn-(n+1) ，Ｒ
Ｓ(n+1)-(n+2) における各組の配線経路の総距離（｜α
ｙ1 ＋｜αｙ2 ｜＋｜αx1-2｜），（｜βｙ1'＋｜βｙ
2 ｜＋｜βx1-2｜）が最も短くなる。
【００２６】第２のパターンは、隣合う行ブロックから
同一の行間配線領域にＹ方向に延びる同一組内の２つの
部分配線経路同士をＸ方向に延びる部分配線経路で繋ぐ
場合である。たとえば、図７に示すように、第ｎ行ブロ
ックＲＯＷn に属する第Ｊ組の信号端子α1 および第
（ｎ＋１）行ブロックＲＯＷn+1 に属する第Ｊ組の信号
端子α2 からそれぞれ行間配線領域ＲＳn-(n+1) 内にＹ
方向に延びる２つの部分配線経路αｙ1,αｙ2 はＸ方向
に延びる１つの部分配線経路αｘ1-2 で結ばれ、これに
よって行間配線領域ＲＳn-(n+1) における第Ｊ組の配線
経路が確定する。また、第ｎ行ブロックＲＯＷn に属す
る第ｋ組の信号端子β1 から行間配線領域ＲＳn-(n+1)
内にＹ方向に延びる部分配線経路βｙ1 と、第（ｎ＋
１）行ブロックのチャネル配線領域Ｃn+1 Ｈ1 を通って
行間配線領域ＲＳn-(n+1) 内でＹ方向に延びる部分配線
経路βｙ2'とは、Ｘ方向に延びる１つの部分配線経路β
ｘ1-2で結ばれ、これによって行間配線領域ＲＳn-(n+1)
における第Ｋ組の配線経路が確定する。このパターン
の場合は、Ｘ方向に延びる部分配線経路αｘ1-2 ，βｘ
1-2 が任意のＹ座標位置に選ばれても、当該行間配線領
域ＲＳn-(n+1) における各組の配線経路の総距離（｜α
ｙ1 ＋｜αｙ2 ｜＋｜αx1-2｜），（｜βｙ1 ＋｜βｙ
2'｜＋｜βx1-2｜）は一定である。
同一の行間配線領域にＹ方向に延びる同一組内の２つの
部分配線経路同士をＸ方向に延びる部分配線経路で繋ぐ
場合である。たとえば、図７に示すように、第ｎ行ブロ
ックＲＯＷn に属する第Ｊ組の信号端子α1 および第
（ｎ＋１）行ブロックＲＯＷn+1 に属する第Ｊ組の信号
端子α2 からそれぞれ行間配線領域ＲＳn-(n+1) 内にＹ
方向に延びる２つの部分配線経路αｙ1,αｙ2 はＸ方向
に延びる１つの部分配線経路αｘ1-2 で結ばれ、これに
よって行間配線領域ＲＳn-(n+1) における第Ｊ組の配線
経路が確定する。また、第ｎ行ブロックＲＯＷn に属す
る第ｋ組の信号端子β1 から行間配線領域ＲＳn-(n+1)
内にＹ方向に延びる部分配線経路βｙ1 と、第（ｎ＋
１）行ブロックのチャネル配線領域Ｃn+1 Ｈ1 を通って
行間配線領域ＲＳn-(n+1) 内でＹ方向に延びる部分配線
経路βｙ2'とは、Ｘ方向に延びる１つの部分配線経路β
ｘ1-2で結ばれ、これによって行間配線領域ＲＳn-(n+1)
における第Ｋ組の配線経路が確定する。このパターン
の場合は、Ｘ方向に延びる部分配線経路αｘ1-2 ，βｘ
1-2 が任意のＹ座標位置に選ばれても、当該行間配線領
域ＲＳn-(n+1) における各組の配線経路の総距離（｜α
ｙ1 ＋｜αｙ2 ｜＋｜αx1-2｜），（｜βｙ1 ＋｜βｙ
2'｜＋｜βx1-2｜）は一定である。
【００２７】第３のパターンは、隣合う行ブロックから
同一の行間配線領域にＹ方向に延びる同一組内の３つ以
上の部分配線経路同士をＸ方向に延びる部分配線経路で
繋ぐ場合である。たとえば、図８に示すように、第ｎ行
ブロックＲＯＷn に属する第Ｊ組の信号端子α1,α2 お
よび第（ｎ＋１）行ブロックＲＯＷn+1 に属する第Ｊ組
の信号端子α3 からそれぞれ行間配線領域ＲＳn-(n+1)
内にＹ方向に延びる３つの部分配線経路αｙ1,αｙ2,α
ｙ3 はＸ方向に延びる１つの部分配線経路αｘ1-2-3 で
結ばれ、これにより行間配線領域ＲＳn-(n+1) における
第Ｊ組の配線経路が確定する。また、第ｎ行ブロックＲ
ＯＷn に属する第ｋ組の信号端子β1 から行間配線領域
ＲＳn-(n+1) 内にＹ方向に延びる部分配線経路βｙ1
と、第（ｎ＋１）行ブロックＲＯＷn+1 に属する第ｋ組
の信号端子β2 から行間配線領域ＲＳn-(n+1) 内でＹ方
向に延びる部分配線経路βｙ2 と、第（ｎ＋１）行ブロ
ックのチャネル配線領域Ｃn+1 Ｈ2 を通って行間配線領
域ＲＳn-(n+1) 内でＹ方向に延びる部分配線経路βｙ3'
とは、Ｘ方向に延びる１つの部分配線経路βｘ1-2-3で
結ばれ、これによって行間配線領域ＲＳn-(n+1) におけ
る第Ｋ組の配線経路が確定する。このパターンの場合
は、Ｘ方向に延びる部分配線経路αｘ1-2-3 , βｘ1-2-
3 が、信号端子数またはＹ方向の部分配線経路数の多い
ほうの行ブロック（αｘ1-2-3 の場合はＲＯＷn ，βｘ
1-2-3 の場合はＲＯＷn+1 ）に出来るだけ接近したＹ座
標位置に選ばれると、該行間配線領域ＲＳn-(n+1) にお
ける各組の配線経路の総距離（｜αｙ1 ＋｜αｙ2 ｜＋
｜αｙ3 ｜＋｜αx1-2-3｜），（｜βｙ1 ＋｜βｙ2 ｜
＋｜βｙ3'｜＋｜βx1-2-3｜）が最も短くなる。
同一の行間配線領域にＹ方向に延びる同一組内の３つ以
上の部分配線経路同士をＸ方向に延びる部分配線経路で
繋ぐ場合である。たとえば、図８に示すように、第ｎ行
ブロックＲＯＷn に属する第Ｊ組の信号端子α1,α2 お
よび第（ｎ＋１）行ブロックＲＯＷn+1 に属する第Ｊ組
の信号端子α3 からそれぞれ行間配線領域ＲＳn-(n+1)
内にＹ方向に延びる３つの部分配線経路αｙ1,αｙ2,α
ｙ3 はＸ方向に延びる１つの部分配線経路αｘ1-2-3 で
結ばれ、これにより行間配線領域ＲＳn-(n+1) における
第Ｊ組の配線経路が確定する。また、第ｎ行ブロックＲ
ＯＷn に属する第ｋ組の信号端子β1 から行間配線領域
ＲＳn-(n+1) 内にＹ方向に延びる部分配線経路βｙ1
と、第（ｎ＋１）行ブロックＲＯＷn+1 に属する第ｋ組
の信号端子β2 から行間配線領域ＲＳn-(n+1) 内でＹ方
向に延びる部分配線経路βｙ2 と、第（ｎ＋１）行ブロ
ックのチャネル配線領域Ｃn+1 Ｈ2 を通って行間配線領
域ＲＳn-(n+1) 内でＹ方向に延びる部分配線経路βｙ3'
とは、Ｘ方向に延びる１つの部分配線経路βｘ1-2-3で
結ばれ、これによって行間配線領域ＲＳn-(n+1) におけ
る第Ｋ組の配線経路が確定する。このパターンの場合
は、Ｘ方向に延びる部分配線経路αｘ1-2-3 , βｘ1-2-
3 が、信号端子数またはＹ方向の部分配線経路数の多い
ほうの行ブロック（αｘ1-2-3 の場合はＲＯＷn ，βｘ
1-2-3 の場合はＲＯＷn+1 ）に出来るだけ接近したＹ座
標位置に選ばれると、該行間配線領域ＲＳn-(n+1) にお
ける各組の配線経路の総距離（｜αｙ1 ＋｜αｙ2 ｜＋
｜αｙ3 ｜＋｜αx1-2-3｜），（｜βｙ1 ＋｜βｙ2 ｜
＋｜βｙ3'｜＋｜βx1-2-3｜）が最も短くなる。
【００２８】図９は、同一の行間配線領域ＲＳn-(n+1)
内に上記３つのパターンが混在する場合の位置関係を示
す。図示のように、第１のパターンの配線経路ｗαは最
も行ブロックＲＯＷｎに接近した位置に選ばれ、第３の
パターンの配線経路ｗγは第１のパターンの配線経路の
次の優先順位で行ブロックＲＯＷｎに接近した位置に選
ばれ、第２のパターンの配線経路ｗβは行ブロックＲＯ
Ｗｎから最も遠い位置（行間配線領域ＲＳn-(n+1) の中
心部に近い位置）に選ばれる。
内に上記３つのパターンが混在する場合の位置関係を示
す。図示のように、第１のパターンの配線経路ｗαは最
も行ブロックＲＯＷｎに接近した位置に選ばれ、第３の
パターンの配線経路ｗγは第１のパターンの配線経路の
次の優先順位で行ブロックＲＯＷｎに接近した位置に選
ばれ、第２のパターンの配線経路ｗβは行ブロックＲＯ
Ｗｎから最も遠い位置（行間配線領域ＲＳn-(n+1) の中
心部に近い位置）に選ばれる。
【００２９】上記３つのパターンのルールにしたがい、
図５においてＹ方向に延びる各部分配線経路に対してス
テップ３８〜４２が実行されると、図１０に示すように
各行間配線領域ＲＳ1-2 ，ＲＳ2-3 ，ＲＳ3-4 内でＹ方
向およびＸ方向に延びる部分配線経路が第１および第２
組別に繋がり、各組別にネットワーク状の配線経路Ｗ
Ａ，ＷＢが確定される。
図５においてＹ方向に延びる各部分配線経路に対してス
テップ３８〜４２が実行されると、図１０に示すように
各行間配線領域ＲＳ1-2 ，ＲＳ2-3 ，ＲＳ3-4 内でＹ方
向およびＸ方向に延びる部分配線経路が第１および第２
組別に繋がり、各組別にネットワーク状の配線経路Ｗ
Ａ，ＷＢが確定される。
【００３０】このように、本実施例によれば、先ず各信
号端子の座標位置と各行の各チャネル配線領域の座標位
置と各行間配線領域内の端子位置代表点の座標位置（こ
の座標位置は信号端子の座標位置から求められる）とに
基づいて、Ｙ方向に延びる全ての部分配線経路ａｙ1 ，
ａｙ2 …，ｂｙ1 ，ｂｙ2 …，ａｙｒ2 ，ｂｙｒ2 ，ａ
ｙｒ3 ，ｂｙｒ3 のＸ座標位置が決定され（ステップ３
０〜３６）、次に各行間配線領域内でＹ方向に延びる各
部分配線経路の位置関係（第１，第２，第３のパター
ン）に基づいてＸ方向に延びる全ての部分配線経路ａｘ
1-2-3 ，ｂｘ1-2-r3 ，ａｘr2-4-r3 ，ｂｘr2-r3 ，ａ
ｘr3-5-6 ，ｂｘr3-3-4のＹ座標位置が決定されること
で（ステップ３８〜４２）、各組の信号端子間を最も短
い総距離でネットワーク状に結ぶ配線経路ＷＡ，ＷＢが
決定される。つまり、信号端子の座標位置、チャネル配
線領域の座標位置、各行間配線領域内でＹ方向に延びる
各部分配線経路の位置関係という確定しているパラメー
タを基に一義的に最短距離の配線経路が決められる方式
であり、短時間で真の最短距離配線経路が割り出され
る。
号端子の座標位置と各行の各チャネル配線領域の座標位
置と各行間配線領域内の端子位置代表点の座標位置（こ
の座標位置は信号端子の座標位置から求められる）とに
基づいて、Ｙ方向に延びる全ての部分配線経路ａｙ1 ，
ａｙ2 …，ｂｙ1 ，ｂｙ2 …，ａｙｒ2 ，ｂｙｒ2 ，ａ
ｙｒ3 ，ｂｙｒ3 のＸ座標位置が決定され（ステップ３
０〜３６）、次に各行間配線領域内でＹ方向に延びる各
部分配線経路の位置関係（第１，第２，第３のパター
ン）に基づいてＸ方向に延びる全ての部分配線経路ａｘ
1-2-3 ，ｂｘ1-2-r3 ，ａｘr2-4-r3 ，ｂｘr2-r3 ，ａ
ｘr3-5-6 ，ｂｘr3-3-4のＹ座標位置が決定されること
で（ステップ３８〜４２）、各組の信号端子間を最も短
い総距離でネットワーク状に結ぶ配線経路ＷＡ，ＷＢが
決定される。つまり、信号端子の座標位置、チャネル配
線領域の座標位置、各行間配線領域内でＹ方向に延びる
各部分配線経路の位置関係という確定しているパラメー
タを基に一義的に最短距離の配線経路が決められる方式
であり、短時間で真の最短距離配線経路が割り出され
る。
【００３１】一例として、端子数が３０００個、行数が
７個、機能ブロック数が１５個の仕様条件で従来のルー
タと本実施例のルータの処理時間を比較したところ、従
来のルータでは７〜８時間かかるのに対し、本実施例の
ルータでは５分を切ることが確認されている。
７個、機能ブロック数が１５個の仕様条件で従来のルー
タと本実施例のルータの処理時間を比較したところ、従
来のルータでは７〜８時間かかるのに対し、本実施例の
ルータでは５分を切ることが確認されている。
【００３２】なお、図中、各信号端子を１個の点で表
し、各配線経路および各部分配線経路を１本の線で表し
たが、実際の信号端子、配線経路、部分配線経路は配線
幅に相当する幅を有しているのはいうまでもない。
し、各配線経路および各部分配線経路を１本の線で表し
たが、実際の信号端子、配線経路、部分配線経路は配線
幅に相当する幅を有しているのはいうまでもない。
【００３３】
【発明の効果】以上説明したように、本発明の半導体集
積回路設計における配線方法によれば、各信号端子間を
最も短い総距離でネットワーク状に結ぶ配線経路を短時
間で効率よく割り出すことができる。
積回路設計における配線方法によれば、各信号端子間を
最も短い総距離でネットワーク状に結ぶ配線経路を短時
間で効率よく割り出すことができる。
【図１】本発明の一実施例による自動配線装置の構成を
示すブロック図である。
示すブロック図である。
【図２】実施例におけるルータの前処理の手順を示すフ
ローチャートである。
ローチャートである。
【図３】実施例におけるルータの処理手順を示すフロー
チャートである。
チャートである。
【図４】実施例におけるルータの処理の手法を説明する
ための図である。
ための図である。
【図５】実施例におけるルータの処理の手法を説明する
ための図である。
ための図である。
【図６】実施例におけるルータの処理の手法を説明する
ための図である。
ための図である。
【図７】実施例におけるルータの処理の手法を説明する
ための図である。
ための図である。
【図８】実施例におけるルータの処理の手法を説明する
ためのの図である。
ためのの図である。
【図９】実施例におけるルータの処理の手法を説明する
ための図である。
ための図である。
【図１０】実施例におけるルータの処理の手法を説明す
るための図である。
るための図である。
【図１１】従来のルータの処理の手法を説明するための
の図である。
の図である。
【図１２】従来のルータの処理の手法を説明するための
図である。
図である。
【図１３】従来のルータにおける問題点を説明するため
の図である。
の図である。
１０ ＣＰＵ １２ ＲＯＭ １４ ＲＡＭ １６ 外部メモリ １８ キーボード ２０ ディスプレイ １００ チップ領域 Ｐ1 …, Ｑ1 … 機能ブロック ＲＯＷ1 … 行（行ブロック） ＲＳ1-2 … 行間配線領域 Ｃ1 Ｈ1 … チャネル配線領域 ａｙ1 ，ｂｙ1 … Ｙ方向に延びる部分配線経路 ａｘ1-2-3 ，ｂｙ1-2-r3… Ｘ方向に延びる部分配
線経路 ＷＡ 第１組の信号端子の配線経路 ＷＢ 第２組の信号端子の配線経路
線経路 ＷＡ 第１組の信号端子の配線経路 ＷＢ 第２組の信号端子の配線経路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/82 G06F 17/50
Claims (3)
- 【請求項１】 配線すべき信号端子を有する１つ又は複
数の機能ブロックをそれぞれ有する複数の行ブロック
と、相対向する行ブロックの間にそれぞれ位置する複数
の行間配線領域とを有し、上記行ブロックと上記行間配
線領域とがそれらの長手方向がチップ領域のＸ方向に沿
うように配置されている半導体集積回路の配線方法であ
って、 互いに接続される信号端子のグループ分けを行う工程
と、 行間配線領域に面する行ブロックにおける第１グループ
に属する信号端子の座標位置から当該行間配線領域の第
１グループの端子位置代表点の座標位置を算出する工程
と、 行間配線領域に面する行ブロックにおける第２グループ
に属する信号端子の座標位置から当該行間配線領域の第
２グループの端子位置代表点の座標位置を算出する工程
と、 上記信号端子の座標位置に基づいて上記信号端子から行
間配線領域内にＹ方向に延びる第１部分配線経路のＸ座
標位置を導出する工程と、 行ブロックをＹ方向に横断する配線経路のための当該行
ブロックのチャネル配線領域の座標位置と第１グループ
の上記端子位置代表点の座標位置とからその行ブロック
をＹ方向に横断する第１グループの第２部分配線経路の
Ｘ座標位置を導出する工程と、 上記チャネル配線領域の座標位置と第２グループの上記
端子位置代表点の座標位置とから上記行ブロックをＹ方
向に横断する第２グループの第２部分配線経路のＸ座標
位置を導出する工程と、 上記行間配線領域内においてＹ方向に延びる第１グルー
プの上記第１部分配線経路の座標位置、上記第２部分配
線経路の座標位置又は上記第１部分配線経路と上記第２
部分配線経路との座標位置に基づいて当該行間配線領域
内をＸ方向に延びる第１グループの第３部分配線経路の
Ｙ座標位置を導出する工程と、 上記行間配線領域内においてＹ方向に延びる第２グルー
プの上記第１部分配線経路の座標位置、上記第２部分配
線経路の座標位置又は上記第１部分配線経路と上記第２
部分配線経路との座標位置に基づいて当該行間配線領域
内をＸ方向に延 びる第２グループの第３部分配線経路の
Ｙ座標位置を導出する工程と を有する半導体集積回路設
計における配線方法。 - 【請求項２】 上記第３部分配線経路のＹ座標位置を導
出するに際し、同一の行ブロックから行間配線領域内に
Ｙ方向に延びる複数の部分配線経路を接続する第１のパ
ターンと、隣り合う行ブロックから行間配線領域内にＹ
方向に延びる２つの部分配線経路を接続する第２のパタ
ーンと、隣り合う行ブロックから行間配線領域内にＹ方
向に延びる３つ以上の部分配線経路を接続する第３のパ
ターンとに分け、上記第１、第２及び第３のパターン毎
に上記第３部分配線経路のＹ座標位置を導出する請求項
１に記載の配線方法。 - 【請求項３】 上記第１のパターンにおける上記第３部
分配線経路のＹ座標位置が最も上記行ブロックに近接し
た位置に選ばれ、上記第３のパターンにおける上記第３
部分配線経路のＹ座標位置が次に上記行ブロックに近接
した位置に選ばれ、上記第２のパターンにおける上記第
３部分配線経路のＹ座標位置が次に上記行ブロックに近
接した位置に選ばれる請求項２に記載の配線方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12052993A JP3336416B2 (ja) | 1993-04-23 | 1993-04-23 | 半導体集積回路設計における配線方法 |
| US08/231,217 US5483481A (en) | 1993-04-23 | 1994-04-22 | Automatic wiring device for design of semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12052993A JP3336416B2 (ja) | 1993-04-23 | 1993-04-23 | 半導体集積回路設計における配線方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06310600A JPH06310600A (ja) | 1994-11-04 |
| JP3336416B2 true JP3336416B2 (ja) | 2002-10-21 |
Family
ID=14788534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12052993A Expired - Fee Related JP3336416B2 (ja) | 1993-04-23 | 1993-04-23 | 半導体集積回路設計における配線方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5483481A (ja) |
| JP (1) | JP3336416B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5784600A (en) * | 1996-07-01 | 1998-07-21 | Sun Microsystems, Inc. | Method of generating exact-length wires for routing critical signals |
| US6266802B1 (en) | 1997-10-27 | 2001-07-24 | International Business Machines Corporation | Detailed grid point layout using a massively parallel logic including an emulator/simulator paradigm |
| KR100313280B1 (ko) * | 1999-10-25 | 2001-11-07 | 한신혁 | 반도체 장치의 전도배선 마스크 제조방법 |
| JP3389196B2 (ja) * | 2000-04-17 | 2003-03-24 | エヌイーシーマイクロシステム株式会社 | 機能ブロック端子の分割方法とこの方法を記録した記録媒体及びこの方法による自動配線処理装置 |
| JP2003316842A (ja) * | 2002-04-26 | 2003-11-07 | Mitsubishi Electric Corp | 半導体集積回路の自動配置配線方法および半導体集積回路の自動配置配線プログラム |
| JP4420342B2 (ja) * | 2004-11-29 | 2010-02-24 | 富士通株式会社 | クリップネット配線の配線方法、配線プログラム及び配線設計支援装置 |
| JP2007329425A (ja) * | 2006-06-09 | 2007-12-20 | Elpida Memory Inc | 半導体集積回路の自動配線方法、プログラム及び記録媒体 |
| WO2009084092A1 (ja) * | 2007-12-27 | 2009-07-09 | Fujitsu Limited | マクロ用レイアウト検証装置及び検証方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4852015A (en) * | 1987-06-24 | 1989-07-25 | Eta Systems, Inc. | Automatic circuit layout router |
| US5014242A (en) * | 1987-12-10 | 1991-05-07 | Hitachi, Ltd. | Semiconductor device for a ram disposed on chip so as to minimize distances of signal paths between the logic circuits and memory circuit |
| JP2564344B2 (ja) * | 1987-12-23 | 1996-12-18 | 株式会社日立製作所 | 半導体集積回路の設計方式 |
| JPH02198154A (ja) * | 1989-01-27 | 1990-08-06 | Hitachi Ltd | 配線の形成方法及びこれを利用した半導体装置 |
| US5361214A (en) * | 1990-07-09 | 1994-11-01 | Kabushiki Kaisha Toshiba | Method for automatically determining wiring routes |
| JPH0743742B2 (ja) * | 1990-09-12 | 1995-05-15 | 株式会社日立製作所 | 自動配線方法 |
-
1993
- 1993-04-23 JP JP12052993A patent/JP3336416B2/ja not_active Expired - Fee Related
-
1994
- 1994-04-22 US US08/231,217 patent/US5483481A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06310600A (ja) | 1994-11-04 |
| US5483481A (en) | 1996-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5072402A (en) | Routing system and method for integrated circuits | |
| JPS63225869A (ja) | 配線経路探索方式 | |
| US3603771A (en) | Input/output signal point assignment | |
| JP3336416B2 (ja) | 半導体集積回路設計における配線方法 | |
| US5784292A (en) | Merging integrated circuit mask databases formed by different design rules through global mask database edits | |
| Mattison | A high quality, low cost router for MOS/LSI | |
| Marek-Sadowska et al. | The crossing distribution problem [IC layout] | |
| JP2566061B2 (ja) | エリアデータからパスデータへの変換方法 | |
| JP2914025B2 (ja) | Ｌｓｉの自動配置配線処理方法 | |
| Jaja et al. | On routing two-terminal nets in the presence of obstacles | |
| Fisher | A multi-pass, multi-algorithm approach to PCB routing | |
| JPS5858809B2 (ja) | 半導体装置の製造方法 | |
| JP3396874B2 (ja) | スタンダードセル方式の半導体集積回路設計装置 | |
| JPH02310944A (ja) | 半導体装置の製造方法 | |
| JP2967796B2 (ja) | 半導体集積回路のレイアウト設計方法 | |
| Wong et al. | A single-row transformation technique | |
| JPH0748520B2 (ja) | 半導体集積回路の配線設計方法 | |
| Al-Khalili et al. | An algorithm for polygon conversion to boxes for VLSI layouts | |
| EP0273261A2 (en) | A method of routing connections among blocks on a carrier | |
| JP2682219B2 (ja) | 半導体集積回路の配線方法 | |
| Farlow | Machine aids to the design of ceramic substrates containing integrated circuit chips | |
| JP2523703B2 (ja) | 半導体集積回路の自動配線方法 | |
| JP2620005B2 (ja) | 配置配線決定方法 | |
| JPH07168876A (ja) | 配置配線方法 | |
| Tan et al. | Discretionary channel routing using score function |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020402 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020709 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070809 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080809 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080809 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090809 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090809 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100809 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100809 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110809 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |