JP2523703B2 - 半導体集積回路の自動配線方法 - Google Patents
半導体集積回路の自動配線方法Info
- Publication number
- JP2523703B2 JP2523703B2 JP62270255A JP27025587A JP2523703B2 JP 2523703 B2 JP2523703 B2 JP 2523703B2 JP 62270255 A JP62270255 A JP 62270255A JP 27025587 A JP27025587 A JP 27025587A JP 2523703 B2 JP2523703 B2 JP 2523703B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- points
- wired
- automatic
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔概要〕 一層配線で自動配線を行なう半導体集積回路の自動配
線方法に関し、無駄な配線のトライアルを除去でき、自
動配線を高速化することを目的とし、半導体チップ上の
複数の対をなす配線すべき点間を１層配線で自動的に配
線する半導体集積回路の自動配線方法において、該配線
すべき点を辺上に持つ配線領域から配線禁止領域を除い
た配線可能領域の辺上を１回りして該配線すべき点の出
現順序を検出し、対をなす配線すべき点が連続して出現
するか否かにより１層配線の可否を判定した後、該複数
の対をなす配線すべき点間で１層配線が可能と判定され
た配線を自動配線するよう構成する。
線方法に関し、無駄な配線のトライアルを除去でき、自
動配線を高速化することを目的とし、半導体チップ上の
複数の対をなす配線すべき点間を１層配線で自動的に配
線する半導体集積回路の自動配線方法において、該配線
すべき点を辺上に持つ配線領域から配線禁止領域を除い
た配線可能領域の辺上を１回りして該配線すべき点の出
現順序を検出し、対をなす配線すべき点が連続して出現
するか否かにより１層配線の可否を判定した後、該複数
の対をなす配線すべき点間で１層配線が可能と判定され
た配線を自動配線するよう構成する。
本発明は半導体集積回路の自動配線方法に関し、一層
配線で自動配線を行なう半導体集積回路の自動配線方法
に関する。
配線で自動配線を行なう半導体集積回路の自動配線方法
に関する。
一般に半導体集積回路は、フリップフロップ，ナン
ド，ノア等のセル（回路ブロック）を半導体チップ上に
分離形成し、セル内配線を行なって回路素子を形成し、
これら複数のセル間を配線接続することにより構成され
ており、上記セル内及びセル間の配線をコンピュータに
よって設定する自動配線が従来より行なわれている。
ド，ノア等のセル（回路ブロック）を半導体チップ上に
分離形成し、セル内配線を行なって回路素子を形成し、
これら複数のセル間を配線接続することにより構成され
ており、上記セル内及びセル間の配線をコンピュータに
よって設定する自動配線が従来より行なわれている。
上記の自動配線を行なうプログラムの実行には時間が
かかり、その高速化が要望されている。
かかり、その高速化が要望されている。
従来から自動配線を行なう場合、配線領域をスイッチ
ボックスの集合として取り扱っている。スイッチボック
スとは第７図に示す如く矩形の配線領域であり、その辺
上に配線すべき点A1,A2,B1,B2,C1,C2が配置されてい
る。
ボックスの集合として取り扱っている。スイッチボック
スとは第７図に示す如く矩形の配線領域であり、その辺
上に配線すべき点A1,A2,B1,B2,C1,C2が配置されてい
る。
例えば、半導体チップ上に第８図に示す如く、セル１
〜４が配置されている場合、この間の配線領域５は、第
９図に示すスイッチボックス６〜10の集合として考えら
れる。
〜４が配置されている場合、この間の配線領域５は、第
９図に示すスイッチボックス６〜10の集合として考えら
れる。
また、第10図に示す如く、配線領域11内に斜線で示す
配線禁止領域12がある場合、配線禁止領域12を除く配線
可能領域13はスイッチボックス14a〜14eの集合と考えら
れる。
配線禁止領域12がある場合、配線禁止領域12を除く配線
可能領域13はスイッチボックス14a〜14eの集合と考えら
れる。
従来、上記のスイッチボックス内についてラインサー
チ法、迷路法等の配線アルゴリズムに基づいて配線を行
なっている。
チ法、迷路法等の配線アルゴリズムに基づいて配線を行
なっている。
例えば第７図に示すスイッチボックスにおいて、一層
配線だけで配線すべき点A1,A2間、B1,B2間、C1,C2間夫
々の配線を行なう。この場合、まずA1,A2間を配線し、
次に点B1,B2間を配線してこの配線が点A1,A2間配線と交
差しないかどうかを判別する。交差しなければ、点C1,C
2間を配線してこれが点A1,A2間及び点B1,B2間配線と交
差しないかどうかを判別する。交差した場合には点C1,C
2間の配線を別の経路で捜し、これが見付からなければ
点A1,A2間の配線で点C1,C2間配線と交差しないものを捜
す。
配線だけで配線すべき点A1,A2間、B1,B2間、C1,C2間夫
々の配線を行なう。この場合、まずA1,A2間を配線し、
次に点B1,B2間を配線してこの配線が点A1,A2間配線と交
差しないかどうかを判別する。交差しなければ、点C1,C
2間を配線してこれが点A1,A2間及び点B1,B2間配線と交
差しないかどうかを判別する。交差した場合には点C1,C
2間の配線を別の経路で捜し、これが見付からなければ
点A1,A2間の配線で点C1,C2間配線と交差しないものを捜
す。
ところが、第７図の例では点A1,A2間、B1,B2間、C1,C
2間の１層配線を原理的に行なうことができない。これ
にも拘らず、従来の自動配線方法では無駄な配線のトラ
イアルを延々と続け、自動配線を実行する時間が長くな
るという問題点があった。これは１層配線でセル内配線
を行なう場合も同様の問題点がある。
2間の１層配線を原理的に行なうことができない。これ
にも拘らず、従来の自動配線方法では無駄な配線のトラ
イアルを延々と続け、自動配線を実行する時間が長くな
るという問題点があった。これは１層配線でセル内配線
を行なう場合も同様の問題点がある。
本発明は上記の点に鑑みてなされたもので、無駄な配
線のトライアルを削除でき、自動配線を高速化する半導
体集積回路の自動配線方法を提供することを目的とす
る。
線のトライアルを削除でき、自動配線を高速化する半導
体集積回路の自動配線方法を提供することを目的とす
る。
本発明の半導体集積回路の自動配線方式は、半導体チ
ップ上の複数の対をなす配線すべき点（A3,A4,B3,B4,
C3,C4）間を１層配線で自動的に配線する半導体集積回
路の自動配線方法において、 配線すべき点（A3,A4,B3,B4,C3,C4）を辺上に持つ配
線領域（11）から配線禁止領域（12）を除いた配線可能
領域（13）の辺上を１回りして配線すべき点（A3,A4,
B3,B4,C3,C4）の出現順序を検出し、 対をなす配線すべき点が連続して出現するか否かによ
り１層配線の可否を判定した後、 複数の対をなす配線すべき点（A3,A4,B3,B4,C3,C4）
間で１層配線が可能と判定された配線を自動配線する。
ップ上の複数の対をなす配線すべき点（A3,A4,B3,B4,
C3,C4）間を１層配線で自動的に配線する半導体集積回
路の自動配線方法において、 配線すべき点（A3,A4,B3,B4,C3,C4）を辺上に持つ配
線領域（11）から配線禁止領域（12）を除いた配線可能
領域（13）の辺上を１回りして配線すべき点（A3,A4,
B3,B4,C3,C4）の出現順序を検出し、 対をなす配線すべき点が連続して出現するか否かによ
り１層配線の可否を判定した後、 複数の対をなす配線すべき点（A3,A4,B3,B4,C3,C4）
間で１層配線が可能と判定された配線を自動配線する。
本発明方法においては、配線領域（11）内の配線可能
領域の辺上における配線すべき点（A3,A4,B3,B4,C3,
C4）の出現順序によって１層配線の可否を判定してい
る。
領域の辺上における配線すべき点（A3,A4,B3,B4,C3,
C4）の出現順序によって１層配線の可否を判定してい
る。
つまり、配線すべき点（A3,A4,B3,B4）がA3,A3,B4,B4
の順の如く少なくとも一組の点（B3,B4）が連続すれば
対をなす点（A3,A4）間配線と、対をなす点（B3,B4）間
配線との交差はなく１層配線が可能である。また点
（A3,A4,B3,B4）がA3,B3,A4,B4の順の如く交互であれば
点（A3,A4）間配線と、点（B3,B4）間配線とは交差し１
層配線が不可能である。
の順の如く少なくとも一組の点（B3,B4）が連続すれば
対をなす点（A3,A4）間配線と、対をなす点（B3,B4）間
配線との交差はなく１層配線が可能である。また点
（A3,A4,B3,B4）がA3,B3,A4,B4の順の如く交互であれば
点（A3,A4）間配線と、点（B3,B4）間配線とは交差し１
層配線が不可能である。
上記の判定結果に基づき配線が可能なものだけを自動
配線しているため、無駄な配線のトライアルが行なわれ
ることがなく、自動配線に要する時間が短縮される。
配線しているため、無駄な配線のトライアルが行なわれ
ることがなく、自動配線に要する時間が短縮される。
第１図（Ａ），（Ｂ）は本発明の半導体集積回路の自
動配線方法の一実施例のフローチャート、第２図は本発
明方法を実現するためのシステムの構成図を示す。
動配線方法の一実施例のフローチャート、第２図は本発
明方法を実現するためのシステムの構成図を示す。
第２図において、20はCPUであり、21〜24夫々は記憶
装置である。記憶装置21には第１図及び第２図に示す自
動配線方法の処理を行なうプログラムが格納されてお
り、このプログラムはCPU20によってステップ毎に読み
出されCPU20で実行される。
装置である。記憶装置21には第１図及び第２図に示す自
動配線方法の処理を行なうプログラムが格納されてお
り、このプログラムはCPU20によってステップ毎に読み
出されCPU20で実行される。
記憶装置22には半導体チップ上に形成される複数のセ
ル夫々のセル名及び各セルの端子名とにより識別される
論理上のセル間接続を定義した論理情報が記憶され、こ
の論理情報は必要に応じてCPU20に読み出される。
ル夫々のセル名及び各セルの端子名とにより識別される
論理上のセル間接続を定義した論理情報が記憶され、こ
の論理情報は必要に応じてCPU20に読み出される。
記憶装置23には複数のセル夫々の形状、大きさ、端子
位置、及び複数のセル相互の位置関係即ち半導体チップ
上の各セル位置を表わす図形情報が記憶され、この図形
情報は必要に応じてCPU20に読み出される。
位置、及び複数のセル相互の位置関係即ち半導体チップ
上の各セル位置を表わす図形情報が記憶され、この図形
情報は必要に応じてCPU20に読み出される。
記憶装置24は作業領域として使用されると共に、プロ
グラム実行により得られた配線データが格納される。
グラム実行により得られた配線データが格納される。
第１図（Ａ）において、まずステップ30で配線可否判
定が行なわれる。この配線可否判定の処理は第１図
（Ｂ）に示すアルゴリズムである。
定が行なわれる。この配線可否判定の処理は第１図
（Ｂ）に示すアルゴリズムである。
第１図（Ｂ）において、ステップ40では配線すべき点
が全て配線領域の辺上にあるかどうかを判別する。ここ
で例えば第３図に示す如く配線すべき点A20が配線領域1
5の内部にあれば、内部の点A20をその辺上に置き、かつ
配線領域15の例えば辺15aまで延在する第３図に斜線で
示す如き配線禁止領域16を設定する（ステップ41）。
が全て配線領域の辺上にあるかどうかを判別する。ここ
で例えば第３図に示す如く配線すべき点A20が配線領域1
5の内部にあれば、内部の点A20をその辺上に置き、かつ
配線領域15の例えば辺15aまで延在する第３図に斜線で
示す如き配線禁止領域16を設定する（ステップ41）。
配線すべき点が全て配線領域の辺上にあるとき及びス
テップ41の実行後、ステップ42に移行する。ステップ42
では配線すべき点の対を２組だけ任意に選択する。
テップ41の実行後、ステップ42に移行する。ステップ42
では配線すべき点の対を２組だけ任意に選択する。
次にステップ43に進み、ここで、第４図の例の如く配
線領域11内に斜線で示す配線禁止領域12があれば、この
配線禁止領域12を除く配線可能領域13の辺上を任意の位
置から一方向に１回り移動して選択した２組の配線すべ
き点の出現する順序を検出し記憶する。例えば第４図で
点B3から矢印方向に１回りすると２組の配線すべき点
A3,A4,B3,B4の出現順序は点B3,A3,A4,B4の順となる。つ
まり、この際に第10図に示す如く配線可能領域13をスイ
ッチボックス14a〜14eに分割する必要はない。
線領域11内に斜線で示す配線禁止領域12があれば、この
配線禁止領域12を除く配線可能領域13の辺上を任意の位
置から一方向に１回り移動して選択した２組の配線すべ
き点の出現する順序を検出し記憶する。例えば第４図で
点B3から矢印方向に１回りすると２組の配線すべき点
A3,A4,B3,B4の出現順序は点B3,A3,A4,B4の順となる。つ
まり、この際に第10図に示す如く配線可能領域13をスイ
ッチボックス14a〜14eに分割する必要はない。
次に、対をなす配線すべき点X,X（例えばA3,A4）とY,
Y（例えばB3,B4）の対とが得られたものとして、この４
つの点の出現順序がX,Y,Y,X又はY,X,X,Y又はX,X,Y,Y又
はY,Y,X,Xと少なくとも１組について連続であるかどう
かが判別され（ステップ44）、連続でなければ出現順序
がX,Y,X,Y又はY,X,Y,Xと交互であるかどうかが判別され
る（ステップ45）。ステップ44で連続と判別されると交
差表の選択した２組に対応する欄に、この２組の点間の
配線が交差しないことを示す「０」を記入する（ステッ
プ46）。ステップ45で交互と判別されない場合、つまり
点の数が３個しかない等の場合にはエラーとして処理を
中止する。
Y（例えばB3,B4）の対とが得られたものとして、この４
つの点の出現順序がX,Y,Y,X又はY,X,X,Y又はX,X,Y,Y又
はY,Y,X,Xと少なくとも１組について連続であるかどう
かが判別され（ステップ44）、連続でなければ出現順序
がX,Y,X,Y又はY,X,Y,Xと交互であるかどうかが判別され
る（ステップ45）。ステップ44で連続と判別されると交
差表の選択した２組に対応する欄に、この２組の点間の
配線が交差しないことを示す「０」を記入する（ステッ
プ46）。ステップ45で交互と判別されない場合、つまり
点の数が３個しかない等の場合にはエラーとして処理を
中止する。
交互と判別された場合には先にステップ41で配線禁止
領域を設定したかどうかを判別し（ステップ47）、設定
の場合ステップ41に戻り、配線禁止領域の再設定を行な
う。これは第３図の配線禁止領域16は点A20から配線領
域15の辺の点A10,C20間に延在する他に、点C20,B20間、
B20,C10間、C10,B10間、B10,A10間夫々延在する場合が
考えられ、これによって、配線の交差有無が変わるから
である。
領域を設定したかどうかを判別し（ステップ47）、設定
の場合ステップ41に戻り、配線禁止領域の再設定を行な
う。これは第３図の配線禁止領域16は点A20から配線領
域15の辺の点A10,C20間に延在する他に、点C20,B20間、
B20,C10間、C10,B10間、B10,A10間夫々延在する場合が
考えられ、これによって、配線の交差有無が変わるから
である。
上記の全ての場合について配線禁止領域の設定を終了
している場合及び、配線禁止領域の設定がされていない
場合にはステップ47からステップ48に進み、ここで交差
表の選択した２組に対応する欄に、この２組の点間の配
線が交差することを示す「１」を記入する。
している場合及び、配線禁止領域の設定がされていない
場合にはステップ47からステップ48に進み、ここで交差
表の選択した２組に対応する欄に、この２組の点間の配
線が交差することを示す「１」を記入する。
この後、配線すべき点の対２組の選択全ての組合せに
ついて終了したかどうか判別し（ステップ49）、終了し
てなければステップ42に戻り、これが終了していれば処
理を終了する。
ついて終了したかどうか判別し（ステップ49）、終了し
てなければステップ42に戻り、これが終了していれば処
理を終了する。
これによって、第４図に示す例に対して、第５図に示
す交差表が得られる。第５図中見出しAAは点A3,A4間の
配線を示し、他の見出しBB,CCについても同様であり、
また、「−」は不要部分である。
す交差表が得られる。第５図中見出しAAは点A3,A4間の
配線を示し、他の見出しBB,CCについても同様であり、
また、「−」は不要部分である。
また、第６図に示す例においても多角形の配線領域５
の辺上を矢印方向に１回り移動して選択した２組の配線
すべき点の出現する順序を調べることにより、第５図と
同一の交差表を得ることができる。
の辺上を矢印方向に１回り移動して選択した２組の配線
すべき点の出現する順序を調べることにより、第５図と
同一の交差表を得ることができる。
第１図（Ａ）に戻って説明するに、ステップ31では交
差表から交差なしの配線に着目し、この配線の長さを求
め、配線の長さを評価関数とする。そして交差があれば
一方を無視し、他方を交差なしとみなして互いに交差す
ることのない全配線の評価関数の総和が最大となる配線
の組合せを選択する。勿論、このとき他と交差する配線
は無視される。
差表から交差なしの配線に着目し、この配線の長さを求
め、配線の長さを評価関数とする。そして交差があれば
一方を無視し、他方を交差なしとみなして互いに交差す
ることのない全配線の評価関数の総和が最大となる配線
の組合せを選択する。勿論、このとき他と交差する配線
は無視される。
この後、選択された配線の組合せについて自動配線を
行う（ステップ32）。
行う（ステップ32）。
更に、自動配線の処理で得られたデータからパターン
化が行なわれる（ステップ33）。
化が行なわれる（ステップ33）。
このように、ステップ30において各配線が１層配線で
可能であるか不可能であるかの可否が判定され、この判
定結果に基づいて１層配線が可能なものだけが自動配線
される。また、上記の可否判定では配線領域とスイッチ
ボックスに分割する必要がないため配線領域内に配線禁
止領域が存在する場合においても判定に要する時間が短
かくて済む。
可能であるか不可能であるかの可否が判定され、この判
定結果に基づいて１層配線が可能なものだけが自動配線
される。また、上記の可否判定では配線領域とスイッチ
ボックスに分割する必要がないため配線領域内に配線禁
止領域が存在する場合においても判定に要する時間が短
かくて済む。
従って、無駄な配線のトライアルが行なわれることな
く、自動配線に要する時間が短縮され高速化する。
く、自動配線に要する時間が短縮され高速化する。
上記の実施例ではセル間配線を例にとって説明した
が、これは通常１層配線が行なわれるセル内配線につい
ても同様であり、上記実施例に限定されない。
が、これは通常１層配線が行なわれるセル内配線につい
ても同様であり、上記実施例に限定されない。
上記の如く、本発明の半導体集積回路の自動配線方法
によれば、無駄な配線のトライアルが削除され、自動配
線を高速化でき、実用上きわめて有用である。
によれば、無駄な配線のトライアルが削除され、自動配
線を高速化でき、実用上きわめて有用である。
第１図は本発明の半導体集積回路の自動配線方法の一実
施例のフローチャート、 第２図は本発明方法を実現するためのシステムの構成
図、 第３図、第４図、第６図は本発明方法による配線を説明
するための図、 第５図は交差表を示す図、 第７図乃至第10図はスイッチボックスを説明するための
図である。 図において、 １〜４はセル、 5,11,15は配線領域、 12,16は配線禁止領域、 13は配線可能領域、 30〜49はステップ、 A1〜A20,B1〜B20,C1〜C20は配線すべき点 を示す。
施例のフローチャート、 第２図は本発明方法を実現するためのシステムの構成
図、 第３図、第４図、第６図は本発明方法による配線を説明
するための図、 第５図は交差表を示す図、 第７図乃至第10図はスイッチボックスを説明するための
図である。 図において、 １〜４はセル、 5,11,15は配線領域、 12,16は配線禁止領域、 13は配線可能領域、 30〜49はステップ、 A1〜A20,B1〜B20,C1〜C20は配線すべき点 を示す。
Claims (1)
- 【請求項１】半導体チップ上の複数の対をなす配線すべ
き点（A3,A4,B3,B4,C3,C4）間を１層配線で自動的に配
線する半導体集積回路の自動配線方法において、 該配線すべき点（A3,A4,B3,B4,C3,C4）を辺上に持つ配
線領域（11）から配線禁止領域（12）を除いた配線可能
領域（13）の辺上を１回りして該配線すべき点（A3,A4,
B3,B4,C3,C4）の出現順序を検出し、 対をなす配線すべき点が連続して出現するか否かにより
１層配線の可否を判定した後、 該複数の対をなす配線すべき点（A3,A4,B3,B4,C3,C4）
間で１層配線が可能と判定された配線を自動配線するこ
とを特徴とする半導体集積回路の自動配線方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62270255A JP2523703B2 (ja) | 1987-10-28 | 1987-10-28 | 半導体集積回路の自動配線方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62270255A JP2523703B2 (ja) | 1987-10-28 | 1987-10-28 | 半導体集積回路の自動配線方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01114051A JPH01114051A (ja) | 1989-05-02 |
| JP2523703B2 true JP2523703B2 (ja) | 1996-08-14 |
Family
ID=17483698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62270255A Expired - Lifetime JP2523703B2 (ja) | 1987-10-28 | 1987-10-28 | 半導体集積回路の自動配線方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2523703B2 (ja) |
-
1987
- 1987-10-28 JP JP62270255A patent/JP2523703B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01114051A (ja) | 1989-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4855929A (en) | Routing method for use in wiring design | |
| JPH10270563A (ja) | 集積回路の自動概略配線方法 | |
| JPH0481226B2 (ja) | ||
| EP0950966A2 (en) | Automatic routing method | |
| JP4587520B2 (ja) | 半導体集積回路の自動配置配線方法 | |
| JP2523703B2 (ja) | 半導体集積回路の自動配線方法 | |
| JP2523702B2 (ja) | 半導体集積回路の自動配線方法 | |
| JP4311244B2 (ja) | 配線経路決定方法及びシステム | |
| JP3102365B2 (ja) | 配置配線方法 | |
| JP3157732B2 (ja) | 対話型配線パターン作成システム | |
| US7797649B1 (en) | Method and system for implementing an analytical wirelength formulation | |
| Cha et al. | A simple and effective greedy multilayer router for MCMs | |
| JP2004318224A (ja) | 配線図形検証方法、プログラム及び装置 | |
| JP3208014B2 (ja) | 配線経路調査装置および配線経路調査方法 | |
| JP2566788B2 (ja) | プリント板の配線方式 | |
| JPH0329343A (ja) | 半導体集積回路の配線方法 | |
| JP2986279B2 (ja) | 配線方法およびプリント基板設計システム | |
| JPH03124045A (ja) | 半導体集積回路の配線方法 | |
| JPH05259285A (ja) | 配線経路処理方法、及び配線経路処理システム | |
| JPS63222441A (ja) | 半導体集積回路の自動配線方式 | |
| JPS63222440A (ja) | 半導体集積回路の自動配線方式 | |
| JPH05216963A (ja) | 配線方法 | |
| JPS63143672A (ja) | 配線区間のグル−プ化による自動並列配線方式 | |
| JP2957708B2 (ja) | 半導体装置の出力ドット検査方法及び検査装置 | |
| JPS63226774A (ja) | 集積回路における自動配線方法 |