JP2004318224A - 配線図形検証方法、プログラム及び装置 - Google Patents
配線図形検証方法、プログラム及び装置 Download PDFInfo
- Publication number
- JP2004318224A JP2004318224A JP2003107522A JP2003107522A JP2004318224A JP 2004318224 A JP2004318224 A JP 2004318224A JP 2003107522 A JP2003107522 A JP 2003107522A JP 2003107522 A JP2003107522 A JP 2003107522A JP 2004318224 A JP2004318224 A JP 2004318224A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- vertical
- width
- horizontal
- diagonal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【課題】設計基準値が異なる縦横配線と斜め配線が混在した配線図形につき擬似エラーを起こすことなくレイアウト検証を可能とする。
【解決手段】エッジ抽出部３０で配線図形全体から縦横配線エッジと斜め配線エッジを抽出し、配線幅分類部３２により配線図形全体に対し縮小拡大処理を行って配線図形を所定の基準配線幅で分けられた配線幅範囲に分類する。縦横配線エッジ抽出部３４で配線幅範囲に分類された図形に接する縦横配線エッジを抽出し、縦横配線間隔検証部３６で縦横配線エッジと検証相手先となる対向するエッジとの間隔を、各配線幅範囲毎の縦横基準間隔に基づいて検証する。また斜め配線エッジ抽出部３８で配線幅範囲に分類された図形に接する斜め配線エッジを抽出し、斜め配線間隔検証部４０で斜め配線エッジと検証相手先となる対向するエッジとの間隔を、各配線幅範囲毎の斜め基準間隔に基づいて検証する。
【選択図】 図１
【解決手段】エッジ抽出部３０で配線図形全体から縦横配線エッジと斜め配線エッジを抽出し、配線幅分類部３２により配線図形全体に対し縮小拡大処理を行って配線図形を所定の基準配線幅で分けられた配線幅範囲に分類する。縦横配線エッジ抽出部３４で配線幅範囲に分類された図形に接する縦横配線エッジを抽出し、縦横配線間隔検証部３６で縦横配線エッジと検証相手先となる対向するエッジとの間隔を、各配線幅範囲毎の縦横基準間隔に基づいて検証する。また斜め配線エッジ抽出部３８で配線幅範囲に分類された図形に接する斜め配線エッジを抽出し、斜め配線間隔検証部４０で斜め配線エッジと検証相手先となる対向するエッジとの間隔を、各配線幅範囲毎の斜め基準間隔に基づいて検証する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、大規模半導体集積回路等の回路設計のレイアウトデータから作成された配線マスク用の配線図形データを検証するコンピュータ支援による配線図形検証方法、プログラム及び装置に関し、特に配線図形データに混在している縦横配線と斜め配線の配線間隔と配線幅を検証する配線図形検証方法、プログラム及び装置に関する。
【０００２】
【従来の技術】
従来、コンピュータ支援による大規模半導体集積回路の設計作業では、配置配線設計またはレイアウト設計と呼ばれる論理回路図もしくは電子回路図に従って集積回路上に素子の配置を定め、これら素子間の配線経路を決定した後、これらに基づいたマスク生成のための作図工程がある。
【０００３】
周知のとおり、レイアウト設計ではレイアウト検証が行われる。このレイアウト検証とは、設計最終段階のマスク生成のための作図データ（アートワークデータ）に対し設計の正しさを確かめるものである。
【０００４】
このレイアウト検証において、デザインルールチェック（ＤＲＣ）と呼ばれる検証が行われる。これは、製造プロセスを検討した上で得られた各種制約を考慮して設計される幾何学的設計規則、すなわちデザインルールに対し作図データが違反していないかを検証する工程である。
【０００５】
従来のデザインルールチェックでは、デザインルールに基づいて、配線図形同士の間隔や配線幅が設計規則に違反していないかを検証する。配線図形同士の間隔検証は、配線幅によって検証基準値が異なる。また許容される最小配線幅と最大配線幅は配線層毎に規定されている。
【０００６】
従来の縦横配線を対象とした配線間隔の検証では、検証対象となる配線図形を抽出して、配線図形同士の間隔チェックを行う方法と、検証対象となる配線同士のエッジを抽出して、このエッジ同士の間隔をチェックする方法がある。また配線幅の検証についても、検証対象となる配線図形を抽出して、配線図形の幅をチェックを行う方法と、検証対象となる配線のエッジを抽出して、このエッジ同士の間隔をチェックする方法がある。
【０００７】
【特許文献１】
特開２００１−１３６７３号公報
【特許文献２】
特開平８−５５１４０号公報
【特許文献３】
特開平１１−９６２００号公報
【０００８】
【発明が解決しようとする課題】
ところで従来のレイアウト設計にあっては、配線パターンは水平及び垂直方向に配置しているが、近年にあっては、配線長を短縮して線路抵抗及び浮遊容量を低減して高周波化に伴う伝送特性を改善するため、斜め４５°方向に配線パターンを配置する斜め配線が取り入れられるようになっている。
【０００９】
しかしながら、縦横配線及び斜め配線が混在した場合のレイアウト検証にあっては、配線間隔の設計基準値が縦横配線と斜め配線とでそれぞれ異なり、同じく最小配線幅及び最大配線幅の設計基準値も縦横配線と斜め配線とでそれぞれ異なる場合、異なる設計基準値の相互干渉によりエラーではないのにエラーとして出力してしまう所謂擬似エラーが発生する問題がある。
【００１０】
即ち、縦横配線の設計基準値によりレイアウト検証を行うと、縦横配線の設計基準値が斜め配線にも適用されてしまい、擬似エラーが発生する。逆に斜め配線の設計基準値によりレイアウト検証を行うと、斜め配線の設計基準値が縦横配線にも適用され、擬似エラーが発生する。
【００１１】
このため縦横配線と斜め配線の設計基準値を異ならせたレイアウト設計に対しレイアウト検証が対応できず、縦横配線と斜め配線に異なった設計基準が適用できず、レイアウト設計の自由度が制約されるという問題があった。
【００１２】
本発明は、設計基準が異なる縦横配線と斜め配線が混在した配線図形につき擬似エラーを起こすことなく異なる設計基準値に対応したレイアウト検証を可能とする配線図形検証方法、プログラム及び装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
図１は本発明の原理説明図である。
【００１４】
（配線間隔の検証）
本発明は、半導体集積回路設計のレイアウトデータから作成される縦横配線と斜め配線を含む配線マスク用の配線図形データにおける配線間隔を検証するコンピュータ支援による配線図形検証方法を提供する。
【００１５】
この配線図形検証方法は、
エッジ抽出部３０により、配線図形全体から縦横配線エッジと斜め配線エッジを抽出するエッジ抽出ステップと、
配線幅分類部３２により、配線図形全体に対し縮小拡大処理を行って配線図形を所定の基準配線幅で分けられた配線幅範囲に分類する配線幅分類ステップと、
縦横配線エッジ抽出部３４により、配線幅範囲に分類された図形に接する縦横配線エッジを抽出する縦横配線エッジ抽出ステップと、
縦横配線間隔検証部３６により、図１（Ｂ）のように、縦横配線エッジと検証相手先となる対向するエッジとの間隔を、各配線幅範囲毎の縦横基準間隔に基づいて検証する縦横配線間隔検証ステップと、
斜め配線エッジ抽出部３８により、配線幅範囲に分類された図形に接する斜め配線エッジを抽出する斜め配線エッジ抽出ステップと、
斜め配線間隔検証部４０により、図１（Ｃ）のように、斜め配線エッジと検証相手先となる対向するエッジとの間隔を、各配線幅範囲毎の斜め基準間隔に基づいて検証する斜め配線間隔検証ステップと、
を備えたことを特徴とする。
【００１６】
このように本発明の配線図形検証方法では、まず縦横配線と斜め配線の混在した配線図形全体に対し、縦横エッジと斜めエッジを抽出し、配線図形全体に対して縮小拡大処理をして配線幅範囲に分類し、先に抽出した縦横エッジと斜めエッジのうち、縮小拡大処理後の配線図形に接するものを抽出することで、縦横配線および斜め配線の配線間隔を異なる設計基準値により、擬似エラーを起こすことなく、個別に検証することができる。
【００１７】
ここで配線幅分類ステップは、縦横配線及び斜め配線毎に配線幅範囲を決定する１又は複数の基準配線幅を設定する。
【００１８】
配線幅分類ステップは、配線幅範囲を決定する単一の基準配線幅を設定した場合、配線図形全体に対し頂点座標を基準幅の２分の１だけ図形内部に移動させる縮小処理を行って基準配線幅以下の配線図形を消滅させた後に、残った配線図形の頂点座標を基準配線幅の２分の１だけ図形外部に移動させる拡大処理を行って、基準配線幅以下の配線図形と基準配線幅を超える配線図形に分類する。
【００１９】
また配線幅分類ステップは、配線幅範囲を決定する複数の基準配線幅を設定した場合、昇順又は降順に基準配線幅を選択し、配線図形に対し頂点座標を選択した基準配線幅の２分の１だけ図形内部に移動させる縮小処理を行って基準値以下の配線図形を消滅させた後に、残った図形の頂点座標を基準配線幅の２分の１だけ図形外部に移動させる拡大処理を行って、基準配線幅以下の配線図形と基準配線幅を超える配線図形に分類する処理を繰り返す。
【００２０】
縦横配線幅検証ステップは、縦横配線エッジに対向する縦横配線図形のエッジとの配線間隔が最小間隔値に違反していないかを検証する。これは縦横配線同士の配線間隔の検証である。
【００２１】
また縦横配線幅検証ステップは、縦横配線エッジに直交する図形外部の方向に位置する斜め配線図形のエッジとの配線間隔が縦横配線の規準間隔に違反していないかを検証する。これは縦横配線から見た斜め配線との配線間隔の検証であり、縦横配線の基準間隔で検証される。
【００２２】
斜め配線幅検証ステップは、斜め配線エッジに対向する斜め配線図形のエッジの配線間隔が斜め配線の規準間隔に違反していないかを検証する。これは斜め配線同士の配線間隔の検証である。
【００２３】
また斜め配線幅検証ステップは、斜め配線エッジに直交方向に位置する縦横配線図形のエッジとの配線間隔が斜め配線の規準間隔に違反していないかを検証する。これは斜め配線から見た縦横配線との配線間隔の検証であり、斜め配線の基準間隔で検証される。
【００２４】
（配線幅の検証）
本発明は、半導体集積回路設計のレイアウトデータから作成される斜め配線と斜め配線を含む配線マスク用の配線図形データにおける配線幅を検証するコンピュータ支援による配線図形検証方法を提供する。
【００２５】
この配線図形検証方法は、
エッジ抽出部３０により、配線図形全体から縦横配線エッジと斜め配線エッジを抽出するエッジ抽出ステップと、
最小配線幅抽出部４２により、配線図形全体に対する縮小拡大処理により所定の最小配線幅未満の配線図形を抽出する最小配線幅抽出ステップと、
最小配線幅検証部４４により、最小幅未満の配線図形の中の縦横配線エッジに接する縦横配線図形と斜め配線エッジに接する斜め配線図形を抽出して最小配線幅エラーを出力する最小配線幅検証ステップと、
最大配線幅抽出部４６により、配線図形全体に対する縮小拡大処理により所定の最大幅を超える配線図形を抽出する最大配線幅抽出ステップと、
最大配線幅検証部４８により、最大幅を超える配線図形の中の縦横配線エッジに接する縦横配線図形と斜め配線エッジに接する斜め配線図形を抽出して最大配線幅エラーを出力する最大配線幅検証ステップと、
を備えたことを特徴とする。
【００２６】
このように本発明の配線幅を対象とした配線図形検証方法では、まず縦横配線と斜め配線の混在した配線図形全体に対し、縦横エッジと斜めエッジを抽出し、配線図形全体に対して縮小拡大処理をして最小配線幅未満の配線図形と最大配線幅を超える配線図形とを抽出し、先に抽出した縦横エッジと斜めエッジのうち、縮小拡大処理後の配線図形に接するものを抽出することで、縦横配線および斜め配線のそれぞれについて最小配線幅違反と最大配線幅違反を、擬似エラーを起こすことなく、個別に検証することができる。
【００２７】
最小配線幅抽出ステップは、配線図形全体に対し頂点座標を最小配線幅の２分の１だけ図形内部に移動させる縮小処理を行って最小配線幅未満の配線図形を消滅させた後に、残った配線図形の頂点座標を最小配線幅の２分の１だけ図形外部に移動させる拡大処理を行って最小配線以下の配線図形を除去した図形を抽出し、この抽出された図形を配線図形全体から取り除いて最小配線幅未満の配線図形を抽出する。
【００２８】
最大配線幅抽出ステップは、配線図形全体に対し頂点座標を記最大配線幅の２分の１だけ図形内部に移動させる縮小処理を行って最大配線幅未満の配線図形を消滅させた後に、残った配線図形の頂点座標を最小配線幅の２分の１だけ図形外部に移動させる拡大処理を行って最大配線幅を超える配線図形を抽出する。
【００２９】
ここで本発明の配線間隔と配線幅の配線図形検証方法における斜め配線図形は、水平および垂直方向に対し４５°に傾斜して配置された配線である。また本発明の配線図形検証方法は、各ステップを配線層単位に順次処理する。
【００３０】
更に本発明は、半導体集積回路設計のレイアウトデータから作成される縦横配線と斜め配線を含む配線マスク用の配線図形データにおける配線間隔と配線幅を検証するコンピュータ支援による配線図形検証方法を提供する。
【００３１】
この配線間隔と配線幅の両方を検証する配線図形検証方法は、
エッジ抽出部３０により、配線図形全体から縦横配線エッジと斜め配線エッジを抽出するエッジ抽出ステップと、
配線幅分類部３２により、配線図形全体に対し縮小拡大処理を行って配線図形を所定の基準配線幅で分けられた配線幅範囲に分類する配線幅分類ステップと、
縦横配線エッジ抽出部３４により、配線幅範囲に分類された図形に接する縦横配線エッジを抽出する縦横配線エッジ抽出ステップと、
縦横配線間隔検証部３６により、前記縦横配線エッジと検証相手先となる対向するエッジとの間隔を、各配線幅範囲毎の縦横基準間隔に基づいて検証する縦横配線間隔検証ステップと、
斜め配線エッジ抽出部３８により、配線幅範囲に分類された図形に接する斜め配線エッジを抽出する斜め配線エッジ抽出ステップと、
斜め配線間隔検証部４０により、前記斜め配線エッジと検証相手先となる対向するエッジとの間隔を、各配線幅範囲毎の斜め基準間隔に基づいて検証する斜め配線間隔検証ステップと、
最小配線幅抽出部４２により、配線図形全体に対する縮小拡大処理により所定の最小配線幅未満の配線図形を抽出する最小配線幅抽出ステップと、
最小配線幅検証部４４により、最小幅未満の配線図形の中の縦横配線エッジに接する縦横配線図形と斜め配線エッジに接する斜め配線図形を抽出して最小配線幅エラーを出力する最小配線幅検証ステップと、
最大配線幅抽出部４６により、配線図形全体に対する縮小拡大処理により所定の最大幅を超える配線図形を抽出する最大配線幅抽出ステップと、
最大配線幅検証部４８により、最大幅を超える配線図形の中の縦横配線エッジに接する縦横配線図形と斜め配線エッジに接する斜め配線図形を抽出して最大配線幅エラーを出力する最大配線幅検証ステップと、
を備えたことを特徴とする。
【００３２】
（プログラム）
本発明は、半導体集積回路設計のレイアウトデータから作成される縦横配線と斜め配線を含む配線マスク用の配線図形データにおける配線間隔を検証するためにコンピュータで実行されるプログラムを提供する。
【００３３】
このプログラムは、コンピュータに、
縦横配線と斜め配線を含む配線マスク用の配線図形配線図形全体から縦横配線エッジと斜め配線エッジを抽出するエッジ抽出ステップと、
配線図形全体に対し縮小拡大処理を行って配線図形を所定の基準配線幅で分けられた配線幅範囲に分類する配線幅分類ステップと、
配線幅範囲に分類された図形に接する縦横配線エッジを抽出する縦横配線エッジ抽出ステップと、
縦横配線エッジと検証相手先となる対向するエッジとの間隔を、各配線幅範囲毎の縦横基準間隔に基づいて検証する縦横配線間隔検証ステップと、
配線幅範囲に分類された図形に接する斜め配線エッジを抽出する斜め配線エッジ抽出ステップと、
斜め配線エッジと検証相手先となる対向するエッジとの間隔を、各配線幅範囲毎の斜め基準間隔に基づいて検証する斜め配線間隔検証ステップと、
を実行させることを特徴とする。
【００３４】
また本発明は、半導体集積回路設計のレイアウトデータから作成される縦横配線と斜め配線を含む配線マスク用の配線図形データにおける配線幅を検証するためにコンピュータで実行されるプログラムを提供する。
【００３５】
このプログラムは、コンピュータに、
縦横配線と斜め配線を含む配線マスク用の配線図形全体から縦横配線エッジと斜め配線エッジを抽出するエッジ抽出ステップと、
配線図形全体に対する縮小拡大処理により所定の最小配線幅未満の配線図形を抽出する最小配線幅抽出ステップと、
最小幅未満の配線図形の中の縦横配線エッジに接する縦横配線図形と斜め配線エッジに接する斜め配線図形を抽出して最小配線幅エラーを出力する最小配線幅検証ステップと、
配線図形全体に対する縮小拡大処理により所定の最大幅を超える配線図形を抽出する最大配線幅抽出ステップと、
最大幅を超える配線図形の中の縦横配線エッジに接する縦横配線図形と斜め配線エッジに接する斜め配線図形を抽出して最大配線幅エラーを出力する最大配線幅検証ステップと、
を実行させることを特徴とする。
【００３６】
本発明は、半導体集積回路設計のレイアウトデータから作成される縦横配線と斜め配線を含む配線マスク用の配線図形データにおける配線間隔と配線幅を検証するコンピュータにより実行されるプログラムを提供する。
【００３７】
この配線間隔と配線幅の両方を検証するためのプログラムは、コンピュータに、
縦横配線と斜め配線を含む配線マスク用の配線図形全体から縦横配線エッジと斜め配線エッジを抽出するエッジ抽出ステップと、
配線図形全体に対し縮小拡大処理を行って配線図形を所定の基準配線幅で分けられた配線幅範囲に分類する配線幅分類ステップと、
配線幅範囲に分類された図形に接する縦横配線エッジを抽出する縦横配線エッジ抽出ステップと、
縦横配線エッジと検証相手先となる対向するエッジとの間隔を、各配線幅範囲毎の縦横基準間隔に基づいて検証する縦横配線間隔検証ステップと、
配線幅範囲に分類された図形に接する斜め配線エッジを抽出する斜め配線エッジ抽出ステップと、
斜め配線エッジと検証相手先となる対向するエッジとの間隔を、各配線幅範囲毎の斜め基準間隔に基づいて検証する斜め配線間隔検証ステップと、
配線図形全体に対する縮小拡大処理により所定の最小配線幅未満の配線図形を抽出する最小配線幅抽出ステップと、
最小幅未満の配線図形の中の縦横配線エッジに接する縦横配線図形と斜め配線エッジに接する斜め配線図形を抽出して最小配線幅エラーを出力する最小配線幅検証ステップと、
配線図形全体に対する縮小拡大処理により所定の最大幅を超える配線図形を抽出する最大配線幅抽出ステップと、
最大幅を超える配線図形の中の縦横配線エッジに接する縦横配線図形と斜め配線エッジに接する斜め配線図形を抽出して最大配線幅エラーを出力する最大配線幅検証ステップと、
を実行させることを特徴とする。
【００３８】
（装置）
本発明は、半導体集積回路設計のレイアウトデータから作成される縦横配線と斜め配線を含む配線マスク用の配線図形データにおける配線間隔を検証するコンピュータ支援による配線図形検証装置を提供する。
【００３９】
この配線間隔を検証するための配線図形検証装置は、配線図形全体から縦横配線エッジと斜め配線エッジを抽出するエッジ抽出部３０と、配線図形全体に対し縮小拡大処理を行って配線図形を所定の基準配線幅で分けられた配線幅範囲に分類する配線幅分類部３２と、配線幅範囲に分類された図形に接する縦横配線エッジを抽出する縦横配線エッジ抽出部３４と、縦横配線エッジと検証相手先となる対向するエッジとの間隔を、各配線幅範囲毎の縦横基準間隔に基づいて検証する縦横配線間隔検証部３６と、配線幅範囲に分類された図形に接する斜め配線エッジを抽出する斜め配線エッジ抽出部３８と、斜め配線エッジと検証相手先となる対向するエッジとの間隔を、各配線幅範囲毎の斜め基準間隔に基づいて検証する斜め配線間隔検証部４０とを備える。
【００４０】
また本発明は、半導体集積回路設計のレイアウトデータから作成される縦横配線と斜め配線を含む配線マスク用の配線図形データにおける配線幅を検証するコンピュータ支援による配線図形検証装置を提供する。
【００４１】
この配線幅を検証するための配線図形検証装置は、配線図形全体から縦横配線エッジと斜め配線エッジを抽出するエッジ抽出部３０と、配線図形全体に対する縮小拡大処理により所定の最小配線幅未満の配線図形を抽出する最小配線幅抽出部４２と、最小幅未満の配線図形の中の縦横配線エッジに接する縦横配線図形と斜め配線エッジに接する斜め配線図形を抽出して最小配線幅エラーを出力する最小配線幅検証部４４と、配線図形全体に対する縮小拡大処理により所定の最大幅を超える配線図形を抽出する最大配線幅抽出部４６と、最大幅を超える配線図形の中の縦横配線エッジに接する縦横配線図形と斜め配線エッジに接する斜め配線図形を抽出して最大配線幅エラーを出力する最大配線幅検証部４８とを備えたことを特徴とする。
【００４２】
更に本発明は、半導体集積回路設計のレイアウトデータから作成される縦横配線と斜め配線を含む配線マスク用の配線図形データにおける配線間隔と配線幅を検証するコンピュータ支援による配線図形検証装置を提供する。
【００４３】
この配線間隔と配線幅の両方を検証するための配線図形検証装置は、配線図形全体から縦横配線エッジと斜め配線エッジを抽出するエッジ抽出部３０と、配線図形全体に対し縮小拡大処理を行って配線図形を所定の基準配線幅で分けられた配線幅範囲に分類する配線幅分類部３２と、配線幅範囲に分類された図形に接する縦横配線エッジを抽出する縦横配線エッジ抽出部３４と、縦横配線エッジと検証相手先となる対向するエッジとの間隔を、各配線幅範囲毎の縦横基準間隔に基づいて検証する縦横配線間隔検証部３６と、配線幅範囲に分類された図形に接する斜め配線エッジを抽出する斜め配線エッジ抽出部３８と、斜め配線エッジと検証相手先となる対向するエッジとの間隔を、各配線幅範囲毎の斜め基準間隔に基づいて検証する斜め配線間隔検証部４０と、配線図形全体に対する縮小拡大処理により所定の最小配線幅未満の配線図形を抽出する最小配線幅抽出部４２と、最小幅未満の配線図形の中の縦横配線エッジに接する縦横配線図形と斜め配線エッジに接する斜め配線図形を抽出して最小配線幅エラーを出力する最小配線幅検証部４４と、配線図形全体に対する縮小拡大処理により所定の最大幅を超える配線図形を抽出する最大配線幅抽出部４６と、最大幅を超える配線図形の中の縦横配線エッジに接する縦横配線図形と斜め配線エッジに接する斜め配線図形を抽出して最大配線幅エラーを出力する最大配線幅検証部４８とを備えたことを特徴とする。
【００４４】
【発明の実施の形態】
図２は、本発明の配線図形検証処理が実施されるシステム構成のブロック図である。図２において、本発明の配線図形検証処理が実施されるシステムは、配線図形検証装置１０、入力装置１２、出力装置１４、更に配線図形検証装置１０の内部記憶装置１６で構成される。
【００４５】
入力装置１２には、レイアウトデータ入力部１８とＤＲＣルール入力部２０が設けられている。レイアウトデータ入力部１８は設計処理が完了したレイアウトデータを入力し、内部記憶装置１６のレイアウトデータ記憶部５０に記憶する。
【００４６】
ＤＲＣルール入力部２０は、入力されたレイアウトデータから作成された配線図形のデザインルールチェックを実行するための実行情報であるＤＲＣルールを入力し、内部記憶装置１６のＤＲＣルール記憶部５２に記憶する。
【００４７】
配線図形検証装置１０には、全体の制御を行う制御部２２とＤＲＣ実行部２４が設けられる。ＤＲＣ実行部２４には、本発明による縦横配線と斜め配線が混在した配線図形に対する配線間隔と配線幅の検証処理を実行するため、配線間隔検証部２６と配線幅検証部２８が設けられている。
【００４８】
配線間隔検証部２６にはプログラム制御により実現される機能として、エッジ抽出部３０−１、配線幅分類部３２、縦横配線エッジ抽出部３４、縦横配線間隔検証部３６、斜め配線エッジ抽出部３８及び斜め配線間隔検証部４０が設けられている。
【００４９】
また配線幅検証部２８には、エッジ抽出部３０−２、最小配線幅抽出部４２、最小配線幅検証部４４、最大配線幅抽出部４６及び最大配線幅検証部４８が設けられている。
【００５０】
ここで、配線間隔検証部２６と配線幅検証部２８に設けているエッジ抽出部３０−１，３０−２は同じものであり、配線間隔検証部２６から処理を開始すると、エッジ抽出部３０−１の抽出結果を配線幅検証部２８でそのまま使用することができ、先に検証を開始する方のエッジ抽出部のみが有効となる。
【００５１】
このようなＤＣＲ実行部２４の処理機能に対応して内部記憶装置１６には、検証対象図形記憶部５４と検証結果により得られたエラーパターンデータを格納するエラーパターンデータ記憶部５５が設けられる。また出力装置１４には、ＤＲＣ実行部２４による検証結果として得られたエラーパターンを表示するためのエラーパターンデータ表示部５６が設けられている。
【００５２】
ＤＲＣ実行部２４の配線間隔検証部２６に設けられた各機能部の処理内容は次のようになる。エッジ抽出部３０−１は、検証対象とする配線図形全体から縦横配線エッジと斜め配線エッジを抽出する。配線幅分類部３２は、配線図形全体に対し縮小拡大を行って、配線図形を所定の基準配線幅で分けられた配線幅範囲に分類する。
【００５３】
縦横配線エッジ抽出部３４は、配線幅範囲に分類された配線図形に接する縦横配線エッジを抽出する。縦横配線間隔検証部３６は、縦横配線エッジと検証相手先となる対向するエッジとの間隔を各配線幅範囲ごとの縦横基準間隔に基づいて検証する。
【００５４】
斜め配線エッジ抽出部３８は、配線幅範囲に分類された配線図形に接する斜め配線エッジを抽出する。斜め配線間隔検証部４０は、斜め配線エッジと検証相手先となる対向するエッジとの間隔を各配線幅範囲ごとの斜め基準間隔に基づいて検証する。
【００５５】
一方、配線幅検証部２８の各機能部の処理内容は次のようになる。エッジ抽出部３０−２は配線間隔検証部２６のエッジ抽出部３０−１と同じものであり、実際にはエッジ抽出部３０−１により配線全体図形から抽出された配線縦横エッジと斜め配線エッジをそのまま抽出結果として使用する。
【００５６】
最小配線幅抽出部４２は、配線図形全体に対する縮小拡大処理により、縦横配線及び斜め配線について予め定められた所定の最小配線幅未満の配線図形を抽出する。最小配線幅検証部４４は、最小配線幅未満の配線図形の中の縦横配線エッジに接する縦横配線図形と斜め配線エッジに接する斜め配線図形を抽出して最小配線エラーを出力する。
【００５７】
最大配線幅抽出部４６は、配線図形全体に対する縮小拡大処理により、縦横配線及び斜め配線のそれぞれについて所定の最小配線幅を超える配線図形を抽出する。最大配線幅検証部４８は、最大配線幅を超える配線図形の中の縦横配線エッジに接する縦横配線図形と斜め配線エッジに接する斜め配線図形を抽出して、最大配線エラーをそれぞれ出力する。
【００５８】
図２における本発明の配線図形検証装置１０は、例えば図３のようなコンピュータのハードウェア資源により実現される。図３のコンピュータにおいて、ＣＰＵ２００のバス２０１にはＲＡＭ２０２、ハードディスクドコントローラ（ソフト）２０４、フロッピィディスクドライバ（ソフト）２１０、ＣＤ−ＲＯＭドライバ（ソフト）２１４、マウスコントローラ２１８、キーボードコントローラ２２２、ディスプレイコントローラ２２６、通信用ボード２３０が接続される。
【００５９】
ハードディスクコントローラ２０４はハードディスクドライブ２０６を接続し、本発明の配線図形検証処理を実行するアプリケーションプログラムをローディングしており、コンピュータの起動時にハードディスクドライブ２０６から必要なプログラムを呼び出して、ＲＡＭ２０２上に展開し、ＣＰＵ２００により実行する。
【００６０】
フロッピィディスクドライバ２１０にはフロッピィディスクドライブ（ハード）２１２が接続され、フロッピィディスク（Ｒ）に対する読み書きができる。ＣＤ−ＲＯＭドライバ２１４に対しては、ＣＤドライブ（ハード）２１６が接続され、ＣＤに記憶されたデータやプログラムを読み込むことができる。
【００６１】
マウスコントローラ２１８はマウス２２０の入力操作をＣＰＵ２００に伝える。キーボードコントローラ２２２はキーボード２２４の入力操作をＣＰＵ２００に伝える。ディスプレイコントローラ２２６は表示部２２８に対して表示を行う。通信用ボード２３０は通信回線２３２を使用して他のコンピュータやサーバとの間で通信を行う。
【００６２】
図４は、本発明の配線図形検証処理が行われるレイアウト設計を含むコンピュータ支援による半導体集積回路設計処理の工程説明図である。
【００６３】
この半導体集積回路設計処理の工程は、まずステップＳ１でチップ全体の機能の構成を決定する機能設計を行う。続いてステップＳ２で回路パラメータ及び回路間の接続を決定する論理回路設計を行う。次にステップＳ３でセルの配置と配線を行うレイアウト設計を行う。
【００６４】
このレイアウト設計は、通常、セルの配置処理、概略配線処理、詳細配線処理の手順で行われる。レイアウト設計の中ではセルの配置及び配線の終了により得られたレイアウトデータを対象にレイアウト検証が行われ、このレイアウト検証の中で本発明によるデザインルールチェック（ＤＲＣ）による縦横配線と斜め配線が混在した配線図形を対象に配線間隔と配線幅の検証が行われる。
【００６５】
レイアウト設計が完了するとステップＳ４でマスクパターンの生成が行われ、続いてステップＳ５で生成されたマスクパターンに基づく集積回路の製造が行われ、最終的に製造された集積回路のテストがステップＳ６で行われることになる。
【００６６】
図５は、本発明の配線図形検証に使用される設計規則（デザインルール）５８の一例である。図５において、設計規則５８は配線層単位に作成されており、この例では１層配線基準６０−１、２層配線基準６０−２及び３層配線基準６０−３を示している。
【００６７】
各配線層の基準の内容は、１層配線基準６０−１を例にとると、１層縦横配線間隔基準６２−１，１層斜め配線間隔基準６４−１及び１層配線幅基準６６−１で構成されている。
【００６８】
１層縦横配線間隔基準６２−１の内容は、縦横配線幅を３段階の範囲に分ける配線幅基準値ａ１，ａ２が設定されており、
（１）ａ１以下の配線幅範囲
（２）ａ１を超えａ２以下の配線幅範囲
（３）ａ２を超える配線幅範囲
の３つに分けている。そして、これら３つの配線幅範囲に対応して縦横配線間隔を検証する間隔基準値としてｂ１，ｂ２，ｂ３を設定している。
【００６９】
次の１層斜め配線間隔基準６４−１についても同様であり、
（１）Ａ１以下の配線幅範囲
（２）Ａ１を超えＡ２以下の配線幅範囲
（３）Ａ２を超える配線幅範囲
の３つの範囲に分け、それぞれの範囲につき斜め配線の間隔基準値としてＢ１，Ｂ２，Ｂ３を設定している。
【００７０】
更に、１層配線幅基準６６−１として最小配線幅＝ｍｉｎｗ＿１と最大配線幅ｍａｘｗ＿１を定めている。なお最小配線幅と最大配線幅について、この例では縦横配線と斜め配線について共通の幅基準を設定しているが、縦横配線と斜め配線につき異なった最大配線幅と最小配線幅を設定することも可能である。
【００７１】
図６は、本発明による配線間隔検証処理のフローチャートである。この配線間隔検証処理は次のようになる。
ステップＳ１：
配線図形全体から縦横配線エッジと斜め配線エッジをそれぞれ抽出する。
ステップＳ２：
配線図形全体に対し縮小拡大処理を行い、配線図形を各配線幅範囲に分類する。
ステップＳ３：
ステップＳ２で配線幅範囲ごとに分類された図形に接するステップＳ１で抽出された縦横配線エッジを抽出する。同様に、配線幅範囲ごとに分類された図形に接するステップＳ１で抽出された斜め配線エッジを抽出する。
ステップＳ４：
ステップＳ３で抽出したエッジとその検証対象となる相手方のエッジとの間隔を、各配線幅ごとの基準値に基づいて縦横配線及び斜め配線のそれぞれについて検証する。
ステップＳ５：
ステップＳ４で基準間隔に違反する配線間隔についてのエラー出力データを生成し、エラーを出力する。
ステップＳ６：
配線間隔検証で残りの項目があればステップＳ３に戻り、残りの項目がなければステップＳ７に進む。
ステップＳ７：
未検証の配線層があるか否かチェックし、あればステップＳ８に進み、なければ処理を終了する。
ステップＳ８：
次の配線層を検証対象に選択して、ステップＳ１に戻る。
【００７２】
図７は、図６の配線間隔検証処理の対象となる配線図形６８の一例を示している。この配線図形６８にあっては、縦横配線と斜め配線が混在している。斜め配線は縦横に対し斜め４５°方向に配置した配線である。このような配線図形６８につき、図６の配線間隔検証処理にあっては、まずステップＳ１で配線図形６８の全体から縦横配線エッジと斜め配線エッジを抽出している。
【００７３】
図８は、図７の配線図形６８から抽出された縦横配線エッジ抽出図形６０である。また図９は図７の配線図形６８から抽出された斜め配線エッジ抽出図形７０である。
【００７４】
ここで本発明の配線図形検証における配線図形とエッジ図形のデータ構造を説明する。図１０（Ａ）は縦横配線の配線図形７０であり、これに対応するエッジ図形７１を図１０（Ｂ）に示している。
【００７５】
配線図形７０として、この例にあっては縦横配線図形７４，７６，７８を配置しており、各縦横配線図形は頂点座標のポリゴンデータで構成されている。例えば縦横配線図形７２にあっては、４つの頂点Ｐ１，Ｐ２，Ｐ３，Ｐ４を持つことから、この４つの頂点Ｐ１〜Ｐ４の頂点座標のデータ構造を持つ。
【００７６】
これに対しエッジ図形７１は、例えば縦横配線図形７２を例にとると、頂点Ｐ１〜Ｐ４のうち隣り合う頂点の組み合わせからなり、更に２つの頂点例えば頂点Ｐ１，Ｐ２のエッジについては、エッジの外側と内側を示す情報が組み合わされている。
【００７７】
図１１は、図２の入力装置１２にレイアウトデータとして入力される図形データ形式の説明図である。この入力される図形データ形式は、図１１（Ａ）のように例えば縦横配線図形７２を例にとると、縦横配線図形７２の中心線についての開始座標Ｓと終了座標Ｅ、更に中心線に対する左右の配線幅Ｗで定義され、例えば図１１（Ｂ）のような図形データ７３の構造を持っている。
【００７８】
この図１１のような入力された図形データは、図２のレイアウトデータ入力部１８において、図１０（Ａ）のようなポリゴンデータに変換されて検証対象図形記憶部５４に記憶される。
【００７９】
図１２（Ａ）は、図１０（Ａ）の縦横配線図形７２についての縦横配線図形データ７５であり、頂点Ｐ１〜Ｐ４の座標（ｘ１，ｙ１）〜（ｘ４，ｙ４）で構成されている。また図１２（Ｂ）は図１０（Ｂ）のエッジ図形７１についての縦横配線エッジデータ７７であり、隣り合う頂点を始点及び終点とし、更に始点と終点を結ぶエッジに対し、図形の内側と外側を示す情報として、この例では配線図形の２次元空間における２次元座標の座標軸方向を示す角度を格納している。
【００８０】
例えば始点Ｐ１と終点Ｐ２のエッジデータにあっては、エッジの下側となる２次元座標で２７０°の方向が内側であり、エッジの上側となる９０°方向が外側となっている。
【００８１】
このように縦横配線エッジデータには図形の内側方向と外側方向を示す情報が付加されていることで、内側方向について対向するエッジとの間隔については配線幅の検証ができ、一方、エッジに対し外側方向に対向するエッジとの間隔については配線間隔の検証を行うことができる。
【００８２】
図１３は、本発明における斜め配線の配線図形とエッジ図形のデータ構造に対応した説明図である。図１３（Ａ）は配線図形８０であり、斜め配線図形８４，８６，８８を配置しており、各斜め配線図形は頂点座標によるポリゴンデータで構成されている。例えば斜め配線図形８４を例にとると、図１４（Ａ）のように斜め配線図形データ８５は頂点Ｑ１〜Ｑ４の座標（ｘ１，ｙ１）〜（ｘ４，ｙ４）で構成されている。
【００８３】
一方、図１３（Ｂ）の斜め配線図形のエッジ図形８２については、図１４（Ｂ）の斜め配線図形８４の斜め配線エッジデータ８７のように、隣り合う頂点の座標と２つの頂点を結ぶエッジに対し、図形の内側と外側を示す情報が付加されている。
【００８４】
例えば始点Ｑ１と終点Ｑ２のエッジを例にとると、図形の内側は２次元座標における２２５°の方向即ち左下方向であり、一方、図形の外側方向は４５°方向即ち右斜め上方向となっている。
【００８５】
なお図１２（Ｂ）の縦横配線エッジデータ７７及び図１４（Ｂ）の斜め配線エッジデータ８７にあっては、配線図形の２次元座標における角度をもって図形の内側と図形の外側を示しているが、これに限定されず適宜の図形の内側と外側を示す情報を用いることができる。
【００８６】
図１５は、図５の設計規則５８の中の１層縦横配線間隔基準６２−１が適用された場合の図６のステップＳ２の処理により配線幅基準値ａ１未満の配線図形を除去するための縮小拡大処理の説明図である。
【００８７】
図１５（Ａ）は処理前の全体配線図形９０であり、配線図形９６，９８，１００が配置されている。このうち配線図形９６，９８は、図５の１層縦横配線間隔基準６２−１における配線幅基準値ａ１以下であり、これに対し配線図形１００は、基準値ａ１を超え基準値ａ２以下の配線幅にある。
【００８８】
こで基準値ａ１以下の配線図形９６，９８を消去して、それより大きい配線図形１００を残すため、全体配線図形９０に対し縮小処理を行う。この縮小処理は図１５（Ｂ）の縮小処理図形９２に示すように、配線図形９６，９８，１００における頂点座標を配線幅基準値ａ１の半分の値（ａ１／２）だけ内側に移動する縮小処理を行う。この縮小処理により、配線図形９６，９８については図形が消滅し、配線図形１００について縮小配線図形１０２が残る。
【００８９】
続いて図１５（Ｃ）の拡大処理図形９４に示すように、残った縮小配線図形１０２について逆に、頂点座標を縮小した値と同じ（ａ１／２）だけ外側に移動する拡大処理を行うと、元の配線図形１００が生成され、拡大処理図形９４には配線基準幅ａ１以下の配線図形９６，９８が除去された配線図形が抽出される。
【００９０】
このような縮小拡大処理により生成された拡大処理図形９４について、更に、次に大きい配線基準幅ａ２の半分の（ａ２／２）を用いた縮小処理と、縮小により残った図形に対する拡大処理を行うことで、配線基準幅ａ２を超える配線図形を抽出することができる。
【００９１】
これによって、検証対象とする配線図形を、例えば図５の１層縦横配線間隔基準６２−１に従ったａ１以下の配線幅の配線幅の配線図形、ａ１を超えａ２以下の配線幅の図形、及びａ２を超える配線幅の図形の３つの配線幅の範囲に分類することができる。
【００９２】
図１５は、縦横配線図形についての縮小拡大処理による配線幅による分類を例にとるものであったが、同様な縮小拡大処理を図５の１層斜め配線間隔基準６４−１における斜め配線基準幅Ａ１，Ａ２に基づいて行うことで、斜め配線図形についてもＡ１以下の配線幅の図形、Ａ１を超えＡ２以下の配線幅の図形、Ａ２を超える配線幅の図形の３つに分類することができる。
図１６は、図６のステップＳ３における配線幅範囲ごとに分類された配線図形に接する縦横配線エッジの抽出と、その抽出結果に基づく配線間隔の検証処理の説明図である。
【００９３】
図１６（Ａ）はａ１以下配線幅図形１０４を配線間隔の検証対象としており、縦横配線図形７２，７６がステップＳ１で抽出された縦横配線エッジに接する図形として抽出されている。
【００９４】
続いて、抽出された縦横配線図形７２，７６における対向するエッジの配線間隔１０８が間隔基準値ｂ１以上となる設計条件を満足するか否か検証する。配線間隔１０８がもし間隔基準値ｂ１未満であれば、配線間隔エラーを認識してエラー出力を行う。
【００９５】
更に、縦横配線図形７２，７６に対し別の配線幅範囲に属している他の縦横配線図形７４，７８のエッジとの配線間隔を検証する。この例では縦横配線図形７２が別の配線幅範囲にある縦横配線図形７４とのエッジに対向していることから、配線間隔１１０について間隔基準値ｂ１による検証を行う。
【００９６】
図１６（Ｂ）は、ａ１〜ａ２線幅図形を対象とした間隔基準値ｂ２を用いた間隔検証である。このａ１〜ａ２線幅図形１０６にあっては、縦横配線図形７４，７８が配線幅範囲に属する図形として分類されており、縦横配線図形７４，７８の相対するエッジについて配線間隔１１２を間隔基準値ｂ２で検証する。
【００９７】
更に縦横配線図形７４，７８の配線幅範囲に属していない他の縦横配線図形７２，７６について間隔検証を行う。この例では配線図形７４のエッジに対向する配線図形７２のエッジとの配線間隔１１４を間隔基準値ｂ２で検証する。
【００９８】
図１７は、斜め配線図形を対象とした配線間隔検証処理の説明図である。図１７（Ａ）はＡ１以下線幅図形１１６の配線間隔の検証であり、配線図形８４，８６がＡ１以下の配線幅範囲に属していることから、両者の向かい合うエッジについて配線間隔１２０を斜め配線の間隔基準値Ｂ１により検証する。
【００９９】
更に、この配線幅範囲に属していない斜め配線図形８８の対向するエッジとの間について、斜め配線図形８６との配線間隔１２２を斜め配線の間隔基準値Ｂ１により検証する。
【０１００】
図１７（Ｂ）はＡ１〜Ａ２線幅図形１１８における斜め配線の配線間隔の検証処理である。この例では、Ａ１〜Ａ２の線幅の範囲に属する斜め配線図形８８につき、他の配線幅範囲に属する斜め配線図形８６との間の対向するエッジについて配線間隔１２４を斜め配線の間隔基準値Ｂ２により検証している。
【０１０１】
このような図６の配線間隔検証処理による基本的な配線間隔の検証処理を、図７の具体的な配線図形６８及びこれから抽出した図８の縦横配線エッジ抽出図形６９、及び図９の斜め配線エッジ抽出図形６２について具体的に説明すると、次のようになる。
【０１０２】
図１８は、図７の配線図形６８につき基準配線幅ａ１を用いて縮小拡大処理を行うことにより生成されたａ１以下線幅図形１２６であり、また図１９は同じ縮小拡大処理により生成されたａ１〜ａ２線幅図形１２８である。
【０１０３】
具体的には、基準配線幅ａ１を用いた縮小拡大処理により図１９のａ１〜ａ２線幅図形１２８が得られることから、これを図７の配線図形６８から除去することで図１８のａ１以下線幅図形１２６が得られる。
【０１０４】
図２０は、図１８のａ１以下線幅図形１２６に対し基準間隔ｂ１を用いた配線間隔検証を示すｂ１間隔検証図形１３０であり、実線で示す抽出されたエッジ図形とこれに相対する相手エッジとの矢印で示す配線間隔につき基準間隔ｂ１による検証を行っている。
【０１０５】
図２１は、図１９のａ１〜ａ２線幅図形１２８を対象とした基準間隔ｂ２を用いた間隔検証を示すｂ２間隔検証図形１３２であり、実線で示す抽出されたエッジ図形とこれに相対する相手エッジとの矢印で示す間隔について基準間隔ｂ２を用いた検証を行っている。
【０１０６】
更に、斜め配線の間隔検証については、図１８のａ１以下線幅図形１２６について、図９の斜め配線エッジ抽出図形７０に接するエッジの図形を抽出することで図２２のｂ１間隔検証図形１３４を生成し、矢印で示すエッジの間の配線間隔について斜め配線における基準間隔ｂ１を用いた検証を行う。
【０１０７】
また図１９のａ１〜ａ２線幅図形１２８につき、図９の斜め配線エッジ抽出図形６２を用いてエッジに接する図形を抽出することで、図２３のＢ２間隔検証図形１３６を生成し、矢印で示すエッジの間の配線間隔について基準間隔Ｂ２を用いた配線間隔の検証を行う。
【０１０８】
なお図１８〜図２３の間隔検証処理にあっては、縦横配線の基準配線幅ａ１，ａ２により配線図形を２つの配線幅範囲に分類して、縦横配線エッジ及び斜め配線エッジに接する図形を抽出して配線間隔を検証しているが、配線幅範囲の分類を斜め配線については斜め基準配線幅Ａ１，Ａ２を用いて分類した後に斜め配線エッジに接する図形を抽出して、斜め配線の配線間隔を検証するようにしてもよい。
【０１０９】
図２４は、本発明による配線幅検証処理のフローチャートである。なお、この配線幅検証処理は図６の配線間隔検証処理を行った後に実行されるため、配線間隔検証処理のステップＳ１で抽出された縦横配線エッジと斜め配線エッジの情報を利用でき、その処理は行っていない。この配線幅検証処理は次のようになる。
ステップＳ１：
配線図形全体に対し縦横及び斜めの各配線最小幅未満の図形を縮小拡大処理により除去し、得られた図形をＳとする。例えば図７の配線図形６８について、配線最小幅未満の図形を縮小拡大処理により除去すると、図２５のような縮小拡大Ｓ図形１３８が得られる。
ステップＳ２：ステップＳ１で得られた配線図形Ｓを元の配線図形全体から除去し、得られた図形をＴとする。例えば図２５の縮小拡大Ｓ図形１３８を元の図７の配線図形６８から除去すると、図２６の抽出Ｔ図形１４０が得られる。
ステップＳ３：
図形Ｔの中で図６のステップＳ１で抽出されている縦横及び斜めの各配線エッジに接する図形を、縦横及び斜めの各配線最小幅未満の配線図形として抽出する。例えば図２６の抽出Ｔ図形１４０について、図８の縦横配線エッジ抽出図形６０を用いてエッジに接する図形を抽出すると、図２７の最小幅未満図形１４２における縦横配線図形１４４，１４６が抽出される。同様に図２６の抽出Ｔ図形１４０について図９の斜め配線エッジ抽出図形６２のエッジに接する配線図形を抽出すると、図２７の最小幅未満図形１４２の中の斜め配線図形１４８が抽出される。
ステップＳ４：
ステップＳ３で縦横及び斜めの各配線最小幅未満の配線図形が抽出された場合には、エラー出力データを生成し、エラー出力を行う。
ステップＳ５：
縦横及び斜めの各配線最大値以下の図形を縮小拡大処理により除去し、得られた図形をＵとする。例えば図７の配線図形６８について、配線最大幅以下の図形を縮小拡大処理により除去すると、例えば図２８の縮小拡大Ｕ図形１５０が得られる。
ステップＳ６：
図形Ｕの中で、図６のステップＳ１で抽出されている縦横及び斜めの配線エッジに接する図形を縦横及び斜めの各配線最大幅を超える配線図形として抽出する。例えば図２８の縮小拡大Ｕ図形について、図２９の最大幅オーバー図形１５２のように、縦横配線エッジに接する図形として縦横配線図形１５３，１５４が抽出され、また斜め配線エッジに接する図形として斜め配線図形１５６が抽出される。
ステップＳ７：
ステップＳ６で配線最大幅を超える縦横及びまたは斜めの配線図形が抽出された場合には、エラー出力データを生成し、エラー出力を行う。
ステップＳ８：
未検証の配線層があるか否かチェックし、あればステップＳ９に進み、なければ処理を終了する。
ステップＳ９：次の配線層を検証対象に選択して、ステップＳ１に戻る。
【０１１０】
ここで、図２４の配線幅検証処理にあっては、縦横配線図形と斜め配線図形についての配線幅検証を並列的に処理しているが、図３０のフローチャートのように、ステップＳ１で縦横配線の配線幅検証処理を行った後、ステップＳ２で斜め配線の配線幅検証処理を行い、ステップＳ３で未検証の配線層がなくなるまで、ステップＳ４で順次、次の配線層を検証対象に選択する処理を繰り返すようにしてもよい。
【０１１１】
図３０のステップＳ１における縦横配線の配線幅検証処理は、図３１のフローチャートのようになる。図３１の縦横配線幅検証処理は、図２４のステップＳ１〜Ｓ７における斜め配線についての処理を取り除いて縦横配線の処理のみとしたものである。
【０１１２】
また図３０のステップＳ２の斜め配線の配線幅検証処理は、図３２のステップＳ１〜Ｓ７のようになる。この処理も、図２４のステップＳ１〜Ｓ７から縦横配線処理を除いて斜め配線処理のみとしたものである。
【０１１３】
なお上記の実施形態は、配線間隔検証処理を最初に行った後に配線幅検証処理を行うようにしているが、逆に配線幅検証処理を最初に行った後に配線間隔検証処理を行うようにしてもよいし、両者を並行して行うようにしてもよい。いずれの場合にあっても、処理の最初のステップでは配線図形全体から縦横配線エッジと斜め配線エッジを抽出するエッジ抽出処理を行う必要がある。
【０１１４】
また上記の実施形態は大規模半導体集積回路設計を例にとるものであったが、本発明は規模に関わらず適宜の半導体集積回路の回路設計に適用でき、更にプリント基板における回路設計についてもそのまま適用することができる。
【０１１５】
また本発明は、その目的と利点を損なうことのない適宜の変形を含み、更に上記の実施形態に示した数値による限定は受けない。
【０１１６】
ここで本発明の特徴をまとめて列挙すると、次の付記のようになる。
（付記）
（付記１）
回路設計のレイアウトデータから作成された縦横配線と斜め配線を含む配線マスク用の配線図形データにおける配線間隔を検証するコンピュータ支援による配線図形検証方法に於いて、
エッジ抽出部により、配線図形全体から縦横配線エッジと斜め配線エッジを抽出するエッジ抽出ステップと、
配線幅分類部により、配線図形全体に対し縮小拡大処理を行って配線図形を所定の基準配線幅で分けられた配線幅範囲に分類する配線幅分類ステップと、
縦横配線エッジ抽出部により、配線幅範囲に分類された図形に接する縦横配線エッジを抽出する縦横配線エッジ抽出ステップと、
前記縦横配線エッジと検証相手先となる対向するエッジとの間隔を、各配線幅範囲毎の縦横基準間隔に基づいて検証する縦横配線間隔検証ステップと、
斜め配線エッジ抽出部により、配線幅範囲に分類された図形に接する斜め配線エッジを抽出する斜め配線エッジ抽出ステップと、
斜め配線間隔検証部により、前記斜め配線エッジと検証相手先となる対向するエッジとの間隔を、各配線幅範囲毎の斜め基準間隔に基づいて検証する斜め配線間隔検証ステップと、
を備えたことを特徴とする配線図形検証方法。（１）
【０１１７】
（付記２）
付記１記載の配線図形検証方法に於いて、前記配線幅分類ステップは、縦横配線及び斜め配線毎に配線幅範囲を決定する１又は複数の基準配線幅を設定したことを特徴とする配線図形検証方法。
【０１１８】
（付記３）
付記１記載の配線図形検証方法に於いて、前記配線幅分類ステップは、配線幅範囲を決定する単一の基準配線幅を設定した場合、配線図形全体に対し頂点座標を前記基準幅の２分の１だけ図形内部に移動させる縮小処理を行って前記基準配線幅以下の配線図形を消滅させた後に、残った配線図形の頂点座標を前記基準配線幅の２分の１だけ図形外部に移動させる拡大処理を行って、前記基準配線幅以下の配線図形と前記基準配線幅を超える配線図形に分類することを特徴とする配線図形検証方法。
【０１１９】
（付記４）
付記１記載の配線図形検証方法に於いて、前記配線幅分類ステップは、配線幅範囲を決定する複数の基準配線幅を設定した場合、昇順又は降順に基準配線幅を選択し、配線図形に対し頂点座標を選択した基準配線幅の２分の１だけ図形内部に移動させる縮小処理を行って前記基準値以下の配線図形を消滅させた後に、残った図形の頂点座標を前記基準配線幅の２分の１だけ図形外部に移動させる拡大処理を行って、前記基準配線幅以下の配線図形と前記基準配線幅を超える配線図形に分類する処理を繰り返すことを特徴とする配線図形検証方法。
【０１２０】
（付記５）
付記１記載の配線図形検証方法に於いて、前記縦横配線幅検証ステップは、前記縦横配線エッジに対向する縦横配線図形のエッジとの配線間隔が縦横配線の基準間隔に違反していないかを検証することを特徴とする配線図形検証方法。
【０１２１】
（付記６）
付記５記載の配線図形検証方法に於いて、前記斜め配線幅検証ステップは、前記縦横配線エッジに直交する図形外部の方向に位置する斜め配線図形のエッジとの配線間隔が縦横配線の基準間隔に違反していないかを検証することを特徴とする配線図形検証方法。
【０１２２】
（付記７）
付記１記載の配線図形検証方法に於いて、前記斜め配線幅検証ステップは、前記斜め配線エッジに対向する斜め配線図形のエッジとの配線間隔が斜め配線の規準間隔に違反していないかを検証することを特徴とする配線図形検証方法。
【０１２３】
（付記８）
付記７記載の配線図形検証方法に於いて、前記斜め配線幅検証ステップは、前記斜め配線エッジに直交方向に位置する縦横配線図形のエッジとの配線間隔が斜め配線の規準間隔に違反していないかを検証することを特徴とする配線図形検証方法。
【０１２４】
（付記９）
回路設計のレイアウトデータから作成される縦横配線と斜め配線を含む配線マスク用の配線図形データにおける配線幅を検証するコンピュータ支援による配線図形検証方法に於いて、
エッジ抽出部により、配線図形全体から縦横配線エッジと斜め配線エッジを抽出するエッジ抽出ステップと、
最小配線幅抽出部により、配線図形全体に対する縮小拡大処理により所定の最小配線幅未満の配線図形を抽出する最小配線幅抽出ステップと、
最小配線幅検証部により、前記最小幅未満の配線図形の中の縦横配線エッジに接する縦横配線図形と斜め配線エッジに接する斜め配線図形を抽出して最小配線幅エラーを出力する最小配線幅検証ステップと、
最大配線幅抽出部により、配線図形全体に対する縮小拡大処理により所定の最大幅を超える配線図形を抽出する最大配線幅抽出ステップと、
最大配線幅検証部により、前記最大幅を超える配線図形の中の縦横配線エッジに接する縦横配線図形と斜め配線エッジに接する斜め配線図形を抽出して最大配線幅エラーを出力する最大配線幅検証ステップと、
を備えたことを特徴とする配線図形検証方法。
【０１２５】
（付記１０）
付記９記載の配線図形検証方法に於いて、前記最小配線幅抽出ステップは、
配線図形全体に対し頂点座標を前記最小配線幅の２分の１だけ図形内部に移動させる縮小処理を行って前記最小配線幅未満の配線図形を消滅させた後に、残った配線図形の頂点座標を前記最小配線幅の２分の１だけ図形外部に移動させる拡大処理を行って前記最小配線以下の配線図形を除去した図形を抽出し、該抽出された図形を前記配線図形全体から取り除いて最小配線幅未満の配線図形を抽出することを特徴とする配線図形検証方法。
【０１２６】
（付記１１）
付記９記載の配線図形検証方法に於いて、前記最大配線幅抽出ステップは、
配線図形全体に対し頂点座標を前記最大配線幅の２分の１だけ図形内部に移動させる縮小処理を行って前記最大配線幅未満の配線図形を消滅させた後に、残った配線図形の頂点座標を前記最小配線幅の２分の１だけ図形外部に移動させる拡大処理を行って最大配線幅を超える配線図形を抽出することを特徴とする配線図形検証方法。
【０１２７】
（付記１２）
付記１又は９記載の配線図形検証方法に於いて、前記斜め配線図形は、水平および垂直方向に対し４５°に傾斜して配置された配線であることを特徴とする配線図形検証方法。
【０１２８】
（付記１３）
付記１又は９記載の配線図形検証方法に於いて、前記各ステップを配線層単位に順次処理することを特徴とする配線図形検証方法。
【０１２９】
（付記１４）
半導体集積回路設計のレイアウトデータから作成される縦横配線と斜め配線を含む配線マスク用の配線図形データにおける配線間隔と配線幅を検証するコンピュータ支援による配線図形検証方法に於いて、
エッジ抽出部により、配線図形全体から縦横配線エッジと斜め配線エッジを抽出するエッジ抽出ステップと、
配線幅分類部により、配線図形全体に対し縮小拡大処理を行って配線図形を所定の基準配線幅で分けられた配線幅範囲に分類する配線幅分類ステップと、
縦横配線エッジ抽出部により、配線幅範囲に分類された図形に接する縦横配線エッジを抽出する縦横配線エッジ抽出ステップと、
縦横配線間隔検証部により、前記縦横配線エッジと検証相手先となる対向するエッジとの間隔を、各配線幅範囲毎の縦横基準間隔に基づいて検証する縦横配線間隔検証ステップと、
斜め配線エッジ抽出部により、配線幅範囲に分類された図形に接する斜め配線エッジを抽出する斜め配線エッジ抽出ステップと、
斜め配線間隔検証部により、前記斜め配線エッジと検証相手先となる対向するエッジとの間隔を、各配線幅範囲毎の斜め基準間隔に基づいて検証する斜め配線間隔検証ステップと、
最小配線幅抽出部により、配線図形全体に対する縮小拡大処理により所定の最小配線幅未満の配線図形を抽出する最小配線幅抽出ステップと、
最小配線幅検証部により、前記最小幅未満の配線図形の中の縦横配線エッジに接する縦横配線図形と斜め配線エッジに接する斜め配線図形を抽出して最小配線幅エラーを出力する最小配線幅検証ステップと、
最大配線幅抽出部により、配線図形全体に対する縮小拡大処理により所定の最大幅を超える配線図形を抽出する最大配線幅抽出ステップと、
最大配線幅検証部により、前記最大幅を超える配線図形の中の縦横配線エッジに接する縦横配線図形と斜め配線エッジに接する斜め配線図形を抽出して最大配線幅エラーを出力する最大配線幅検証ステップと、
を備えたことを特徴とする配線図形検証方法。
【０１３０】
（付記１５）
コンピュータに、
縦横配線と斜め配線を含む配線マスク用の配線図形全体から縦横配線エッジと斜め配線エッジを抽出するエッジ抽出ステップと、
配線図形全体に対し縮小拡大処理を行って配線図形を所定の基準配線幅で分けられた配線幅範囲に分類する配線幅分類ステップと、
配線幅範囲に分類された図形に接する縦横配線エッジを抽出する縦横配線エッジ抽出ステップと、
前記縦横配線エッジと検証相手先となる対向するエッジとの間隔を、各配線幅範囲毎の縦横基準間隔に基づいて検証する縦横配線間隔検証ステップと、
配線幅範囲に分類された図形に接する斜め配線エッジを抽出する斜め配線エッジ抽出ステップと、
記斜め配線エッジと検証相手先となる対向するエッジとの間隔を、各配線幅範囲毎の斜め基準間隔に基づいて検証する斜め配線間隔検証ステップと、
を実行させることを特徴とするプログラム。（２）
【０１３１】
（付記１６）
コンピュータに、
縦横配線と斜め配線を含む配線マスク用の配線図形全体から縦横配線エッジと斜め配線エッジを抽出するエッジ抽出ステップと、
配線図形全体に対する縮小拡大処理により所定の最小配線幅未満の配線図形を抽出する最小配線幅抽出ステップと、
前記最小幅未満の配線図形の中の縦横配線エッジに接する縦横配線図形と斜め配線エッジに接する斜め配線図形を抽出して最小配線幅エラーを出力する最小配線幅検証ステップと、
配線図形全体に対する縮小拡大処理により所定の最大幅を超える配線図形を抽出する最大配線幅抽出ステップと、
前記最大幅を超える配線図形の中の縦横配線エッジに接する縦横配線図形と斜め配線エッジに接する斜め配線図形を抽出して最大配線幅エラーを出力する最大配線幅検証ステップと、
を実行させることを特徴とするプログラム。（３）
【０１３２】
（付記１７）
コンピュータに、
縦横配線と斜め配線を含む配線マスク用の配線図形全体から縦横配線エッジと斜め配線エッジを抽出するエッジ抽出ステップと、
配線図形全体に対し縮小拡大処理を行って配線図形を所定の基準配線幅で分けられた配線幅範囲に分類する配線幅分類ステップと、
配線幅範囲に分類された図形に接する縦横配線エッジを抽出する縦横配線エッジ抽出ステップと、
前記縦横配線エッジと検証相手先となる対向するエッジとの間隔を、各配線幅範囲毎の縦横基準間隔に基づいて検証する縦横配線間隔検証ステップと、
配線幅範囲に分類された図形に接する斜め配線エッジを抽出する斜め配線エッジ抽出ステップと、
前記斜め配線エッジと検証相手先となる対向するエッジとの間隔を、各配線幅範囲毎の斜め基準間隔に基づいて検証する斜め配線間隔検証ステップと、
配線図形全体に対する縮小拡大処理により所定の最小配線幅未満の配線図形を抽出する最小配線幅抽出ステップと、
前記最小幅未満の配線図形の中の縦横配線エッジに接する縦横配線図形と斜め配線エッジに接する斜め配線図形を抽出して最小配線幅エラーを出力する最小配線幅検証ステップと、
配線図形全体に対する縮小拡大処理により所定の最大幅を超える配線図形を抽出する最大配線幅抽出ステップと、
前記最大幅を超える配線図形の中の縦横配線エッジに接する縦横配線図形と斜め配線エッジに接する斜め配線図形を抽出して最大配線幅エラーを出力する最大配線幅検証ステップと、
を実行させることを特徴とするプログラム。
【０１３３】
（付記１８）
半導体集積回路設計のレイアウトデータから作成される縦横配線と斜め配線を含む配線マスク用の配線図形データにおける配線間隔を検証するコンピュータ支援による配線図形検証装置に於いて、
配線図形全体から縦横配線エッジと斜め配線エッジを抽出するエッジ抽出部と、
配線図形全体に対し縮小拡大処理を行って配線図形を所定の基準配線幅で分けられた配線幅範囲に分類する配線幅分類部と、
配線幅範囲に分類された図形に接する縦横配線エッジを抽出する縦横配線エッジ抽出部と、
前記縦横配線エッジと検証相手先となる対向するエッジとの間隔を、各配線幅範囲毎の縦横基準間隔に基づいて検証する縦横配線間隔検証部と、
配線幅範囲に分類された図形に接する斜め配線エッジを抽出する斜め配線エッジ抽出部と、
前記斜め配線エッジと検証相手先となる対向するエッジとの間隔を、各配線幅範囲毎の斜め基準間隔に基づいて検証する斜め配線間隔検証部と、
を備えたことを特徴とする配線図形検証装置。（４）
【０１３４】
（付記１９）
半導体集積回路設計のレイアウトデータから作成される縦横配線と斜め配線を含む配線マスク用の配線図形データにおける配線幅を検証するコンピュータ支援による配線図形検証装置に於いて、
配線図形全体から縦横配線エッジと斜め配線エッジを抽出するエッジ抽出部と、
配線図形全体に対する縮小拡大処理により所定の最小配線幅未満の配線図形を抽出する最小配線幅抽出部と、
前記最小幅未満の配線図形の中の縦横配線エッジに接する縦横配線図形と斜め配線エッジに接する斜め配線図形を抽出して最小配線幅エラーを出力する最小配線幅検証部と、
配線図形全体に対する縮小拡大処理により所定の最大幅を超える配線図形を抽出する最大配線幅抽出部と、
前記最大幅を超える配線図形の中の縦横配線エッジに接する縦横配線図形と斜め配線エッジに接する斜め配線図形を抽出して最大配線幅エラーを出力する最大配線幅検証部と、
を備えたことを特徴とする配線図形検証装置。（５）
【０１３５】
（付記２０）
半導体集積回路設計のレイアウトデータから作成される縦横配線と斜め配線を含む配線マスク用の配線図形データにおける配線間隔と配線幅を検証するコンピュータ支援による配線図形検証装置に於いて、
配線図形全体から縦横配線エッジと斜め配線エッジを抽出するエッジ抽出部と、
配線図形全体に対し縮小拡大処理を行って配線図形を所定の基準配線幅で分けられた配線幅範囲に分類する配線幅分類部と、
配線幅範囲に分類された図形に接する縦横配線エッジを抽出する縦横配線エッジ抽出部と、
前記縦横配線エッジと検証相手先となる対向するエッジとの間隔を、各配線幅範囲毎の縦横基準間隔に基づいて検証する縦横配線間隔検証部と、
配線幅範囲に分類された図形に接する斜め配線エッジを抽出する斜め配線エッジ抽出部と、
前記斜め配線エッジと検証相手先となる対向するエッジとの間隔を、各配線幅範囲毎の斜め基準間隔に基づいて検証する斜め配線間隔検証部と、
配線図形全体に対する縮小拡大処理により所定の最小配線幅未満の配線図形を抽出する最小配線幅抽出部と、
前記最小幅未満の配線図形の中の縦横配線エッジに接する縦横配線図形と斜め配線エッジに接する斜め配線図形を抽出して最小配線幅エラーを出力する最小配線幅検証部と、
配線図形全体に対する縮小拡大処理により所定の最大幅を超える配線図形を抽出する最大配線幅抽出部と、
前記最大幅を超える配線図形の中の縦横配線エッジに接する縦横配線図形と斜め配線エッジに接する斜め配線図形を抽出して最大配線幅エラーを出力する最大配線幅検証部と、
を備えたことを特徴とする配線図形検証装置。
【０１３６】
【発明の効果】
以上説明してきたように本発明によれば、縦横配線と斜め配線が混在したレイアウトパターンにおいて、縦横配線と斜め配線における設計基準がそれぞれ異なり、設計基準としての配線間隔基準値及び配線幅基準値が異なっていても、縦横配線と斜め配線が混在した配線図形を対象に一括して検証することができ、その結果、設計規則に基づいて許容限界まで縦横配線同士及び斜め配線同士、及び縦横配線と斜め配線を近付けることができる。この結果、斜め配線による配線長の節約、配線遅延の抑制、チップ面積の縮小に貢献し、性能の向上に大きく貢献することができる。
【図面の簡単な説明】
【図１】本発明の原理説明図
【図２】本発明の配線図形検証処理が実施されるシステム構成のブロック図
【図３】図２の配線図形検証装置が適用されるコンピュータのハードウェア環境の説明図
【図４】本発明による配線図形検証を含む半導体集積回路設計の工程説明図
【図５】本発明の配線図形検証に使用される設計規則の説明図
【図６】本発明による配線間隔検証処理のフローチャート
【図７】本発明の検証対象となる配線図形の一例の説明図
【図８】図７の配線図形から抽出された縦横配線エッジ抽出図形の説明図
【図９】図７の配線図形から抽出された斜め配線エッジ抽出図形の説明図
【図１０】本発明における縦横配線の配線図形とエッジ図形の説明図
【図１１】検証処理に入力される図形データ形式の説明図
【図１２】縦横配線の図形データ構造とエッジデータ構造の説明図
【図１３】本発明における斜め配線の配線図形とエッジ図形の説明図
【図１４】斜め配線の図形データ構造とエッジデータ構造の説明図
【図１５】配線幅基準値ａ１未満の配線図形を除去する縮小拡大処理の説明図
【図１６】ａ１以下線幅図形とａ１〜ａ２線幅図形を対象とした縦横配線間隔検証の説明図
【図１７】Ａ１以下線幅図形とＡ１〜Ａ２線幅図形を対象とした斜め配線間隔検証の説明図
【図１８】図７の配線図形全体から抽出したａ１以下線幅図形の説明図
【図１９】図７の配線図形全体から抽出したａ１〜ａ２線幅図形の説明図
【図２０】線幅ａ１以下の縦横配線図形を対象としたｂ１間隔検証図形の説明図
【図２１】線幅ａ１〜ａ２の縦横配線図形を対象としたｂ２間隔検証図形の説明図
【図２２】線幅Ａ１以下の斜め配線図形を対象としたＢ１間隔検証図形の説明図
【図２３】線幅Ａ１〜Ａ２の斜め配線図形を対象としたＢ２間隔検証図形の説明図
【図２４】本発明による配線幅検証処理のフローチャート
【図２５】図７の配線図形に対する縮小拡大処理により配線最小幅未満の配線図形を除去した縮小拡大Ｓ図形の説明図
【図２６】図７の配線図形全体から図２５の縮小拡大Ｓ図形を除去して得られた抽出Ｔ図形の説明図
【図２７】図２６の抽出Ｔ図形に図８の縦横配線エッジに接する縦横配線を抽出した最小幅未満図形の説明図
【図２８】図７の配線図形に対する縮小拡大処理により抽出した配線最大幅を超える縮小拡大Ｕ図形の説明図
【図２９】図２８の縮小拡大Ｕ図形に図８の縦横配線エッジに接する縦横配線を抽出した最大幅オーバー図形の説明図
【図３０】本発明による配線幅検証処理の他の実施形態のフローチャート
【図３１】図３０における縦横配線の配線幅検証処理のフローチャート
【図３２】図３０における斜め配線の配線幅検証処理のフローチャート
【符号の説明】
１０：配線図形検証装置
１２：入力装置
１４：出力装置
１６：内部記憶装置
１８：レイアウトデータ入力部
２０：ＤＲＣルール入力部
２２：制御部
２４：ＤＲＣ実行部
２６：配線間隔検証部
２８：配線幅検証部
３０，３０−１，３０−２：エッジ抽出部
３２：配線幅分類部
３４：縦横配線エッジ抽出部
３６：縦横配線間隔検証部
３８：斜め配線エッジ抽出部
４０：斜め配線間隔検証部
４２：最小配線幅抽出部
４４：最小配線幅検証部
４６：最大配線幅抽出部
４８：最大配線幅検証部
５０：レイアウトデータ記憶部
５２：ＤＲＣルール記憶部
５４：検証対象図形記憶部
５５：エラーパターンデータ記憶部
５６：エラーパターンデータ表示部
５８：設計規則（デザインルール）
６０：縦横配線エッジ抽出図形
６０−１：１層配線基準
６０−２：２層配線基準
６０−３：３層配線基準
６２：斜めは相先エッジ抽出図形
６８，７０，８０，９６，９８，１００：配線図形
６９：縦横配線エッジ抽出図形
７０：斜め配線エッジ抽出図形
７１，８２：エッジ図形
７２，７４，７６，７８：縦横配線図形
７５：縦横配線図形データ
７７：縦横配線エッジデータ
８４，８６，８８：斜め配線図形
８５：斜め配線図形データ
８６：斜め配線エッジデータ
９２，１０２：縮小処理図形
９４：拡大処理図形
１０４，１２６：ａ１以下線幅図形
１０６，１２８：ａ１〜ａ２線幅図形
１１６：Ａ１以下線幅図形
１１８：Ａ１〜Ａ２線幅図形
１３０：ｂ１間隔検証図形
１３２：ｂ２間隔検証図形
１３４：Ｂ１間隔検証図形
１３６：Ｂ２間隔検証図形
１３８：縮小拡大Ｓ図形
１４０：抽出Ｔ図形
１４２：最小幅未満図形
１５０：縮小拡大Ｕ図形
１５２：最大幅オーバー図形
【発明の属する技術分野】
本発明は、大規模半導体集積回路等の回路設計のレイアウトデータから作成された配線マスク用の配線図形データを検証するコンピュータ支援による配線図形検証方法、プログラム及び装置に関し、特に配線図形データに混在している縦横配線と斜め配線の配線間隔と配線幅を検証する配線図形検証方法、プログラム及び装置に関する。
【０００２】
【従来の技術】
従来、コンピュータ支援による大規模半導体集積回路の設計作業では、配置配線設計またはレイアウト設計と呼ばれる論理回路図もしくは電子回路図に従って集積回路上に素子の配置を定め、これら素子間の配線経路を決定した後、これらに基づいたマスク生成のための作図工程がある。
【０００３】
周知のとおり、レイアウト設計ではレイアウト検証が行われる。このレイアウト検証とは、設計最終段階のマスク生成のための作図データ（アートワークデータ）に対し設計の正しさを確かめるものである。
【０００４】
このレイアウト検証において、デザインルールチェック（ＤＲＣ）と呼ばれる検証が行われる。これは、製造プロセスを検討した上で得られた各種制約を考慮して設計される幾何学的設計規則、すなわちデザインルールに対し作図データが違反していないかを検証する工程である。
【０００５】
従来のデザインルールチェックでは、デザインルールに基づいて、配線図形同士の間隔や配線幅が設計規則に違反していないかを検証する。配線図形同士の間隔検証は、配線幅によって検証基準値が異なる。また許容される最小配線幅と最大配線幅は配線層毎に規定されている。
【０００６】
従来の縦横配線を対象とした配線間隔の検証では、検証対象となる配線図形を抽出して、配線図形同士の間隔チェックを行う方法と、検証対象となる配線同士のエッジを抽出して、このエッジ同士の間隔をチェックする方法がある。また配線幅の検証についても、検証対象となる配線図形を抽出して、配線図形の幅をチェックを行う方法と、検証対象となる配線のエッジを抽出して、このエッジ同士の間隔をチェックする方法がある。
【０００７】
【特許文献１】
特開２００１−１３６７３号公報
【特許文献２】
特開平８−５５１４０号公報
【特許文献３】
特開平１１−９６２００号公報
【０００８】
【発明が解決しようとする課題】
ところで従来のレイアウト設計にあっては、配線パターンは水平及び垂直方向に配置しているが、近年にあっては、配線長を短縮して線路抵抗及び浮遊容量を低減して高周波化に伴う伝送特性を改善するため、斜め４５°方向に配線パターンを配置する斜め配線が取り入れられるようになっている。
【０００９】
しかしながら、縦横配線及び斜め配線が混在した場合のレイアウト検証にあっては、配線間隔の設計基準値が縦横配線と斜め配線とでそれぞれ異なり、同じく最小配線幅及び最大配線幅の設計基準値も縦横配線と斜め配線とでそれぞれ異なる場合、異なる設計基準値の相互干渉によりエラーではないのにエラーとして出力してしまう所謂擬似エラーが発生する問題がある。
【００１０】
即ち、縦横配線の設計基準値によりレイアウト検証を行うと、縦横配線の設計基準値が斜め配線にも適用されてしまい、擬似エラーが発生する。逆に斜め配線の設計基準値によりレイアウト検証を行うと、斜め配線の設計基準値が縦横配線にも適用され、擬似エラーが発生する。
【００１１】
このため縦横配線と斜め配線の設計基準値を異ならせたレイアウト設計に対しレイアウト検証が対応できず、縦横配線と斜め配線に異なった設計基準が適用できず、レイアウト設計の自由度が制約されるという問題があった。
【００１２】
本発明は、設計基準が異なる縦横配線と斜め配線が混在した配線図形につき擬似エラーを起こすことなく異なる設計基準値に対応したレイアウト検証を可能とする配線図形検証方法、プログラム及び装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
図１は本発明の原理説明図である。
【００１４】
（配線間隔の検証）
本発明は、半導体集積回路設計のレイアウトデータから作成される縦横配線と斜め配線を含む配線マスク用の配線図形データにおける配線間隔を検証するコンピュータ支援による配線図形検証方法を提供する。
【００１５】
この配線図形検証方法は、
エッジ抽出部３０により、配線図形全体から縦横配線エッジと斜め配線エッジを抽出するエッジ抽出ステップと、
配線幅分類部３２により、配線図形全体に対し縮小拡大処理を行って配線図形を所定の基準配線幅で分けられた配線幅範囲に分類する配線幅分類ステップと、
縦横配線エッジ抽出部３４により、配線幅範囲に分類された図形に接する縦横配線エッジを抽出する縦横配線エッジ抽出ステップと、
縦横配線間隔検証部３６により、図１（Ｂ）のように、縦横配線エッジと検証相手先となる対向するエッジとの間隔を、各配線幅範囲毎の縦横基準間隔に基づいて検証する縦横配線間隔検証ステップと、
斜め配線エッジ抽出部３８により、配線幅範囲に分類された図形に接する斜め配線エッジを抽出する斜め配線エッジ抽出ステップと、
斜め配線間隔検証部４０により、図１（Ｃ）のように、斜め配線エッジと検証相手先となる対向するエッジとの間隔を、各配線幅範囲毎の斜め基準間隔に基づいて検証する斜め配線間隔検証ステップと、
を備えたことを特徴とする。
【００１６】
このように本発明の配線図形検証方法では、まず縦横配線と斜め配線の混在した配線図形全体に対し、縦横エッジと斜めエッジを抽出し、配線図形全体に対して縮小拡大処理をして配線幅範囲に分類し、先に抽出した縦横エッジと斜めエッジのうち、縮小拡大処理後の配線図形に接するものを抽出することで、縦横配線および斜め配線の配線間隔を異なる設計基準値により、擬似エラーを起こすことなく、個別に検証することができる。
【００１７】
ここで配線幅分類ステップは、縦横配線及び斜め配線毎に配線幅範囲を決定する１又は複数の基準配線幅を設定する。
【００１８】
配線幅分類ステップは、配線幅範囲を決定する単一の基準配線幅を設定した場合、配線図形全体に対し頂点座標を基準幅の２分の１だけ図形内部に移動させる縮小処理を行って基準配線幅以下の配線図形を消滅させた後に、残った配線図形の頂点座標を基準配線幅の２分の１だけ図形外部に移動させる拡大処理を行って、基準配線幅以下の配線図形と基準配線幅を超える配線図形に分類する。
【００１９】
また配線幅分類ステップは、配線幅範囲を決定する複数の基準配線幅を設定した場合、昇順又は降順に基準配線幅を選択し、配線図形に対し頂点座標を選択した基準配線幅の２分の１だけ図形内部に移動させる縮小処理を行って基準値以下の配線図形を消滅させた後に、残った図形の頂点座標を基準配線幅の２分の１だけ図形外部に移動させる拡大処理を行って、基準配線幅以下の配線図形と基準配線幅を超える配線図形に分類する処理を繰り返す。
【００２０】
縦横配線幅検証ステップは、縦横配線エッジに対向する縦横配線図形のエッジとの配線間隔が最小間隔値に違反していないかを検証する。これは縦横配線同士の配線間隔の検証である。
【００２１】
また縦横配線幅検証ステップは、縦横配線エッジに直交する図形外部の方向に位置する斜め配線図形のエッジとの配線間隔が縦横配線の規準間隔に違反していないかを検証する。これは縦横配線から見た斜め配線との配線間隔の検証であり、縦横配線の基準間隔で検証される。
【００２２】
斜め配線幅検証ステップは、斜め配線エッジに対向する斜め配線図形のエッジの配線間隔が斜め配線の規準間隔に違反していないかを検証する。これは斜め配線同士の配線間隔の検証である。
【００２３】
また斜め配線幅検証ステップは、斜め配線エッジに直交方向に位置する縦横配線図形のエッジとの配線間隔が斜め配線の規準間隔に違反していないかを検証する。これは斜め配線から見た縦横配線との配線間隔の検証であり、斜め配線の基準間隔で検証される。
【００２４】
（配線幅の検証）
本発明は、半導体集積回路設計のレイアウトデータから作成される斜め配線と斜め配線を含む配線マスク用の配線図形データにおける配線幅を検証するコンピュータ支援による配線図形検証方法を提供する。
【００２５】
この配線図形検証方法は、
エッジ抽出部３０により、配線図形全体から縦横配線エッジと斜め配線エッジを抽出するエッジ抽出ステップと、
最小配線幅抽出部４２により、配線図形全体に対する縮小拡大処理により所定の最小配線幅未満の配線図形を抽出する最小配線幅抽出ステップと、
最小配線幅検証部４４により、最小幅未満の配線図形の中の縦横配線エッジに接する縦横配線図形と斜め配線エッジに接する斜め配線図形を抽出して最小配線幅エラーを出力する最小配線幅検証ステップと、
最大配線幅抽出部４６により、配線図形全体に対する縮小拡大処理により所定の最大幅を超える配線図形を抽出する最大配線幅抽出ステップと、
最大配線幅検証部４８により、最大幅を超える配線図形の中の縦横配線エッジに接する縦横配線図形と斜め配線エッジに接する斜め配線図形を抽出して最大配線幅エラーを出力する最大配線幅検証ステップと、
を備えたことを特徴とする。
【００２６】
このように本発明の配線幅を対象とした配線図形検証方法では、まず縦横配線と斜め配線の混在した配線図形全体に対し、縦横エッジと斜めエッジを抽出し、配線図形全体に対して縮小拡大処理をして最小配線幅未満の配線図形と最大配線幅を超える配線図形とを抽出し、先に抽出した縦横エッジと斜めエッジのうち、縮小拡大処理後の配線図形に接するものを抽出することで、縦横配線および斜め配線のそれぞれについて最小配線幅違反と最大配線幅違反を、擬似エラーを起こすことなく、個別に検証することができる。
【００２７】
最小配線幅抽出ステップは、配線図形全体に対し頂点座標を最小配線幅の２分の１だけ図形内部に移動させる縮小処理を行って最小配線幅未満の配線図形を消滅させた後に、残った配線図形の頂点座標を最小配線幅の２分の１だけ図形外部に移動させる拡大処理を行って最小配線以下の配線図形を除去した図形を抽出し、この抽出された図形を配線図形全体から取り除いて最小配線幅未満の配線図形を抽出する。
【００２８】
最大配線幅抽出ステップは、配線図形全体に対し頂点座標を記最大配線幅の２分の１だけ図形内部に移動させる縮小処理を行って最大配線幅未満の配線図形を消滅させた後に、残った配線図形の頂点座標を最小配線幅の２分の１だけ図形外部に移動させる拡大処理を行って最大配線幅を超える配線図形を抽出する。
【００２９】
ここで本発明の配線間隔と配線幅の配線図形検証方法における斜め配線図形は、水平および垂直方向に対し４５°に傾斜して配置された配線である。また本発明の配線図形検証方法は、各ステップを配線層単位に順次処理する。
【００３０】
更に本発明は、半導体集積回路設計のレイアウトデータから作成される縦横配線と斜め配線を含む配線マスク用の配線図形データにおける配線間隔と配線幅を検証するコンピュータ支援による配線図形検証方法を提供する。
【００３１】
この配線間隔と配線幅の両方を検証する配線図形検証方法は、
エッジ抽出部３０により、配線図形全体から縦横配線エッジと斜め配線エッジを抽出するエッジ抽出ステップと、
配線幅分類部３２により、配線図形全体に対し縮小拡大処理を行って配線図形を所定の基準配線幅で分けられた配線幅範囲に分類する配線幅分類ステップと、
縦横配線エッジ抽出部３４により、配線幅範囲に分類された図形に接する縦横配線エッジを抽出する縦横配線エッジ抽出ステップと、
縦横配線間隔検証部３６により、前記縦横配線エッジと検証相手先となる対向するエッジとの間隔を、各配線幅範囲毎の縦横基準間隔に基づいて検証する縦横配線間隔検証ステップと、
斜め配線エッジ抽出部３８により、配線幅範囲に分類された図形に接する斜め配線エッジを抽出する斜め配線エッジ抽出ステップと、
斜め配線間隔検証部４０により、前記斜め配線エッジと検証相手先となる対向するエッジとの間隔を、各配線幅範囲毎の斜め基準間隔に基づいて検証する斜め配線間隔検証ステップと、
最小配線幅抽出部４２により、配線図形全体に対する縮小拡大処理により所定の最小配線幅未満の配線図形を抽出する最小配線幅抽出ステップと、
最小配線幅検証部４４により、最小幅未満の配線図形の中の縦横配線エッジに接する縦横配線図形と斜め配線エッジに接する斜め配線図形を抽出して最小配線幅エラーを出力する最小配線幅検証ステップと、
最大配線幅抽出部４６により、配線図形全体に対する縮小拡大処理により所定の最大幅を超える配線図形を抽出する最大配線幅抽出ステップと、
最大配線幅検証部４８により、最大幅を超える配線図形の中の縦横配線エッジに接する縦横配線図形と斜め配線エッジに接する斜め配線図形を抽出して最大配線幅エラーを出力する最大配線幅検証ステップと、
を備えたことを特徴とする。
【００３２】
（プログラム）
本発明は、半導体集積回路設計のレイアウトデータから作成される縦横配線と斜め配線を含む配線マスク用の配線図形データにおける配線間隔を検証するためにコンピュータで実行されるプログラムを提供する。
【００３３】
このプログラムは、コンピュータに、
縦横配線と斜め配線を含む配線マスク用の配線図形配線図形全体から縦横配線エッジと斜め配線エッジを抽出するエッジ抽出ステップと、
配線図形全体に対し縮小拡大処理を行って配線図形を所定の基準配線幅で分けられた配線幅範囲に分類する配線幅分類ステップと、
配線幅範囲に分類された図形に接する縦横配線エッジを抽出する縦横配線エッジ抽出ステップと、
縦横配線エッジと検証相手先となる対向するエッジとの間隔を、各配線幅範囲毎の縦横基準間隔に基づいて検証する縦横配線間隔検証ステップと、
配線幅範囲に分類された図形に接する斜め配線エッジを抽出する斜め配線エッジ抽出ステップと、
斜め配線エッジと検証相手先となる対向するエッジとの間隔を、各配線幅範囲毎の斜め基準間隔に基づいて検証する斜め配線間隔検証ステップと、
を実行させることを特徴とする。
【００３４】
また本発明は、半導体集積回路設計のレイアウトデータから作成される縦横配線と斜め配線を含む配線マスク用の配線図形データにおける配線幅を検証するためにコンピュータで実行されるプログラムを提供する。
【００３５】
このプログラムは、コンピュータに、
縦横配線と斜め配線を含む配線マスク用の配線図形全体から縦横配線エッジと斜め配線エッジを抽出するエッジ抽出ステップと、
配線図形全体に対する縮小拡大処理により所定の最小配線幅未満の配線図形を抽出する最小配線幅抽出ステップと、
最小幅未満の配線図形の中の縦横配線エッジに接する縦横配線図形と斜め配線エッジに接する斜め配線図形を抽出して最小配線幅エラーを出力する最小配線幅検証ステップと、
配線図形全体に対する縮小拡大処理により所定の最大幅を超える配線図形を抽出する最大配線幅抽出ステップと、
最大幅を超える配線図形の中の縦横配線エッジに接する縦横配線図形と斜め配線エッジに接する斜め配線図形を抽出して最大配線幅エラーを出力する最大配線幅検証ステップと、
を実行させることを特徴とする。
【００３６】
本発明は、半導体集積回路設計のレイアウトデータから作成される縦横配線と斜め配線を含む配線マスク用の配線図形データにおける配線間隔と配線幅を検証するコンピュータにより実行されるプログラムを提供する。
【００３７】
この配線間隔と配線幅の両方を検証するためのプログラムは、コンピュータに、
縦横配線と斜め配線を含む配線マスク用の配線図形全体から縦横配線エッジと斜め配線エッジを抽出するエッジ抽出ステップと、
配線図形全体に対し縮小拡大処理を行って配線図形を所定の基準配線幅で分けられた配線幅範囲に分類する配線幅分類ステップと、
配線幅範囲に分類された図形に接する縦横配線エッジを抽出する縦横配線エッジ抽出ステップと、
縦横配線エッジと検証相手先となる対向するエッジとの間隔を、各配線幅範囲毎の縦横基準間隔に基づいて検証する縦横配線間隔検証ステップと、
配線幅範囲に分類された図形に接する斜め配線エッジを抽出する斜め配線エッジ抽出ステップと、
斜め配線エッジと検証相手先となる対向するエッジとの間隔を、各配線幅範囲毎の斜め基準間隔に基づいて検証する斜め配線間隔検証ステップと、
配線図形全体に対する縮小拡大処理により所定の最小配線幅未満の配線図形を抽出する最小配線幅抽出ステップと、
最小幅未満の配線図形の中の縦横配線エッジに接する縦横配線図形と斜め配線エッジに接する斜め配線図形を抽出して最小配線幅エラーを出力する最小配線幅検証ステップと、
配線図形全体に対する縮小拡大処理により所定の最大幅を超える配線図形を抽出する最大配線幅抽出ステップと、
最大幅を超える配線図形の中の縦横配線エッジに接する縦横配線図形と斜め配線エッジに接する斜め配線図形を抽出して最大配線幅エラーを出力する最大配線幅検証ステップと、
を実行させることを特徴とする。
【００３８】
（装置）
本発明は、半導体集積回路設計のレイアウトデータから作成される縦横配線と斜め配線を含む配線マスク用の配線図形データにおける配線間隔を検証するコンピュータ支援による配線図形検証装置を提供する。
【００３９】
この配線間隔を検証するための配線図形検証装置は、配線図形全体から縦横配線エッジと斜め配線エッジを抽出するエッジ抽出部３０と、配線図形全体に対し縮小拡大処理を行って配線図形を所定の基準配線幅で分けられた配線幅範囲に分類する配線幅分類部３２と、配線幅範囲に分類された図形に接する縦横配線エッジを抽出する縦横配線エッジ抽出部３４と、縦横配線エッジと検証相手先となる対向するエッジとの間隔を、各配線幅範囲毎の縦横基準間隔に基づいて検証する縦横配線間隔検証部３６と、配線幅範囲に分類された図形に接する斜め配線エッジを抽出する斜め配線エッジ抽出部３８と、斜め配線エッジと検証相手先となる対向するエッジとの間隔を、各配線幅範囲毎の斜め基準間隔に基づいて検証する斜め配線間隔検証部４０とを備える。
【００４０】
また本発明は、半導体集積回路設計のレイアウトデータから作成される縦横配線と斜め配線を含む配線マスク用の配線図形データにおける配線幅を検証するコンピュータ支援による配線図形検証装置を提供する。
【００４１】
この配線幅を検証するための配線図形検証装置は、配線図形全体から縦横配線エッジと斜め配線エッジを抽出するエッジ抽出部３０と、配線図形全体に対する縮小拡大処理により所定の最小配線幅未満の配線図形を抽出する最小配線幅抽出部４２と、最小幅未満の配線図形の中の縦横配線エッジに接する縦横配線図形と斜め配線エッジに接する斜め配線図形を抽出して最小配線幅エラーを出力する最小配線幅検証部４４と、配線図形全体に対する縮小拡大処理により所定の最大幅を超える配線図形を抽出する最大配線幅抽出部４６と、最大幅を超える配線図形の中の縦横配線エッジに接する縦横配線図形と斜め配線エッジに接する斜め配線図形を抽出して最大配線幅エラーを出力する最大配線幅検証部４８とを備えたことを特徴とする。
【００４２】
更に本発明は、半導体集積回路設計のレイアウトデータから作成される縦横配線と斜め配線を含む配線マスク用の配線図形データにおける配線間隔と配線幅を検証するコンピュータ支援による配線図形検証装置を提供する。
【００４３】
この配線間隔と配線幅の両方を検証するための配線図形検証装置は、配線図形全体から縦横配線エッジと斜め配線エッジを抽出するエッジ抽出部３０と、配線図形全体に対し縮小拡大処理を行って配線図形を所定の基準配線幅で分けられた配線幅範囲に分類する配線幅分類部３２と、配線幅範囲に分類された図形に接する縦横配線エッジを抽出する縦横配線エッジ抽出部３４と、縦横配線エッジと検証相手先となる対向するエッジとの間隔を、各配線幅範囲毎の縦横基準間隔に基づいて検証する縦横配線間隔検証部３６と、配線幅範囲に分類された図形に接する斜め配線エッジを抽出する斜め配線エッジ抽出部３８と、斜め配線エッジと検証相手先となる対向するエッジとの間隔を、各配線幅範囲毎の斜め基準間隔に基づいて検証する斜め配線間隔検証部４０と、配線図形全体に対する縮小拡大処理により所定の最小配線幅未満の配線図形を抽出する最小配線幅抽出部４２と、最小幅未満の配線図形の中の縦横配線エッジに接する縦横配線図形と斜め配線エッジに接する斜め配線図形を抽出して最小配線幅エラーを出力する最小配線幅検証部４４と、配線図形全体に対する縮小拡大処理により所定の最大幅を超える配線図形を抽出する最大配線幅抽出部４６と、最大幅を超える配線図形の中の縦横配線エッジに接する縦横配線図形と斜め配線エッジに接する斜め配線図形を抽出して最大配線幅エラーを出力する最大配線幅検証部４８とを備えたことを特徴とする。
【００４４】
【発明の実施の形態】
図２は、本発明の配線図形検証処理が実施されるシステム構成のブロック図である。図２において、本発明の配線図形検証処理が実施されるシステムは、配線図形検証装置１０、入力装置１２、出力装置１４、更に配線図形検証装置１０の内部記憶装置１６で構成される。
【００４５】
入力装置１２には、レイアウトデータ入力部１８とＤＲＣルール入力部２０が設けられている。レイアウトデータ入力部１８は設計処理が完了したレイアウトデータを入力し、内部記憶装置１６のレイアウトデータ記憶部５０に記憶する。
【００４６】
ＤＲＣルール入力部２０は、入力されたレイアウトデータから作成された配線図形のデザインルールチェックを実行するための実行情報であるＤＲＣルールを入力し、内部記憶装置１６のＤＲＣルール記憶部５２に記憶する。
【００４７】
配線図形検証装置１０には、全体の制御を行う制御部２２とＤＲＣ実行部２４が設けられる。ＤＲＣ実行部２４には、本発明による縦横配線と斜め配線が混在した配線図形に対する配線間隔と配線幅の検証処理を実行するため、配線間隔検証部２６と配線幅検証部２８が設けられている。
【００４８】
配線間隔検証部２６にはプログラム制御により実現される機能として、エッジ抽出部３０−１、配線幅分類部３２、縦横配線エッジ抽出部３４、縦横配線間隔検証部３６、斜め配線エッジ抽出部３８及び斜め配線間隔検証部４０が設けられている。
【００４９】
また配線幅検証部２８には、エッジ抽出部３０−２、最小配線幅抽出部４２、最小配線幅検証部４４、最大配線幅抽出部４６及び最大配線幅検証部４８が設けられている。
【００５０】
ここで、配線間隔検証部２６と配線幅検証部２８に設けているエッジ抽出部３０−１，３０−２は同じものであり、配線間隔検証部２６から処理を開始すると、エッジ抽出部３０−１の抽出結果を配線幅検証部２８でそのまま使用することができ、先に検証を開始する方のエッジ抽出部のみが有効となる。
【００５１】
このようなＤＣＲ実行部２４の処理機能に対応して内部記憶装置１６には、検証対象図形記憶部５４と検証結果により得られたエラーパターンデータを格納するエラーパターンデータ記憶部５５が設けられる。また出力装置１４には、ＤＲＣ実行部２４による検証結果として得られたエラーパターンを表示するためのエラーパターンデータ表示部５６が設けられている。
【００５２】
ＤＲＣ実行部２４の配線間隔検証部２６に設けられた各機能部の処理内容は次のようになる。エッジ抽出部３０−１は、検証対象とする配線図形全体から縦横配線エッジと斜め配線エッジを抽出する。配線幅分類部３２は、配線図形全体に対し縮小拡大を行って、配線図形を所定の基準配線幅で分けられた配線幅範囲に分類する。
【００５３】
縦横配線エッジ抽出部３４は、配線幅範囲に分類された配線図形に接する縦横配線エッジを抽出する。縦横配線間隔検証部３６は、縦横配線エッジと検証相手先となる対向するエッジとの間隔を各配線幅範囲ごとの縦横基準間隔に基づいて検証する。
【００５４】
斜め配線エッジ抽出部３８は、配線幅範囲に分類された配線図形に接する斜め配線エッジを抽出する。斜め配線間隔検証部４０は、斜め配線エッジと検証相手先となる対向するエッジとの間隔を各配線幅範囲ごとの斜め基準間隔に基づいて検証する。
【００５５】
一方、配線幅検証部２８の各機能部の処理内容は次のようになる。エッジ抽出部３０−２は配線間隔検証部２６のエッジ抽出部３０−１と同じものであり、実際にはエッジ抽出部３０−１により配線全体図形から抽出された配線縦横エッジと斜め配線エッジをそのまま抽出結果として使用する。
【００５６】
最小配線幅抽出部４２は、配線図形全体に対する縮小拡大処理により、縦横配線及び斜め配線について予め定められた所定の最小配線幅未満の配線図形を抽出する。最小配線幅検証部４４は、最小配線幅未満の配線図形の中の縦横配線エッジに接する縦横配線図形と斜め配線エッジに接する斜め配線図形を抽出して最小配線エラーを出力する。
【００５７】
最大配線幅抽出部４６は、配線図形全体に対する縮小拡大処理により、縦横配線及び斜め配線のそれぞれについて所定の最小配線幅を超える配線図形を抽出する。最大配線幅検証部４８は、最大配線幅を超える配線図形の中の縦横配線エッジに接する縦横配線図形と斜め配線エッジに接する斜め配線図形を抽出して、最大配線エラーをそれぞれ出力する。
【００５８】
図２における本発明の配線図形検証装置１０は、例えば図３のようなコンピュータのハードウェア資源により実現される。図３のコンピュータにおいて、ＣＰＵ２００のバス２０１にはＲＡＭ２０２、ハードディスクドコントローラ（ソフト）２０４、フロッピィディスクドライバ（ソフト）２１０、ＣＤ−ＲＯＭドライバ（ソフト）２１４、マウスコントローラ２１８、キーボードコントローラ２２２、ディスプレイコントローラ２２６、通信用ボード２３０が接続される。
【００５９】
ハードディスクコントローラ２０４はハードディスクドライブ２０６を接続し、本発明の配線図形検証処理を実行するアプリケーションプログラムをローディングしており、コンピュータの起動時にハードディスクドライブ２０６から必要なプログラムを呼び出して、ＲＡＭ２０２上に展開し、ＣＰＵ２００により実行する。
【００６０】
フロッピィディスクドライバ２１０にはフロッピィディスクドライブ（ハード）２１２が接続され、フロッピィディスク（Ｒ）に対する読み書きができる。ＣＤ−ＲＯＭドライバ２１４に対しては、ＣＤドライブ（ハード）２１６が接続され、ＣＤに記憶されたデータやプログラムを読み込むことができる。
【００６１】
マウスコントローラ２１８はマウス２２０の入力操作をＣＰＵ２００に伝える。キーボードコントローラ２２２はキーボード２２４の入力操作をＣＰＵ２００に伝える。ディスプレイコントローラ２２６は表示部２２８に対して表示を行う。通信用ボード２３０は通信回線２３２を使用して他のコンピュータやサーバとの間で通信を行う。
【００６２】
図４は、本発明の配線図形検証処理が行われるレイアウト設計を含むコンピュータ支援による半導体集積回路設計処理の工程説明図である。
【００６３】
この半導体集積回路設計処理の工程は、まずステップＳ１でチップ全体の機能の構成を決定する機能設計を行う。続いてステップＳ２で回路パラメータ及び回路間の接続を決定する論理回路設計を行う。次にステップＳ３でセルの配置と配線を行うレイアウト設計を行う。
【００６４】
このレイアウト設計は、通常、セルの配置処理、概略配線処理、詳細配線処理の手順で行われる。レイアウト設計の中ではセルの配置及び配線の終了により得られたレイアウトデータを対象にレイアウト検証が行われ、このレイアウト検証の中で本発明によるデザインルールチェック（ＤＲＣ）による縦横配線と斜め配線が混在した配線図形を対象に配線間隔と配線幅の検証が行われる。
【００６５】
レイアウト設計が完了するとステップＳ４でマスクパターンの生成が行われ、続いてステップＳ５で生成されたマスクパターンに基づく集積回路の製造が行われ、最終的に製造された集積回路のテストがステップＳ６で行われることになる。
【００６６】
図５は、本発明の配線図形検証に使用される設計規則（デザインルール）５８の一例である。図５において、設計規則５８は配線層単位に作成されており、この例では１層配線基準６０−１、２層配線基準６０−２及び３層配線基準６０−３を示している。
【００６７】
各配線層の基準の内容は、１層配線基準６０−１を例にとると、１層縦横配線間隔基準６２−１，１層斜め配線間隔基準６４−１及び１層配線幅基準６６−１で構成されている。
【００６８】
１層縦横配線間隔基準６２−１の内容は、縦横配線幅を３段階の範囲に分ける配線幅基準値ａ１，ａ２が設定されており、
（１）ａ１以下の配線幅範囲
（２）ａ１を超えａ２以下の配線幅範囲
（３）ａ２を超える配線幅範囲
の３つに分けている。そして、これら３つの配線幅範囲に対応して縦横配線間隔を検証する間隔基準値としてｂ１，ｂ２，ｂ３を設定している。
【００６９】
次の１層斜め配線間隔基準６４−１についても同様であり、
（１）Ａ１以下の配線幅範囲
（２）Ａ１を超えＡ２以下の配線幅範囲
（３）Ａ２を超える配線幅範囲
の３つの範囲に分け、それぞれの範囲につき斜め配線の間隔基準値としてＢ１，Ｂ２，Ｂ３を設定している。
【００７０】
更に、１層配線幅基準６６−１として最小配線幅＝ｍｉｎｗ＿１と最大配線幅ｍａｘｗ＿１を定めている。なお最小配線幅と最大配線幅について、この例では縦横配線と斜め配線について共通の幅基準を設定しているが、縦横配線と斜め配線につき異なった最大配線幅と最小配線幅を設定することも可能である。
【００７１】
図６は、本発明による配線間隔検証処理のフローチャートである。この配線間隔検証処理は次のようになる。
ステップＳ１：
配線図形全体から縦横配線エッジと斜め配線エッジをそれぞれ抽出する。
ステップＳ２：
配線図形全体に対し縮小拡大処理を行い、配線図形を各配線幅範囲に分類する。
ステップＳ３：
ステップＳ２で配線幅範囲ごとに分類された図形に接するステップＳ１で抽出された縦横配線エッジを抽出する。同様に、配線幅範囲ごとに分類された図形に接するステップＳ１で抽出された斜め配線エッジを抽出する。
ステップＳ４：
ステップＳ３で抽出したエッジとその検証対象となる相手方のエッジとの間隔を、各配線幅ごとの基準値に基づいて縦横配線及び斜め配線のそれぞれについて検証する。
ステップＳ５：
ステップＳ４で基準間隔に違反する配線間隔についてのエラー出力データを生成し、エラーを出力する。
ステップＳ６：
配線間隔検証で残りの項目があればステップＳ３に戻り、残りの項目がなければステップＳ７に進む。
ステップＳ７：
未検証の配線層があるか否かチェックし、あればステップＳ８に進み、なければ処理を終了する。
ステップＳ８：
次の配線層を検証対象に選択して、ステップＳ１に戻る。
【００７２】
図７は、図６の配線間隔検証処理の対象となる配線図形６８の一例を示している。この配線図形６８にあっては、縦横配線と斜め配線が混在している。斜め配線は縦横に対し斜め４５°方向に配置した配線である。このような配線図形６８につき、図６の配線間隔検証処理にあっては、まずステップＳ１で配線図形６８の全体から縦横配線エッジと斜め配線エッジを抽出している。
【００７３】
図８は、図７の配線図形６８から抽出された縦横配線エッジ抽出図形６０である。また図９は図７の配線図形６８から抽出された斜め配線エッジ抽出図形７０である。
【００７４】
ここで本発明の配線図形検証における配線図形とエッジ図形のデータ構造を説明する。図１０（Ａ）は縦横配線の配線図形７０であり、これに対応するエッジ図形７１を図１０（Ｂ）に示している。
【００７５】
配線図形７０として、この例にあっては縦横配線図形７４，７６，７８を配置しており、各縦横配線図形は頂点座標のポリゴンデータで構成されている。例えば縦横配線図形７２にあっては、４つの頂点Ｐ１，Ｐ２，Ｐ３，Ｐ４を持つことから、この４つの頂点Ｐ１〜Ｐ４の頂点座標のデータ構造を持つ。
【００７６】
これに対しエッジ図形７１は、例えば縦横配線図形７２を例にとると、頂点Ｐ１〜Ｐ４のうち隣り合う頂点の組み合わせからなり、更に２つの頂点例えば頂点Ｐ１，Ｐ２のエッジについては、エッジの外側と内側を示す情報が組み合わされている。
【００７７】
図１１は、図２の入力装置１２にレイアウトデータとして入力される図形データ形式の説明図である。この入力される図形データ形式は、図１１（Ａ）のように例えば縦横配線図形７２を例にとると、縦横配線図形７２の中心線についての開始座標Ｓと終了座標Ｅ、更に中心線に対する左右の配線幅Ｗで定義され、例えば図１１（Ｂ）のような図形データ７３の構造を持っている。
【００７８】
この図１１のような入力された図形データは、図２のレイアウトデータ入力部１８において、図１０（Ａ）のようなポリゴンデータに変換されて検証対象図形記憶部５４に記憶される。
【００７９】
図１２（Ａ）は、図１０（Ａ）の縦横配線図形７２についての縦横配線図形データ７５であり、頂点Ｐ１〜Ｐ４の座標（ｘ１，ｙ１）〜（ｘ４，ｙ４）で構成されている。また図１２（Ｂ）は図１０（Ｂ）のエッジ図形７１についての縦横配線エッジデータ７７であり、隣り合う頂点を始点及び終点とし、更に始点と終点を結ぶエッジに対し、図形の内側と外側を示す情報として、この例では配線図形の２次元空間における２次元座標の座標軸方向を示す角度を格納している。
【００８０】
例えば始点Ｐ１と終点Ｐ２のエッジデータにあっては、エッジの下側となる２次元座標で２７０°の方向が内側であり、エッジの上側となる９０°方向が外側となっている。
【００８１】
このように縦横配線エッジデータには図形の内側方向と外側方向を示す情報が付加されていることで、内側方向について対向するエッジとの間隔については配線幅の検証ができ、一方、エッジに対し外側方向に対向するエッジとの間隔については配線間隔の検証を行うことができる。
【００８２】
図１３は、本発明における斜め配線の配線図形とエッジ図形のデータ構造に対応した説明図である。図１３（Ａ）は配線図形８０であり、斜め配線図形８４，８６，８８を配置しており、各斜め配線図形は頂点座標によるポリゴンデータで構成されている。例えば斜め配線図形８４を例にとると、図１４（Ａ）のように斜め配線図形データ８５は頂点Ｑ１〜Ｑ４の座標（ｘ１，ｙ１）〜（ｘ４，ｙ４）で構成されている。
【００８３】
一方、図１３（Ｂ）の斜め配線図形のエッジ図形８２については、図１４（Ｂ）の斜め配線図形８４の斜め配線エッジデータ８７のように、隣り合う頂点の座標と２つの頂点を結ぶエッジに対し、図形の内側と外側を示す情報が付加されている。
【００８４】
例えば始点Ｑ１と終点Ｑ２のエッジを例にとると、図形の内側は２次元座標における２２５°の方向即ち左下方向であり、一方、図形の外側方向は４５°方向即ち右斜め上方向となっている。
【００８５】
なお図１２（Ｂ）の縦横配線エッジデータ７７及び図１４（Ｂ）の斜め配線エッジデータ８７にあっては、配線図形の２次元座標における角度をもって図形の内側と図形の外側を示しているが、これに限定されず適宜の図形の内側と外側を示す情報を用いることができる。
【００８６】
図１５は、図５の設計規則５８の中の１層縦横配線間隔基準６２−１が適用された場合の図６のステップＳ２の処理により配線幅基準値ａ１未満の配線図形を除去するための縮小拡大処理の説明図である。
【００８７】
図１５（Ａ）は処理前の全体配線図形９０であり、配線図形９６，９８，１００が配置されている。このうち配線図形９６，９８は、図５の１層縦横配線間隔基準６２−１における配線幅基準値ａ１以下であり、これに対し配線図形１００は、基準値ａ１を超え基準値ａ２以下の配線幅にある。
【００８８】
こで基準値ａ１以下の配線図形９６，９８を消去して、それより大きい配線図形１００を残すため、全体配線図形９０に対し縮小処理を行う。この縮小処理は図１５（Ｂ）の縮小処理図形９２に示すように、配線図形９６，９８，１００における頂点座標を配線幅基準値ａ１の半分の値（ａ１／２）だけ内側に移動する縮小処理を行う。この縮小処理により、配線図形９６，９８については図形が消滅し、配線図形１００について縮小配線図形１０２が残る。
【００８９】
続いて図１５（Ｃ）の拡大処理図形９４に示すように、残った縮小配線図形１０２について逆に、頂点座標を縮小した値と同じ（ａ１／２）だけ外側に移動する拡大処理を行うと、元の配線図形１００が生成され、拡大処理図形９４には配線基準幅ａ１以下の配線図形９６，９８が除去された配線図形が抽出される。
【００９０】
このような縮小拡大処理により生成された拡大処理図形９４について、更に、次に大きい配線基準幅ａ２の半分の（ａ２／２）を用いた縮小処理と、縮小により残った図形に対する拡大処理を行うことで、配線基準幅ａ２を超える配線図形を抽出することができる。
【００９１】
これによって、検証対象とする配線図形を、例えば図５の１層縦横配線間隔基準６２−１に従ったａ１以下の配線幅の配線幅の配線図形、ａ１を超えａ２以下の配線幅の図形、及びａ２を超える配線幅の図形の３つの配線幅の範囲に分類することができる。
【００９２】
図１５は、縦横配線図形についての縮小拡大処理による配線幅による分類を例にとるものであったが、同様な縮小拡大処理を図５の１層斜め配線間隔基準６４−１における斜め配線基準幅Ａ１，Ａ２に基づいて行うことで、斜め配線図形についてもＡ１以下の配線幅の図形、Ａ１を超えＡ２以下の配線幅の図形、Ａ２を超える配線幅の図形の３つに分類することができる。
図１６は、図６のステップＳ３における配線幅範囲ごとに分類された配線図形に接する縦横配線エッジの抽出と、その抽出結果に基づく配線間隔の検証処理の説明図である。
【００９３】
図１６（Ａ）はａ１以下配線幅図形１０４を配線間隔の検証対象としており、縦横配線図形７２，７６がステップＳ１で抽出された縦横配線エッジに接する図形として抽出されている。
【００９４】
続いて、抽出された縦横配線図形７２，７６における対向するエッジの配線間隔１０８が間隔基準値ｂ１以上となる設計条件を満足するか否か検証する。配線間隔１０８がもし間隔基準値ｂ１未満であれば、配線間隔エラーを認識してエラー出力を行う。
【００９５】
更に、縦横配線図形７２，７６に対し別の配線幅範囲に属している他の縦横配線図形７４，７８のエッジとの配線間隔を検証する。この例では縦横配線図形７２が別の配線幅範囲にある縦横配線図形７４とのエッジに対向していることから、配線間隔１１０について間隔基準値ｂ１による検証を行う。
【００９６】
図１６（Ｂ）は、ａ１〜ａ２線幅図形を対象とした間隔基準値ｂ２を用いた間隔検証である。このａ１〜ａ２線幅図形１０６にあっては、縦横配線図形７４，７８が配線幅範囲に属する図形として分類されており、縦横配線図形７４，７８の相対するエッジについて配線間隔１１２を間隔基準値ｂ２で検証する。
【００９７】
更に縦横配線図形７４，７８の配線幅範囲に属していない他の縦横配線図形７２，７６について間隔検証を行う。この例では配線図形７４のエッジに対向する配線図形７２のエッジとの配線間隔１１４を間隔基準値ｂ２で検証する。
【００９８】
図１７は、斜め配線図形を対象とした配線間隔検証処理の説明図である。図１７（Ａ）はＡ１以下線幅図形１１６の配線間隔の検証であり、配線図形８４，８６がＡ１以下の配線幅範囲に属していることから、両者の向かい合うエッジについて配線間隔１２０を斜め配線の間隔基準値Ｂ１により検証する。
【００９９】
更に、この配線幅範囲に属していない斜め配線図形８８の対向するエッジとの間について、斜め配線図形８６との配線間隔１２２を斜め配線の間隔基準値Ｂ１により検証する。
【０１００】
図１７（Ｂ）はＡ１〜Ａ２線幅図形１１８における斜め配線の配線間隔の検証処理である。この例では、Ａ１〜Ａ２の線幅の範囲に属する斜め配線図形８８につき、他の配線幅範囲に属する斜め配線図形８６との間の対向するエッジについて配線間隔１２４を斜め配線の間隔基準値Ｂ２により検証している。
【０１０１】
このような図６の配線間隔検証処理による基本的な配線間隔の検証処理を、図７の具体的な配線図形６８及びこれから抽出した図８の縦横配線エッジ抽出図形６９、及び図９の斜め配線エッジ抽出図形６２について具体的に説明すると、次のようになる。
【０１０２】
図１８は、図７の配線図形６８につき基準配線幅ａ１を用いて縮小拡大処理を行うことにより生成されたａ１以下線幅図形１２６であり、また図１９は同じ縮小拡大処理により生成されたａ１〜ａ２線幅図形１２８である。
【０１０３】
具体的には、基準配線幅ａ１を用いた縮小拡大処理により図１９のａ１〜ａ２線幅図形１２８が得られることから、これを図７の配線図形６８から除去することで図１８のａ１以下線幅図形１２６が得られる。
【０１０４】
図２０は、図１８のａ１以下線幅図形１２６に対し基準間隔ｂ１を用いた配線間隔検証を示すｂ１間隔検証図形１３０であり、実線で示す抽出されたエッジ図形とこれに相対する相手エッジとの矢印で示す配線間隔につき基準間隔ｂ１による検証を行っている。
【０１０５】
図２１は、図１９のａ１〜ａ２線幅図形１２８を対象とした基準間隔ｂ２を用いた間隔検証を示すｂ２間隔検証図形１３２であり、実線で示す抽出されたエッジ図形とこれに相対する相手エッジとの矢印で示す間隔について基準間隔ｂ２を用いた検証を行っている。
【０１０６】
更に、斜め配線の間隔検証については、図１８のａ１以下線幅図形１２６について、図９の斜め配線エッジ抽出図形７０に接するエッジの図形を抽出することで図２２のｂ１間隔検証図形１３４を生成し、矢印で示すエッジの間の配線間隔について斜め配線における基準間隔ｂ１を用いた検証を行う。
【０１０７】
また図１９のａ１〜ａ２線幅図形１２８につき、図９の斜め配線エッジ抽出図形６２を用いてエッジに接する図形を抽出することで、図２３のＢ２間隔検証図形１３６を生成し、矢印で示すエッジの間の配線間隔について基準間隔Ｂ２を用いた配線間隔の検証を行う。
【０１０８】
なお図１８〜図２３の間隔検証処理にあっては、縦横配線の基準配線幅ａ１，ａ２により配線図形を２つの配線幅範囲に分類して、縦横配線エッジ及び斜め配線エッジに接する図形を抽出して配線間隔を検証しているが、配線幅範囲の分類を斜め配線については斜め基準配線幅Ａ１，Ａ２を用いて分類した後に斜め配線エッジに接する図形を抽出して、斜め配線の配線間隔を検証するようにしてもよい。
【０１０９】
図２４は、本発明による配線幅検証処理のフローチャートである。なお、この配線幅検証処理は図６の配線間隔検証処理を行った後に実行されるため、配線間隔検証処理のステップＳ１で抽出された縦横配線エッジと斜め配線エッジの情報を利用でき、その処理は行っていない。この配線幅検証処理は次のようになる。
ステップＳ１：
配線図形全体に対し縦横及び斜めの各配線最小幅未満の図形を縮小拡大処理により除去し、得られた図形をＳとする。例えば図７の配線図形６８について、配線最小幅未満の図形を縮小拡大処理により除去すると、図２５のような縮小拡大Ｓ図形１３８が得られる。
ステップＳ２：ステップＳ１で得られた配線図形Ｓを元の配線図形全体から除去し、得られた図形をＴとする。例えば図２５の縮小拡大Ｓ図形１３８を元の図７の配線図形６８から除去すると、図２６の抽出Ｔ図形１４０が得られる。
ステップＳ３：
図形Ｔの中で図６のステップＳ１で抽出されている縦横及び斜めの各配線エッジに接する図形を、縦横及び斜めの各配線最小幅未満の配線図形として抽出する。例えば図２６の抽出Ｔ図形１４０について、図８の縦横配線エッジ抽出図形６０を用いてエッジに接する図形を抽出すると、図２７の最小幅未満図形１４２における縦横配線図形１４４，１４６が抽出される。同様に図２６の抽出Ｔ図形１４０について図９の斜め配線エッジ抽出図形６２のエッジに接する配線図形を抽出すると、図２７の最小幅未満図形１４２の中の斜め配線図形１４８が抽出される。
ステップＳ４：
ステップＳ３で縦横及び斜めの各配線最小幅未満の配線図形が抽出された場合には、エラー出力データを生成し、エラー出力を行う。
ステップＳ５：
縦横及び斜めの各配線最大値以下の図形を縮小拡大処理により除去し、得られた図形をＵとする。例えば図７の配線図形６８について、配線最大幅以下の図形を縮小拡大処理により除去すると、例えば図２８の縮小拡大Ｕ図形１５０が得られる。
ステップＳ６：
図形Ｕの中で、図６のステップＳ１で抽出されている縦横及び斜めの配線エッジに接する図形を縦横及び斜めの各配線最大幅を超える配線図形として抽出する。例えば図２８の縮小拡大Ｕ図形について、図２９の最大幅オーバー図形１５２のように、縦横配線エッジに接する図形として縦横配線図形１５３，１５４が抽出され、また斜め配線エッジに接する図形として斜め配線図形１５６が抽出される。
ステップＳ７：
ステップＳ６で配線最大幅を超える縦横及びまたは斜めの配線図形が抽出された場合には、エラー出力データを生成し、エラー出力を行う。
ステップＳ８：
未検証の配線層があるか否かチェックし、あればステップＳ９に進み、なければ処理を終了する。
ステップＳ９：次の配線層を検証対象に選択して、ステップＳ１に戻る。
【０１１０】
ここで、図２４の配線幅検証処理にあっては、縦横配線図形と斜め配線図形についての配線幅検証を並列的に処理しているが、図３０のフローチャートのように、ステップＳ１で縦横配線の配線幅検証処理を行った後、ステップＳ２で斜め配線の配線幅検証処理を行い、ステップＳ３で未検証の配線層がなくなるまで、ステップＳ４で順次、次の配線層を検証対象に選択する処理を繰り返すようにしてもよい。
【０１１１】
図３０のステップＳ１における縦横配線の配線幅検証処理は、図３１のフローチャートのようになる。図３１の縦横配線幅検証処理は、図２４のステップＳ１〜Ｓ７における斜め配線についての処理を取り除いて縦横配線の処理のみとしたものである。
【０１１２】
また図３０のステップＳ２の斜め配線の配線幅検証処理は、図３２のステップＳ１〜Ｓ７のようになる。この処理も、図２４のステップＳ１〜Ｓ７から縦横配線処理を除いて斜め配線処理のみとしたものである。
【０１１３】
なお上記の実施形態は、配線間隔検証処理を最初に行った後に配線幅検証処理を行うようにしているが、逆に配線幅検証処理を最初に行った後に配線間隔検証処理を行うようにしてもよいし、両者を並行して行うようにしてもよい。いずれの場合にあっても、処理の最初のステップでは配線図形全体から縦横配線エッジと斜め配線エッジを抽出するエッジ抽出処理を行う必要がある。
【０１１４】
また上記の実施形態は大規模半導体集積回路設計を例にとるものであったが、本発明は規模に関わらず適宜の半導体集積回路の回路設計に適用でき、更にプリント基板における回路設計についてもそのまま適用することができる。
【０１１５】
また本発明は、その目的と利点を損なうことのない適宜の変形を含み、更に上記の実施形態に示した数値による限定は受けない。
【０１１６】
ここで本発明の特徴をまとめて列挙すると、次の付記のようになる。
（付記）
（付記１）
回路設計のレイアウトデータから作成された縦横配線と斜め配線を含む配線マスク用の配線図形データにおける配線間隔を検証するコンピュータ支援による配線図形検証方法に於いて、
エッジ抽出部により、配線図形全体から縦横配線エッジと斜め配線エッジを抽出するエッジ抽出ステップと、
配線幅分類部により、配線図形全体に対し縮小拡大処理を行って配線図形を所定の基準配線幅で分けられた配線幅範囲に分類する配線幅分類ステップと、
縦横配線エッジ抽出部により、配線幅範囲に分類された図形に接する縦横配線エッジを抽出する縦横配線エッジ抽出ステップと、
前記縦横配線エッジと検証相手先となる対向するエッジとの間隔を、各配線幅範囲毎の縦横基準間隔に基づいて検証する縦横配線間隔検証ステップと、
斜め配線エッジ抽出部により、配線幅範囲に分類された図形に接する斜め配線エッジを抽出する斜め配線エッジ抽出ステップと、
斜め配線間隔検証部により、前記斜め配線エッジと検証相手先となる対向するエッジとの間隔を、各配線幅範囲毎の斜め基準間隔に基づいて検証する斜め配線間隔検証ステップと、
を備えたことを特徴とする配線図形検証方法。（１）
【０１１７】
（付記２）
付記１記載の配線図形検証方法に於いて、前記配線幅分類ステップは、縦横配線及び斜め配線毎に配線幅範囲を決定する１又は複数の基準配線幅を設定したことを特徴とする配線図形検証方法。
【０１１８】
（付記３）
付記１記載の配線図形検証方法に於いて、前記配線幅分類ステップは、配線幅範囲を決定する単一の基準配線幅を設定した場合、配線図形全体に対し頂点座標を前記基準幅の２分の１だけ図形内部に移動させる縮小処理を行って前記基準配線幅以下の配線図形を消滅させた後に、残った配線図形の頂点座標を前記基準配線幅の２分の１だけ図形外部に移動させる拡大処理を行って、前記基準配線幅以下の配線図形と前記基準配線幅を超える配線図形に分類することを特徴とする配線図形検証方法。
【０１１９】
（付記４）
付記１記載の配線図形検証方法に於いて、前記配線幅分類ステップは、配線幅範囲を決定する複数の基準配線幅を設定した場合、昇順又は降順に基準配線幅を選択し、配線図形に対し頂点座標を選択した基準配線幅の２分の１だけ図形内部に移動させる縮小処理を行って前記基準値以下の配線図形を消滅させた後に、残った図形の頂点座標を前記基準配線幅の２分の１だけ図形外部に移動させる拡大処理を行って、前記基準配線幅以下の配線図形と前記基準配線幅を超える配線図形に分類する処理を繰り返すことを特徴とする配線図形検証方法。
【０１２０】
（付記５）
付記１記載の配線図形検証方法に於いて、前記縦横配線幅検証ステップは、前記縦横配線エッジに対向する縦横配線図形のエッジとの配線間隔が縦横配線の基準間隔に違反していないかを検証することを特徴とする配線図形検証方法。
【０１２１】
（付記６）
付記５記載の配線図形検証方法に於いて、前記斜め配線幅検証ステップは、前記縦横配線エッジに直交する図形外部の方向に位置する斜め配線図形のエッジとの配線間隔が縦横配線の基準間隔に違反していないかを検証することを特徴とする配線図形検証方法。
【０１２２】
（付記７）
付記１記載の配線図形検証方法に於いて、前記斜め配線幅検証ステップは、前記斜め配線エッジに対向する斜め配線図形のエッジとの配線間隔が斜め配線の規準間隔に違反していないかを検証することを特徴とする配線図形検証方法。
【０１２３】
（付記８）
付記７記載の配線図形検証方法に於いて、前記斜め配線幅検証ステップは、前記斜め配線エッジに直交方向に位置する縦横配線図形のエッジとの配線間隔が斜め配線の規準間隔に違反していないかを検証することを特徴とする配線図形検証方法。
【０１２４】
（付記９）
回路設計のレイアウトデータから作成される縦横配線と斜め配線を含む配線マスク用の配線図形データにおける配線幅を検証するコンピュータ支援による配線図形検証方法に於いて、
エッジ抽出部により、配線図形全体から縦横配線エッジと斜め配線エッジを抽出するエッジ抽出ステップと、
最小配線幅抽出部により、配線図形全体に対する縮小拡大処理により所定の最小配線幅未満の配線図形を抽出する最小配線幅抽出ステップと、
最小配線幅検証部により、前記最小幅未満の配線図形の中の縦横配線エッジに接する縦横配線図形と斜め配線エッジに接する斜め配線図形を抽出して最小配線幅エラーを出力する最小配線幅検証ステップと、
最大配線幅抽出部により、配線図形全体に対する縮小拡大処理により所定の最大幅を超える配線図形を抽出する最大配線幅抽出ステップと、
最大配線幅検証部により、前記最大幅を超える配線図形の中の縦横配線エッジに接する縦横配線図形と斜め配線エッジに接する斜め配線図形を抽出して最大配線幅エラーを出力する最大配線幅検証ステップと、
を備えたことを特徴とする配線図形検証方法。
【０１２５】
（付記１０）
付記９記載の配線図形検証方法に於いて、前記最小配線幅抽出ステップは、
配線図形全体に対し頂点座標を前記最小配線幅の２分の１だけ図形内部に移動させる縮小処理を行って前記最小配線幅未満の配線図形を消滅させた後に、残った配線図形の頂点座標を前記最小配線幅の２分の１だけ図形外部に移動させる拡大処理を行って前記最小配線以下の配線図形を除去した図形を抽出し、該抽出された図形を前記配線図形全体から取り除いて最小配線幅未満の配線図形を抽出することを特徴とする配線図形検証方法。
【０１２６】
（付記１１）
付記９記載の配線図形検証方法に於いて、前記最大配線幅抽出ステップは、
配線図形全体に対し頂点座標を前記最大配線幅の２分の１だけ図形内部に移動させる縮小処理を行って前記最大配線幅未満の配線図形を消滅させた後に、残った配線図形の頂点座標を前記最小配線幅の２分の１だけ図形外部に移動させる拡大処理を行って最大配線幅を超える配線図形を抽出することを特徴とする配線図形検証方法。
【０１２７】
（付記１２）
付記１又は９記載の配線図形検証方法に於いて、前記斜め配線図形は、水平および垂直方向に対し４５°に傾斜して配置された配線であることを特徴とする配線図形検証方法。
【０１２８】
（付記１３）
付記１又は９記載の配線図形検証方法に於いて、前記各ステップを配線層単位に順次処理することを特徴とする配線図形検証方法。
【０１２９】
（付記１４）
半導体集積回路設計のレイアウトデータから作成される縦横配線と斜め配線を含む配線マスク用の配線図形データにおける配線間隔と配線幅を検証するコンピュータ支援による配線図形検証方法に於いて、
エッジ抽出部により、配線図形全体から縦横配線エッジと斜め配線エッジを抽出するエッジ抽出ステップと、
配線幅分類部により、配線図形全体に対し縮小拡大処理を行って配線図形を所定の基準配線幅で分けられた配線幅範囲に分類する配線幅分類ステップと、
縦横配線エッジ抽出部により、配線幅範囲に分類された図形に接する縦横配線エッジを抽出する縦横配線エッジ抽出ステップと、
縦横配線間隔検証部により、前記縦横配線エッジと検証相手先となる対向するエッジとの間隔を、各配線幅範囲毎の縦横基準間隔に基づいて検証する縦横配線間隔検証ステップと、
斜め配線エッジ抽出部により、配線幅範囲に分類された図形に接する斜め配線エッジを抽出する斜め配線エッジ抽出ステップと、
斜め配線間隔検証部により、前記斜め配線エッジと検証相手先となる対向するエッジとの間隔を、各配線幅範囲毎の斜め基準間隔に基づいて検証する斜め配線間隔検証ステップと、
最小配線幅抽出部により、配線図形全体に対する縮小拡大処理により所定の最小配線幅未満の配線図形を抽出する最小配線幅抽出ステップと、
最小配線幅検証部により、前記最小幅未満の配線図形の中の縦横配線エッジに接する縦横配線図形と斜め配線エッジに接する斜め配線図形を抽出して最小配線幅エラーを出力する最小配線幅検証ステップと、
最大配線幅抽出部により、配線図形全体に対する縮小拡大処理により所定の最大幅を超える配線図形を抽出する最大配線幅抽出ステップと、
最大配線幅検証部により、前記最大幅を超える配線図形の中の縦横配線エッジに接する縦横配線図形と斜め配線エッジに接する斜め配線図形を抽出して最大配線幅エラーを出力する最大配線幅検証ステップと、
を備えたことを特徴とする配線図形検証方法。
【０１３０】
（付記１５）
コンピュータに、
縦横配線と斜め配線を含む配線マスク用の配線図形全体から縦横配線エッジと斜め配線エッジを抽出するエッジ抽出ステップと、
配線図形全体に対し縮小拡大処理を行って配線図形を所定の基準配線幅で分けられた配線幅範囲に分類する配線幅分類ステップと、
配線幅範囲に分類された図形に接する縦横配線エッジを抽出する縦横配線エッジ抽出ステップと、
前記縦横配線エッジと検証相手先となる対向するエッジとの間隔を、各配線幅範囲毎の縦横基準間隔に基づいて検証する縦横配線間隔検証ステップと、
配線幅範囲に分類された図形に接する斜め配線エッジを抽出する斜め配線エッジ抽出ステップと、
記斜め配線エッジと検証相手先となる対向するエッジとの間隔を、各配線幅範囲毎の斜め基準間隔に基づいて検証する斜め配線間隔検証ステップと、
を実行させることを特徴とするプログラム。（２）
【０１３１】
（付記１６）
コンピュータに、
縦横配線と斜め配線を含む配線マスク用の配線図形全体から縦横配線エッジと斜め配線エッジを抽出するエッジ抽出ステップと、
配線図形全体に対する縮小拡大処理により所定の最小配線幅未満の配線図形を抽出する最小配線幅抽出ステップと、
前記最小幅未満の配線図形の中の縦横配線エッジに接する縦横配線図形と斜め配線エッジに接する斜め配線図形を抽出して最小配線幅エラーを出力する最小配線幅検証ステップと、
配線図形全体に対する縮小拡大処理により所定の最大幅を超える配線図形を抽出する最大配線幅抽出ステップと、
前記最大幅を超える配線図形の中の縦横配線エッジに接する縦横配線図形と斜め配線エッジに接する斜め配線図形を抽出して最大配線幅エラーを出力する最大配線幅検証ステップと、
を実行させることを特徴とするプログラム。（３）
【０１３２】
（付記１７）
コンピュータに、
縦横配線と斜め配線を含む配線マスク用の配線図形全体から縦横配線エッジと斜め配線エッジを抽出するエッジ抽出ステップと、
配線図形全体に対し縮小拡大処理を行って配線図形を所定の基準配線幅で分けられた配線幅範囲に分類する配線幅分類ステップと、
配線幅範囲に分類された図形に接する縦横配線エッジを抽出する縦横配線エッジ抽出ステップと、
前記縦横配線エッジと検証相手先となる対向するエッジとの間隔を、各配線幅範囲毎の縦横基準間隔に基づいて検証する縦横配線間隔検証ステップと、
配線幅範囲に分類された図形に接する斜め配線エッジを抽出する斜め配線エッジ抽出ステップと、
前記斜め配線エッジと検証相手先となる対向するエッジとの間隔を、各配線幅範囲毎の斜め基準間隔に基づいて検証する斜め配線間隔検証ステップと、
配線図形全体に対する縮小拡大処理により所定の最小配線幅未満の配線図形を抽出する最小配線幅抽出ステップと、
前記最小幅未満の配線図形の中の縦横配線エッジに接する縦横配線図形と斜め配線エッジに接する斜め配線図形を抽出して最小配線幅エラーを出力する最小配線幅検証ステップと、
配線図形全体に対する縮小拡大処理により所定の最大幅を超える配線図形を抽出する最大配線幅抽出ステップと、
前記最大幅を超える配線図形の中の縦横配線エッジに接する縦横配線図形と斜め配線エッジに接する斜め配線図形を抽出して最大配線幅エラーを出力する最大配線幅検証ステップと、
を実行させることを特徴とするプログラム。
【０１３３】
（付記１８）
半導体集積回路設計のレイアウトデータから作成される縦横配線と斜め配線を含む配線マスク用の配線図形データにおける配線間隔を検証するコンピュータ支援による配線図形検証装置に於いて、
配線図形全体から縦横配線エッジと斜め配線エッジを抽出するエッジ抽出部と、
配線図形全体に対し縮小拡大処理を行って配線図形を所定の基準配線幅で分けられた配線幅範囲に分類する配線幅分類部と、
配線幅範囲に分類された図形に接する縦横配線エッジを抽出する縦横配線エッジ抽出部と、
前記縦横配線エッジと検証相手先となる対向するエッジとの間隔を、各配線幅範囲毎の縦横基準間隔に基づいて検証する縦横配線間隔検証部と、
配線幅範囲に分類された図形に接する斜め配線エッジを抽出する斜め配線エッジ抽出部と、
前記斜め配線エッジと検証相手先となる対向するエッジとの間隔を、各配線幅範囲毎の斜め基準間隔に基づいて検証する斜め配線間隔検証部と、
を備えたことを特徴とする配線図形検証装置。（４）
【０１３４】
（付記１９）
半導体集積回路設計のレイアウトデータから作成される縦横配線と斜め配線を含む配線マスク用の配線図形データにおける配線幅を検証するコンピュータ支援による配線図形検証装置に於いて、
配線図形全体から縦横配線エッジと斜め配線エッジを抽出するエッジ抽出部と、
配線図形全体に対する縮小拡大処理により所定の最小配線幅未満の配線図形を抽出する最小配線幅抽出部と、
前記最小幅未満の配線図形の中の縦横配線エッジに接する縦横配線図形と斜め配線エッジに接する斜め配線図形を抽出して最小配線幅エラーを出力する最小配線幅検証部と、
配線図形全体に対する縮小拡大処理により所定の最大幅を超える配線図形を抽出する最大配線幅抽出部と、
前記最大幅を超える配線図形の中の縦横配線エッジに接する縦横配線図形と斜め配線エッジに接する斜め配線図形を抽出して最大配線幅エラーを出力する最大配線幅検証部と、
を備えたことを特徴とする配線図形検証装置。（５）
【０１３５】
（付記２０）
半導体集積回路設計のレイアウトデータから作成される縦横配線と斜め配線を含む配線マスク用の配線図形データにおける配線間隔と配線幅を検証するコンピュータ支援による配線図形検証装置に於いて、
配線図形全体から縦横配線エッジと斜め配線エッジを抽出するエッジ抽出部と、
配線図形全体に対し縮小拡大処理を行って配線図形を所定の基準配線幅で分けられた配線幅範囲に分類する配線幅分類部と、
配線幅範囲に分類された図形に接する縦横配線エッジを抽出する縦横配線エッジ抽出部と、
前記縦横配線エッジと検証相手先となる対向するエッジとの間隔を、各配線幅範囲毎の縦横基準間隔に基づいて検証する縦横配線間隔検証部と、
配線幅範囲に分類された図形に接する斜め配線エッジを抽出する斜め配線エッジ抽出部と、
前記斜め配線エッジと検証相手先となる対向するエッジとの間隔を、各配線幅範囲毎の斜め基準間隔に基づいて検証する斜め配線間隔検証部と、
配線図形全体に対する縮小拡大処理により所定の最小配線幅未満の配線図形を抽出する最小配線幅抽出部と、
前記最小幅未満の配線図形の中の縦横配線エッジに接する縦横配線図形と斜め配線エッジに接する斜め配線図形を抽出して最小配線幅エラーを出力する最小配線幅検証部と、
配線図形全体に対する縮小拡大処理により所定の最大幅を超える配線図形を抽出する最大配線幅抽出部と、
前記最大幅を超える配線図形の中の縦横配線エッジに接する縦横配線図形と斜め配線エッジに接する斜め配線図形を抽出して最大配線幅エラーを出力する最大配線幅検証部と、
を備えたことを特徴とする配線図形検証装置。
【０１３６】
【発明の効果】
以上説明してきたように本発明によれば、縦横配線と斜め配線が混在したレイアウトパターンにおいて、縦横配線と斜め配線における設計基準がそれぞれ異なり、設計基準としての配線間隔基準値及び配線幅基準値が異なっていても、縦横配線と斜め配線が混在した配線図形を対象に一括して検証することができ、その結果、設計規則に基づいて許容限界まで縦横配線同士及び斜め配線同士、及び縦横配線と斜め配線を近付けることができる。この結果、斜め配線による配線長の節約、配線遅延の抑制、チップ面積の縮小に貢献し、性能の向上に大きく貢献することができる。
【図面の簡単な説明】
【図１】本発明の原理説明図
【図２】本発明の配線図形検証処理が実施されるシステム構成のブロック図
【図３】図２の配線図形検証装置が適用されるコンピュータのハードウェア環境の説明図
【図４】本発明による配線図形検証を含む半導体集積回路設計の工程説明図
【図５】本発明の配線図形検証に使用される設計規則の説明図
【図６】本発明による配線間隔検証処理のフローチャート
【図７】本発明の検証対象となる配線図形の一例の説明図
【図８】図７の配線図形から抽出された縦横配線エッジ抽出図形の説明図
【図９】図７の配線図形から抽出された斜め配線エッジ抽出図形の説明図
【図１０】本発明における縦横配線の配線図形とエッジ図形の説明図
【図１１】検証処理に入力される図形データ形式の説明図
【図１２】縦横配線の図形データ構造とエッジデータ構造の説明図
【図１３】本発明における斜め配線の配線図形とエッジ図形の説明図
【図１４】斜め配線の図形データ構造とエッジデータ構造の説明図
【図１５】配線幅基準値ａ１未満の配線図形を除去する縮小拡大処理の説明図
【図１６】ａ１以下線幅図形とａ１〜ａ２線幅図形を対象とした縦横配線間隔検証の説明図
【図１７】Ａ１以下線幅図形とＡ１〜Ａ２線幅図形を対象とした斜め配線間隔検証の説明図
【図１８】図７の配線図形全体から抽出したａ１以下線幅図形の説明図
【図１９】図７の配線図形全体から抽出したａ１〜ａ２線幅図形の説明図
【図２０】線幅ａ１以下の縦横配線図形を対象としたｂ１間隔検証図形の説明図
【図２１】線幅ａ１〜ａ２の縦横配線図形を対象としたｂ２間隔検証図形の説明図
【図２２】線幅Ａ１以下の斜め配線図形を対象としたＢ１間隔検証図形の説明図
【図２３】線幅Ａ１〜Ａ２の斜め配線図形を対象としたＢ２間隔検証図形の説明図
【図２４】本発明による配線幅検証処理のフローチャート
【図２５】図７の配線図形に対する縮小拡大処理により配線最小幅未満の配線図形を除去した縮小拡大Ｓ図形の説明図
【図２６】図７の配線図形全体から図２５の縮小拡大Ｓ図形を除去して得られた抽出Ｔ図形の説明図
【図２７】図２６の抽出Ｔ図形に図８の縦横配線エッジに接する縦横配線を抽出した最小幅未満図形の説明図
【図２８】図７の配線図形に対する縮小拡大処理により抽出した配線最大幅を超える縮小拡大Ｕ図形の説明図
【図２９】図２８の縮小拡大Ｕ図形に図８の縦横配線エッジに接する縦横配線を抽出した最大幅オーバー図形の説明図
【図３０】本発明による配線幅検証処理の他の実施形態のフローチャート
【図３１】図３０における縦横配線の配線幅検証処理のフローチャート
【図３２】図３０における斜め配線の配線幅検証処理のフローチャート
【符号の説明】
１０：配線図形検証装置
１２：入力装置
１４：出力装置
１６：内部記憶装置
１８：レイアウトデータ入力部
２０：ＤＲＣルール入力部
２２：制御部
２４：ＤＲＣ実行部
２６：配線間隔検証部
２８：配線幅検証部
３０，３０−１，３０−２：エッジ抽出部
３２：配線幅分類部
３４：縦横配線エッジ抽出部
３６：縦横配線間隔検証部
３８：斜め配線エッジ抽出部
４０：斜め配線間隔検証部
４２：最小配線幅抽出部
４４：最小配線幅検証部
４６：最大配線幅抽出部
４８：最大配線幅検証部
５０：レイアウトデータ記憶部
５２：ＤＲＣルール記憶部
５４：検証対象図形記憶部
５５：エラーパターンデータ記憶部
５６：エラーパターンデータ表示部
５８：設計規則（デザインルール）
６０：縦横配線エッジ抽出図形
６０−１：１層配線基準
６０−２：２層配線基準
６０−３：３層配線基準
６２：斜めは相先エッジ抽出図形
６８，７０，８０，９６，９８，１００：配線図形
６９：縦横配線エッジ抽出図形
７０：斜め配線エッジ抽出図形
７１，８２：エッジ図形
７２，７４，７６，７８：縦横配線図形
７５：縦横配線図形データ
７７：縦横配線エッジデータ
８４，８６，８８：斜め配線図形
８５：斜め配線図形データ
８６：斜め配線エッジデータ
９２，１０２：縮小処理図形
９４：拡大処理図形
１０４，１２６：ａ１以下線幅図形
１０６，１２８：ａ１〜ａ２線幅図形
１１６：Ａ１以下線幅図形
１１８：Ａ１〜Ａ２線幅図形
１３０：ｂ１間隔検証図形
１３２：ｂ２間隔検証図形
１３４：Ｂ１間隔検証図形
１３６：Ｂ２間隔検証図形
１３８：縮小拡大Ｓ図形
１４０：抽出Ｔ図形
１４２：最小幅未満図形
１５０：縮小拡大Ｕ図形
１５２：最大幅オーバー図形
Claims (5)
- 回路設計のレイアウトデータから作成された縦横配線と斜め配線を含む配線マスク用の配線図形データにおける配線間隔を検証するコンピュータ支援による配線図形検証方法に於いて、
エッジ抽出部により、配線図形全体から縦横配線エッジと斜め配線エッジを抽出するエッジ抽出ステップと、
配線幅分類部により、配線図形全体に対し縮小拡大処理を行って配線図形を所定の基準配線幅で分けられた配線幅範囲に分類する配線幅分類ステップと、
縦横配線エッジ抽出部により、配線幅範囲に分類された図形に接する縦横配線エッジを抽出する縦横配線エッジ抽出ステップと、
前記縦横配線エッジと検証相手先となる対向するエッジとの間隔を、各配線幅範囲毎の縦横基準間隔に基づいて検証する縦横配線間隔検証ステップと、
斜め配線エッジ抽出部により、配線幅範囲に分類された図形に接する斜め配線エッジを抽出する斜め配線エッジ抽出ステップと、
斜め配線間隔検証部により、前記斜め配線エッジと検証相手先となる対向するエッジとの間隔を、各配線幅範囲毎の斜め基準間隔に基づいて検証する斜め配線間隔検証ステップと、
を備えたことを特徴とする配線図形検証方法。 - コンピュータに、
縦横配線と斜め配線を含む配線マスク用の配線図形全体から縦横配線エッジと斜め配線エッジを抽出するエッジ抽出ステップと、
配線図形全体に対し縮小拡大処理を行って配線図形を所定の基準配線幅で分けられた配線幅範囲に分類する配線幅分類ステップと、
配線幅範囲に分類された図形に接する縦横配線エッジを抽出する縦横配線エッジ抽出ステップと、
前記縦横配線エッジと検証相手先となる対向するエッジとの間隔を、各配線幅範囲毎の縦横基準間隔に基づいて検証する縦横配線間隔検証ステップと、
配線幅範囲に分類された図形に接する斜め配線エッジを抽出する斜め配線エッジ抽出ステップと、
前記斜め配線エッジと検証相手先となる対向するエッジとの間隔を、各配線幅範囲毎の斜め基準間隔に基づいて検証する斜め配線間隔検証ステップと、
を実行させることを特徴とするプログラム。 - コンピュータに、
縦横配線と斜め配線を含む配線マスク用の配線図形全体から縦横配線エッジと斜め配線エッジを抽出するエッジ抽出ステップと、
配線図形全体に対する縮小拡大処理により所定の最小配線幅未満の配線図形を抽出する最小配線幅抽出ステップと、
前記最小幅未満の配線図形の中の縦横配線エッジに接する縦横配線図形と斜め配線エッジに接する斜め配線図形を抽出して最小配線幅エラーを出力する最小配線幅検証ステップと、
配線図形全体に対する縮小拡大処理により所定の最大幅を超える配線図形を抽出する最大配線幅抽出ステップと、
前記最大幅を超える配線図形の中の縦横配線エッジに接する縦横配線図形と斜め配線エッジに接する斜め配線図形を抽出して最大配線幅エラーを出力する最大配線幅検証ステップと、
を実行させることを特徴とするプログラム。 - 半導体集積回路設計のレイアウトデータから作成される縦横配線と斜め配線を含む配線マスク用の配線図形データにおける配線間隔を検証するコンピュータ支援による配線図形検証装置に於いて、
配線図形全体から縦横配線エッジと斜め配線エッジを抽出するエッジ抽出部と、
配線図形全体に対し縮小拡大処理を行って配線図形を所定の基準配線幅で分けられた配線幅範囲に分類する配線幅分類部と、
配線幅範囲に分類された図形に接する縦横配線エッジを抽出する縦横配線エッジ抽出部と、
前記縦横配線エッジと検証相手先となる対向するエッジとの間隔を、各配線幅範囲毎の縦横基準間隔に基づいて検証する縦横配線間隔検証部と、
配線幅範囲に分類された図形に接する斜め配線エッジを抽出する斜め配線エッジ抽出部と、
前記斜め配線エッジと検証相手先となる対向するエッジとの間隔を、各配線幅範囲毎の斜め基準間隔に基づいて検証する斜め配線間隔検証部と、
を備えたことを特徴とする配線図形検証装置。 - 半導体集積回路設計のレイアウトデータから作成される縦横配線と斜め配線を含む配線マスク用の配線図形データにおける配線幅を検証するコンピュータ支援による配線図形検証装置に於いて、
配線図形全体から縦横配線エッジと斜め配線エッジを抽出するエッジ抽出部と、
配線図形全体に対する縮小拡大処理により所定の最小配線幅未満の配線図形を抽出する最小配線幅抽出部と、
前記最小幅未満の配線図形の中の縦横配線エッジに接する縦横配線図形と斜め配線エッジに接する斜め配線図形を抽出して最小配線幅エラーを出力する最小配線幅検証部と、
配線図形全体に対する縮小拡大処理により所定の最大幅を超える配線図形を抽出する最大配線幅抽出部と、
前記最大幅を超える配線図形の中の縦横配線エッジに接する縦横配線図形と斜め配線エッジに接する斜め配線図形を抽出して最大配線幅エラーを出力する最大配線幅検証部と、
を備えたことを特徴とする配線図形検証装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003107522A JP2004318224A (ja) | 2003-04-11 | 2003-04-11 | 配線図形検証方法、プログラム及び装置 |
| US10/805,478 US7120881B2 (en) | 2003-04-11 | 2004-03-22 | Wiring graphic verification method, program and apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003107522A JP2004318224A (ja) | 2003-04-11 | 2003-04-11 | 配線図形検証方法、プログラム及び装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004318224A true JP2004318224A (ja) | 2004-11-11 |
Family
ID=33469331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003107522A Pending JP2004318224A (ja) | 2003-04-11 | 2003-04-11 | 配線図形検証方法、プログラム及び装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7120881B2 (ja) |
| JP (1) | JP2004318224A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010140020A (ja) * | 2008-12-14 | 2010-06-24 | Internatl Business Mach Corp <Ibm> | ターゲット・エッジ・ペアを選択することによるリソグラフィ・マスクの製造可能性の計算方法 |
| JP2013045258A (ja) * | 2011-08-23 | 2013-03-04 | Zuken Inc | プリント基板設計における配線パターン幅の計算方法、配線パターン幅の計算装置、プログラムおよびコンピューター読み取り可能な記録媒体 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7784010B1 (en) * | 2004-06-01 | 2010-08-24 | Pulsic Limited | Automatic routing system with variable width interconnect |
| JP2007042990A (ja) * | 2005-08-05 | 2007-02-15 | Nec Electronics Corp | 半導体装置の設計方法、その設計プログラムおよびその設計装置 |
| JP4744980B2 (ja) | 2005-08-25 | 2011-08-10 | 株式会社東芝 | パターン検証方法、そのプログラム、半導体装置の製造方法 |
| US11861288B2 (en) * | 2021-08-06 | 2024-01-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and method of verifying slanted layout components |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0855140A (ja) | 1994-08-08 | 1996-02-27 | Mitsubishi Electric Corp | レイアウト検証装置 |
| JPH1196200A (ja) | 1997-09-17 | 1999-04-09 | Mitsubishi Electric Corp | 半導体設計装置 |
| JP2000048052A (ja) * | 1998-07-27 | 2000-02-18 | Mitsubishi Electric Corp | レイアウト検証方法とレイアウト検証装置 |
| JP2001013673A (ja) | 1999-06-25 | 2001-01-19 | Mitsubishi Electric Corp | レイアウトパターン検証装置、その方法およびそのプログラムを記録した媒体、並びにレイアウトパターン補正装置、その方法およびそのプログラムを記録した媒体 |
| JP2002117092A (ja) * | 2000-10-05 | 2002-04-19 | Fujitsu Ltd | 半導体集積回路装置の設計方法、及び設計装置 |
| US6925618B1 (en) * | 2002-01-31 | 2005-08-02 | Cadence Design Systems, Inc. | Method and apparatus for performing extraction on an integrated circuit design with support vector machines |
| US7149991B2 (en) * | 2002-05-30 | 2006-12-12 | Nec Electronics America, Inc. | Calibrating a wire load model for an integrated circuit |
| US7228522B2 (en) * | 2004-09-29 | 2007-06-05 | Synopsys, Inc. | Edge-based proximity correction |
-
2003
- 2003-04-11 JP JP2003107522A patent/JP2004318224A/ja active Pending
-
2004
- 2004-03-22 US US10/805,478 patent/US7120881B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010140020A (ja) * | 2008-12-14 | 2010-06-24 | Internatl Business Mach Corp <Ibm> | ターゲット・エッジ・ペアを選択することによるリソグラフィ・マスクの製造可能性の計算方法 |
| JP2013045258A (ja) * | 2011-08-23 | 2013-03-04 | Zuken Inc | プリント基板設計における配線パターン幅の計算方法、配線パターン幅の計算装置、プログラムおよびコンピューター読み取り可能な記録媒体 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7120881B2 (en) | 2006-10-10 |
| US20050005252A1 (en) | 2005-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10418354B2 (en) | Integrated circuit and computer-implemented method of manufacturing the same | |
| US7827514B2 (en) | Efficient electromagnetic modeling of irregular metal planes | |
| US7519929B2 (en) | Method and computer program product for interlayer connection of arbitrarily complex shapes under asymmetric via enclosure rules | |
| JP4719657B2 (ja) | 配置モデル作成装置、配置モデル作成方法および配置モデル作成プログラム | |
| US8219959B2 (en) | Generating integrated circuit floorplan layouts | |
| US7308667B2 (en) | LSI physical designing method, program, and apparatus | |
| US8677300B2 (en) | Canonical signature generation for layout design data | |
| JP2004318224A (ja) | 配線図形検証方法、プログラム及び装置 | |
| CN109543308B (zh) | 一种验证设计规则检查脚本的方法 | |
| JP3762866B2 (ja) | 集積回路のレイアウトをコンピュータによって検証する方法および装置ならびに該方法の、集積回路を製造するための使用 | |
| JP4177123B2 (ja) | 配線図形検証方法、プログラム及び装置 | |
| JP2008310562A (ja) | 回路シミュレーション用の抵抗網作成装置、及び抵抗網作成プログラム | |
| US7185296B2 (en) | Method of extraction of wire capacitances in LSI device having diagonal wires and extraction program for same | |
| US20150143317A1 (en) | Determination Of Electromigration Features | |
| CN112347735A (zh) | 标准单元的检测方法和生成方法、介质、及设备 | |
| US8555232B2 (en) | Wire routing using virtual landing pads | |
| CN111429426B (zh) | 一种检测对象缺陷图案的提取装置、提取方法及存储介质 | |
| US7797649B1 (en) | Method and system for implementing an analytical wirelength formulation | |
| US20060117290A1 (en) | Wiring method, program, and apparatus | |
| EP2214110B1 (en) | Heuristic routing for electronic device layout designs | |
| US20110072404A1 (en) | Parallel Timing Analysis For Place-And-Route Operations | |
| JP3130810B2 (ja) | 自動配置配線方法 | |
| JPH11312185A (ja) | レイアウトデータの作成方法 | |
| JPH04344979A (ja) | パターンレイアウト検証装置 | |
| JPH05181934A (ja) | 半導体装置のレイアウトデータ検証方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060126 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080711 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080715 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090106 |