JPH1196200A - 半導体設計装置 - Google Patents
半導体設計装置Info
- Publication number
- JPH1196200A JPH1196200A JP9252067A JP25206797A JPH1196200A JP H1196200 A JPH1196200 A JP H1196200A JP 9252067 A JP9252067 A JP 9252067A JP 25206797 A JP25206797 A JP 25206797A JP H1196200 A JPH1196200 A JP H1196200A
- Authority
- JP
- Japan
- Prior art keywords
- distance
- layout
- center coordinates
- graphic
- verification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 サイズが一定でない図形のピッチ等、各種の
デザインルールチェックが確実に行える半導体設計装置
を得る。 【解決手段】 レイアウトデータ６内の任意の図形を認
識する検証対象図形認識部５、認識した図形の中心座標
を抽出する中心抽出部８、抽出した中心座標から、同様
に抽出した他の図形の中心座標までの距離を測定する距
離測定部９、測定された距離をレイアウト検証ルールフ
ァイル７に記述された規定値データ１２と比較する距離
比較部１０、および比較の結果、エラーがあればエラー
データを出力するエラー出力部１３で構成されている。
デザインルールチェックが確実に行える半導体設計装置
を得る。 【解決手段】 レイアウトデータ６内の任意の図形を認
識する検証対象図形認識部５、認識した図形の中心座標
を抽出する中心抽出部８、抽出した中心座標から、同様
に抽出した他の図形の中心座標までの距離を測定する距
離測定部９、測定された距離をレイアウト検証ルールフ
ァイル７に記述された規定値データ１２と比較する距離
比較部１０、および比較の結果、エラーがあればエラー
データを出力するエラー出力部１３で構成されている。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体集積回路
のレイアウトデータのデザインルール違反をチェックす
る半導体設計装置に関する。
のレイアウトデータのデザインルール違反をチェックす
る半導体設計装置に関する。
【０００２】
【従来の技術】一般に、半導体集積回路のレイアウトデ
ータ設計では、歩留り向上のために、レイアウト上の各
図形が規定のサイズを満足しているかどうか、または隣
り合う図形どうしの間隔が適切であるかどうかなどの検
査が必要である。従来においてこの検査を行う場合は、
レイアウトデータ上に存在する各図形のエッジや頂点を
基準にデザインルールチェックをしていた。例えば、図
１１に示したような図形がレイアウトデータ上に存在し
た場合、図形１のエッジと図形２のエッジとの距離ｄが
規定のサイズを満足しているか否かをチェックする。ま
た図１２に示したように、図形３の頂点と図形４の頂点
との距離ｄが規定のサイズを満足しているか否かをチェ
ックする。
ータ設計では、歩留り向上のために、レイアウト上の各
図形が規定のサイズを満足しているかどうか、または隣
り合う図形どうしの間隔が適切であるかどうかなどの検
査が必要である。従来においてこの検査を行う場合は、
レイアウトデータ上に存在する各図形のエッジや頂点を
基準にデザインルールチェックをしていた。例えば、図
１１に示したような図形がレイアウトデータ上に存在し
た場合、図形１のエッジと図形２のエッジとの距離ｄが
規定のサイズを満足しているか否かをチェックする。ま
た図１２に示したように、図形３の頂点と図形４の頂点
との距離ｄが規定のサイズを満足しているか否かをチェ
ックする。
【０００３】このような従来の半導体設計装置におい
て、例えば図１３（ａ）に示したような、必ずしもサイ
ズが一定でない５つの図形が一列に並んでいた場合の、
図形のピッチ（ｄ１，ｄ２，ｄ３，ｄ４）が一定である
か否かの検証を行う方法について説明する。この場合、
５つの図形のサイズが必ずしも一定でないために、図形
のエッジを基準に検証して、隣り合う図形のエッジとエ
ッジとの距離が一定であったとしても、図形のピッチが
一定であるとは検証できない。そのために、図１３
（ｂ）に示したように、各図形の上にａ×ａのダミーデ
ータを配置し、そのダミーデータのエッジ間距離（ｄ１
−ａ，ｄ２−ａ，ｄ３−ａ，ｄ４−ａ）が一定であるか
否かを検証する。こうすることにより、ダミーデータの
エッジ間の距離が一定ならば、必ず図形のピッチが一定
となり、逆に、ダミーデータのエッジ間の距離が一定で
なければ図形のピッチが一定とならないので、ダミーデ
ータのエッジ間の検証を行うことで、図形のピッチの検
証を行うことができる。具体的には、サイズが一定でな
いセルとセルとのピッチの検証や、レーザトリミングス
ポットからエッジまでの距離の検証に上記のような方法
がとられている。
て、例えば図１３（ａ）に示したような、必ずしもサイ
ズが一定でない５つの図形が一列に並んでいた場合の、
図形のピッチ（ｄ１，ｄ２，ｄ３，ｄ４）が一定である
か否かの検証を行う方法について説明する。この場合、
５つの図形のサイズが必ずしも一定でないために、図形
のエッジを基準に検証して、隣り合う図形のエッジとエ
ッジとの距離が一定であったとしても、図形のピッチが
一定であるとは検証できない。そのために、図１３
（ｂ）に示したように、各図形の上にａ×ａのダミーデ
ータを配置し、そのダミーデータのエッジ間距離（ｄ１
−ａ，ｄ２−ａ，ｄ３−ａ，ｄ４−ａ）が一定であるか
否かを検証する。こうすることにより、ダミーデータの
エッジ間の距離が一定ならば、必ず図形のピッチが一定
となり、逆に、ダミーデータのエッジ間の距離が一定で
なければ図形のピッチが一定とならないので、ダミーデ
ータのエッジ間の検証を行うことで、図形のピッチの検
証を行うことができる。具体的には、サイズが一定でな
いセルとセルとのピッチの検証や、レーザトリミングス
ポットからエッジまでの距離の検証に上記のような方法
がとられている。
【０００４】
【発明が解決しようとする課題】上記のような従来の半
導体設計装置では、ダミーデータを配置する必要があ
り、ダミーデータの位置の入力ミスやそのサイズの誤差
のために、デザインルールチェックが正しく行われず、
エラーの見落としが生じるといった問題点があった。
導体設計装置では、ダミーデータを配置する必要があ
り、ダミーデータの位置の入力ミスやそのサイズの誤差
のために、デザインルールチェックが正しく行われず、
エラーの見落としが生じるといった問題点があった。
【０００５】この発明は、上述のような課題を解決する
ためになされたもので、その目的は、任意の図形に対し
て、各種デザインルールチェックを確実に実施できる半
導体設計装置を得るものである。
ためになされたもので、その目的は、任意の図形に対し
て、各種デザインルールチェックを確実に実施できる半
導体設計装置を得るものである。
【０００６】
【課題を解決するための手段】この発明に係る半導体設
計装置においては、レイアウトデータとレイアウトデザ
インルールとを記述したレイアウト検証ルールファイル
を入力する手段、上記レイアウトデータ内の検証対象図
形を認識する手段、認識した検証対象図形の中心座標を
抽出する手段、抽出された中心座標から、予め定められ
た検証箇所までの距離を測定する手段、この測定された
距離を上記レイアウト検証ルールファイルに記述された
規定値と比較検証する手段、および比較検証の結果、上
記規定値を満たさない場合にエラー出力を行う手段を備
えるものである。
計装置においては、レイアウトデータとレイアウトデザ
インルールとを記述したレイアウト検証ルールファイル
を入力する手段、上記レイアウトデータ内の検証対象図
形を認識する手段、認識した検証対象図形の中心座標を
抽出する手段、抽出された中心座標から、予め定められ
た検証箇所までの距離を測定する手段、この測定された
距離を上記レイアウト検証ルールファイルに記述された
規定値と比較検証する手段、および比較検証の結果、上
記規定値を満たさない場合にエラー出力を行う手段を備
えるものである。
【０００７】また、検証対象図形の中心座標から、同様
にして抽出された他の図形の中心座標までの距離を測定
する手段を備えるものである。
にして抽出された他の図形の中心座標までの距離を測定
する手段を備えるものである。
【０００８】また、検証対象図形の中心座標から、当該
図形の頂点までの距離を測定する手段を備えるものであ
る。
図形の頂点までの距離を測定する手段を備えるものであ
る。
【０００９】また、検証対象図形のエッジを含む直線の
式を算出する手段、および他の検証対象図形の中心座標
から、上記算出されたエッジを含む直線までの距離を測
定する手段を備えるものである。
式を算出する手段、および他の検証対象図形の中心座標
から、上記算出されたエッジを含む直線までの距離を測
定する手段を備えるものである。
【００１０】また、検証対象図形の中心座標から、当該
図形のエッジを含む直線までの距離を測定する手段を備
えるものである。
図形のエッジを含む直線までの距離を測定する手段を備
えるものである。
【００１１】
実施の形態１．図１はこの発明の実施の一形態例である
半導体設計装置の機能構成を示す図である。図におい
て、５はレイアウトデータ６およびレイアウト検証ルー
ルファイル７を入力し、レイアウトデータ６内の検証対
象図形をレイアウト検証ルールファイル６に従って認識
する検証対象図形認識部である。８は検証対象図形認識
部で認識された任意の図形の中心座標を抽出する中心抽
出部である。９は中心抽出部８で抽出された図形の中心
座標から、同様に抽出された他の図形の中心座標までの
距離を測定する距離測定部である。１０は距離測定部９
で測定された測定結果１１とレイアウト検証ルールファ
イル７に記述された規定値データ１２とを比較する距離
比較部で、１３はその比較の結果、エラーがあればエラ
ーデータを生成、出力するエラー出力部である。なお、
図２に検証対象となる図形の中心座標間の距離ｄを示
す。
半導体設計装置の機能構成を示す図である。図におい
て、５はレイアウトデータ６およびレイアウト検証ルー
ルファイル７を入力し、レイアウトデータ６内の検証対
象図形をレイアウト検証ルールファイル６に従って認識
する検証対象図形認識部である。８は検証対象図形認識
部で認識された任意の図形の中心座標を抽出する中心抽
出部である。９は中心抽出部８で抽出された図形の中心
座標から、同様に抽出された他の図形の中心座標までの
距離を測定する距離測定部である。１０は距離測定部９
で測定された測定結果１１とレイアウト検証ルールファ
イル７に記述された規定値データ１２とを比較する距離
比較部で、１３はその比較の結果、エラーがあればエラ
ーデータを生成、出力するエラー出力部である。なお、
図２に検証対象となる図形の中心座標間の距離ｄを示
す。
【００１２】このように構成された半導体設計装置にお
ける動作について、図３のフローチャートを参照しなが
ら説明する。まず、レイアウトデータ６およびレイアウ
ト検証ルールファイル７を入力する（Ｓ１）。入力され
たレイアウト検証ルールファイル７に従って、レイアウ
トデータ内の検証対象図形を認識する（Ｓ２）。そし
て、認識された図形の中心座標を抽出する（Ｓ３）。図
形の中心座標（Ｘ，Ｙ）を求める方法はいろいろある
が、例えば、対象図形の各頂点座標をもとに次式によっ
て算出する。 Ｘ＝（Ｘ1＋Ｘ2＋・・・＋Ｘn）／ｎ Ｙ＝（Ｙ1＋Ｙ2＋・・・＋Ｙn）／ｎ 但し、Ｘ1，Ｘ2，・・Ｘnはｎ角形ポリゴンの頂点Ｘ座
標 Ｙ1，Ｙ2，・・Ｙnはｎ角形ポリゴンの頂点Ｙ座標 次に、抽出された図形の中心座標から、同様に抽出され
た他の図形の中心座標までの距離を測定する（Ｓ４）。
例えば、中心座標（ＭＸ１，ＭＹ１）と中心座標（ＭＸ
２，ＭＹ２）との距離ｄを次式によって算出する。 ｄ＝（（ＭＸ１−ＭＸ２）2＋（ＭＹ１−ＭＹ２）2）
1/2
ける動作について、図３のフローチャートを参照しなが
ら説明する。まず、レイアウトデータ６およびレイアウ
ト検証ルールファイル７を入力する（Ｓ１）。入力され
たレイアウト検証ルールファイル７に従って、レイアウ
トデータ内の検証対象図形を認識する（Ｓ２）。そし
て、認識された図形の中心座標を抽出する（Ｓ３）。図
形の中心座標（Ｘ，Ｙ）を求める方法はいろいろある
が、例えば、対象図形の各頂点座標をもとに次式によっ
て算出する。 Ｘ＝（Ｘ1＋Ｘ2＋・・・＋Ｘn）／ｎ Ｙ＝（Ｙ1＋Ｙ2＋・・・＋Ｙn）／ｎ 但し、Ｘ1，Ｘ2，・・Ｘnはｎ角形ポリゴンの頂点Ｘ座
標 Ｙ1，Ｙ2，・・Ｙnはｎ角形ポリゴンの頂点Ｙ座標 次に、抽出された図形の中心座標から、同様に抽出され
た他の図形の中心座標までの距離を測定する（Ｓ４）。
例えば、中心座標（ＭＸ１，ＭＹ１）と中心座標（ＭＸ
２，ＭＹ２）との距離ｄを次式によって算出する。 ｄ＝（（ＭＸ１−ＭＸ２）2＋（ＭＹ１−ＭＹ２）2）
1/2
【００１３】上記のようにして測定された距離と、レイ
アウト検証ルールファイルに記述された規定値データと
を比較し（Ｓ５）、規定値データを満たさない場合は、
そのエラー図形の頂点座標、中心座標、レイヤ等の情報
と規定値データとをエラーレポートファイルに出力す
る。また、エラー図形をエラーレイアウトデータとして
出力する（Ｓ６）。以上のように、各検証対象図形の中
心座標を抽出するようにし、その中心座標間の距離を検
証するようにしたので、図形のピッチをはじめ、各種デ
ザインルールチェックが確実に行える。
アウト検証ルールファイルに記述された規定値データと
を比較し（Ｓ５）、規定値データを満たさない場合は、
そのエラー図形の頂点座標、中心座標、レイヤ等の情報
と規定値データとをエラーレポートファイルに出力す
る。また、エラー図形をエラーレイアウトデータとして
出力する（Ｓ６）。以上のように、各検証対象図形の中
心座標を抽出するようにし、その中心座標間の距離を検
証するようにしたので、図形のピッチをはじめ、各種デ
ザインルールチェックが確実に行える。
【００１４】実施の形態２．なお、上記実施の形態１に
おいては、図形の中心座標間の距離を測定してレイアウ
ト検証ルールファイルの規定値と比較する例を示した
が、本実施の形態２においては、図形の中心座標からそ
の図形の頂点までの距離を検証する例を示す。図４は、
図形の中心座標からその図形の頂点までの距離ｄを示し
たものである。本実施の形態２による半導体設計装置の
機能ブロック図は、図１に示した実施の形態１のものと
同様であるが、距離測定部９は図形の中心座標からその
図形の頂点までの距離を測定するものである。このよう
に構成された実施の形態２による動作について、図５の
フローチャートを参照しながら説明する。まず、実施の
形態１と同様、レイアウトデータおよびレイアウト検証
ルールファイルを入力して検証対象図形を認識し、その
中心座標を抽出する（Ｓ１〜Ｓ３）。次に、抽出した中
心座標からその図形の頂点までの距離を測定する。この
距離ｄも、例えば次式によって算出する（Ｔ１）。 ｄ＝（（Ｘ−Ｘ1）2＋（Ｙ−Ｙ1）2）1/2 但し、（Ｘ，Ｙ）は中心座標 （Ｘ1，Ｙ1）はその図形の１つの頂点 その後、算出した距離ｄをレイアウト検証ルールファイ
ルの規定値と比較し、エラーがあればエラーデータを出
力して処理を終了する（Ｓ５〜Ｓ６）。以上のように、
図形の中心座標を抽出することにより、その中心座標か
らその図形の頂点までの距離を測定でき、図形のサイズ
と形状を確実に検証することが可能になる。
おいては、図形の中心座標間の距離を測定してレイアウ
ト検証ルールファイルの規定値と比較する例を示した
が、本実施の形態２においては、図形の中心座標からそ
の図形の頂点までの距離を検証する例を示す。図４は、
図形の中心座標からその図形の頂点までの距離ｄを示し
たものである。本実施の形態２による半導体設計装置の
機能ブロック図は、図１に示した実施の形態１のものと
同様であるが、距離測定部９は図形の中心座標からその
図形の頂点までの距離を測定するものである。このよう
に構成された実施の形態２による動作について、図５の
フローチャートを参照しながら説明する。まず、実施の
形態１と同様、レイアウトデータおよびレイアウト検証
ルールファイルを入力して検証対象図形を認識し、その
中心座標を抽出する（Ｓ１〜Ｓ３）。次に、抽出した中
心座標からその図形の頂点までの距離を測定する。この
距離ｄも、例えば次式によって算出する（Ｔ１）。 ｄ＝（（Ｘ−Ｘ1）2＋（Ｙ−Ｙ1）2）1/2 但し、（Ｘ，Ｙ）は中心座標 （Ｘ1，Ｙ1）はその図形の１つの頂点 その後、算出した距離ｄをレイアウト検証ルールファイ
ルの規定値と比較し、エラーがあればエラーデータを出
力して処理を終了する（Ｓ５〜Ｓ６）。以上のように、
図形の中心座標を抽出することにより、その中心座標か
らその図形の頂点までの距離を測定でき、図形のサイズ
と形状を確実に検証することが可能になる。
【００１５】実施の形態３．また、本実施の形態３にお
いては、図形の中心座標から他の図形のエッジまでの距
離を検証する例を示す。図６は、図形の中心座標から他
の図形のエッジまでの距離ｄを示したものである。図７
は、本実施の形態３による半導体設計装置の機能ブロッ
ク図であり、図において、１〜１３は図１に示した実施
の形態１のものと同一または相当部分である。１４は、
任意の図形のエッジを含む直線の式を算出する直線の式
算出部で、距離測定部９は、検証対象図形の中心座標か
ら他の図形のエッジを含む直線までの距離を測定するも
のである。このように構成された実施の形態３による動
作について、図８のフローチャートを参照しながら説明
する。まず、実施の形態１と同様、レイアウトデータお
よびレイアウト検証ルールファイルを入力して検証対象
図形を認識し、その中心座標を抽出する（Ｓ１〜Ｓ
３）。次に、認識した図形とは別の他の図形のエッジを
含む直線の式を算出する（Ｕ１）。この直線の式は、例
えば、対象となる他の図形のエッジの両端の頂点を（Ｘ
1，Ｙ1）および（Ｘ2，Ｙ2）とした時、 （Ｙ2−Ｙ1）ｘ＋（Ｘ1−Ｘ2）ｙ＋Ｙ1Ｘ2−Ｘ1Ｙ2＝０ で求められる。
いては、図形の中心座標から他の図形のエッジまでの距
離を検証する例を示す。図６は、図形の中心座標から他
の図形のエッジまでの距離ｄを示したものである。図７
は、本実施の形態３による半導体設計装置の機能ブロッ
ク図であり、図において、１〜１３は図１に示した実施
の形態１のものと同一または相当部分である。１４は、
任意の図形のエッジを含む直線の式を算出する直線の式
算出部で、距離測定部９は、検証対象図形の中心座標か
ら他の図形のエッジを含む直線までの距離を測定するも
のである。このように構成された実施の形態３による動
作について、図８のフローチャートを参照しながら説明
する。まず、実施の形態１と同様、レイアウトデータお
よびレイアウト検証ルールファイルを入力して検証対象
図形を認識し、その中心座標を抽出する（Ｓ１〜Ｓ
３）。次に、認識した図形とは別の他の図形のエッジを
含む直線の式を算出する（Ｕ１）。この直線の式は、例
えば、対象となる他の図形のエッジの両端の頂点を（Ｘ
1，Ｙ1）および（Ｘ2，Ｙ2）とした時、 （Ｙ2−Ｙ1）ｘ＋（Ｘ1−Ｘ2）ｙ＋Ｙ1Ｘ2−Ｘ1Ｙ2＝０ で求められる。
【００１６】次に、上記認識した図形の中心座標から、
算出した直線の式（他の図形のエッジ）までの距離を測
定する（Ｕ２）。この距離ｄは、図形の中心座標を
（Ｘ，Ｙ）、算出した直線の式をＡｘ＋Ｂｙ＋Ｃ＝０と
すると、次式で求められる。 ｄ＝｜ＡＸ＋ＢＹ＋Ｃ｜／（Ａ2＋Ｂ2）1/2 ここで、距離の検証対象となる直線であるが、例えば、
認識した図形のＸ軸方向に存在する直線のみをその対象
とすることもできる。同様に、認識した図形のＹ軸方向
に存在する直線のみ、またはその両方を検証対象として
もよい。さらに、Ｘ軸、Ｙ軸方向に限らず、全方向に存
在するすべての直線を検証対象としてもよい。最後に、
算出された検証対象となる直線までの距離を規定値と比
較し、エラーガあればエラー出力を行って、処理を終了
する（Ｓ５〜Ｓ６）。以上により、図形の中心座標か
ら、任意の方向に存在する他の図形のエッジまでの距離
を測定することができ、図形の配置位置の検証が確実に
行える。
算出した直線の式（他の図形のエッジ）までの距離を測
定する（Ｕ２）。この距離ｄは、図形の中心座標を
（Ｘ，Ｙ）、算出した直線の式をＡｘ＋Ｂｙ＋Ｃ＝０と
すると、次式で求められる。 ｄ＝｜ＡＸ＋ＢＹ＋Ｃ｜／（Ａ2＋Ｂ2）1/2 ここで、距離の検証対象となる直線であるが、例えば、
認識した図形のＸ軸方向に存在する直線のみをその対象
とすることもできる。同様に、認識した図形のＹ軸方向
に存在する直線のみ、またはその両方を検証対象として
もよい。さらに、Ｘ軸、Ｙ軸方向に限らず、全方向に存
在するすべての直線を検証対象としてもよい。最後に、
算出された検証対象となる直線までの距離を規定値と比
較し、エラーガあればエラー出力を行って、処理を終了
する（Ｓ５〜Ｓ６）。以上により、図形の中心座標か
ら、任意の方向に存在する他の図形のエッジまでの距離
を測定することができ、図形の配置位置の検証が確実に
行える。
【００１７】実施の形態４．なお、上記実施の形態３に
おいては、図形の中心座標から他の図形のエッジを含む
直線までの距離を検証したが、本実施の形態４では、図
形の中心座標からその図形自身のエッジを含む直線まで
の距離を検証するものを示す。図９は、図形の中心座標
からその図形のエッジまでの距離ｄを示したものであ
る。このように構成された実施の形態４による動作につ
いて、図１０のフローチャートを参照しながら説明す
る。まず、実施の形態１と同様、レイアウトデータおよ
びレイアウト検証ルールファイルを入力して検証対象図
形を認識し、その中心座標を抽出する（Ｓ１〜Ｓ３）。
次に、認識した図形のエッジを含む直線の式を算出する
（Ｕ１）。この直線の式も、上記実施の形態３で述べた
ように、エッジの両端の頂点座標を用いて、算出するこ
とができる。そして、上記抽出した中心座標から、算出
した直線までの距離を測定する（Ｖ１）。この場合も、
中心座標から、Ｘ軸方向に存在する直線のみを検証対象
としたり、Ｙ軸方向に存在する直線のみ、またはその両
方を検証対象としてもよい。さらに、全方向に存在する
すべての直線を検証対象としてもよい。最後に、測定し
た距離を規定値と比較して、エラーがあればエラー出力
した、処理を終了する（Ｓ５〜Ｓ６）。以上により、任
意の図形の中心座標からエッジまでの距離を測定でき、
図形の形状の検証が確実に行える。
おいては、図形の中心座標から他の図形のエッジを含む
直線までの距離を検証したが、本実施の形態４では、図
形の中心座標からその図形自身のエッジを含む直線まで
の距離を検証するものを示す。図９は、図形の中心座標
からその図形のエッジまでの距離ｄを示したものであ
る。このように構成された実施の形態４による動作につ
いて、図１０のフローチャートを参照しながら説明す
る。まず、実施の形態１と同様、レイアウトデータおよ
びレイアウト検証ルールファイルを入力して検証対象図
形を認識し、その中心座標を抽出する（Ｓ１〜Ｓ３）。
次に、認識した図形のエッジを含む直線の式を算出する
（Ｕ１）。この直線の式も、上記実施の形態３で述べた
ように、エッジの両端の頂点座標を用いて、算出するこ
とができる。そして、上記抽出した中心座標から、算出
した直線までの距離を測定する（Ｖ１）。この場合も、
中心座標から、Ｘ軸方向に存在する直線のみを検証対象
としたり、Ｙ軸方向に存在する直線のみ、またはその両
方を検証対象としてもよい。さらに、全方向に存在する
すべての直線を検証対象としてもよい。最後に、測定し
た距離を規定値と比較して、エラーがあればエラー出力
した、処理を終了する（Ｓ５〜Ｓ６）。以上により、任
意の図形の中心座標からエッジまでの距離を測定でき、
図形の形状の検証が確実に行える。
【００１８】
【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示すような効果を奏する。
れているので、以下に示すような効果を奏する。
【００１９】レイアウトデータ内の任意の図形を認識し
て、その中心座標を算出するようにしたので、図形のサ
イズが一定でなくても、各種のデザインルール検証が確
実に行える。
て、その中心座標を算出するようにしたので、図形のサ
イズが一定でなくても、各種のデザインルール検証が確
実に行える。
【００２０】図形の中心座標から他の図形の中心座標ま
での距離を測定するようにしたので、図形のピッチなど
のチェックが行える。
での距離を測定するようにしたので、図形のピッチなど
のチェックが行える。
【００２１】図形の中心座標からその図形の頂点までの
距離を測定するようにしたので、図形の大きさのチェッ
クが行える。
距離を測定するようにしたので、図形の大きさのチェッ
クが行える。
【００２２】図形の中心座標から他の図形のエッジを含
む直線までの距離を測定するようにしたので、図形の配
置位置のチェックが行える。
む直線までの距離を測定するようにしたので、図形の配
置位置のチェックが行える。
【００２３】図形の中心座標からその図形のエッジを含
む直線までの距離を測定するようにしたので、図形の形
状のチェックが行える。
む直線までの距離を測定するようにしたので、図形の形
状のチェックが行える。
【図１】 この発明の実施の形態１による半導体設計装
置の機能構成を示す図である。
置の機能構成を示す図である。
【図２】 図形の中心座標間の距離を示す図である。
【図３】 この発明の実施の形態１による処理の流れを
示すフローチャートである。
示すフローチャートである。
【図４】 図形の中心座標からその図形の頂点までの距
離を示す図である。
離を示す図である。
【図５】 この発明の実施の形態２による処理の流れを
示すフローチャートである。
示すフローチャートである。
【図６】 図形の中心座標から他の図形のエッジを含む
直線までの距離を示す図である。
直線までの距離を示す図である。
【図７】 この発明の実施の形態３による半導体設計装
置の機能構成を示す図である。
置の機能構成を示す図である。
【図８】 この発明の実施の形態３による処理の流れを
示すフローチャートである。
示すフローチャートである。
【図９】 図形の中心座標からその図形のエッジを含む
直線までの距離を示す図である。
直線までの距離を示す図である。
【図１０】 この発明の実施の形態４による処理の流れ
を示すフローチャートである。
を示すフローチャートである。
【図１１】 従来の半導体設計装置において検証される
図形のエッジ間の距離を示す図である。
図形のエッジ間の距離を示す図である。
【図１２】 従来の半導体設計装置において検証される
図形の頂点間の距離を示す図である。
図形の頂点間の距離を示す図である。
【図１３】 サイズが一定でない図形のピッチを示す図
である。
である。
５ 検証対象図形認識部、６ レイアウトデータ、７
レイアウト検証ルールファイル、８ 中心抽出部、９
距離測定部、１０ 距離比較部、１１ 測定結果、１２
規定値データ、１３ エラー出力部、１４ 直線の式
算出部。
レイアウト検証ルールファイル、８ 中心抽出部、９
距離測定部、１０ 距離比較部、１１ 測定結果、１２
規定値データ、１３ エラー出力部、１４ 直線の式
算出部。
Claims (5)
- 【請求項１】 半導体集積回路のマスクレイアウトパタ
ーンデータ（以降、単にレイアウトデータと省略する）
のデザインルール違反をチェックする半導体設計装置に
おいて、 レイアウトデータとレイアウトデザインルールとを記述
したレイアウト検証ルールファイルを入力する手段、上
記レイアウトデータ内の検証対象図形を認識する手段、
認識した検証対象図形の中心座標を抽出する手段、抽出
された中心座標から予め定められた検証箇所までの距離
を測定する手段、この測定された距離を上記レイアウト
検証ルールファイルに記述された規定値と比較検証する
手段、および比較検証の結果、上記規定値を満たさない
場合にエラー出力を行う手段を備えたことを特徴とする
半導体設計装置。 - 【請求項２】 検証対象図形の中心座標から、同様に抽
出された他の図形の中心座標までの距離を測定する手段
を備えたことを特徴とする請求項１記載の半導体設計装
置。 - 【請求項３】 検証対象図形の中心座標から、当該図形
の頂点までの距離を測定する手段を備えたことを特徴と
する請求項１または２記載の半導体設計装置。 - 【請求項４】 検証対象図形のエッジを含む直線の式を
算出する手段、および他の検証対象図形の中心座標か
ら、上記算出されたエッジを含む直線までの距離を測定
する手段を備えたことを特徴とする１ないし３のいずれ
かに記載の半導体設計装置。 - 【請求項５】 検証対象図形の中心座標から、当該図形
のエッジを含む直線までの距離を測定する手段を備えた
ことを特徴とする請求項４記載の半導体設計装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9252067A JPH1196200A (ja) | 1997-09-17 | 1997-09-17 | 半導体設計装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9252067A JPH1196200A (ja) | 1997-09-17 | 1997-09-17 | 半導体設計装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1196200A true JPH1196200A (ja) | 1999-04-09 |
Family
ID=17232099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9252067A Pending JPH1196200A (ja) | 1997-09-17 | 1997-09-17 | 半導体設計装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1196200A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7120881B2 (en) | 2003-04-11 | 2006-10-10 | Fujitsu Limited | Wiring graphic verification method, program and apparatus |
| JP2007299054A (ja) * | 2006-04-27 | 2007-11-15 | Shinko Electric Ind Co Ltd | Ｃａｄシステム、図形データ処理方法および図形データ処理プログラム |
| JP2009163777A (ja) * | 2009-04-27 | 2009-07-23 | Fujitsu Ltd | 設計ルール検証プログラム、該プログラムを記録した記録媒体、および設計ルール検証装置 |
| JP2010198108A (ja) * | 2009-02-23 | 2010-09-09 | Ihi Corp | 設計支援プログラム及び設計支援装置 |
| US7974457B2 (en) | 2003-03-31 | 2011-07-05 | Renesas Electronics Corporation | Method and program for correcting and testing mask pattern for optical proximity effect |
-
1997
- 1997-09-17 JP JP9252067A patent/JPH1196200A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7974457B2 (en) | 2003-03-31 | 2011-07-05 | Renesas Electronics Corporation | Method and program for correcting and testing mask pattern for optical proximity effect |
| US7120881B2 (en) | 2003-04-11 | 2006-10-10 | Fujitsu Limited | Wiring graphic verification method, program and apparatus |
| JP2007299054A (ja) * | 2006-04-27 | 2007-11-15 | Shinko Electric Ind Co Ltd | Ｃａｄシステム、図形データ処理方法および図形データ処理プログラム |
| JP2010198108A (ja) * | 2009-02-23 | 2010-09-09 | Ihi Corp | 設計支援プログラム及び設計支援装置 |
| JP2009163777A (ja) * | 2009-04-27 | 2009-07-23 | Fujitsu Ltd | 設計ルール検証プログラム、該プログラムを記録した記録媒体、および設計ルール検証装置 |
| JP4659892B2 (ja) * | 2009-04-27 | 2011-03-30 | 富士通株式会社 | 設計ルール検証プログラム、該プログラムを記録した記録媒体、および設計ルール検証装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20210073455A1 (en) | Integrated circuits having in-situ constraints | |
| JP3929311B2 (ja) | 設計ベースによる、レチクルの欠陥の優先度を決定する方法 | |
| US20070234262A1 (en) | Method and apparatus for inspecting element layout in semiconductor device | |
| US11176306B2 (en) | Methods and systems to perform automated Integrated Fan-Out wafer level package routing | |
| US7689951B2 (en) | Design rule checking system and method, for checking compliance of an integrated circuit design with a plurality of design rules | |
| CN105159026A (zh) | 栅极区域的光学临近修正验证方法 | |
| US10691868B1 (en) | Process for analyzing printed circuit board and packaging manufacturing design rules | |
| EP1199651A2 (en) | Method for mask data verification and computer readable record medium recording the verification program | |
| US6829749B2 (en) | Design support apparatus for circuit including directional coupler, design support tool, method of designing circuit, and circuit board | |
| JPH1196200A (ja) | 半導体設計装置 | |
| US8219948B2 (en) | Layout verification device, layout verification program, and layout verification method of layout pattern of semiconductor device | |
| US20090172629A1 (en) | Validating continuous signal phase matching in high-speed nets routed as differential pairs | |
| US20100115765A1 (en) | Layout verification apparatus, layout apparatus, layout verification method, layout verification program, and wiring forming method | |
| US7653519B1 (en) | Method and mechanism for modeling interconnect structures for integrated circuits | |
| KR20090106890A (ko) | 광근접효과보정 레이아웃 검증 방법 | |
| US7120881B2 (en) | Wiring graphic verification method, program and apparatus | |
| US20080209367A1 (en) | Reliability design method | |
| JP4079296B2 (ja) | プリント基板の配線検査方法、検査装置、及び配線パターン生成装置 | |
| JP2003149784A (ja) | パターンデータ検証装置、パターンデータ検証方法、プログラム及び記録媒体 | |
| JPH10247207A (ja) | 不具合部分推定システム | |
| US20190266310A1 (en) | Rule check structures | |
| US6789235B1 (en) | Bond program verification system | |
| US7131088B2 (en) | Reliability based characterization using bisection | |
| JP3019032B2 (ja) | 半導体集積回路のレイアウトデータにおけるデザインルールチェック方法および該方法を実施するための装置 | |
| JPH09148441A (ja) | レイアウト検証方法および装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060123 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060307 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060704 |