JP3929311B2

JP3929311B2 - 設計ベースによる、レチクルの欠陥の優先度を決定する方法

Info

Publication number: JP3929311B2
Application number: JP2001547562A
Authority: JP
Inventors: マークシェレンバーグ，フランクリン; ジェイムーア，アンドルー
Original assignee: メンター・グラフィクス・コーポレーション
Priority date: 1999-12-23
Filing date: 2000-12-22
Publication date: 2007-06-13
Anticipated expiration: 2020-12-22
Also published as: JP2003524800A; WO2001046706A3; AU4525701A; WO2001046706A2; US6778695B1

Description

【０００１】
［発明の分野］
本発明は、集積回路の製造において使用するためのレチクルの検査に関する。より詳細には、本発明は、集積回路の製造において使用するためのレチクルの検査における回路設計（たとえば、ネットリスト、レイアウト）の利用に関する。
【０００２】
［発明の背景］
図１は、集積回路処理配置の１態様を示している。図１の構成要素の一般的な使用は、当該技術分野において知られている。光源１００は、ウェハー１３０に向けて光を供給する。マスク／レチクル１１０は、ウェハー１３０の所定の部分について光を阻止する。ステッパー／スキャナー１２０は、マスク／レチクル１１０のパターンを、ウェハー１３０に展開される複数の集積回路のうちの１つに向ける。
【０００３】
ＶＨＤＬ及びVerilog（登録商標）のような集積回路（ＩＣ）の高水準記述言語は、回路設計のために一般に使用されている。ＶＨＤＬの１実施の形態は、“IEEE Standard VHDL Language Reference Manual”ANSI Std. 1076-1993, Pulished June6, 1994に詳細に記載されている。Verilog（登録商標）の１実施の形態は、IEEE Standard1364-1995に詳細に記載されている。これら高水準のＩＣ記述言語により、回路設計者は、設計される回路の構造及び／又は挙動を記述するための高水準コードを使用することにより、回路を設計及びシミュレートすることができる。
【０００４】
集積回路設計は、ＩＣレイアウトを生成するために使用される。検証及び他の手順もまた、ＩＣ設計及びＩＣレイアウトに関して実行することができる。レチクルのセットは、ＩＣレイアウトに基づいて作製され、レチクルは、ＩＣを製造するために使用される。ＩＣの大量生産の前に、レチクルは、レチクルから製造されるＩＣが所望の機能を実行するかを判定するために検査される。少なくとも１つのレチクルは、製造されるＩＣのそれぞれのレイヤについて生成される。
【０００５】
図２は、レチクル検査に対する従来のアプローチを説明している。ＩＣの高水準記述言語コードが使用され、所望の機能を提供する回路要素の相互接続を記述するネットリスト２００を生成する。次いで、ネットリスト２００が使用されて、レイアウトが展開され、最終的に、所望の回路の機能を有する集積回路ＩＣが組み立てられる。
【０００６】
また、ネットリスト２００は、エミュレーション及び／又は検証用途に使用される。ネットリスト２００は、レイアウト２１０を生成するために使用され、該レイアウトは、ＩＣの物理的なレイアウトを記述する。検証ツール２２０は、レイアウト２１０をネットリスト２００と比較して、レイアウト２１０がネットリスト２００の正確な表現であることを検証する。レイアウト２１０は、検証ツール２２０により生成された結果に基づいて、必要に応じて変更することができる。
【０００７】
レイアウト２１０は、レチクルデータベース２３０を生成するために使用され、該データベースは、レチクル２４０を生成するために使用される。レチクル製造設備（図２に図示せず）は、当該技術分野において公知のやり方で、レチクルデータベース２３０からレチクル２４０を生成する。これは、たとえば、California, HaywardにあるETEC社から入手可能なMEBES 4500又はALTA 3500のようなマスク書込みツールを使用した、電子ビーム、レーザビーム又はイオンビームへの露光を含むことができる。
【０００８】
レチクル２４０は、一旦組み立てられると、検査装置２５０を使用して欠陥について検査される。検査装置２５０は、たとえば、California, San JoseにあるKLA-Tencor社により製造されるModel 351検査システムとすることができる。欠陥を識別するための様々な技術は、典型的に、検査の下でレチクルの画像を参照画像と比較する当該技術分野において知られている。
【０００９】
参照画像は、たとえば、隣接する同じレイアウト（半導体チップ：半導体チップ、又は半導体チップと半導体チップとの検査）、又はレイアウトから導出された参照画像（半導体チップ：データベース、又は半導体チップとデータベースとの検査）とすることができる。いずれのケースにおいても、不整合とされる幾何学的な形状が欠陥として知らされる。いずれのケースにおいても、検査装置２５０により識別された欠陥は、欠陥のリスト２６０として出力される。また、欠陥リスト２６０は、検査レポートとして言及することができる。
【００１０】
典型的な従来のレチクル検査システムでは、検査装置２５０は、画像とデータベースのパターンの間の特徴となる幾何学的な形状の不整合にのみ基づいて欠陥を知らせる。欠陥リスト２６０は、人間のオペレータにより検討され、該オペレータは、レチクルのそれぞれの欠陥の位置の画像を調べ、欠陥を分類する。この分類から、オペレータは、どの欠陥が重要であって、修理を必要とするかを判定する。欠陥リスト２６０は、たとえば、欠陥のサイズにより、人間のオペレータにより優先度が決定される場合がある。欠陥は、当該技術分野におけるやり方で修理される（２８０）。
【００１１】
また、図２のレチクル検査及び修理技術は、一般に人間の集約的な労力によるものであり、したがって高価である。集積回路は、ますます小さくなり、潜在的な欠陥が増加し、修理されなければならない欠陥のパーセンテージも増加し、人間のオペレータにとって、より多くの作業となり、使用可能な集積回路を製造するためにより高価となる。言い換えれば、ＩＣのサイズの減少に伴い、及び／又はＩＣのレイヤ数の増加に伴い、レチクル検査に関するコストが増加する。
【００１２】
この問題に対する従来の解決策は、欠陥の優先度を決定し、シミュレーションを使用して欠陥のリストから重要な欠陥を取り除くものであった。この場合、欠陥がＩＣに有する影響は、従来のシミュレーション技術を使用してシミュレーションされ、欠陥は、ウェハーの有効サイズにより優先度が決定される。
【００１３】
しかし、この解決策は、理想的ではない。正確なシミュレーションのための時間の量は、人間による検討のためよりも多くなる可能性があり、全ての欠陥は、優先度の決定を生じることを可能にするためにシミュレーションされる。欠陥の数が小さな特徴のサイズにつれて増加すると、これは、欠陥の評価に必要とされる全体の時間を潜在的に増加させる。
【００１４】
組み立てられるデバイスに影響を及ぼす全ての欠陥をなお正確に識別しつつ、改善されたレチクルの検査、並びに減少されたシミュレーションの必要条件及び／又は高速な欠陥の評価を与える修理技術が望まれる。
【００１５】
［発明の概要］
ネットリストに基づいた、レチクルの欠陥の優先度を決定するための方法及び装置が説明される。欠陥のリストは、集積回路の製造のための使用向けのレチクルの検査に応答して生成される。欠陥リストは、集積回路に対応する処理されたネットリスト及び／又は集積回路に対応する処理されたレイアウトと比較される。欠陥は、この比較の少なくとも１部に基づいて、その優先度が決定される。
【００１６】
１実施の形態では、処理されたネットリストは、欠陥リストの優先度の決定のために使用される関心のある領域を識別するために使用することができるデバイスの位置を提供する。たとえば、トラジスタゲートの周辺の所定の領域は、関心のある領域として定義することができる。１実施の形態では、処理されたレイアウトは、デバイスの幾何学的形状及び／又は欠陥リストの優先度を決定するために使用される関心のある領域を識別するために使用することができる微細寸法を提供する。
【００１７】
［発明の実施の形態］
本発明は、添付図面において、限定するものではない例示により説明される。
ここで、同じ参照符号は同じ要素を示している。
ネットリストに基づいたレチクルの欠陥の優先度を決定するための方法及び装置が説明される。以下の記載では、説明のために、特定の詳細の参照符号は、本発明の全体的な理解を提供するために述べられる。しかし、本発明はこれら特定の詳細なしに実施することができることは、当業者には明らかであろう。他の例では、構造及び装置は、本発明の曖昧さを避けるために、ブロック図の形式で示されている。
【００１８】
以下の詳細な記載に関する幾つかの部分は、アルゴリズム、コンピュータメモリ内のデータの動作に関する記号表現の観点で与えられる。これらアルゴリズム的な記載及び表現は、データ処理分野における当業者の成果の実態を他の当業者に最も有効に伝達するために、データ処理分野における当業者により使用される手段である。
【００１９】
ここでのアルゴリズムは、所望の結果を導出するステップからなる自己完結したシーケンスであることが考慮されている。ステップは、物理的な量の物理的な操作を必要とするステップである。通常、必ずしも必要ではないが、これらの量は、記憶、転送、結合、比較及び他の処理が可能な電気的信号又は磁気的信号の形式をとる。一般的な使用のために、これらの信号に対して、ビット、値、要素、記号、文字、用語、番号等として言及することは、便利である。
【００２０】
しかし、これら全ての用語及び類似の用語は、適切な物理的な量と関連付けされており、これらの量に適用される単なる便宜上のラベルである。詳細に述べられない場合、さもなければ、記載を通して以下の説明から明らかなように、「処理“Processing”」、「計算“computing”」、「計算“caluculating”」、「判定“determining”」又は「表示“displaying”」等のような用語を利用した説明は、コンピュータシステムのレジスタ及びメモリ内の物理的（電子的）な量として表されるデータを処理するか、コンピュータシステムメモリ又はレジスタ或いは他のかかる情報ストレージ、伝送又は表示装置内の物理的な量として同様に表される他のデータに変換する、コンピュータシステム又は類似の電子計算装置の動作及び処理を言及する。
【００２１】
また、本発明は、本実施の形態の動作を実行するための装置に関する。これらの装置は、要求された目的のために特に構築される場合があり、コンピュータに記憶されるコンピュータプログラムにより選択的に作動又は再構成される汎用コンピュータを備えている場合がある。
【００２２】
かかるコンピュータプログラムは、限定されるものではないが、フロプティカルディスク、光ディスク、ＣＤ−ＲＯＭ及び光磁気ディスクのようないずれかのタイプのディスク、リードオンリメモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、ＥＰＲＯＭ、ＥＥＰＲＯＭ、磁気カード又は光カード、或いはそれぞれがコンピュータシステムバスに接続され、電子的な命令を記憶するために適したいずれかのタイプのメディアのようなマシン読取り可能なメディアに記憶されている場合がある。
【００２３】
本実施の形態で与えられるアルゴリズム及び表示は、特定のコンピュータ又は他の装置に固有に関連していない。各種汎用システムは、本実施の形態による教示に従うプログラムと使用される場合があり、又は、必要とされるステップを実行するための更に特定された装置を構築することが便利である場合がある。様々なこれらシステムのために必要とされる構造は、以下の説明から明らかになるであろう。さらに、本発明は、特定のプログラム言語を参照して記載されない。各種プログラミング言語が使用され、本実施の形態で記載されるような本発明の教示が実現される場合がある。
【００２４】
実施の形態における「１実施の形態」又は「実施の形態」への参照は、実施の形態と共に記載される特定の機能、構造又は特徴は、本発明の少なくとも１つの実施の形態に含まれることを意味している。実施の形態における様々な箇所での句「１実施の形態において」の出現は、必ずしも同じ実施の形態を全て言及するものではない。
【００２５】
設計に基づいたレチクルの検査は、典型的な人間の集約的な技法よりも有効な優先度の決定を可能にする。設計に基づいたレチクルの検査は、ＩＣの機能に影響を与える欠陥のみに優先度が与えられるという点で、シミュレーションに基づいた優先度の決定技法よりも有効である。
【００２６】
集積回路（ＩＣ）のための処理されたネットリスト及び／又はＩＣの処理されたレイアウトは、レチクル検査装置により識別されたレチクルの欠陥に関する相対的な優先度を判定するために使用される。１実施の形態では、処理されたネットリストは、ＩＣ設計のレイアウトに基づいた検証ツールにより導出されたネットリストである。この処理されたネットリストは、ＩＣの構成要素の位置を示す構成要素の座標を含むことができる。１実施の形態では、処理されたレイアウトは、たとえば、微細寸法及び／又は関心のある領域を判定するために使用することができるデバイス識別といった、導出された幾何学的形状を含んでいる。
【００２７】
１実施の形態では、欠陥は、集積回路の機能部分に関する欠陥の位置に基づいて優先度が決定される。たとえば、関心のある領域は、所定のＩＣ構造の周囲（たとえば、トランジスタゲート、最小寸法ライン、ラインコーナ）で判定することができる。１実施の形態では、ケアゾーン外の欠陥を無視することができる一方で、関心のある領域内の欠陥を修理することができる。
【００２８】
たとえば、関心のある領域内のサイズにより、より複雑な欠陥の優先度の決定を提供することができる。関心のある領域により欠陥の優先度を決定することにより、人間のオペレータ及び／又はシミュレータにより分析される欠陥の数を減少させることができ、これにより、レチクル検査及び修理のコストを減少させることができる。
【００２９】
本実施の形態で記載されるような、集積回路の製造に関する設計に基づいたレチクルの検査のための方法及び装置において、設計に基づいたレチクルの検査は、集積デバイスの製造及び／又は設計プロセスに適用することができる。集積デバイスは、集積回路、マイクロマシン、ディスクドライブヘッド、遺伝子チップ、マイクロ電機システム（ＭＥＭＳ）、又はリソグラフィ技術を使用して製造される他の製品のような薄膜構造を含んでいる。
【００３０】
図３は、設計ベースのレチクル検査に関するブロック図である。図３の設計ベースのレチクル検査技術は、半導体チップとデータベースとのレチクル検査を仮定している。設計ベースのレチクル検査は、半導体チップと半導体チップとのレチクル検査を実現することもできる。
【００３１】
ネットリスト２００は、レイアウトツール（図３には図示せず）により使用されて、レイアウト２１０を生成する。検証ツール２２０は、処理されたネットリスト３００を生成することにより、ネットリスト２００をレイアウト２１０と比較するレイアウト対概念（ＬＶＳ）検証プロセスを実行する。レイアウト２１０に対する変更は、必要に応じて行われ、適切なレイアウトが提供される。他の検証手順及び／又は追加の検証手順は、望むのであれば実行することもできる。
【００３２】
レイアウト２１０は、レチクルデータベース２３０を生成するために使用され、該データベースは、レチクル２４０を生成するために使用される。レチクル検査及び修理は、簡単さのために１つのレチクルの観点で説明されるが、説明されるレチクル検査の技術は、追加のレチクルについて望まれる場合に繰り返すことができる。検査装置２５０は、レチクルデータベース２３０とレチクル２４０を比較する。検査装置２５０は、欠陥のリスト２６０を生成する。
【００３３】
１実施の形態では、欠陥リスト２６０は、たとえば（ｘ，ｙ）座標である座標、及びリストに挙げられた欠陥に対応するアライメントポイントを含んでいる。このアライメントポイントは、検査及び製造プロセスの間に、レチクルを調整するために使用されるポイントである。このアラインメントポイントは、たとえば、欠陥リスト２６０における欠陥の座標についての原点として使用することができる。
【００３４】
１実施の形態では、検証ツール２２０は、処理されたネットリスト３００を生成する。この処理されたネットリスト３００は、たとえば、検証ツールによる抽出手順、又は別の手順により生成することができる。１実施の形態では、処理されたネットリスト３００は、レイアウト２１０に基づいて生成されたネットリストである。処理されたネットリスト３００は、レイアウト２１０を記述している。処理されたネットリスト３００は、レイアウト２１０がネットリスト２００により記述されたＩＣ設計の正確な表現であるかを判定するためのＬＶＳプロセスにおける検証ツール２２０により、ネットリスト２００と比較することができる。
【００３５】
レイアウト２１０は、たとえば、インタラクティブなプロセスを通して、必要に応じて変更することができる。これにより、処理されたネットリスト３００は、ネットリスト２００に関して等価な機能となる。処理されたネットリスト３００は、レチクル検査との使用のために関心のある領域を識別するために使用することができる。
【００３６】
１実施の形態では、関心のある領域は、レチクルの欠陥により、関心のある領域外の欠陥よりも機能的な故障を引き起こされる可能性がある領域に対応している。たとえば、関心のある領域は、トランジスタのゲート、最小寸法コンタクト、又はＩＣ機能に重要な他の構造の周囲であると定義することができる。たとえば、電力バスにおける「マウスビット」（すなわち、ラインエッジでの微小なノッチ）といった関心のある領域外のレチクルの欠陥は、ＩＣ機能に対してあまり重要ではない。これは、電力バスは、欠陥があったとしても適切に機能する可能性が高いためである。
【００３７】
１実施の形態では、レイアウトツールは、処理されたレイアウト３１０を提供する。代替的な実施の形態では、検証ツール２２０は、処理されたレイアウト３１０を提供することができる。１実施の形態では、処理されたレイアウト３１０は、ＩＣレイアウトに関して、関心のある領域を識別する。処理されたレイアウト３１０に関する、関心のある領域は、微小寸法及び／又はデバイス識別に基づくことができる。
【００３８】
処理されたレイアウト３１０は、たとえば、最小寸法ラインの周辺又は最小サイズのコンタクトの周辺といった、関心のある領域を定義することができる。最小寸法は、たとえば、金属構造が小さくなるようにサイズ設計し、電気的接触が失われる位置を判定するレイアウトツールにより発見することができる。デバイス識別は、処理されたレイアウト３００の構造を分析することにより実行することができる。
【００３９】
関心のある領域は、たとえば、特定の構造及び／又は寸法の周囲の予め定義された領域とすることができる。トランジスタのゲートの予め定義された長方形の領域を、関心のある領域とすることができ、又は、トランジスタゲートの周囲の予め定義された円周を有する円形領域を、関心のある領域と定義することができる。他の構造（たとえば、コンタクト、ライン、ラインエンド）に関する関心のある領域を同様にして定義することができる。
【００４０】
追加の例として、たとえば、メモリブロックセルのようなＩＣコンポーネントライブラリからの構造は、関心のある領域として定義することができる。レチクルの欠陥に関する優先度の決定に役立つルールのセットは、関心のある領域を定義するために使用することができる。
【００４１】
１実施の形態では、欠陥の優先度を決定するツール３２０は、欠陥のリスト２６０を、処理されたネットリスト３００及び／又は処理されたレイアウト３１０と比較し、欠陥の優先度を決定する。欠陥の優先度を決定するツール３２０は、検証ツール２００の一部、独立なエンティティ、又は、たとえば、電子回路設計自動化（ＥＤＡ）ツールの一部である別のツールとすることができる。
【００４２】
１実施の形態では、欠陥の優先度を決定するツール３２０は、処理されたネットリスト３００及び／又は処理されたレイアウト３１０に関して、欠陥が定義されたような関心のある領域にあるか否かにより、欠陥リスト２６０における欠陥の優先度を決定する。欠陥は、たとえば、関心のある領域内でのサイズにより、さらに優先度を決定することができる。優先度が決定された欠陥は、優先度が決定された欠陥リスト３３０として、欠陥の優先度決定ツール３２０により提供される。
【００４３】
関心のある領域内の欠陥は、人間にオペレータによる更なる検査のために識別することができ、シミュレータ及び又は修理によるシミュレーションのために識別することができる。１実施の形態では、ケアゾーン内にない欠陥は、無視することができ、修理されることはない。優先度が決定された欠陥のリスト３３０は、シミュレーションのためにシミュレータ２７０に入力され、レチクルは修理される（２８０）。１実施の形態では、シミュレーション及び修理は、関心のある領域内の欠陥についてのみ実行される。
【００４４】
図４は、１実施の形態による、設計ベースのレチクル検査を説明するフローチャートを示している。レチクル検査は、ステップ４００で実行される。１実施の形態では、レチクル検査は、レチクルを製造するために使用されるレチクルデータベースとレチクルを比較する検査ツールにより実行される。代替的な実施の形態では、レチクル検査は、異なるデバイスにより実行することができ、及び／又はレチクル検査は、たとえば、半導体チップと半導体チップとのレチクル検査といった異なるやり方で実行することができる。レチクル検査は、欠陥に関するリストが生成される。
【００４５】
処理されたネットリスト及び／又は処理されたレイアウトは、ステップ４１０で生成される。処理されたネットリストは、たとえば、ＩＣレイアウトに基づく検証ツールにより生成されたネットリストとすることができる。処理されたネットリストは、設計ベースのレチクル検査と同様に、検証用に使用することができる。
【００４６】
処理されたレイアウトは、微細寸法を識別するために使用することができ、及び／又は関連する関心のある領域を有するデバイスを識別するために使用することができる。ステップ４２０で、１つ以上の関心のある領域が決定される。関心のある領域は、処理されたレイアウト及び／又は処理されたネットリスト、或いはＩＣチップの予め定義された領域に基づいて決定することができる。
【００４７】
ステップ４３０で、欠陥は、関心のある領域と比較される。上述したように、欠陥は、アラインメントポイント及び関連する座標により識別することができる。欠陥の位置は、レチクルにより製造されるＩＣに対して重要である、又は重要な可能性のある関心のある領域と比較することができる。１実施の形態では、関心のある領域内の欠陥のみがシミュレーション及び修理される。他の欠陥は、無視される。代替的な実施の形態では、関心のある領域内の欠陥には、関心のある領域外の欠陥よりも高い優先度が与えられる。人間のオペレータは、どの欠陥を修理すべきかを判定することができる。
【００４８】
１実施の形態では、ステップ４４０で、欠陥の優先度が決定される。欠陥は、関心のある領域内で優先度が決定されるのと同様に、関心のある領域の開始として、関心のある領域の外側として優先度を決定することができる。関心のある領域内の欠陥の優先度を決定することは、選択自由である。
【００４９】
１実施の形態では、関心のある領域内の欠陥は、サイズにより優先度が決定されるが、他の優先度の決定基準を使用することができる。たとえば、欠陥は、特定のＩＣ構造への近接に基づいて優先度を決定することができる。たとえば、トランジスタのゲートの欠陥、又は該ゲートに近い欠陥は、関心のある領域内であって該トランジスタゲートから遠く離れた欠陥よりも高い優先度を受けることができる。
【００５０】
ステップ４５０で、レチクルは修理される。レチクルは、当該技術分野において公知なやり方で修理することができる。１実施の形態では、修理プロセスの一部として、人間のオペレータは、優先度が決定された欠陥を分析し、修理プロセスへの入力を提供することができる。レチクルが一旦修理されると、検査プロセスを繰り返すことができ、レチクルは、ＩＣを製造するために使用することができる。
【００５１】
図５は、本発明を組込むことができる電子回路設計自動化（ＥＤＡ）ツールを説明している。例示されているように、ＥＤＡツール一式５００は、先に記載されたような本発明の教示（たとえば、図３の検証ツール１２０）が組込まれるシミュレーションツール５０２を含んでいる。さらに、ＥＤＡツール一式５００は、他のツールモジュール５０４を含んでいる。これら他のツールモジュール５０２の例は、限定されるものではないが、統合モジュール、レイアウト検証モジュール等を含んでいる。
【００５２】
図６は、本発明を実施するための使用向けに適したコンピュータシステムに関する実施の形態を説明している。図示されるように、コンピュータシステム６００は、プロセッサ６０２、及びシステムバス６０６を介して他のそれぞれに接続されるメモリ６０４を含んでいる。
【００５３】
システムバス６０６に接続されるのは、ハードディスク、フレキシブルディスク等のような不揮発性の大容量ストレージ６０８、キーボード、ディスプレイ等のような入力／出力装置６１０、及びモデム、ＬＡＮインタフェース等のような通信インタフェース６１２である。これら要素のそれぞれは、当該技術分野において知られている従来の機能を実行する。
【００５４】
特に、システムメモリ６０４、及び不揮発性の大容量ストレージ６０８は、本発明の上記記載された教示を実現するプログラム命令に関する作業コピー及び永久コピーを記憶するために使用される。システムメモリ６０４及び不揮発性の大容量ストレージ６０８は、ＩＣ設計を記憶するためにも利用される場合がある。本発明を実施するためのプログラミング命令に関する永久コピーは、工場で不揮発性の大容量ストレージ６０８にロードされるか、又は、フィールドにおいて、配信ソース／メディア６１４を使用して、更に選択的に通信インタフェース６１２を使用してロードされる場合がある。
【００５５】
配信メディア６１４の例は、テープ、ＣＤ−ＲＯＭ、ＤＶＤ等のような記録可能なメディアを含んでいる。１実施の形態では、プログラム命令は、図５のＥＤＡツール５００を実現するプログラム命令の集合の一部である。構成要素６０２〜６１４の構成は公知であり、したがって、更に記載されない。
【００５６】
上述された実施の形態において、本発明は、その特定の実施の形態を参照して記載されてきた。しかし、本発明の広い精神及び範囲から逸脱することなしに、様々な変更及び変形を行うことができることは明らかである。発明の実施の形態及び図面は、限定的な意味よりはむしろ、例示的な意味で考慮されるべきである。
【図面の簡単な説明】
【図１】集積回路の処理配置に関する従来の態様を示す図である。
【図２】レチクル検査に対する従来のアプローチを説明する図である。
【図３】本発明の１実施の形態に関する、設計に基づいたレチクルの検査のブロック図である。
【図４】本発明の１実施の形態に関する、設計に基づいたレチクルの検査を説明するフローチャートである。
【図５】本発明と組込むことができる電子回路設計自動化（ＥＤＡ）ツールを説明する図である。
【図６】本発明を実施するための使用向けに適したコンピュータシステムに関する、１実施の形態を説明する図である。

Claims

集積回路のフォトリソグラフィーによる製造のために使用されるマスク／レチクルにおける検査及び／又は修理のために欠陥の優先度を決定する方法であって、
前記集積回路のレイヤで生成されるべき構造を定義するネットリストを受けるステップと、
前記ネットリストを用いて、前記集積回路におけるレイヤのレイアウトを生成するステップと、
前記レイアウトを検証ツールにより分析し、前記集積回路のレイヤ内の機能的に関心のある領域を識別するために用いる、機能的な重要性を有する処理されたネットリストを生成するステップと、
前記レイアウトからマスク／レチクルを生成するステップと、
前記マスク／レチクルを検査して、前記マスク／レチクルにおける欠陥のリストを決定するステップと、
前記欠陥のリストを前記処理されたネットリストと比較して、前記マスク／レチクルにおける欠陥が検査及び／又は修復されるべき順序を定義するため、前記欠陥のリストにおける欠陥の優先度を決定するステップと、
を備えることを特徴とする方法。
前記機能的に関心のある領域は、前記集積回路のレイヤにおける機能的に重要な構造として識別される、
請求項１記載の方法。
前記機能的に関心のある領域の内側又は外側に欠陥があるかを判定することで欠陥の優先度が決定され、前記機能的に関心のある領域の内側にある欠陥は、前記機能的に関心のある領域の外側にある欠陥よりも高い優先度を有する、
請求項１記載の方法。
前記機能的に関心のある領域の内側にある欠陥の優先度を決定するステップを更に備える、
請求項３記載の方法。
前記機能的に関心のある領域の内側にある欠陥は、該欠陥をサイズで分類することで優先度が決定される、
請求項４記載の方法。
請求項１乃至５のいずれか記載の方法を実行するため、プロセッサにより実行可能な命令のシーケンスを記憶したコンピュータ読取り可能な媒体。
請求項１の方法により生成される検査及び／又は修理されるべきマスク／レチクルにおける欠陥のリストを提供するための、プロセッサにより実行可能な命令のシーケンスを含むプログラム。