JP2013045258A - プリント基板設計における配線パターン幅の計算方法、配線パターン幅の計算装置、プログラムおよびコンピューター読み取り可能な記録媒体 - Google Patents

Abstract

【課題】配線パターン幅の不足箇所を探す作業や計測する作業などについて目視や設計を繰り返すなどの手間を軽減し、設計障害を発生させることのない配線パターン幅を確保できるか否かを簡便に判断できるようにする。
【解決手段】
プリント基板設計における配線パターン幅の計算方法において、プリント基板におけるパターン上の２つの端子間における領域において、上記２つの端子間を結ぶ配線パターンの幅について、所望の配線パターン幅を確保できるか否かの計算を自動的に行い、上記所望の配線パターン幅を満たす配線パターンの経路を提案するようにした。
【選択図】 図１１

Description

本発明は、プリント基板設計における配線パターン幅の計算方法、配線パターン幅の計算装置、プログラムおよびコンピューター読み取り可能な記録媒体に関し、さらに詳細には、プリント基板の設計段階において、プリント基板における配線パターンについて、配線パターン上の２つの端子間における当該配線パターンの幅たる配線パターン幅を計算する際に用いて好適なプリント基板設計における配線パターン幅の計算方法、配線パターン幅の計算装置、プログラムおよびコンピューター読み取り可能な記録媒体に関する。

即ち、本発明によるプリント基板設計における配線パターン幅の計算方法、配線パターン幅の計算装置、プログラムおよびコンピューター読み取り可能な記録媒体は、プリント基板を製造するための設計段階たるプリント基板の設計時において利用されるものである。

なお、本明細書においては、プリント基板における「配線パターン」を、単に「パターン」と適宜に称することとする。

従来より、プリント基板における配線パターンの配線パターン幅が十分に確保されていない場合には、電気的な問題に起因する障害が発生しやすいということが知られている。

つまり、プリント基板における配線パターンの配線パターン幅が十分に確保されておらず、配線パターン幅が不足しているままの状態で過大な電流を配線パターンに流した場合には、配線パターン幅が不足している箇所において、パターン導体損失によって電圧降下や熱の発生を引き起こして障害が起こりやすいということが指摘されていた。

こうした障害の具体例としては、例えば、
（ａ）供給元ＩＣから消費側ＩＣへの配線パターンの配線パターン幅が細いと、ＩＣ 必要電圧以下となりＩＣなどが誤動作すること、
（ｂ）配線パターンのパターン導体損失による発熱により、プリント基板の温度が上 昇してしまい、電気部品の定格安全率や部品寿命を悪化させること、
（ｃ）パターン導体損失により製品消費電力の増加してしまい、省エネルギーではな いこと、
（ｄ）配線パターンのパターン導体損失による発熱により、配線パターンが溶断して しまうこと、
（ｅ）配線パターン幅が不足している配線パターンに高周波電流が流れると、ＥＭＣ （Ｅｌｅｃｔｒｏ−Ｍａｇｎｅｔｉｃ Ｃｏｍｐａｔｉｂｉｌｉｔｙ：電磁両 立性）の問題の要因となること、
などが挙げられる。

このため、プリント基板における配線パターンを設計する際には、設計した配線パターンの配線パターン幅を採用した際に上記したような障害を生起するか否かを十分に検証することが重要であり、上記したような障害を生起する恐れがない配線パターン幅を確保する必要があった。

ところで、一般に、プリント基板設計用のＣＡＤ（Ｃｏｍｐｕｔｅｒ Ａｉｄｅｄ Ｄｅｓｉｇｎ）システムにおいては、配線パターンは、ラインデータまたは面データとして構築されている。

ここで、ラインデータは、配線パターン幅を数値としてデータベースに持つデータ構造を備えている。

このため、データベース上の配線パターン幅の数値を確認することにより、上記したような障害を生起する恐れがない配線パターン幅か否かを容易に検証することができるものであった。

一方、面データとは、配線パターンを多点座標に囲まれた領域としてデータベースに持つデータ構造を備えているものであり、配線パターン幅という概念がないものである。

このため、面データにより構築されている配線パターンの配線パターン幅の計測は、ＣＡＤシステムにおける表示装置の画面上に表示された配線パターンを目視して、目視により上記したような障害を生起する恐れがない配線パターン幅か否かを検証せざるを得ず、そうした検証を容易に行うことができないという問題点があった。

ここで、上記した目視による計測とは、具体的には、ＣＡＤシステムにおける表示装置の画面上に表示された配線パターンに関して、配線パターン幅が不足していると思われる箇所を目視で発見して、例えば、定規などを用いて計測を行うというものであり、その計測結果を用いて、上記したような障害を生起する恐れがない配線パターン幅か否かを検証していた。

上記において説明したように、従来の技術においては、面データにより構築されている配線パターンの配線パターン幅の検証にあたっては、配線パターン幅が不足していると思われる箇所を目視によって確認する作業を行わざるを得ず、非常に手間のかかる作業になっていたという問題点があった。

また、プリント基板における配線パターンを設計する際に、設計初期にパターン導体損失を意識した配線パターン幅の考慮不足があると、これらの問題を解決するまで何度も設計の繰り返しを行う必要があり、開発費や製造費などの諸費用が嵩むという問題点があった。

このため、プリント基板における配線パターンの設計の分野においては、面データにより構築されている配線パターンの配線パターン幅の検証を容易に行うことのできる手法が強く望まれていた。

なお、本願出願人が特許出願のときに知っている先行技術は、文献公知発明に係る発明ではないため、本願明細書に記載すべき先行技術文献情報はない。

本発明は、従来の技術の有する上記したような要望を鑑みてなされたものであり、その目的とするところは、プリント基板における配線パターンの配線パターン幅を目視によらず容易に検証することのできるプリント基板設計における配線パターン幅の計算方法、配線パターン幅の計算装置、プログラムおよびコンピューター読み取り可能な記録媒体を提供しようとするものである。

上記目的を達成するために、本発明は、プリント基板における配線パターンの配線パターン幅の計算を自動化して、配線パターン幅の検証を容易に行うことができるようにしたものである。

従って、本発明によれば、プリント基板における配線パターンの配線パターン幅を目視によらず取得することができるようになる。

即ち、本発明によれば、プリント基板における配線パターンの配線パターン幅が不足している箇所を探す作業や当該箇所を計測する作業などを目視で行う必要がなく、障害を発生させることのない配線パターン幅が確保できているか否かを簡便に判断できるようになる。

このため、本発明によれば、人手による目視の手間が軽減され、かつ、人為的ミスなどによる配線パターン幅の誤計測を引き起こす可能性がなくなり、障害を起こすことのない配線パターン幅を備えた配線パターンの設計を行うことができるようになる。

こうした本発明は、プリント基板設計用などのＣＡＤシステムに組み込むようにして、コンピュータシステムにより構築するようにしてもよいし、あるいは、プリント基板設計用などのＣＡＤシステムとは独立して、コンピュータシステムにより構築するようにしてもよい。

なお、本発明をプリント基板設計用などのＣＡＤシステムとは独立して構築する場合には、プリント基板設計用などのＣＡＤシステムと連携するようにシステム全体を構築することが好ましい。

即ち、本発明は、プリント基板設計における配線パターン幅の計算方法において、プリント基板におけるパターン上の２つの端子間における領域において、上記２つの端子間を結ぶ配線パターンの幅について、所望の配線パターン幅を確保できるか否かの計算を自動的に行い、前記所望の配線パターン幅を満たす配線パターンの経路を提案するようにしたものである。

また、本発明は、上記した発明において、上記パターンの外周から内側へ向かって所望の配線パターン幅の１／２の値の領域を痩せさせる処理と、上記痩せさせる処理において、上記パターンの外周から内側へ向かって所望の配線パターン幅の１／２の領域を確保できた領域を合格領域として決定する処理と、上記パターンの外周から内側へ向かって所望の配線パターン幅の１／２の領域を確保できなかった領域を不合格領域として決定する処理とを有するようにしたものである。

なお、上記発明において、上記合格領域に対して、上記パターンの内側から外周へ向かって所望の配線パターン幅の１／２の領域を太らせることにより所望の配線パターン幅を確保できることを確定する処理と、上記所望の配線パターン幅を満たす配線パターンの経路を示す処理とを有するようにしてもよい。

また、本発明は、上記した発明において、上記パターンの外周から内側へ向かって所望の配線パターン幅の１／２の値の領域を痩せさせる処理と、上記痩せさせる処理において、上記パターンの外周から内側へ向かって所望の配線パターン幅の１／２の領域を確保できた領域を合格領域として決定する処理と、上記パターンの外周から内側へ向かって所望の配線パターン幅の１／２の領域を確保できなかった領域を不合格領域として決定する処理と、使用者が設定した幅探索係数ｎ（「ｎ」は、２以上の正の整数である。）に基づいて、上記所望の配線パターン幅の値にｎ／ｎ、（ｎ−１）／ｎ、・・・、１／ｎをそれぞれ掛けて得られた値をそれぞれ算出し、上記不合格領域について前記パターンの外周から内側へ向かって上記得られた値の１／２の値の領域を痩せさせる処理を降順で行い、上記不合格領域について確保できる幅を算出する処理と、上記不合格領域に対して、上記パターンの内側から外周へ向かって上記確保できる幅の領域を太らせる処理とを有するようにしたものである。

なお、上記発明において、上記合格領域に対して、上記パターンの内側から外周へ向かって所望の配線パターン幅の１／２の領域を太らせる処理と、上記合格領域と上記不合格領域とで確保できる幅が、上記所望の配線パターン幅を満たしているか否かを判断する処理と、上記所望の配線パターン幅を満たす配線パターンの経路を示す処理と、上記不合格領域に対して、上記パターンの内側から外周へ向かって上記確保できる幅の領域を太らせる処理とを有するようにしてもよい。

また、本発明は、上記した発明において、さらに、２点間の配線パターンの接続経路が並列に接続されている部分と並列に接続されていない部分とを有する場合、並列に接続されている部分についてそれぞれの経路で確保できる配線パターン幅の合計と、並列でない部分について確保できる配線パターン幅の合計とが、所望の配線パターン幅を満たしているか否かを判断する処理を有するようにしたものである。

また、本発明は、上記した発明において、さらに、上記配線パターン幅を確保する際に、複数のビアが配線パターンの範囲内に含まれるように配線パターンの経路をとるものとし、上記ビアの個数は、上記配線パターン幅に応じたビア並列数となるようにするようにしたものである。

また、本発明は、上記した発明において、上記配線パターンが面データを含んでいるものであるようにしたものである。

また、本発明は、上記した発明において、配線パターンの厚みを考慮して処理を行うようにしたものである。

また、本発明は、プリント基板設計における配線パターン幅の計算装置において、プリント基板におけるパターン上の２つの端子間における領域において、上記２つの端子間を結ぶ配線パターンの幅について、所望の配線パターン幅を確保できるか否かの計算を自動的に行い、前記所望の配線パターン幅を満たす配線パターンの経路を提案する手段を有するようにしたものである。

また、本発明は、上記した発明において、上記パターンの外周から内側へ向かって所望の配線パターン幅の１／２の値の領域を痩せさせる手段と、上記痩せさせる手段において、上記パターンの外周から内側へ向かって所望の配線パターン幅の１／２の領域を確保できた領域を合格領域として決定する手段と、上記パターンの外周から内側へ向かって所望の配線パターン幅の１／２の領域を確保できなかった領域を不合格領域として決定する手段とを有するようにしたものである。

なお、上記発明において、上記合格領域に対して、上記パターンの内側から外周へ向かって所望の配線パターン幅の１／２の領域を太らせることにより所望の配線パターン幅を確保できることを確定する手段と、上記所望の配線パターン幅を満たす配線パターンの経路を示す手段とを有するようにしてもよい。

また、本発明は、上記した発明において、上記パターンの外周から内側へ向かって所望の配線パターン幅の１／２の値の領域を痩せさせる手段と、上記痩せさせる手段において、上記パターンの外周から内側へ向かって所望の配線パターン幅の１／２の領域を確保できた領域を合格領域として決定する手段と、上記パターンの外周から内側へ向かって所望の配線パターン幅の１／２の領域を確保できなかった領域を不合格領域として決定する手段と、使用者が設定した幅探索係数ｎ（「ｎ」は、２以上の正の整数である。）に基づいて、上記所望の配線パターン幅の値にｎ／ｎ、（ｎ−１）／ｎ、・・・、１／ｎをそれぞれ掛けて得られた値をそれぞれ算出し、上記不合格領域について上記パターンの外周から内側へ向かって上記得られた値の１／２の値の領域を痩せさせる処理を降順で行い、上記不合格領域について確保できる幅を算出する手段と、上記不合格領域に対して、上記パターンの内側から外周へ向かって上記確保できる幅の領域を太らせる手段とを有するようにしたものである。

なお、上記発明において、上記合格領域に対して、上記パターンの内側から外周へ向かって所望の配線パターン幅の１／２の領域を太らせる手段と、上記合格領域と上記不合格領域とで確保できる幅が、上記所望の配線パターン幅を満たしているか否かを判断する手段と、上記所望の配線パターン幅を満たす配線パターンの経路を示す手段と、上記不合格領域に対して、上記パターンの内側から外周へ向かって上記確保できる幅の領域を太らせる手段とを有するようにしてもよい。

また、本発明は、上記した発明において、さらに、２点間の配線パターンの接続経路が並列に接続されている部分と並列に接続されていない部分とを有する場合、並列に接続されている部分についてそれぞれの経路で確保できる配線パターン幅の合計と、並列でない部分について確保できる配線パターン幅の合計とが、所望の配線パターン幅を満たしているか否かを判断する手段を有するようにしたものである。

また、本発明は、上記した発明において、さらに、上記配線パターン幅を確保する際に、複数のビアが配線パターンの範囲内に含まれるように配線パターンの経路をとるものとし、上記ビアの個数は、上記配線パターン幅に応じたビア並列数となるようにしたものである。

また、本発明は、上記した発明において、さらに、上記配線パターンが面データを含んでいるようにしたものである。

また、本発明は、上記した発明において、さらに、配線パターンの厚みを考慮して処理を行うようにしたものである。

また、本発明は、上記した発明において、画面上に前記経路を表示するものとし、所望の配線パターン幅に対する準拠度に応じたガイダンスを表示するようにしたものである。

また、本発明は、上記した発明をコンピューターに実行させるためのプログラムであるようにしたものである。

また、本発明は、上記した発明をコンピューターとして機能させるためのプログラムであるようにしたものである。

また、本発明は、上記したプログラムを記録したコンピューター読み取り可能な記録媒体であるようにしたものである。

本発明は、以上説明したように構成されているので、プリント基板における配線パターンの配線パターン幅を目視によらず容易に検証することのできるプリント基板設計における配線パターン幅の計算方法、配線パターン幅の計算装置、プログラムおよびコンピューター読み取り可能な記録媒体を提供することができるという優れた効果を奏する。

より詳細には、本発明によれば、プリント基板における配線パターンの配線パターン幅の不足箇所を探す作業や計測する作業などを目視により繰り返す手間が軽減され、かつ、配線パターン幅の値が障害を発生することがないように十分に確保されているか否かを簡便に検証することができるようになるという優れた効果を奏するものである。

図１は、本発明による配線パターン幅の計算装置の実施の形態の一例のシステム構成を表すブロック構成図である。 図２は、本発明による配線パターン幅の計算装置の機能的特徴をブロック化した機能ブロック図である。 図３は、本発明による配線パターン幅の計算装置により実行される処理ルーチンの実施の形態の一例を示すフローチャートである。 図４（ａ）は、本発明による配線パターン幅の計算装置により選定処理を行うパターン図形を示した概略説明図であり、図４（ｂ）は、選定するピンペアの組み合わせを表で示した説明図である。 図５は、本発明による配線パターン幅の計算装置により配線パターン幅を計算する際に行う、端子付近除外処理について説明した説明図である。 図６は、本発明による配線パターン幅の計算装置により配線パターン幅を計算する際の、端子付近除外処理の一例を示した概略説明図である。 図７は、本発明による配線パターン幅の計算装置による配線パターン幅を満足する領域の計算処理のうちの痩せ処理について説明した概略説明図である。 図８は、本発明による配線パターン幅の計算装置による配線パターン幅を満足する領域の計算処理のうちの太らせ処理について説明した概略説明図である。 図９（ａ）（ｂ）（ｃ）は、本発明による配線パターン幅の計算装置による配線パターン幅を満足する領域の計算処理において、配線パターン幅を確保できる場合について説明した概略説明図である。 図１０（ａ）（ｂ）（ｃ）は、本発明による配線パターン幅の計算装置による配線パターン幅を満足する領域の計算処理において、配線パターン幅を確保できない場合について説明した概略説明図である。 図１１は、本発明による他の実施の形態を示した配線パターン幅の計算装置の機能的特徴をブロック化した機能ブロック図である。 図１２は、本発明による他の実施の形態を示した配線パターン幅の計算装置により実行される処理ルーチンの実施の形態の一例を示すフローチャートである。 図１３は、本発明による他の実施の形態を示した配線パターン幅の計算装置により実行される処理ルーチンの実施の形態の一例を示すフローチャートである。 図１４（ａ）（ｂ）（ｃ）は、本発明による他の実施の形態を示した配線パターン幅の計算装置による配線パターン幅を満足する領域の計算処理の方法について説明した概略説明図である。 図１５（ａ）（ｂ）は、本発明による他の実施の形態を示した配線パターン幅の計算装置による並列経路の検出と配線パターン幅の計算処理の方法について説明した説明図である。 図１６は、本発明による他の実施の形態を示した配線パターン幅の計算装置による並列経路の検出と配線パターン幅の計算処理のサブルーチンの一例を示すフローチャートである。 図１７（ａ）（ｂ）は、本発明による他の実施の形態を示した配線パターン幅の計算装置による並列経路の検出と配線パターン幅の計算処理の方法について説明した説明図である。 図１８（ａ）（ｂ）は、本発明による他の実施の形態を示した配線パターン幅の計算装置による並列経路の検出と配線パターン幅の計算処理の方法について説明した説明図である。 図１９（ａ）（ｂ）は、本発明による他の実施の形態を示した配線パターン幅の計算装置による並列経路の検出と配線パターン幅の計算処理の方法について説明した説明図である。 図２０は、配線パターン幅に対する許容値の計算処理に関する説明図である。 図２１は、改善手法のガイダンスの表示画面の例を示す説明図である。 図２２は、本発明による配線パターン幅の計算装置による計算結果を表示する際のエラー表示例を説明した説明図である。 図２３は、本発明による配線パターン幅の計算装置による計算結果を表示する際のエラー表示例を説明した説明図である。 図２４は、本発明による配線パターン幅の計算装置による計算結果を表示する際のエラー表示例を説明した説明図である。 図２５（ａ）（ｂ）は、本発明による配線パターン幅の計算装置による計算処理の際のビア処理について説明した説明図である。 図２６は、本発明による配線パターン幅の計算装置による計算処理の際のビア処理について説明した説明図である。 図２７は、本発明による配線パターン幅の計算装置による計算処理の際のビア処理について説明した説明図である。 図２８は、配線パターンの厚みの考慮する場合に用いる厚み考慮幅について説明した説明図である。 図２９（ａ）（ｂ）（ｃ）は、配線パターンの厚みの考慮する場合に用いる厚み考慮幅について説明した説明図である。 図３０は、パターンにおいて実形状のない層に対する処理について説明した説明図である。

以下、添付の図面を参照しながら、本発明によるプリント基板設計における配線パターン幅の計算方法、配線パターン幅の計算装置、プログラムおよびコンピューター読み取り可能な記録媒体の実施の形態の一例を詳細に説明するものとする。

なお、本実施の形態においては、配線パターンは面データとして構築されているものとする。

まず、図１には、本発明によるプリント基板設計における配線パターン幅の計算装置の実施の形態の一例のハードウェア構成を表すブロック構成図が示されている。

即ち、この本発明によるプリント基板設計における配線パターン幅の計算装置（以下、単に「パターン幅計算装置」と適宜に称する。）１０は、例えば、プリント基板設計用などのＣＡＤシステム上に構築されるものであり、そのハードウェア構成は、公知のパーソナルコンピューターシステムや汎用コンピューターシステムなどで実現されており、その全体の動作を中央処理装置（ＣＰＵ）１２を用いて制御するように構成されている。

そして、このＣＰＵ１２には、バス１４を介して、ＣＰＵ１２の制御のためのプログラムや後述する各種のデータなどを記憶するリードオンリメモリ（ＲＯＭ）やＣＰＵ１２のワーキングエリアとして用いられる記憶領域などを備えたランダムアクセスメモリ（ＲＡＭ）などから構成される内部記憶装置（メモリー）１６と、ＣＰＵ１２の制御に基づいて各種の表示を行うＣＲＴ（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ：ブラウン管）や液晶パネルなどの画面を備えた表示装置１８と、表示装置１８の表示画面上における任意の位置を指定する入力デバイスたるマウスなどのポインティングデバイス２０と、任意の文字を入力するためのキーボードなどの文字入力デバイス２２と、ＣＰＵ１２の制御により各種の情報を記憶させることができるとともに記憶した各種の情報を読み出して内部記憶装置１６に転送可能とされたハードディスクなどの外部記憶装置２４とが接続されている。

そして、このパターン幅計算装置１０においては、ポインティングデバイス２０ならびに文字入力デバイス２２により入力部１０Ａ（図２を参照する。）が構成されており、表示装置１８により出力部１０Ｅ（図２を参照する。）が構成されている。

なお、上記したように外部記憶装置２４は各種の情報を記憶しているものであるが、本発明の実施に関連する情報としては、各種の部品に関する情報である部品情報や各種の部品間の配線状態を示す配線情報などから構成されているプリント基板の設計データたるレイアウト設計データ、部品ピン間の接続情報であるネット情報とプリント基板の構成である端子情報とを含む配線情報、目標幅情報などを含むルール情報、部品の配置位置を示す配置位置情報と部品の端子に関する情報である端子情報とを含む部品情報、ビアの位置やビアの径などのビアに関する情報を含むビア情報などが記憶されている。

ここで、図２には、上記したパターン幅計算装置１０の機能的特徴をブロック化した機能ブロック図が示されており、パターン幅計算装置１０においては、ＣＰＵ１２の制御によりパターン幅の計算に関する処理として、対象パターンのピンペアの確定処理１０Ｂと、配線パターン幅を満足する領域の計算処理１０Ｃと、配線パターン幅を満足する接続経路の検出処理１０Ｄとが実行される。

以上の構成において、図３に示すフローチャートを参照しながら、この配線パターン幅計算装置１０によって実行される処理の内容について詳細に説明する。

はじめに、配線パターン計算装置１０の入力部１０Ａにおいて検出されたユーザーよりのレイアウト設計データ入力指示の検出によって、図３に示されるフローチャートに従って処理が開始される。

なお、この配線パターン幅計算装置１０においては、入力部１０Ａたるポインティングデバイス２０や文字入力デバイス２２をユーザーが操作することにより、所望の指示を入力することができるようになされている。

例えば、ユーザーは、入力部１０Ａたるポインティングデバイス２０や文字入力デバイス２２を操作することにより、外部記憶装置２４からレイアウト設計データの読み出しを指示したり、あるいは、配線情報、ルール情報、部品情報などを設定したり、その読み出しを指示したりすることができる。

この際、ユーザーが入力部１０Ａたるポインティングデバイス２０や文字入力デバイス２２を操作して、外部記憶装置２４から上記したレイアウト設計データなどの読み出しを指示すると、レイアウト設計データなどが外部記憶装置２４から読み出されて内部記憶装置１６へ転送される。

そして、本実施の形態においては、ＣＰＵ１２は、内部記憶装置１６へ転送されて記憶されたレイアウト設計データなどから所定の情報を読み出して、対象パターンのピンペアの確定処理１０Ｂ、配線パターン幅を満足する領域の計算処理１０Ｃと、配線パターン幅を満足する接続経路の検出処理１０Ｄとを実行することになる。

これら対象パターンのピンペアの確定処理１０Ｂ、配線パターン幅を満足する領域の計算処理１０Ｃと、配線パターン幅を満足する接続経路の検出処理１０Ｄとを実行することにより、後述するように配線パターン幅を検出する対象となるユーザーにより選定された対象ネットのピンペアを確定する処理や端子付近除外処理が行われる。

なお、上記した各処理の途中結果や最終結果は、出力部１０Ｅたる表示装置１８に適宜に表示される。

より詳細には、ＣＰＵ１２は、レイアウト設計データ３０から配線情報を読み込み（ステップＳ３０２）、上記配線情報から配線レイアウト情報（パターン図形）を取得する（ステップＳ３０４）。

また、ＣＰＵ１２は、レイアウト設計データ３０からルール情報を読み込み（ステップＳ３０６）、ルール情報からパターン幅の目標の値（目標幅）についての情報や厚み考慮幅情報（後述する。）を取得する（ステップＳ３０８）。

さらにまた、ＣＰＵ１２は、レイアウト設計データ３０から部品情報を読み込む（ステップＳ３１０）。そして、こうした部品情報からは配置位置情報（ステップＳ３１２）および端子情報（ステップＳ３１４）をそれぞれ取得する。

次に、ステップＳ３０４で取得した配線レイアウト情報（パターン図形）と、ステップＳ３０８で取得したパターン幅の目標の値（目標幅）の情報と、ステップＳ３１２で取得した配置位置情報と、ステップＳ３１４で取得した端子情報とを、ステップＳ３１６の処理へ送る。

そして、ステップＳ３１６の処理においては、ユーザーによって選定されたパターン図形上のピンペアの確定処理が行われる。

ここで、図４（ａ）（ｂ）には、ユーザーによって選定されたプリント基板上のネット（パターン図形）の形状を示したパターン図形３２のピンペアの確定処理の方法を図示した説明図が示されている。

本実施の形態によるパターン幅の計算装置１０においては、パターン幅の計算装置１０を使用するユーザーが、計測を希望する配線パターンが存在するパターン図形において２つの部品端子（ピンペア）を任意に選定するものである。

そして、こうしてユーザーに選定されたピンペア間の配線パターンについて、配線パターン幅を確定する処理を行うことになる。

図４（ａ）には、プリント基板におけるパターン図形３２の形状を表す図形が示されており、図４（ａ）に示すパターン図形は、部品Ａと部品Ｂと部品Ｃとがそれぞれ端子３４、端子３８、端子４２を介して接続されている。

本発明による配線パターン幅の計算装置においては、１つの端子と１つの端子との間、所謂、ピンペアの間の配線パターンの配線パターン幅を計算するものである。

はじめに、ステップＳ３１６において、ユーザーによってパターン図形３２上で選択されたピンペアについて、選定されたピンペアを確定する処理を行う必要がある。

図４（ａ）に示すパターン図形３２の場合、選定されるピンペアの組み合わせとしては、図４（ｂ）の図表に示した３通りの組み合わせが考えられる。

本実施の形態においては、組み合わせ１として示された部品Ａの端子１と部品Ｂの端子２との端子間における配線パターン幅の計算を行うものとする。

こうして、ステップＳ３１６においては、配線パターン幅を計算するピンペアが選定される。

次に、ステップＳ３１８において、ピンペアにつながるパターン図形、および２点間で目標幅を決定する処理が行われる。

ここでは、上記で決定されたピンペアの配線パターン幅の目標値が決定され、以下、この目標値に従ってパターン図形に対して満足する領域が得られるか否かの計算が行われる。

なお、本実施の形態においては、目標とするピンペアの配線パターン幅である目標値を１．０ｍｍに決定するものとし、ここで決定した「配線パターン幅＝１．０ｍｍ」を上記図４（ｂ）の属性（ピンペア間の配線パターン幅）の欄に、属性設定として入力する。

なお、本発明による配線パターン幅の計算装置１０においては、厚み考慮幅の計算を用いて、厚みを考慮した配線パターン幅になるように設定することが可能であるが、本実施の形態においては、厚み考慮幅を用いずに配線パターン幅の計算を行うようにユーザーが選択したものとする。

次に、ステップＳ３２０において、パターンの配線パターン幅を満足する領域の計算処理を行うものであるが、この際、ステップＳ３１６において選択されたピンペアの部品の端子付近に対して、端子付近除外処理を行う必要があるため、このステップＳ３２０の処理においては、ステップＳ３２２の部品端子付近の除外方法情報が読み込まれる。

ここで、部品端子付近除外処理を行う目的について、図５を参照しながら、詳細に説明する。

配線パターン幅に関して、ピンの端子付近のサーマルパットや、ビアのサーマルパターンについては、もともと配線パターン幅の目標値よりも幅が小さい場合が多く、端子付近の幅が細い領域については無視しても問題がないものであるにも関わらず、十分な幅を確保できないことを理由にＮＧ（Ｎｏ Ｇｏｏｄ：不良）であるものと判断されることがある。

また、上記した状況を回避するために端子付近に対して配線パターン幅の計算領域に入れないように設定する端子付近除外処理を行うようにしたが、この場合においても、端子付近除外は設定幅の１／２で膨らました範囲までは除外するようにすると、サーマルパットのクリアランスが設定幅１／２よりも広い場合、サーマル部のラインの幅がＮＧ対象となり、端子付近を除外した場合であっても、チェック結果がＮＧとなってしまう。

そのため、本実施の形態においては、上記現象を回避するための対応として、端子付近除外のためのユーザーパラメータ化を行うことと、ビアとサーマル付近で発生したライン図形を無視するように処理するという対応方法をとるようにする。

そして、図５に示す端子付近除外領域設定画面２６を用いて、ユーザーによって値が設定され、この値の領域については、除外するようにする。

そのため、図６に示す部品の端子付近の端子付近除外領域４６、４８は、部品端子サイズやプリント基板製造ルールなどの制約のため、ユーザーが選定したパターンの配線パターン幅のルール以外のルールを適用するルール箇所となる場合が多い。

そして、部品端子周辺の任意の領域に対してはパターン幅ルールを適用させずに除外して計算を行うように、選定されたパターン幅の領域から除外する部品端子付近除外処理を行うものである。

上記端子付近除外領域に関するルールは、実際に、ステップＳ３２０以降において行われるパターン幅の領域の計算処理を行う際に適用されるものである。

上記したような部品端子付近除外処理を行うことで、不要なエラーを除外できるようになる。

なお、上記端子付近除外領域については、設定の省力化を目的にピンペア幅に係数をかけた値を算出したものを用いてもよいものとする。

こうした部品端子付近の除外方法情報（ステップＳ３２２）をもとに、ステップＳ３２０で行われる計算処理について、図７を参照しながら以下に説明する。

ステップＳ３２０では、パターン図形において、配線パターン幅を満足する領域についての計算処理が行われる。ここでは、選定されたパターン図形において、目標幅とした配線パターン幅を確保できるかを計算する処理を行う。

具体的には、パターン図形３２の外周について、端子付近除外領域４６、４８を除くすべての領域から、配線パターン幅の目標値の分量を痩せさせることにより、所望の配線パターン幅を確保できるか否かを調べるものである。

こうした処理は、配線パターン幅の目標値の分だけパターン図形を全体的に痩せさせる処理を行うことにより、痩せ処理後に、パターン図形の領域が残っていればパターン図形に対して配線パターン幅の領域が十分に確保できることを意味し、また、痩せ処理後に、パターン図形の領域が残っていなければ配線パターン幅の領域が十分に確保できないということを意味することから、配線パターン幅を確保できるか否かの判断に用いることができるものである。

なお、ここでは、配線パターン幅の目標値を１．０ｍｍであるので、パターン図形３２の全外周から１．０ｍｍの１／２の幅である０．５ｍｍの幅を確保できるだけの領域があれば、所望の配線パターン幅を確保できると判断できるため、本実施の形態においては、パターン図形３２の全外周に対して０．５ｍｍの痩せ処理を行う。

即ち、ステップＳ３２０においては、０．５ｍｍほど、パターン図形３２全体を痩せさせる処理が行われる。

次に、ステップＳ３２４において、パターン図形３２の配線パターン幅の目標値を確保できたか否かの判断処理が行われる。

ここでは、まず、目標幅を確保できたものとして、ステップＳ３２４においてＹｅｓと判断し、ステップＳ３２６に進むこととする。

ステップＳ３２６においては、配線パターン幅の太らせ処理が行われる。ここでは、ステップＳ３２０において痩せ処理されたパターン図形の外周を太らせる処理が行われる。

図８を参照しながら詳細に説明すると、ステップＳ３２０において痩せ処理を行ったパターン図形３２に対して、痩せ処理で用いた値と同じ幅だけ外側に太らせる処理を行う。

このとき、ステップＳ３２０で行った痩せ処理の場合と同様に、端子付近除外領域４６、４８については除外し、太らせる処理を適用しないものとする。

こうして、ステップＳ３２６による太らせ処理により、パターン図形３２に対して０．５ｍｍの幅を確保できるものであることが確定される。即ち、パターン図形３２上に目標値である１．０ｍｍの配線パターン幅を確保できるものであることが確定される。

次に、ステップＳ３２８に進み、配線パターン幅を満足する接続経路の検出処理が行われる。この処理について、図９（ａ）（ｂ）（ｃ）を参照しながら詳細に説明すると、はじめに、パターン図形３２上に存在するビアに関する処理が行われる。

ここでは、配線パターン幅を確保できることが確定されたパターン同士の重なりに係るビアを検出し、こうしたビアが複数個存在する場合、近いものを組み合わせてビアグループとする。

この際、配線パターン幅の領域に指定されたビア係数となるようにビアが存在するように選択する必要がある。

ここで、電気的な設計障害を回避するため、配線パターン幅内のビアはなるべく多く存在することが望まれるため、ビアの集まりをビアグループとして作成し、配線パターン幅内に収まるように計算されるが、決められた範囲内にビアの個数が足りない場合やビアが１つのみしか存在しない場合など、配線パターン上に電気的な障害が発生する可能性がある場合は、警告としてその旨がユーザーに対して表示される。

そのため、ユーザーにより指定されたビア係数（配線パターン幅に対するビアの個数を表したもの）を満足するように、ビアグループを作るものとする。

なお、こうしたユーザーにより指定されたビア係数は、ステップＳ３３０に示すビア処理情報として、ステップＳ３２８に読み込まれる。

本実施の形態においては、図９（ａ）に示すように、パターン図形３２上に４つのビア５０、５２、５４、５６があるものとする。そして、指定されたビア係数＝０．５とした場合、配線パターン幅の目標値＝１．０ｍｍであるので、１．０ｍｍ／０．５＝２個となり、配線パターン幅１．０ｍｍ上に２個のビアが必要となる。

そのため、２個のビアをグループ化したビアグループを作成することとなるが、この際、グループとして選択するビアは、上記のように距離が近いもの同士を選択するものとするため、本実施の形態においては、ビア５０とビア５２とを１つのビアグループとして設定する。

上記のとおりに、ビアグループを作成して、パターン図形３２の配線パターン幅内に存在させるビアグループが決定したら、パターン図形３２の格子分割を行う（図９（ｂ）を参照する）。

次に、図９（ｃ）に示すように、ダイクストラ法を用いて、格子分割が連なる２点間の最短経路を検出する。この際、配線パターン幅が１．０ｍｍで、かつ、上記において決定されたビアグループが含まれる経路であるようにする。そして、ステップＳ３３２の幅検出の処理方法情報が用いられるものであるが、この幅検出の処理方法情報には後述するダイクストラ法における格子分割に用いるグリッドサイズやパターン幅を確保できる箇所について強調表示するための情報が含まれており、対象のパターンが、上記処理方法情報より設定された方法でパターン幅を満足した強調表示をするために利用されるものである。

なお、上記最短経路を検出する方法としては、従来のダイクストラ法を用いることが可能である。こうした従来のダイクストラ法は、公知の技術であるため、その説明は省略することとする。

こうしてステップＳ３２８において決定された配線パターンの最短経路は、検出された最短配線パターンとして提案するため、ステップＳ３３４において表示する処理が行われ、配線パターン幅の計算のためのアルゴリズムが終了する。

一方、上記ステップＳ３２４の、目標幅を確保できたか否かの判断処理において、目標幅が確保できずにＮｏと判断された場合について、図１０（ａ）を参照しながら以下に説明する。

例えば、図１０（ａ）に示す、図７に示すパターン図形３２とは異なる形状を持つパターン図形１３２に対して、配線パターン幅の目標値を１．０ｍｍとして痩せ処理を行うものとする（ステップＳ３２０）。

ここでは、図７に示すパターン図形３２の場合と同様に、パターン図形１３２の全外周を１．０ｍｍに１／２を掛けた値である０．５ｍｍずつ内側に痩せ処理を行うようにするものであるが、パターン図形１３２では、十分に幅を取れずに目標値を確保できない箇所が存在する。

このように、配線パターン幅の目標値を確保できない場合、ステップＳ３２４において目標値を確保することができないものと判断してステップＳ３３６に進む。

図１０（ｂ）を参照しながら、ステップＳ３３６について詳細に説明すると、ステップＳ３３６おいては、端子付近除外図形４６、４８との接線箇所がある領域のみを太らせる処理が行われる。

まず、太らせ処理を行う対象として、痩せ処理後の領域のうち、端子付近除外図形との接線箇所がある領域のみを対象とすることとする。

図１０（ｂ）に示すパターン図形１３２には、領域１３２ａ、１３２ｂ、１３２ｃ、１３２ｄの４つの領域が存在するが、そのうち、領域１３２ａは部品Ａの端子付近除外図形４６と接しており、領域１３２ｄは部品Ｂの端子付近除外図形４８と接していることから、領域１３２ａおよび領域１３２ｄについては太らせる処理を行うものである。

一方、領域１３２ｂおよび１３２ｃに関しては、いずれも端子付近除外図形４６、４８と接している箇所が存在しないため、太らせる処理は行わないようにする。

即ち、ステップＳ３３６においては、領域１３２ａおよび領域１３２ｄについてのみ、外周を０．５ｍｍずつ外側に太らせるようにする。

次に、ステップＳ３３８において、計算結果が不合格であった旨を表示する処理が行われる。

図１０（ｃ）を参照しながら、詳細に説明すると、ステップＳ３３６において太らせ処理を行った領域１３２ａおよび領域１３２ｄを含む領域については、幅を確保できたことがわかるように「幅ＯＫ領域」として強調表示する。

一方、ステップＳ３３６において太らせ処理を行わなかった領域１３２ｂおよび１３２ｃを含む領域および、幅が確保できずに痩せ処理をできなかった領域については、幅を確保できなかったことがわかるように「幅ＮＧ領域」として、同一の色を用いて表示する。

さらに、幅ＮＧ領域に対しては、不合格であった旨をわかりやすくするため、選定されたピンペアである部品Ａの端子３４と部品Ｂの端子３８とを破線で結んだ直線を表示し、選定されたピンペア間が未接続である旨を表し、配線パターン幅の計算に関するアルゴリズムが終了する。

このように、本発明によるパターン幅計算装置１０によれば、効率的にパターン図形上に配線パターン幅を確保できるか否かの確認を行うことが可能となる。

以上が、本発明による配線パターン幅の計算装置の第１の実施の形態である。

次に、本発明による配線パターン幅の計算装置の第２の実施の形態について説明する。

なお、本発明の第１の実施の形態に記載の配線パターン幅の計算装置と同一の構成については、第１の実施の形態において用いた符号と同一の符号を用いるもののとする。

まず、本発明の第２の実施の形態によるパターン幅計算装置１００のハードウェア構成は、第１の実施の形態によるパターン幅計算装置１０と同様であるので、上記した第１の実施の形態によるパターン幅計算装置１０の説明を援用することにより、その詳細な説明は省略する。

ここで、図１１には、配線パターン幅の計算装置１００の機能的特徴をブロック化した機能ブロック図が示されており、配線パターン幅の計算装置１００においては、ＣＰＵ１２の制御により配線パターン幅の計算に関する処理として、パターン図形上のピンペアの確定処理１００Ｂと、配線パターン幅を満足する領域の計算処理１００Ｃと、配線パターン幅を満足する接続経路の検出処理１００Ｄと、並列経路の検出とパターン幅の計算処理１００Ｅと、許容値の計算処理１００Ｆと、配線パターン幅の改善手法のガイダンスの表示処理１００Ｇとが実行される。

以上の構成において、図１２に示すフローチャートを参照しながら、この配線パターン幅の計算装置１００によって実行される処理について詳細に説明する。

はじめに、ＣＰＵ１２は、レイアウト設計データ（ステップＳ１２００）からの配線情報を読み込み（ステップＳ１２０２）、配線情報から配線レイアウト情報（パターン図形）を取得する（ステップＳ１２０４）。

また、ＣＰＵ１２は、レイアウト設計データ（ステップＳ１２００）からルール情報を読み込み（ステップＳ１２０６）、ルール情報から配線パターン幅の目標値（目標幅）の情報を取得する（ステップＳ１２０８）。

さらにまた、ＣＰＵ１２は、レイアウト設計データ（ステップＳ１２００）から部品情報を読み込み（ステップＳ１２１０）、部品情報から配置位置情報を取得するとともに（ステップＳ１２１２）、部品情報から端子情報を取得する（ステップＳ１２１４）。

次に、ステップＳ１２１６では、ステップＳ１２０４で取得した配線レイアウト情報（パターン図形）と、ステップＳ１２０８で取得した目標幅の情報と、ステップＳ１２１２で取得した配置位置情報と、ステップＳ１２１４で取得した端子情報とを用いてピンペアの確定処理が行われる。

より詳細には、ステップＳ１２１６の処理においては、ユーザーによって選定されたパターン図形上のピンペアの確定処理が行われる。

そして、ピンペアの確定後、ステップＳ１２１８において選定されたピンペアにつながるパターン図形および２点間で目標幅を決定する処理が行われる。

こうしたパターン図形上のピンペアの選定に係る処理は、本発明の第１の実施の形態に記載した方法と同様であるため、その説明は省略することとする。

また、本実施の形態においては、ピンペアの配線パターン幅を１．０ｍｍとすることとし、ステップＳ１２１８において配線パターン幅の目標値は１．０ｍｍと確定される。

なお、ステップＳ１２１６およびＳ１２１８においては、第１の実施の形態に記載の方法と同様の方法でピンペアの確定および目標幅の決定を行うため、その説明は省略するものとする。

次に、ステップＳ１２２０において、配線パターン幅を満足する領域の検出処理を行う。ここで、検出処理を行う際に必要となる、部品端子付近の除外方法情報（ステップＳ１２２２）を読み込むものであるが、こうした部品端子付近の除外方法情報は、第１の実施の形態に記載の方法と同様の方法で作成するため、その説明は省略するものとする。

部品端子付近の除外方法情報としてステップＳ１２２２よりの部品端子付近の除外方法情報を読み込まれ、図１４（ａ）に示されるように、パターン図形２００における端子３４および端子３８周辺をそれぞれ端子付近除外領域４６および端子付近除外領域４８であるものと設定される。

そして、ステップＳ１２２０においては、はじめに、所望の配線パターン幅を確保できるか否かを確認する処理を行う。

本実施の形態においては所望の配線パターン幅を１．０ｍｍとするため、ここでは、パターン図形２００の全外周で、かつ、部品端子付近領域を除外した部分に対して、所望の配線パターン幅に対して１／２を掛けた値である０．５ｍｍずつ内側に痩せさせる処理を行うことで、配線パターン幅１．０ｍｍを確保できるか否かを確認する。

このときの様子を図１４（ｂ）に示している。図１４（ｂ）より、本実施の形態においては、全体に対して０．５ｍｍの痩せ処理をすることにより、１．０ｍｍの配線パターン幅を確保できない箇所が存在することがわかる。

こうして、パターン図形２００において、配線パターン幅を確保できる領域（以下、幅合格領域と適宜に称する。）と配線パターン幅を確保できない領域（以下、幅不足断片図形と適宜に称する。）とが確定される。

次に、ステップＳ１２２４において、幅を満足する接続経路の検出処理が行われる。

ここでは、配線パターン幅を満足するような経路の検出が行われるものであるが、はじめに、上記ステップＳ１２２０において痩せ処理を行ったパターン図形２００に対して、太らせ処理を行う。

このステップＳ１２２４における太らせ処理の際に、まず、痩せ処理の際に配線パターン幅を確保できないことが確認された領域（幅不足断片図形）について、太らせ処理から除外することとする。

即ち、図１４（ｃ）に示すように、符号２０２ａ、２０２ｂ、２０２ｃ、２０２ｄ、２０２ｅ、２０２ｆ、２０２ｇ、２０２ｈで示したハッチングを施した幅不足断片図形については、太らせ処理を行わないものとし、配線パターン幅を確保するのに十分であった領域たる幅合格領域２０４ａ、２０４ｂ、２０４ｃ、２０４ｄについては太らせ処理を行うようにし、配線パターン幅を確保するのに十分であった領域を幅合格領域２０４ａ、２０４ｂ、２０４ｃ、２０４ｄとし、配線パターン幅を確保するのに十分でなかった領域を幅不足断片図形２０２ａ、２０２ｂ、２０２ｃ、２０２ｄ、２０２ｅ、２０２ｆ、２０２ｇとして決定する処理がなされる。

次に、ステップＳ１２２６において、幅合格領域ネットワーク間にある幅不足断片図形の最短経路長を計測する処理が行われる。

ここでは、幅合格領域と幅合格領域との間（以下、幅合格領域ネットワークと適宜に称する。）に存在する幅不足断片図形を通る経路について、その最短距離を測定する処理が行われるものである。

なお、ここでは、幅合格領域であっても、その面積が指定サイズより小さいものは幅合格領域から除外するものとし、また、幅不足断片図形の条件として、複数の幅合格領域と繋がることのできる図形のみを用いるものとし、ひとつの幅合格領域のみとしか繋がりを持たないものは幅不足断片図形から除外するものとする。そのため、ここでは、図１５（ａ）に示す領域２０２ｆおよび２０２ｇについては除外するものとする。

はじめに、幅合格領域ネットワークにおける最短距離について説明すると、図１５（ａ）において示す、符号２０６ａ、２０６ｂ、２０６ｃ、２０６ｄおよび２０６ｅが最短距離を示す経路の例である。

ここで、上記最短距離を算出するためにステップＳ１２２６において行われる処理は、図１６に示すサブルーチンのフローチャートに沿って行われるため、図１６に示すフローチャートを参照しながら説明する。

なお、本実施の形態においては、第１の実施の形態と同様にビア係数＝０．５とし、１．０ｍｍあたりのビアの個数を２個であるように計算するものとする。そして、こうしたビアにより形成されるビアグループやビアグループを含む配線パターン幅の計算方法については、第１の実施の形態と同様であるため、その詳細な説明を省略する。

より詳細には、ステップＳ１２２６においては、パターン図形２００における並列経路の検出と配線パターン幅の計算にかかる処理が行われるものである。

ここでの処理においては、ステップＳ１２２８のビア処理情報およびステップＳ１２３０の幅検出の処理方法情報より得られる各情報が用いて行われる。

ビア処理情報ステップＳ１２２８によって得られるビア処理情報とは、ビアの直径や大きさに関する情報などが含まれる。

また、幅検出の処理方法情報（ステップＳ１２３０）によって得られる幅検出の処理方法情報とは、ピンペア間の配線パターン幅を計算するにあたり、幅を探索する処理の際に用いる幅探索係数（後述する。）のことである。

本実施の形態においては、ステップＳ１２３０による幅検出の処理方法情報より、幅探索係数＝４が得られるものとする。
こうした幅検出の処理方法情報については、ユーザーが任意の値を設定できるものとする。

はじめに、ステップＳ１２２６−２において、幅合格領域ネットワーク間にある幅不足断片図形の最短経路長を計測する処理が行われる。

ここでは、例えば、図１７（ａ）に示すように、パターン図形を格子分割し、幅合格領域と幅合格領域とを結ぶ経路について、幅合格領域と幅不足断片図形との境界となる、幅合格領域と経路との交点２１０ａともう一方の幅合格領域と経路との交点２１０ｂとの間の距離で最短になる値を計測する。

この方法により、図１５（ａ）に示すパターン図形２００における幅不足断片図形上に存在する経路２０６ａ、２０６ｂ、２０６ｃ、２０６ｄ、２０６ｅについてそれぞれ距離を測定した場合、本実施の形態においては、例えば、図１５（ｂ）に示すように、経路２０６ａの長さＬ＝１０ｍｍ、経路２０６ｂの長さＬ＝３ｍｍ、経路２０６ｃの長さＬ＝３ｍｍ、経路２０６ｄの長さＬ＝１ｍｍ、経路２０６ｅの長さＬ＝３０ｍｍであったものとする。

次に、ステップＳ１２２６−４においては、計測した経路長を短い順に並べ替え、短い順で任意の個数（ｎ）（「ｎ」は、正の整数である。）までの幅不足断片を選定する処理が行われる。

ここでは、ステップＳ１２２６−２において計測された経路長について、短い方から順に、任意に選択した数だけ選択される。

次に、ステップＳ１２２６−６において、ステップＳ１２２６−４において選定された断片が連なるネットワークに、断線があるか否かの判断処理が行われる。

ここでは、ステップＳ１２２６−４において選定された断片について、断片が結ぶネットワーク中に、断線箇所があるか否かが判断される。

なお、こうした断線箇所の判断について説明すると、断片箇所の判断は、図１５に示す幅合格領域２０４ａと２０４ｂとの間に存在する幅不足断片図形上に存在する経路２０６ａの有無から判断される。

より詳細には、幅合格領域が存在する場合は、経路２０６ａのような接続線は表示されない処理となるため、断片箇所の判断対象とならない。

一方、幅不足断片には、経路２０６ａのような接続線が表示される処理となり、断片箇所の判断対象となり、不足断片として認識されるものである。

ここでの判断処理において、断線箇所があった場合、Ｙｅｓと判断されてステップＳ１２２６−８に進み、処理が終了となる。

ここでは、ステップＳ１２２６−６において、断線箇所がない場合、Ｎｏと判断されてステップＳ１２２６−１０に進むこととなる。

次に、ステップＳ１２２６−１０においては、幅不足断片図形の幅計測をする処理が行われる。

即ち、経路２０６ａ、２０６ｂ、２０６ｃ、２０６ｄ、２０６ｅが存在する幅不足断片図形２０２ａ、２０２ｂ、２０２ｃ、２０２ｄ、２０２ｅについて、痩せ処理させることにより、配線パターンが確保できるか否かの計測を行う。

ここで、上記痩せ処理に用いる値である幅探索係数について、以下に説明することとする。

上記幅探索係数とは、パターン図形上で所望の配線パターン幅を確保できるか否かを調べる際の条件を表すものであり、本実施の形態においては、配線パターン幅＝１．０ｍｍに対して幅探索係数＝４で処理を行うこととする。

こうした幅探索計数とは、１．０ｍｍの配線パターン幅に対して、幅の計測を４回行うという意味を有するものである。

この場合、４種類の幅を用いて、幅の値の降順で４回痩せ処理を行うものであるが、ここで用いる４種類の幅とは、所望の配線パターン幅１．０ｍｍに対して４／４を掛けた値、３／４を掛けた値、２／４を掛けた値、１／４を掛けた値の４種類であり、具体的には、本実施の形態においては、１．０ｍｍ、０．７５ｍｍ、０．５ｍｍ、０．２５ｍｍを用いるものである。

しかしながら、本実施の形態においては、図１４（ｂ）において、既に０．５ｍｍの幅での痩せ処理を行っているため、ステップＳ１２２６−１０において用いられる痩せ処理の値としては、０．２５ｍｍを用いる。

従って、ステップＳ１２２６−１０における処理では、図１７（ｂ）に示すように、それぞれの幅不足断片図形の外周に対して、それぞれ内側に０．２５ｍｍ痩せさせる処理を行う。

なお、ここでは、すべての幅不足断片図形に対して、０．５ｍｍの配線パターン幅を確保できたものとする。

次に、ステップＳ１２２６−１２においては、幅不足断片図形の太らせ処理が行われる。

ここでは、上記ステップＳ１２２６−１０において痩せ処理を行った幅不足断片図形２０２ａ、２０２ｂ、２０２ｃ、２０２ｄ、２０２ｅについて、太らせる処理を行い（図１８（ａ）を参照する。）、幅不足断片図形の幅が確保できたとし、確保できた領域に対して配線パターン幅を取るのに十分な面積を有するものであることを確定する。

次に、ステップＳ１２２６−１４において、並列経路の配線パターン幅を計算する処理として、ステップＳ１２２６−１０の計測結果で幅を満たしていた幅不足断片図形のうち、幅合格領域２０４ａ、２０４ｂ、２０４ｃ、２０４ｄと並列で繋がっているネットワークを探し、並列の幅不足断片がいずれも幅が十分である場合、両者の幅を合算する処理が行われる。

図１８（ｂ）を参照しながら詳細に説明すると、まず、計測結果の幅の値がＯＫと判断された幅不足断片のうち、幅合格領域と並列で繋がっているネットワークを探し出される。

ここでは、すべての幅不足断片の幅の値がＯＫであると判断されたものであるとすると、幅合格領域２０４ａ、２０４ｂ、２０４ｃ、２０４ｄのいずれかと並列で繋がっている幅不足断片は符号２０２ｂおよび２０２ｃであり、この２０２ｂ、２０４ｃ、２０２ｃ、２０４ｂで形成されるネットワークＺが、幅合格領域と幅不足断片とが並列で繋がっているネットワークとなるものである。

さらに、上記ネットワークＺにおいて、並列である幅不足断片がいずれも幅に問題がない場合、両者である幅不足断片２０２ｂおよび２０２ｃの幅の値を合算する。

ここでは、ステップＳ１２２６−１０の痩せ処理において用いられた幅の値より、それぞれの幅が０．５ｍｍであるので、２０２ｂの幅＋２０２ｃの幅＝０．５ｍｍ＋０．５ｍｍ＝１．０ｍｍとなる。

次に、ステップＳ１２２６−１６において、幅合格領域ネットワークで端子と接する領域同士に挟まれて存在する不足断片図形の集団のうちの合格のものが直列に連なるネットワークについて、幅を計算する処理を行う。

図１９（ａ）に示すように、幅合格領域ネットワーク中に存在する端子３４に接する幅合格領域２０４ａと端子３８に接する幅合格領域２０４ｄとの間にある幅不足断片図形の集団について、すべての幅が合格であるものとすると、合格のものが直列に連なるネットワークＹについて幅の計算を行うものである。

本実施の形態においては、ネットワークＹにおける幅不足断片２０２ａの幅＝０．５ｍｍ、ネットワークＹにおける並列で繋がっているネットワークＺ＝０．５ｍｍ、ネットワークＹにおける幅不足断片２０２ｄ＝０．５ｍｍである。

そのため、ネットワークＹの領域内における経路は、最大０．５ｍｍの幅で連なっていることが計算される。

また、端子３４に接する幅合格領域２０４ａと端子３８に接する幅合格領域２０４ｄとの間にある幅不足断片２０２ｅは０．５ｍｍであるものとする。

そのため、幅不足断片２０２ｅにおける経路は、最大０．５ｍｍの幅であることが計算される。

そして、ネットワークＹを含む領域では最大０．５ｍｍの配線パターン幅であること、また、領域２０２ｅでは最大０．５ｍｍの配線パターン幅であることが計算されたことにより、所望の配線パターン幅１．０ｍｍの範囲内であることが判断され、次の処理に進むことになる。

次に、ステップＳ１２２６−１８において、幅合格領域ネットワークで端子と接する領域間にある幅断片図形の集団が並列に連なるネットワークについて、幅を計算し、判断する処理が行われる。

図１９（ｂ）を参照しながら説明すると、合格の領域が直列に連なるネットワークＹと領域２０２ｅとが並列に連なっている。この並列に連なるネットワークをＸとし、このネットワークＸについて配線パターン幅を計算する処理が行われる。

ステップＳ１２２６−１６において計算されたように、ネットワークＹにおける最大配線パターン幅は０．５ｍｍであった（図１９（ａ）を参照する。）。

一方、領域２０２ｅの最大配線パターン幅は０．５ｍｍである。
こうしたネットワークＹと領域２０２ｅとの配線パターン幅を合わせると、０．５＋０．５ｍｍ＝１．０ｍｍであると計算される。

そして、幅合格領域２０４ａと２０４ｄとを並列で結ぶ配線パターン幅の合計が１．０ｍｍとなり、所望の配線パターン幅を満足させるものであることが判断され、次の処理に進むことになる。

上記したステップＳ１２２６−２からステップＳ１２２６−１８までの処理が、メインルーチンのステップ１２２６の並列経路の検出とパターン幅の計算にかかる処理であり、再びメインルーチンのステップＳ１２３２に戻る。

次に、ステップＳ１２３２においては、許容値の計算処理が行われる。

この許容値の計算処理においては、配線パターン幅の計算結果について、準拠度が「警告」に該当するか、「注意」に該当するか、あるいは「合格」に該当するかを判定するために、準拠度と閾値との比較を行う処理が行われる。

ここで、上記準拠度は「準拠度（％）＜警告設定値（％）」の場合には「警告」に該当し、「警告設定値（％）≦準拠度（％）＜注意設定値（％）」の場合には「注意」に該当し、「注意設定値（％）≦準拠度（％）」の場合には「合格（許容値内）」に該当するものとする。

こうした許容値判定閾値の指定値に関する情報は、ステップＳ１２３４より読み込まれる。

ここで使用する準拠度については、痩せ処理および太らせ処理の回数（幅探索係数）に依存するものであり、痩せ処理および太らせ回数の回数がｎ回（「ｎ」は、２以上の正の整数である。）であったものとすると、その際の準拠度＝１００／ｎにより算出される。

例えば、所望の配線パターン幅を１．０ｍｍ、幅探索係数＝４で計測を４回繰り返した場合、１．０ｍｍの確保ができた場合には準拠度＝１００％、０．７５ｍｍの確保ができた場合には準拠度＝７５％、０．５ｍｍの確保ができた場合には準拠度＝５０％、０．２５ｍｍの確保ができた場合には準拠度＝２５％、確保できずに０．００ｍｍであった場合には準拠度＝０％となり、こうした準拠度の結果が計算結果の情報となる。

なお、ここでの許容値に対して、準拠度が合格であった場合、ステップＳ１２３６の判断処理に進むものである。一方、準拠度が不合格である値であった場合、後述するステップＳ１２４６の処理へ進むものである。

上記のようにして、ステップＳ１２３２における準拠度の計算処理が終了すると、次に、準拠度と閾値との比較処理の結果が警告範囲であるか否かの判断が行われる（ステップＳ１２３６）。

ここでの判断処理において、警告であると判断された場合には、Ｙｅｓと判断され、ステップＳ１２４２に進み、強調表示する処理が行われる。一方、警告でないと判断された場合には、Ｎｏと判断され、ステップＳ１２３８に進み、さらに、準拠度と閾値との比較処理の結果が注意範囲であるか否かの判断が行われる。

そして、ステップＳ１２３８の判断処理において、上記した比較処理の結果が注意範囲であると判断された場合には、Ｙｅｓと判断され、ステップＳ１２４２に進み、強調表示する処理が行われる。一方、注意でないと判断された場合には、Ｎｏと判断され、ステップＳ１２４０に進む。

ステップＳ１２４０に進むと、比較処理の結果が許容値内にあり合格であるものと処理され、ステップＳ１２４２に進む。

そして、ステップＳ１２４２では、結果の強調表示処理がなされる。

次に、ステップＳ１２４４に進み、結果を配線パターン幅の経路として提案し、画面に表示される処理が行われる。

ここで、図２０を参照しながら、強調表示の方法について説明すると、警告設定値ならびに注意設定値の設定と連動して、「警告」、「注意」ならびに「合格」の場合に表示装置の画面に表示する際の表示色を任意設定することが可能である。

例えば、閾値として、警告の場合７０％に設定し、表示色を赤色とし、また、注意の場合８０％に設定し、表示色を黄色とし、また、合格の場合、表示色を緑色とするように設定しておくとする。

この場合、例えば、対象であるＬｉｎｅ１が、準拠度結果が５０％であった場合、警告の閾値に満たないため「警告」として判定され、図２０のイメージ例として示しているＬｉｎｅ１のように、他の対象と区別可能であるように、赤色の太線で表示される（ここでは、塗りつぶした線で示している。）。

また、対象であるＬｉｎｅ２が、準拠度結果が７５％であった場合、警告の閾値を超えているため、「注意」として判定され、図２０のイメージ例として示しているＬｉｎｅ２のように、他の対象と区別可能であるように、黄色の太線で表示される（ここでは、ハッチング線で示している。）。

また、対象であるＬｉｎｅ３が、準拠度結果が８５％であった場合、注意の閾値を超えているため、「合格」として判定され、図２０のイメージ例として示しているＬｉｎｅ３のように、他の対象と区別可能であるように、緑色の太線で表示される（ここでは、白抜き線で示している。）。

なお、こうした許容値の計算処理による結果は、パターンの表示のみならず、図２０に示すように、項目設定の画面においても表示することが可能である。

一方、ステップＳ１２３２において準拠度が不合格の値であった場合、図１３に示すフローチャートにおいて、ステップＳ１２３２の許容値の計算処理から、ステップＳ１２４６の幅の改善手法のガイダンス処理に進むものである。

ここでは、ステップＳ１２４８の幅の改善手法のガイダンスの読み込み情報を読み込み、ガイダンスを画面に表示する処理が行われる（ステップＳ１２４４）。

ここで、図２１には、改善手法のガイダンスの表示例を示している。

こうした改善手法のガイダンス表示においては、不合格であったピンペアの配線パターン幅に対して改善のための対策案が表示される。

以上において説明したように、本発明によるパターン幅計算装置１００によれば、効率的にパターン図形において配線パターン幅を確保できるか否かの確認を行うだけでなく、並列に配線パターン幅をとることが可能であるため、これまで配線パターン幅をとることができないと判断されてあきらめていたパターン図形に対しても可能な経路の提案をすることが可能となる。

また、本発明によるパターン幅計算装置１００によれば、配線パターン幅の細い箇所に過大な電流を流すことにより引き起こされるパターン導体損失による電圧降下や熱が発生することなく、この配線パターンに起因した導体損失が低減するように、配線パターン幅を確保することが可能となる。

なお、上記した実施の形態は、以下の（１）乃至（８）に示すように変形するようにしてもよい。

（１）上記した実施の形態においては、第１の実施の形態においては、ピンペアの配線パターン幅を１．０ｍｍ、かつ、幅探索係数を２とし、また、第２の実施の形態においては、ピンペアの配線パターン幅を１．０ｍｍ、かつ、幅探索係数を４として計算するようにしたが、これに限られるものではないことは勿論である。

図２２、図２３および図２４を用いて他の幅探索係数における計算方法を説明すると、図２２には、ピンペアの配線パターン幅＝３．０ｍｍ、幅探索係数＝３の場合における、パターン幅の計算装置による計算結果の表示例が示されている。

例えば、配線パターン幅＝３．０ｍｍ、かつ、幅探索係数＝３の場合、１回目は、３／３である３．０ｍｍ探索、２回目は、２／３である２．０ｍｍ探索、３回目は、１／３である１．０ｍｍ探索で計算するものである。

まず、図２２（ａ）（ｂ）（ｃ）（ｄ）には、４種類のパターン図形において計算する際の計算結果の例を示している。

はじめに、図２２（ａ）においては、３回の計測で、１．０ｍｍの経路が４本並列で確保できている。所望の配線パターン幅＝３．０ｍｍであり、合計４．０ｍｍの経路が確保できることが計算されたため、準拠度が１００％で「合格」と判断され、パターンの色が合格であるように表示される。

図２２（ｂ）においては、１回目の３．０ｍｍ探索では確保できる箇所がなく、２回目の２．０ｍｍ探索および３回目の１．０ｍｍ探索では、それぞれ２．０ｍｍが２箇所、１．０ｍｍが１箇所確保できている。また、図２２（ｂ）に示すように、３回目の１．０ｍｍ探索で確保できなかった領域については、ハッチングなどを施し、幅を確保できずに結果がＮＧであったことがわかるように表示する。

こうした図２２（ｂ）の場合は、１．０ｍｍの経路と２．０ｍｍの経路が並列しており、合計３．０ｍｍ確保できているため、準拠度が１００％で「合格」と判断され、パターンの色が合格であるように表示される。

図２２（ｃ）においては、３回目の１．０ｍｍ探索で、１．０ｍｍが２箇所確保できており、１箇所はＮＧ領域となっている。

１．０ｍｍの経路が２本並列で２．０ｍｍ確保なので、準拠度が６６％で「注意」と判断され、パターンの色が注意であるように表示される（図２２（ｃ）においてはハッチングを施して示している）。

図２２（ｄ）においては、３回目の１．０ｍｍ探索で、１．０ｍｍが３箇所確保しているが、１．０ｍｍの経路が１本のみの箇所があるため、準拠度が３３％で「警告」と判断され、パターンの色が警告であるように表示される。

次に、図２３（ａ）（ｂ）（ｃ）（ｄ）には、ピンペアの配線パターン幅＝３．０ｍｍ、幅探索係数＝２の場合における、配線パターン幅の計算装置による計算結果の表示例を示している。

配線パターン幅＝３．０ｍｍ、かつ、幅探索係数＝２の場合、１回目は、２／２である３．０ｍｍ探索、２回目は１／２である１．５ｍｍ探索で計算するものである。

はじめに、図２３（ａ）においては、２回の計測で、１．５ｍｍの経路を２本確保しており、かつ、ＮＧ領域が２箇所ある。ここでは、１．５ｍｍの経路が２本並列で存在し、３．０ｍｍの配線パターン幅を確保できているので、準拠度が１００％となり「合格」と判断され、パターンの色が合格であるように表示される。

また、図２３（ｂ）には、２回の計測で、１．５ｍｍの経路を２本確保しており、ＮＧ領域が２箇所ある状態を示している。ここでは、１．５ｍｍの経路が並列ではなく１本ずつ存在しているため、準拠度が５０％となり「警告」と判断され、パターンの色が警告であるように表示される。

また、図２３（ｃ）には、２回の計測で、１．５ｍｍの経路を１本確保しており、ＮＧ領域が２箇所ある状態を示している。ここでは、１．５ｍｍの経路が１本のみ存在しており、並列で確保できている経路も存在しないため、準拠度が５０％となり「警告」と判断され、パターンの色が警告であるように表示される。

また、図２３（ｄ）には、２回の計測で、１．５ｍｍの経路を一本確保しており、ＮＧ領域が２箇所存在する。ここでも、１．５ｍｍの経路に並列する経路は存在しないため、準拠度は５０％となり「警告」と判断され、パターンの色が合格であるように表示される。

図２４においては、ピンペアの配線パターン幅＝３．０ｍｍ、幅探索係数＝１の場合における、パターン幅の計算装置による計算結果の表示例が示されている。１回のみ、３．０ｍｍ探索を行う。

図２４（ａ）（ｂ）（ｃ）（ｄ）において、３．０ｍｍ探索を行った場合を示しているが、すべての表示において、３．０ｍｍの配線パターン幅はとれていないため、準拠度は０％となり、「警告」と判断され、パターンの色が警告であるように表示される。

このように、配線パターン幅の設定および幅探索係数の設定は、ユーザーが任意に設定できるものである。

（２）上記した実施の形態においては、配線パターン幅＝１．０ｍｍ、ビア係数＝０．５とし、経路中に２個のビアが存在するようにしたが、これに限られるものではないことは勿論である。

以下に、図２５を用いて、ビア処理に関して詳細に説明すると、図２５には、ビア並列係数について示している。ビア並列係数とは、配線パターン幅あたりの並列ビアの数についての係数であり、配線パターン幅に応じたビア並列数を決定する係数となる。即ち、１ｍｍあたりのビアの個数を示すものである。

例えば、図２５の例１に示すように、１．０ｍｍの配線パターン幅で、係数＝０．３であるとすると、幅１．０ｍｍ／０．３＝３．３３（個）となる。さらにこの場合、繰り上げになるため、１．０ｍｍあたりに存在させるビアの個数は４個となる。配線パターン幅内に４個のビアが存在するように経路が取られる（図２５（ｂ）を参照する。）。

図２５（ａ）には、その他に例２から例６までを示している。こうしたビア並列係数は、ユーザーによって任意に設定されるものである。

なお、並列のビアグループの処理においては、所望の配線パターン幅１．０ｍｍとして幅探索係数＝３で探索する場合、１回目＝１．０ｍｍ探索、２回目＝０．６６ｍｍ探索、３回目＝０．３３ｍｍ探索と３回の探索が行われるものであるが、ビア係数に関しても、幅探索係数に合わせてビアの個数を減じるように処理できるものである。

例えば、ビア係数＝０．５であった場合、幅探索係数３に合わせて、１回目２個、２回目１．３２＝２個、３回目０．６６＝１個となるように、内部処理で痩せ処理および太らせ処理のパラメーターに追従し、ビア数を減じて判断してもよいものである。

（３）上記した実施の形態においては、ビアの直径について考慮せずに処理を行ったが、これに限られるものではないことは勿論である。

ここで、図２６を用いて、ビア直径係数について詳細に説明すると、ビア直径係数とは、ビアの直径（サイズ）を考慮して処理を行う際に用いる係数である。こうしたビア直径係数を定める際に、ビアの直径の値が必要になるが、こうしたビア直径は、２点間の配線パターン上に存在する全ビアの中から、最も数の多いビア直径の値を用いることや、ユーザーが任意に標準サイズを決定することのどちらを採用してもいいものである。

また、ビア直径係数は、基準サイズからの比率を表すものであり、標準サイズ径をもとに、用いるビアの大きさから配線パターン幅に対して必要なビアの個数を算出することができる係数である。

例えば、図２６の例１を参照しながら説明すると、ビア個数の換算としては、基準サイズ径＝０．３ｍｍであった場合、用いるビアの径＝０．３ｍｍであるとすると、０．３ｍｍ／０．３ｍｍ＝１（個）となり、用いる０．３ｍｍのビアの必要な個数は１個となる。

また、図２６の例２では、標準サイズ径＝０．３ｍｍ、用いるビアの径＝０．５ｍｍであるとすると、０．５ｍｍ／０．３ｍｍ＝１．６７（個）となり、層移動ビアを１．６７個分であるものとみなすことができる。

このように、用いるビア径より、配線パターン幅内に存在させる必要のあるビアの個数を算出することができる。

また、図２６に示すＩｎｔｅｒｓｔｉｔｉａｌ Ｖｉａ Ｈｏｌｅ（ＩＶＨ）を有するＩＶＨ多層基板の場合、内層のビア径と表層のビア径とが異なる場合があるが、こうした場合においても、上記ビア直径を考慮する方法を用いることができる。

（４）上記した実施の形態においては、パターン図形が２層のものの場合について計算するようにしたが、これに限られるものではないことは勿論である。

図２７には、２つの層間におけるビアグループの決め方が記載されている。

例えば、１層パターンと３層パターンとの間のビアグループを決める場合、はじめに、手順１として、１層のパターンと３層のパターンとの間にあるビアについて、ビアグループ外接長方形で包囲する。

ここで、ビアグループ外形長方形とは、所属するビア全てを含む最小の長方形である。即ち、１層パターンと３層パターンとの間にあるすべてのビアを最小の長方形で包囲したものをビアグループ外接長方形という。

次に、手順２は、ビアグループの外接長方形の中心点から、最も近い配線パターン領域（各層）の点を層切り替えの位置とする。

そして、こうした外接長方形中心点から最も近い配線パターン領域の点を通るように層間において経路が決定されるものである。

（５）上記した実施の形態においては、厚みを考慮せずに厚み考慮幅の計算を用いることなく、２層の配線パターンについて計算を行ったが、これに限られるものではないことは勿論である。

ここで、厚みが多い配線パターンについて厚み考慮幅の計算を用いて計算を行う場合について、図２８を用いて説明する。

本発明によるパターン幅の計算装置によれば、ユーザーが設定した配線パターン幅で、基板の内層ごとに導体の厚さが変わる場合であっても、導体の厚みに応じて計算された厚みを考慮した幅（厚み考慮幅）を用いることにより、配線パターン幅を算出する際にパターンの厚みを考慮することができる。

計算の例としては、図２８に示す参考計算式を用いることができる。参考計算式とは、厚み考慮幅の値を算出するものであり、

厚み考慮幅＝ユーザー設定幅×（各層の中の最薄層の厚さ）／（対象導体層の厚さ）・・・式１
により導かれる。

例えば、表層のパターンの導体厚＝０．０１８ｍｍ、かつ、ユーザーが設定した幅（ユーザー設定幅）＝３．５ｍｍであり、内層のパターンの導体厚＝０．１０８ｍｍであった場合、上記式１により、厚み考慮幅＝０．５８３ｍｍとなる。

こうした厚み考慮幅と基板断面とのイメージ図を図２９（ａ）に示している。各層の導体厚さに合わせて、算出した厚み考慮幅を用いている。

上記図２９（ａ）においては、基板の各層の厚みが異なる場合、痩せ処理を行う幅の程度が変わるため、算出した厚み考慮幅を用いることを説明しているものである。

図２９（ａ）に示す１層の導体厚さ（銅箔）および４層の導体厚さは、０．０１８ｍｍであり、また、２層の導体厚さおよび３層の導体厚さは、０．１０８ｍｍで示されている。

パターンに電流を流す場合、導体厚さが厚い銅箔に比べて導体厚さが薄い銅箔は銅箔における電流の損失が大きいため、痩せ処理を行う幅の値が大きくなる。

そのため、図２９（ａ）に示す０．０１８ｍｍの導体厚さを有する１層目および４層目では、０．１０８ｍｍの導体厚さを有する２層目および３層目よりも電流の損失が大きいため、必要となるパターン幅の値は大きくなり、厚み考慮幅はそれぞれ３．５ｍｍとなる。

また、０．１０８ｍｍの導体厚さを有する２層目および３層目では、０．０１８ｍｍの導体厚さを有する１層目および４層目よりも電流の損失が少ないため、厚み考慮幅は０．５８３ｍｍとなる。

また、上記厚み考慮幅を考慮した場合の、パターン幅の計算装置による痩せ処理および太らせ処理について、図２９（ｂ）（ｃ）（ｄ）を参照しながら説明すると、表層厚さ＝０．０１８ｍｍ、ピンペアの配線パターン幅＝１．０ｍｍであり、１層目および４層目に関しては、厚み考慮幅＝（１．０ｍｍ×０．０１８ｍｍ）／０．０１８ｍｍ＝１．０ｍｍとなるため、パターン図形において１．０ｍｍの配線パターン幅を確保できるか否かを計算する。

また、３層目に関しては、厚み考慮幅＝（１．０ｍｍ×０．０１８ｍｍ）／０．０７２ｍｍ＝０．２５ｍｍとなるため、パターン図形において０．２５ｍｍの配線パターン幅を確保できるか否かを計算する。

そのため、上記結果を踏まえて、図２９（ｂ）には、痩せ処理の様子を示しているが、１層目および４層目は、１．０ｍｍを確保できるか否かを確認するために外周を０．５ｍｍずつ痩せさせる処理を行い、３層目に関しては、０．２５ｍｍを確保できるか否かを確認するために外周を０．１２５ｍｍずつ痩せさせる処理を行う。

また、図２９（ｃ）においては、上記痩せ処理において痩せさせた領域を太らせて、領域を確保できたことを確定する処理が行われる。

こうして、本発明によるパターン幅の計算装置は、上記式１により算出される厚み考慮幅を用いて、パターンが有する厚みに合わせた配線パターン幅が得られるようになされている。

なお、こうした厚み考慮幅の情報については、図３のステップＳ３０６や図１２のステップＳ１２０６におけるルール情報の読み込みにおいて読み込まれる。

（６）上記した実施の形態においては、２層からなるパターン図形について計算するようにしたが、これに限られるものではないことは勿論であり、さらに複数の層を有するパターン図形を計算することも可能であり、また、実際にパターン形状がない層に対しても幅を満足しているとみなす処理を行うことも可能である。

より詳細には、図３０に示すように、基板パターン設計を行う場合の設計手法として、電気的属性である電源（ＰＯＷＥＲ）やグランド（ＧＲＯＵＮＤ）として設定された層については、実形状（アートワーク形状）がない場合があるものである。

そのため、本発明によるパターン幅の計算装置においては、内層に入力するパターンを分類的に予約する方法を用いることができる。

なお、ビアの形状（パッドスタック）はみなす処理の場合は無視する。

例えば、１層目は配線層であるものとし、２層目はＧＮＤ層であるものとした場合、１層は部品の引き出しがある配線層なので、パターン形状の入力を設計の最初から行うものである。

しかし、２層目のＧＮＤ層に関しては、実形状がないため、内層に入力するパターンを予約するようにし、ＧＮＤネットに関係する形状を後から入力するようにすることができる。

このとき、設計途中において、パターン幅をチェックする目的で、上記２層目のように図形がなくても予約層の場合はパターンがあるとみなし、パターン幅を満足しているとみなす処理をしている。

このように、設計途中でチェックを行えるということは、途中の状態でもパターン幅の目安を付けながら設計を進められるメリットになる。

つまり、すべての層のパターン図形入力が完了するまでは配線パターン幅が満足するかどうかわからないという状況を避けるため、設計の途中で、電気的属性の層に関して、実形状を検出できる場合は、実形状を検出するようにし、一方、実形状を検出できない場合は、パターン幅を満足するものとみなすようにすることが可能である。

（７）上記した実施の形態においては、許容値内であるかの合格判定の表示を図２０に示すものとし、改善手法のガイダンスの表示画面の例を図２１に示すものとしたが、これに限られるものではないことは勿論である。

配線パターン幅が十分に取れないなどのエラー図形に関しての警告表示ついては、幅不足断片図形をハイライトするようにしてもよいものであり、また、その際に、幅合格領域ネットワーク間にある幅不足断片図形の最短経路を表示してもよいものである。

また、合格経路は、並列することが可能であるか否かがわかるように、痩せ処理および太らせ処理ごとに、検出した配線パターン幅の探索経路図形を表示するようにしてもよいものである。

さらにまた、参照層を同期するように対応させてもよいものである。

（８）上記した実施の形態ならびに上記した（１）乃至（７）に示す変形例は、適宜に組み合わせるようにしてもよい。

本発明は、プリント基板の設計に利用することができ、配線パターン幅の不足による設計障害の発生を抑止することができる。

１０、１００ 配線パターン幅の計算装置
１２ ＣＰＵ
１４ バス
１６ 内部記憶装置
１８ 表示装置
２０ ポインティングデバイス
２２ 文字入力デバイス
２４ 外部記憶装置
２６ 端子付近除外領域設定画面
３０ レイアウト設計データ

３２、１３２、２００ パターン図形
３４、３６、３８、４０、４２、４４ 端子
４６、４８ 端子付近除外領域
５０、５２、５４、５６ ビア

Claims (27)

1. プリント基板設計における配線パターン幅の計算方法において、プリント基板におけるパターン上の２つの端子間における領域において、前記２つの端子間を結ぶ配線パターンの幅について、所望の配線パターン幅を確保できるか否かの計算を自動的に行い、前記所望の配線パターン幅を満たす配線パターンの経路を提案する
   ことを特徴とするプリント基板設計における配線パターン幅の計算方法。
2. 請求項１に記載のプリント基板設計における配線パターン幅の計算方法において、
   前記パターンの外周から内側へ向かって所望の配線パターン幅の１／２の値の領域を痩せさせる処理と、
   前記痩せさせる処理において、前記パターンの外周から内側へ向かって所望の配線パターン幅の１／２の領域を確保できた領域を合格領域として決定する処理と、
   前記パターンの外周から内側へ向かって所望の配線パターン幅の１／２の領域を確保できなかった領域を不合格領域として決定する処理と、
   を有することを特徴とするプリント基板設計における配線パターン幅の計算方法。
3. 請求項１に記載のプリント基板設計における配線パターン幅の計算方法において、
   前記パターンの外周から内側へ向かって所望の配線パターン幅の１／２の値の領域を痩せさせる処理と、
   前記痩せさせる処理において、前記パターンの外周から内側へ向かって所望の配線パターン幅の１／２の領域を確保できた領域を合格領域として決定する処理と、
   前記パターンの外周から内側へ向かって所望の配線パターン幅の１／２の領域を確保できなかった領域を不合格領域として決定する処理と、
   使用者が設定した幅探索係数ｎ（「ｎ」は、２以上の正の整数である。）に基づいて、前記所望の配線パターン幅の値にｎ／ｎ、（ｎ−１）／ｎ、・・・、１／ｎをそれぞれ掛けて得られた値をそれぞれ算出し、前記不合格領域について前記パターンの外周から内側へ向かって前記得られた値の１／２の値の領域を痩せさせる処理を降順で行い、前記不合格領域について確保できる幅を算出する処理と
   を有することを特徴とするプリント基板設計における配線パターン幅の計算方法。
4. 請求項３に記載のプリント基板設計における配線パターン幅の計算方法において、
   さらに、
   ２点間の配線パターンの接続経路が並列に接続されている部分と並列に接続されていない部分とを有する場合、並列に接続されている部分についてそれぞれの経路で確保できる配線パターン幅の合計と、並列でない部分について確保できる配線パターン幅の合計とが、所望の配線パターン幅を満たしているか否かを判断する処理を有する
   ことを特徴とするプリント基板設計における配線パターン幅の計算方法。
5. 請求項２に記載のプリント基板設計における配線パターン幅の計算方法において、
   さらに、
   前記配線パターン幅を確保する際に、複数のビアが配線パターンの範囲内に含まれるように配線パターンの経路をとるものとし、前記ビアの個数は、前記配線パターン幅に応じたビア並列数となるようにする
   ことを特徴とするプリント基板設計における配線パターン幅の計算方法。
6. 請求項３に記載のプリント基板設計における配線パターン幅の計算方法において、
   さらに、
   前記配線パターン幅を確保する際に、複数のビアが配線パターンの範囲内に含まれるように配線パターンの経路をとるものとし、前記ビアの個数は、前記配線パターン幅に応じたビア並列数となるようにする
   ことを特徴とするプリント基板設計における配線パターン幅の計算方法。
7. 請求項２に記載のプリント基板設計における配線パターン幅の計算方法において、
   前記配線パターンが面データを含んでいる
   ことを特徴とするプリント基板設計における配線パターン幅の計算方法。
8. 請求項３に記載のプリント基板設計における配線パターン幅の計算方法において、
   前記配線パターンが面データを含んでいる
   ことを特徴とするプリント基板設計における配線パターン幅の計算方法。
9. 請求項２に記載のプリント基板設計における配線パターン幅の計算方法において、
   配線パターンの厚みを考慮して処理を行う
   ことを特徴とするプリント基板設計における配線パターン幅の計算方法。
10. 請求項３に記載のプリント基板設計における配線パターン幅の計算方法において、
    配線パターンの厚みを考慮して処理を行う
    ことを特徴とするプリント基板設計における配線パターン幅の計算方法。
11. 請求項２に記載のプリント基板設計における配線パターン幅の計算方法において、
    画面上に前記経路を表示するものとし、
    所望の配線パターン幅に対する準拠度に応じたガイダンスを表示する
    ことを特徴とするプリント基板設計における配線パターン幅の計算方法。
12. 請求項３に記載のプリント基板設計における配線パターン幅の計算方法において、
    画面上に前記経路を表示するものとし、
    所望の配線パターン幅に対する準拠度に応じたガイダンスを表示する
    ことを特徴とするプリント基板設計における配線パターン幅の計算方法。
13. プリント基板設計における配線パターン幅の計算装置において、プリント基板におけるパターン上の２つの端子間における領域において、前記２つの端子間を結ぶ配線パターンの幅について、所望の配線パターン幅を確保できるか否かの計算を自動的に行い、前記所望の配線パターン幅を満たす配線パターンの経路を提案する手段を有する
    ことを特徴とするプリント基板設計における配線パターン幅の計算装置。
14. 請求項１３に記載のプリント基板設計における配線パターン幅の計算装置において、
    前記パターンの外周から内側へ向かって所望の配線パターン幅の１／２の値の領域を痩せさせる手段と、
    前記痩せさせる手段において、前記パターンの外周から内側へ向かって所望の配線パターン幅の１／２の領域を確保できた領域を合格領域として決定する手段と、
    前記パターンの外周から内側へ向かって所望の配線パターン幅の１／２の領域を確保できなかった領域を不合格領域として決定する手段と、
    を有することを特徴とするプリント基板設計における配線パターン幅の計算装置。
15. 請求項１３に記載のプリント基板設計における配線パターン幅の計算装置において、
    前記パターンの外周から内側へ向かって所望の配線パターン幅の１／２の値の領域を痩せさせる手段と、
    前記痩せさせる手段において、前記パターンの外周から内側へ向かって所望の配線パターン幅の１／２の領域を確保できた領域を合格領域として決定する手段と、
    前記パターンの外周から内側へ向かって所望の配線パターン幅の１／２の領域を確保できなかった領域を不合格領域として決定する手段と、
    使用者が設定した幅探索係数ｎ（「ｎ」は、正の整数である。）に基づいて、前記所望の配線パターン幅の値にｎ／ｎ、（ｎ−１）／ｎ、・・・、１／ｎをそれぞれ掛けて得られた値をそれぞれ算出し、前記不合格領域について前記パターンの外周から内側へ向かって前記得られた値の１／２の値の領域を痩せさせる処理を降順で行い、前記不合格領域について確保できる幅を算出する手段と
    を有することを特徴とするプリント基板設計における配線パターン幅の計算装置。
16. 請求項１４に記載のプリント基板設計における配線パターン幅の計算装置において、
    さらに、
    ２点間の配線パターンの接続経路が並列に接続されている部分と並列に接続されていない部分とを有する場合、並列に接続されている部分についてそれぞれの経路で確保できる配線パターン幅の合計と、並列でない部分について確保できる配線パターン幅の合計とが、所望の配線パターン幅を満たしているか否かを判断する手段を有する
    ことを特徴とするプリント基板設計における配線パターン幅の計算装置。
17. 請求項１４に記載のプリント基板設計における配線パターン幅の計算装置において、
    さらに、
    前記配線パターン幅を確保する際に、複数のビアが配線パターンの範囲内に含まれるように配線パターンの経路をとるものとし、前記ビアの個数は、前記配線パターン幅に応じたビア並列数となるようにする
    ことを特徴とするプリント基板設計における配線パターン幅の計算装置。
18. 請求項１５に記載のプリント基板設計における配線パターン幅の計算装置において、
    さらに、
    前記配線パターン幅を確保する際に、複数のビアが配線パターンの範囲内に含まれるように配線パターンの経路をとるものとし、前記ビアの個数は、前記配線パターン幅に応じたビア並列数となるようにする
    ことを特徴とするプリント基板設計における配線パターン幅の計算装置。
19. 請求項１４に記載のプリント基板設計における配線パターン幅の計算装置において、
    前記配線パターンが面データを含んでいる
    ことを特徴とするプリント基板設計における配線パターン幅の計算装置。
20. 請求項１５に記載のプリント基板設計における配線パターン幅の計算装置において、
    前記配線パターンが面データを含んでいる
    ことを特徴とするプリント基板設計における配線パターン幅の計算装置。
21. 請求項１４に記載のプリント基板設計における配線パターン幅の計算装置において、
    配線パターンの厚みを考慮して処理を行う
    ことを特徴とするプリント基板設計における配線パターン幅の計算装置。
22. 請求項１５に記載のプリント基板設計における配線パターン幅の計算装置において、
    配線パターンの厚みを考慮して処理を行う
    ことを特徴とするプリント基板設計における配線パターン幅の計算装置。
23. 請求項１４に記載のプリント基板設計における配線パターン幅の計算装置において、
    画面上に前記経路を表示するものとし、
    所望の配線パターン幅に対する準拠度に応じたガイダンスを表示する
    ことを特徴とするプリント基板設計における配線パターン幅の計算装置。
24. 請求項１５に記載のプリント基板設計における配線パターン幅の計算装置において、
    画面上に前記経路を表示するものとし、
    所望の配線パターン幅に対する準拠度に応じたガイダンスを表示する
    ことを特徴とするプリント基板設計における配線パターン幅の計算装置。
25. 請求項１、請求項２、請求項３、請求項４、請求項５、請求項６、請求項７、請求項８、請求項９、請求項１０、請求項１１または請求項１２のいずれか１項に記載のプリント基板設計における配線パターン幅の計算方法をコンピューターに実行させるためのプログラム。
26. 請求項１３、請求項１４、請求項１５、請求項１６、請求項１７、請求項１８、請求項１９、請求項２０、請求項２１、請求項２２、請求項２３または請求項２４のいずれか１項に記載のプリント基板設計における配線パターン幅の計算装置をコンピューターとして機能させるためのプログラム。
27. 請求項２５または請求項２６のいずれか１項に記載のプログラムを記録したコンピューター読み取り可能な記録媒体。