CN103678741A - 一种集成电路版图验证中短路路径的图形优化方法 - Google Patents
一种集成电路版图验证中短路路径的图形优化方法 Download PDFInfo
- Publication number
- CN103678741A CN103678741A CN201210344329.0A CN201210344329A CN103678741A CN 103678741 A CN103678741 A CN 103678741A CN 201210344329 A CN201210344329 A CN 201210344329A CN 103678741 A CN103678741 A CN 103678741A
- Authority
- CN
- China
- Prior art keywords
- cutting
- short circuit
- trapezoidal
- path
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公布了一种集成电路版图验证中短路路径的图形优化方法,所属的技术领域是集成电路计算机辅助设计领域,尤其是涉及集成电路版图的设计规则检查(DRC)和版图与原理图的一致性检查(LVS)领域。本发明涉及三个关键的步骤,首先是图形切分,借助于扫描线方法,将复杂图形切分为简单的梯形或三角形;其次将问题抽象为无向图的路径查找问题,利用广度优先遍历,找出从源点到终点,且图形个数最少的一条路径;最后利用切分后图形的特点,将由同一个图形切分得到的梯形或三角形合并。在集成电路版图验证中利用本方法,可以有效地优化短路路径在版图中的表示,使其更加直观和简洁,有利于设计人员快速地定位短路位置。
Description
技术领域
本发明是一种用于集成电路版图验证工具中短路路径的图形优化方法,所属的技术领域是集成电路计算机辅助设计领域,尤其是涉及集成电路版图的设计规则检查(DRC)和版图与原理图的一致性检查(LVS)领域。
背景技术
随着集成电路技术的发展,芯片的特征尺寸越来越小,单个芯片的集成度不断提高,结构和工艺日益复杂,版图数据库的规模成倍增加。芯片规模的扩大,使得在集成电路设计的各个阶段所需验证的设计规则也在不断增多。其中集成电路版图的设计规则检查(DRC)以及集成电路版图与原理图的一致性检查(LVS)变得越来越重要,它们对于减少设计错误、降低设计成本和设计失败的风险具有重要作用。在超大规模集成电路的设计中,版图规模急剧膨胀,如何在版图中快速简洁地定位问题,成为集成电路设计面临的又一项挑战。
在版图数据库中,如果某一电位被标识了多个不同标签,从某一标签出发通过相互连接的图形可以到达另一标签,则认为这两个标签间存在短路路径。进入深亚微米时代,随着设计规模的增大,版图数据规模急速膨胀,必然带来同一电位的图形个数越来越多,连接关系越来越复杂,在找出一条短路路径后,往往路径上的图形覆盖面积较大,且形状复杂,不利于设计人员快速直观地定位短路的位置。本发明基于图形切分和最短路径搜索方法,提出了一种短路路径的图形优化方法,有利于形成更直观的短路路径,帮助设计人员快速直观地定位短路位置。
发明内容
本发明针对集成电路版图设计中所面临的短路路径定位的问题,结合图形切分与最短路径搜索方法,提出了一种短路路径的图形优化方法。本方法的基本思路如下:首先,利用扫描线方法,将复杂图形切分为规则的梯形和三角形,其中梯形的上下底平行于Y轴,三角形有一条边平行于Y轴;其次,利用最短路径搜索方法,找到一条从源点到终点,且经过的梯形或三角形个数最少的路径,这条路径由依次邻接的梯形和三角形构成;最后,利用图形合并方法,将位于最短路径上,并且由一个原始的复杂图形切分得到的梯形或三角形合并为一个图形,最终形成优化后的短路路径。在集成电路版图验证中利用本方法,使生成的短路路径更加直观,而且定位更准确。
主要技术方案包括以下三个方面:
第一,基于扫描线的图形切分方法。利用扫描线方法,在扫描线从左到右扫描的过程中,将短路路径上的图形依次切分为梯形或者三角形,由于切线垂直于X轴,所以切分出的梯形上下底都垂直于X轴,三角形有一条边垂直于X轴。
第二,基于广度优先遍历的最短路径搜索方法。首先,将图形切分后产生的梯形和三角形抽象为顶点,图形之间的邻接关系抽象为顶点之间的边,从而,将问题转化为无向图的最短路径查找问题;其次,从短路路径的源点开始,采用广度优先遍历,找出一条到终点所经过的顶点个数最少的路径。
第三,提出了梯形和三角形的合并方法。利用梯形和三角形的点列特点和邻接关系,将由同一个图形切分得到的梯形和三角形合并为一个图形。
附图说明
图1 方法总流程图;
图2 短路路径优化算法示意图
图3.图形切分示意图(一)
图4.最短路径搜索方法示意图(一)
图5.简单图形合并示意图(一)
图6.最短路径顺时针旋转示意图
图7.图形切分示意图(二)
图8.最短路径搜索方法示意图(二)
图9.简单图形合并示意图(二)
图10.优化后的最短路径逆时针旋转示意图
具体实施方式
本方法的处理流程如图1所示。下面结合实例介绍本方法的具体实施方式,如图2(a)所示,电位S和电位D通过图形1与图形2连接而短路,但图形1和图形2不能直观地表示短路路径的连接,特别是当短路路径上的图形较多,且复杂的时候,很难直观地表示短路路径的连接关系,本方法优化后的结果如图2(b)所示,通过对短路路径上的图形进行优化,使得短路路径的表示更直观简洁。以下结合图2所示的实例介绍本方法的具体步骤:
步骤1:利用扫描线方法对图形进行切分。图形1的切分如图3(a)所示,扫描线在边的端点处扫描,对应的扫描线位置为{X1,X2,X3,X4}。在某条扫描线上,自底向上遍历,总是正向边和负向边交替成对出现。沿着当前扫描线的位置,把一对正向边和负向边切开,在扫描线左侧的部分构成一个梯形或三角形,为了使切分的图形个数尽量少,如果一对正向边和负向边中间没有新进边,则这种情况不进行切分。如图3(b)所示,图形1切分的结果为1a、1b、1c、1d四个矩形。类似地,如图3(c)所示,图形2切分时,扫描线位置在{X1,X2,X3,X4,X5}处扫描,切分的结果为2a、2b、2c、2d四个矩形。
步骤2:利用广度优化遍历的方法,找出从电位S到电位D的最短路径。通过步骤1的切分后,短路路径如图4(a)所示,将切割后的梯形或三角形抽象为顶点,图形之间的邻接关系抽象为顶点之间的边,经过抽象,问题转化为在无向图中求解S点到D点的最短路径,如图4(b)所示。利用广度优化遍历的方法,找出S点到D点的最短路径,如图4(c)所示。将无向图中的顶点和边再对应回切分后的图形,就得到了部分优化的最短路径,如图4(d)所示。
步骤3:合并由同一个图形切分得到的梯形和三角形。如图5(a)所示,矩形1a、1b、1c都是由图形1切分后产生的,所以将这三个图形合并为新的图形1。由于步骤1中图形是沿扫描线切分,所以图形合并时,由同一个图形切分得到的梯形或三角形,只可能在垂直于X轴方向的边上有邻接关系。利用这个特点,采用简单的方法就可以得到合并的图形,如图5(b)所示为矩形1a、1b、1c合并后的结果。类似地,如图5(c)所示,为图形2切分后的结果,合并后,新的图形2如图5(d)所示。
步骤4:经过以上的步骤,短路路径如图6(a)所示,利用坐标变换,将其顺时针旋转90度,旋转后的结果如图6(b)所示。
步骤5:对旋转后的短路路径,重复步骤1,对图形进行切分,过程如图7所示。
步骤6:对步骤5切分后的结果,重复步骤2,找出从电位S到电位D的最短路径,过程如图8所示。
步骤7:对步骤6找出的最短路径上的梯形或三角形,重复步骤3,合并由同一个图形切分得到的梯形和三角形,过程如图9所示。
步骤8:对步骤7得到的短路路径,利用坐标变换,逆时针旋转90度,过程如图10所示。
经过上面8个步骤的处理,最终得到了优化后的短路路径,最终的优化结果如图10(b)所示,电位S到电位D的短路路径比原始的表示更直观,更有利于设计人员快速准确地定位错误。
Claims (4)
1.一种集成电路版图验证中短路路径的图形优化方法,其技术特征包含以下三点:①采用图形切分方法,对短路路径上的图形进行切分,将复杂图形切分为规则的梯形和三角形。②采用路径搜索方法,找出短路路径上从源点到终点图形个数最少的一条路径,这条路径上的图形都是规则的梯形或者三角形。③采用图形合并方法,将来自同一个图形的梯形或三角形合并,生成优化的短路路径图形。
2.根据权利要求1所述的“图形切分方法”,其特征在于:借助于扫描线方法,沿着X方向以边的端点为切线的位置点,将复杂的图形切分为规则的梯形和三角形。
3.根据权利要求1所述的“路径搜索方法”,其特征在于:首先,将图形切分后产生的梯形和三角形抽象为顶点,图形之间的邻接关系抽象为顶点之间的边,从而,将问题转化为无向图的最短路径查找问题;其次,从短路路径的源点开始,采用广度优先遍历,找出一条到终点所经过的顶点个数最少的路径。
4.根据权利要求1所述的“图形合并方法”,其特征在于:利用图形邻接关系,按照一定的规则,将梯形或三角形的点列依次拼接,组成复杂图形的点列,最后由这些复杂图形构成优化后的短路路径图形。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210344329.0A CN103678741A (zh) | 2012-09-17 | 2012-09-17 | 一种集成电路版图验证中短路路径的图形优化方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210344329.0A CN103678741A (zh) | 2012-09-17 | 2012-09-17 | 一种集成电路版图验证中短路路径的图形优化方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103678741A true CN103678741A (zh) | 2014-03-26 |
Family
ID=50316284
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210344329.0A Pending CN103678741A (zh) | 2012-09-17 | 2012-09-17 | 一种集成电路版图验证中短路路径的图形优化方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103678741A (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106650107A (zh) * | 2016-12-26 | 2017-05-10 | 北京华大九天软件有限公司 | 一种集成电路版图精确定位短路点的方法 |
CN106650136A (zh) * | 2016-12-29 | 2017-05-10 | 北京华大九天软件有限公司 | 一种检查时序库和网表库的标准单元功能一致性的方法 |
CN106874543A (zh) * | 2017-01-04 | 2017-06-20 | 上海华虹宏力半导体制造有限公司 | 版图的lef图形处理方法 |
CN111817903A (zh) * | 2020-09-02 | 2020-10-23 | 湖南双菱电子科技有限公司 | 一种数字信号传输处理设备链路故障分析与报警方法 |
CN112507648A (zh) * | 2020-11-30 | 2021-03-16 | 深圳比特微电子科技有限公司 | 版图设计的方法和集成电路、运算芯片和计算设备 |
CN116029257A (zh) * | 2023-02-14 | 2023-04-28 | 弈芯科技(杭州)有限公司 | 版图验证中识别图形的连接关系的方法及装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6263480B1 (en) * | 1998-12-30 | 2001-07-17 | International Business Machines Corporation | Efficient tracing of shorts in very large nets in hierarchical designs |
CN101002204A (zh) * | 2004-08-04 | 2007-07-18 | 英赛特半导体有限公司 | 用于定位集成电路版图中短路错误的方法和设备 |
CN101174278A (zh) * | 2006-11-03 | 2008-05-07 | 北京中电华大电子设计有限责任公司 | 交互版图工具中的最短路径实时查找算法 |
-
2012
- 2012-09-17 CN CN201210344329.0A patent/CN103678741A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6263480B1 (en) * | 1998-12-30 | 2001-07-17 | International Business Machines Corporation | Efficient tracing of shorts in very large nets in hierarchical designs |
CN101002204A (zh) * | 2004-08-04 | 2007-07-18 | 英赛特半导体有限公司 | 用于定位集成电路版图中短路错误的方法和设备 |
CN101174278A (zh) * | 2006-11-03 | 2008-05-07 | 北京中电华大电子设计有限责任公司 | 交互版图工具中的最短路径实时查找算法 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106650107A (zh) * | 2016-12-26 | 2017-05-10 | 北京华大九天软件有限公司 | 一种集成电路版图精确定位短路点的方法 |
CN106650107B (zh) * | 2016-12-26 | 2020-06-16 | 北京华大九天软件有限公司 | 一种集成电路版图精确定位短路点的方法 |
CN106650136A (zh) * | 2016-12-29 | 2017-05-10 | 北京华大九天软件有限公司 | 一种检查时序库和网表库的标准单元功能一致性的方法 |
CN106650136B (zh) * | 2016-12-29 | 2020-06-02 | 北京华大九天软件有限公司 | 一种检查时序库和网表库的标准单元功能一致性的方法 |
CN106874543A (zh) * | 2017-01-04 | 2017-06-20 | 上海华虹宏力半导体制造有限公司 | 版图的lef图形处理方法 |
CN106874543B (zh) * | 2017-01-04 | 2020-06-09 | 上海华虹宏力半导体制造有限公司 | 版图的lef图形处理方法 |
CN111817903A (zh) * | 2020-09-02 | 2020-10-23 | 湖南双菱电子科技有限公司 | 一种数字信号传输处理设备链路故障分析与报警方法 |
CN111817903B (zh) * | 2020-09-02 | 2020-12-01 | 湖南双菱电子科技有限公司 | 一种数字信号传输处理设备链路故障分析与报警方法 |
CN112507648A (zh) * | 2020-11-30 | 2021-03-16 | 深圳比特微电子科技有限公司 | 版图设计的方法和集成电路、运算芯片和计算设备 |
CN116029257A (zh) * | 2023-02-14 | 2023-04-28 | 弈芯科技(杭州)有限公司 | 版图验证中识别图形的连接关系的方法及装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10503865B2 (en) | Methods and apparatus for automated design of semiconductor photonic devices | |
CN103678741A (zh) | 一种集成电路版图验证中短路路径的图形优化方法 | |
US8954912B2 (en) | Structured placement of latches/flip-flops to minimize clock power in high-performance designs | |
CN111368493B (zh) | 一种基于稀疏网格的自动版图布线生成方法 | |
US8479136B2 (en) | Decoupling capacitor insertion using hypergraph connectivity analysis | |
US11637098B2 (en) | Pin modification for standard cells | |
US11176306B2 (en) | Methods and systems to perform automated Integrated Fan-Out wafer level package routing | |
US20120240090A1 (en) | Clock tree designing apparatus and clock tree designing method | |
Tian et al. | Triple patterning aware detailed placement with constrained pattern assignment | |
US8627247B1 (en) | Systems and methods for fixing pin mismatch in layout migration | |
Chen et al. | Routability-constrained multi-bit flip-flop construction for clock power reduction | |
CN104715092A (zh) | 一种层次版图验证中快速建立Label与图形连接关系的方法 | |
US20100205570A1 (en) | Method For Reading Polygon Data Into An Integrated Circuit Router | |
JP5978595B2 (ja) | Lsiのレイアウトパターン表示装置および表示方法 | |
US9348963B1 (en) | Automatic abutment for devices with horizontal pins | |
US20120331426A1 (en) | Cell architecture and method | |
US10460064B1 (en) | Partition-aware grid graph based hierarchical global routing | |
US20100175034A1 (en) | Layout verification device, layout verification program, and layout verification method of layout pattern of semiconductor device | |
US8132141B2 (en) | Method and apparatus for generating a centerline connectivity representation | |
US8181143B2 (en) | Method and apparatus for generating a memory-efficient representation of routing data | |
CN106650107B (zh) | 一种集成电路版图精确定位短路点的方法 | |
JP2011170621A (ja) | エレクトロマイグレーション検証装置 | |
US20230253396A1 (en) | Pin modification for standard cells | |
JP5187217B2 (ja) | 半導体レイアウトシステム、方法、及び、プログラム | |
US10289791B1 (en) | Anchor-point based hierarchical electronic design process |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140326 |
|
WD01 | Invention patent application deemed withdrawn after publication |