CN204408747U - 一种具有埋阻的pcb板 - Google Patents
一种具有埋阻的pcb板 Download PDFInfo
- Publication number
- CN204408747U CN204408747U CN201520111167.5U CN201520111167U CN204408747U CN 204408747 U CN204408747 U CN 204408747U CN 201520111167 U CN201520111167 U CN 201520111167U CN 204408747 U CN204408747 U CN 204408747U
- Authority
- CN
- China
- Prior art keywords
- pcb board
- district
- test zone
- resistance
- mai
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 27
- 238000012360 testing method Methods 0.000 claims abstract description 26
- 239000011889 copper foil Substances 0.000 claims abstract description 24
- 229910000679 solder Inorganic materials 0.000 claims description 14
- 239000000463 material Substances 0.000 abstract description 18
- 238000000034 method Methods 0.000 abstract description 13
- 238000005259 measurement Methods 0.000 abstract description 9
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 230000002950 deficient Effects 0.000 abstract description 3
- 238000013461 design Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000013100 final test Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Abstract
本实用新型公开了一种具有埋阻的PCB板，在所述PCB板上设置至少一个测试区域，所述测试区域包括至少一排埋阻层，以及间隔设置在该埋阻层上方的多个铜箔，所述铜箔呈矩形，所述多个间隔设置的铜箔将埋阻层分成多个呈矩形的埋阻区。本实用新型的PCB板，在布图的时候增加设计了测试区域，通过该测试区域的测量，可以得到整个PCB板上埋阻材料的电阻率，以便可以对整个PCB板上的电路单元进行管控。例如当检测某个测试区域内多个位置的电阻率不符合要求的时候，整个PCB板上的电路单元应该做报废处理，避免后续不良品的产生。将该PCB板应用到麦克风电路单元的生产中，可以有效识别麦克风电路单元的抗ESD能力，避免麦克风应用中的风险。
Description
技术领域
本实用新型涉及一种PCB电路板，更具体地，涉及一种具有埋阻的PCB板。
背景技术
随着科技的发展，人们对电子产品的要求也越来越高，因此电子元器件也越来越趋于小型化发展。在现有PCB电路板的设计中，人们逐渐采用埋阻材料来代替电路中的电阻。图1示出了麦克风的电路板布图，在电路板上设置一层埋阻材料，在埋阻材料的上方再进行铜箔镀金，这样，电流从电源端出来后，首先会在电阻很小的铜箔上传输，而在铜箔打断的地方，电流只能通过埋阻材料进行传输，例如图1中a示出的区域。此时该区域的埋阻材料起到了电阻的作用。
按照PCB电路设计的规范，需要对PCB设计电阻值及埋阻宽度进行管控。但是现有的电路板设计中存在以下问题：
A、PCB埋阻材料电阻率及电路设计决定了麦克风的抗ESD能力。而埋阻材料在PCB制作过程中会有性能上的变化，基于目前电路设计，无法准确量测此变化量并加以管控；
B、因为PCB设计单元尺寸较小，电路尺寸量测过程中的公差对埋阻方块电阻率计算值的影响已超出材料自身公差范围，所以无法对电阻率进行管控；
C、无法对埋阻的电阻率进行管控，就不能全面识别使用此PCB制作的麦克风抗ESD能力,增加麦克风应用中的风险；
实用新型内容
本实用新型的一个目的是提供一种具有埋阻的PCB板的新技术方案。
根据本实用新型的第一方面，提供了一种具有埋阻的PCB板，在所述PCB板上设置至少一个测试区域，所述测试区域包括至少一排埋阻层，以及间隔设置在该埋阻层上方的多个铜箔，所述铜箔呈矩形，所述多个间隔设置的铜箔将埋阻层分成多个呈矩形的埋阻区。
优选地，所述埋阻区的长、宽均大于0.5mm。
优选地，所述埋阻区呈正方形。
优选地，所述埋阻区的尺寸为1*1mm。
优选地，所述测试区域设置有三个，分别设置在PCB板的边缘。
优选地，在至少一个埋阻区上铺设有阻焊剂层。
在PCB板的制作工艺过程中，鉴于工艺、材料、设备的一致性，在同一块PCB板上制作出的埋阻基本是相同的。本实用新型的PCB板，在布图的时候增加设计了测试区域，通过该测试区域的测量，可以得到整个PCB板上埋阻材料的电阻率，以便可以对整个PCB板上的电路单元进行管控。例如当检测某个测试区域内多个位置的电阻率不符合要求的时候，整个PCB板上的电路单元应该做报废处理，避免后续不良品的产生。将该PCB板应用到麦克风电路单元的生产中，可以有效识别麦克风电路单元的抗ESD能力，避免麦克风应用中的风险。
本实用新型的发明人发现，在现有技术中，无法成批地测量麦克风电路单元的抗ESD能力，而且测量的也不精确，由此会造成大批的麦克风在应用中失效。因此，本实用新型所要实现的技术任务或者所要解决的技术问题是本领域技术人员从未想到的或者没有预期到的，故本实用新型是一种新的技术方案。
通过以下参照附图对本实用新型的示例性实施例的详细描述，本实用新型的其它特征及其优点将会变得清楚。
附图说明
被结合在说明书中并构成说明书的一部分的附图示出了本实用新型的实施例，并且连同其说明一起用于解释本实用新型的原理。
图1是本实用新型PCB板中电路单元的结构示意图。
图2是本实用新型PCB板的结构示意图。
图3是图2中B处的局部放大图。
图4是设置有阻焊剂层测试区域的剖面图。
具体实施方式
现在将参照附图来详细描述本实用新型的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本实用新型的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本实用新型及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
参考图1、图2，本实用新型提供了一种具有埋阻的PCB板1，为了提高生产的效率，在整个PCB板1上制作有多个电路单元2，例如图2示出了在整个PCB板1上设置了528个电路单元2。在使用的时候，将各个电路单元2分割开来。
其中图1示出了电路单元2的详细电路布图，其包括电源端、输出端、接地端，在该电路布图中需要设置电阻的地方都是通过埋阻材料实现的。在铜箔和埋阻材料的共同区域，电流选择电阻很小的铜箔作为传输的通道，而在没有铜箔区域，电流流经埋阻材料。
其中，在本实用新型的PCB板1上设有至少一个测试区域，参考图3，所述测试区域包括至少一排埋阻层，以及间隔设置在该埋阻层上方的多个铜箔3，在本实用新型一个具体的实施方式中，在PCB板1上设置有三个测试区域，分别位于PCB板1的边缘。其中，每个测试区域设置有两排埋阻层，两排埋阻层平行布置。在每排埋阻层的上方间隔地设置有四个铜箔3，该四个间隔分布的铜箔3将埋阻层分成三个埋阻区4，即，相邻两个铜箔3之间为一个埋阻区4。所述铜箔3呈矩形，四个间隔分布的铜箔3将埋阻层分成三个呈矩形的埋阻区4。
为了降低长宽测量的误差，也就是说，为了使测量尺寸误差对电阻率计算的影响在材料自身公差的范围内，所述埋阻区4的长、宽均大于0.5mm。例如选择埋阻区4的尺寸为1*1mm。所述埋阻区4可以选择正方形，当然，对于本领域的技术人员来说，在知晓本实用新型专利的技术方案后，也可以选择长方形。
在本实用新型的另一实施例中，有些电路单元2中会在埋阻区4的上方设置一层阻焊剂，对此，测试区域中，在至少一个埋阻区4上也铺设有阻焊剂层5，以便可以实现对PCB板上埋阻材料的准确测量。参考图4，例如选择在两个埋阻区4上铺设阻焊剂层5。为了保证设置有阻焊剂层5的埋阻区4的准确测量，在测试区域中，至少有一个埋阻区4上没有铺设阻焊剂层5。
在PCB板的制作工艺过程中，鉴于工艺、材料、设备的一致性，在同一块PCB板上制作出的埋阻基本是相同的。本实用新型的PCB板，在布图的时候增加设计了测试区域，通过该测试区域的测量，可以得到整个PCB板上埋阻材料的电阻率，以便可以对整个PCB板上的电路单元进行管控。例如当检测某个测试区域内多个位置的电阻率不符合要求的时候，整个PCB板上的电路单元应该做报废处理，避免后续不良品的产生。将该PCB板应用到麦克风电路单元的生产中，可以有效识别麦克风电路单元的抗ESD能力，避免麦克风应用中的风险。
本实用新型还提供了一种PCB板上埋阻的测试方法，其包括以下步骤：
a、提供上述的具有埋阻的PCB板
b、将万用表的两个表头搭在PCB板1上测试区域中某个埋阻区4两侧的铜箔3上，测量埋阻区4的阻值Ω；将埋阻区4两侧的铜箔3作为触点来测量该埋阻区4的阻值Ω；
c、利用尺寸测量仪测量埋阻区4的长、宽尺寸，分别记为L、W；
d、利用以下公式计算出埋阻区4的方块电阻率：ρ＝Ω*W/L。
在上述的步骤中，可以首先测量埋阻区4的阻值，当然，对于本领域的技术人员来说，也可以先测量埋阻区4的长、宽尺寸，再测埋阻区4的阻值，这种步骤的变化对最终的检测结果没有影响。
在实际的应用过程中，裸露在外的埋阻区4容易受到外界的影响而引起性质的变化，最终可能会影响到其自身的电阻率。一般的做法是在埋阻区4的上表面铺设一层阻焊剂层5，参考图3、图4。但是在对铺设有阻焊剂层5的埋阻区4进行尺寸测量时，由于埋阻区4的边缘受到了阻焊剂层5的影响以及PCB板制程对埋阻区4侧蚀的影响，无法精确得到埋阻区4的准确尺寸。
对此，在上述步骤b中，万用表的两个表头搭在上表面铺设有阻焊剂层5的埋阻区4两侧的铜箔上，也就是说，万用表测量的是具有阻焊剂层5的埋阻区4的阻值；而在所述步骤c中，尺寸测量仪测量的是没有铺设阻焊剂层5的埋阻区4的长、宽尺寸。由此，可精确得到上方铺设有阻焊剂层的埋阻区4的阻值、以及长宽尺寸，最终可以获得精准的方块电阻率。
虽然已经通过例子对本实用新型的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本实用新型的范围。本领域的技术人员应该理解，可在不脱离本实用新型的范围和精神的情况下，对以上实施例进行修改。本实用新型的范围由所附权利要求来限定。
Claims (6)
1.一种具有埋阻的PCB板，其特征在于：在所述PCB板(1)上设置至少一个测试区域，所述测试区域包括至少一排埋阻层，以及间隔设置在该埋阻层上方的多个铜箔(3)，所述铜箔(3)呈矩形，所述多个间隔设置的铜箔(3)将埋阻层分成多个呈矩形的埋阻区(4)。
2.根据权利要求1所述的PCB板，其特征在于：所述埋阻区(4)的长、宽均大于0.5mm。
3.根据权利要求1所述的PCB板，其特征在于：所述埋阻区(4)呈正方形。
4.根据权利要求2所述的PCB板，其特征在于：所述埋阻区(4)的尺寸为1*1mm。
5.根据权利要求1所述的PCB板，其特征在于：所述测试区域设置有三个，分别设置在PCB板(1)的边缘。
6.根据权利要求1所述的PCB板，其特征在于：在至少一个埋阻区(4)上铺设有阻焊剂层(5)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520111167.5U CN204408747U (zh) | 2015-02-15 | 2015-02-15 | 一种具有埋阻的pcb板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520111167.5U CN204408747U (zh) | 2015-02-15 | 2015-02-15 | 一种具有埋阻的pcb板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN204408747U true CN204408747U (zh) | 2015-06-17 |
Family
ID=53432573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201520111167.5U Active CN204408747U (zh) | 2015-02-15 | 2015-02-15 | 一种具有埋阻的pcb板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN204408747U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104619114A (zh) * | 2015-02-15 | 2015-05-13 | 歌尔声学股份有限公司 | 一种具有埋阻的pcb板以及埋阻的测试方法 |
| CN109992798A (zh) * | 2017-12-29 | 2019-07-09 | 深圳市兴森快捷电路科技股份有限公司 | 一种基于Altium Designer软件的埋阻设计方法 |
-
2015
- 2015-02-15 CN CN201520111167.5U patent/CN204408747U/zh active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104619114A (zh) * | 2015-02-15 | 2015-05-13 | 歌尔声学股份有限公司 | 一种具有埋阻的pcb板以及埋阻的测试方法 |
| CN109992798A (zh) * | 2017-12-29 | 2019-07-09 | 深圳市兴森快捷电路科技股份有限公司 | 一种基于Altium Designer软件的埋阻设计方法 |
| CN109992798B (zh) * | 2017-12-29 | 2023-10-24 | 深圳市兴森快捷电路科技股份有限公司 | 一种基于Altium Designer软件的埋阻设计方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102215664B1 (ko) | 다기능 회로판 검출 모듈 및 검출 방법 | |
| CN102291949B (zh) | 多层电路板制作方法 | |
| CN102573309A (zh) | 采用动态蚀刻补偿法提高减成法pcb图形精度的方法 | |
| CN104885577A (zh) | 印刷电路板中的电流再分配 | |
| US7925999B2 (en) | Method of modifying vias connection of printed circuit boards | |
| CN204408747U (zh) | 一种具有埋阻的pcb板 | |
| CN104619114A (zh) | 一种具有埋阻的pcb板以及埋阻的测试方法 | |
| CN105072808A (zh) | 高精度封装基板的蚀刻补偿方法 | |
| CN103200779B (zh) | 一种印制电路板间距拉伸方法 | |
| CN102548219B (zh) | 电路板的制作方法 | |
| CN203708620U (zh) | 一种带有多重对位系统的pcb板 | |
| CN105072824A (zh) | 一种嵌入式线路板的制作方法 | |
| CN105813383A (zh) | 一种印制基本元件的碳膜线路板 | |
| CN102621390A (zh) | 方块电阻测量方法以及方块电阻测量装置 | |
| US8625299B2 (en) | Circuit board with even current distribution | |
| CN109862699B (zh) | Pcb制作工艺的选择方法、装置、设备及存储介质 | |
| KR20140010508A (ko) | 연배열 인쇄 회로 기판 | |
| CN102548220A (zh) | 电路板的制作方法 | |
| CN117725867B (zh) | 芯片设计方法、芯片、主板及电子设备 | |
| JP6536738B2 (ja) | プリント配線板、電子回路、配線の決定方法及びプログラム | |
| CN205491422U (zh) | 差分阻抗的阻抗条结构 | |
| CN108029225B (zh) | 印制电路板及其制造方法和终端 | |
| CN203368918U (zh) | 一种测试电路 | |
| CN104636526B (zh) | 硅通孔的失配模型方法 | |
| CN201976340U (zh) | 一种阻抗电路板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 261031 Dongfang Road, Weifang high tech Development Zone, Shandong, China, No. 268 Patentee after: Goertek Inc. Address before: 261031 Dongfang Road, Weifang high tech Development Zone, Shandong, China, No. 268 Patentee before: Goertek Inc. |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20200611 Address after: 266104 room 103, 396 Songling Road, Laoshan District, Qingdao, Shandong Province Patentee after: Goer Microelectronics Co.,Ltd. Address before: 261031 Dongfang Road, Weifang high tech Development Zone, Shandong, China, No. 268 Patentee before: GOERTEK Inc. |
|
| TR01 | Transfer of patent right |