CN104885577A - 印刷电路板中的电流再分配 - Google Patents
印刷电路板中的电流再分配 Download PDFInfo
- Publication number
- CN104885577A CN104885577A CN201380068753.XA CN201380068753A CN104885577A CN 104885577 A CN104885577 A CN 104885577A CN 201380068753 A CN201380068753 A CN 201380068753A CN 104885577 A CN104885577 A CN 104885577A
- Authority
- CN
- China
- Prior art keywords
- pattern
- power plane
- current
- electric current
- conducting material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/225—Correcting or repairing of printed circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0224—Patterned shielding planes, ground planes or power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
- H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09681—Mesh conductors, e.g. as a ground plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/0969—Apertured conductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
在一个实现方式中,多层印刷电路板被配置为重新定向电流分配。电流可通过引导、阻挡或以其他方式操纵电流流动来分配。多层印刷电路板包括至少一个电源平面层100b。该电源平面层不均匀地分配电流。相反,该电源平面层包括具有不同电阻的多个图样。这些图样可包括阴影图样113、网格图样、方向性图样101、开槽、空隙或连续图样。该图样是预定的空间变化使得电流在第一区域中的流动与在第二区域中的流动不同。
Description
技术领域
本公开一般地涉及印刷电路板领域,更具体地涉及具有高电流应用的印刷电路板。
背景技术
印刷电路板(PCB)几乎被用于每个消费及工业电子设备中。PCB在结构上支持多个电子组件。PCB上的走线向电子组件提供信号。PCB可具有单面信号层、双面信号层或多层。具有多层的PCB具有由一个或多个隔离层隔开的一个或多个“印刷”电路层。表面上的电子组件连接钻到印刷电路的特定层下的电镀通孔。
越来越高的电流可导致烧坏、开路,或者是由于PCB上没有足够的面积可用于电源供应而导致的电力不足。此外,这样的电流拥挤导致高的电阻(IR)降。增加的IR降基于电流路径长度影响传递给组件的功率。增加的IR降导致额外的热量,这可能导致PCB的分层。
此外,一些高密度PCB具有有限的空间用于向其他层传输电流的通孔。如果越少的通孔安装在PCB上,则越多的电流通过每个通孔,从而产生高于可容忍等级的电流。
附图说明
本实施例的示例性实施例在本文中参考附图进行描述。
图1示出了多层印刷电路板(PCB)。
图2示出了图1的多层PCB的示例性电源平面。
图3示出了图1的多层PCB的另一示例性电源平面。
图4示出了示例性多层印刷电路板的三维试图。
图5示出了图4的多层印刷电路板的另一三维试图。
图6是图4的多层印刷电路板的俯视图。
图7示出了图4的多层印刷电路板的电流图。
图8示出了另一示例性多层印刷电路板的展开层。
图9示出了根据一个实施例,用于制造多层印刷电路的制造设备。
图10示出了具有电流再分配的印刷电路板的制造过程的示例性流程图。
图11示出了电源平面中的电流再分配过程的示例性流程图。
图12示出了通孔周围的电流再分配过程的示例性流程图。
具体实施方式
概述
在一个实施例中,一种装置(例如印刷电路板)包括:信号层、电源平面层和在信号层与电源平面层之间的绝缘层。电源平面层包括导电片,该导电片具有预定的空间变化,使得在第一区域中流动的电流与在第二区域中流动的电流不同。
在另一实施例中,一种装置(例如印刷电路板)包括:绝缘衬底层和电源平面层。电源平面层包括导电材料的第一图样(pattern)和导电材料的第二图样。电源平面层邻接绝缘衬底层。导电材料的第一图样被配置为在引导电流在预定方向上的第一流动,而导电材料的第二图样被配置为以与第一图样不同的方式引导电流的第二流动。导电材料的第一图样和导电材料的第二图样基本上处于共同的电势。
在另一实施例中,一种方法包括:在多层印刷电路板的电源平面处接收电流,基于导电材料的第一图样在电源平面的第一方向上引导电流,以及基于导电材料的第二图样在电源平面的第二方向上引导电流。
示例性实施例
高端路由平台的一个挑战是印刷电路板(PCB)密度。每一代电子设备要求在电流方面的显著增长,而到目前PCB空间一般保持不变。所导致的电流密度的增长使得垂直互连通路(即通孔,via)被限制在负载设备(例如,稳压器模块)附近。由于定位导致不同的负载设备可能接收不同的电流量,这是不想要的。相对电流分配基于从电源到负载的电阻。选择性地增加路径中的电阻可使电流再分配。以下实施例包括在PCB的电源平面中选择性地对电流进行再分配的技术。
图1示出了多层印刷电路板10。多层印刷电路板10可具有任意数量和/或类型的层或平面。图1所示的多层印刷电路板10包括第一信号平面11、电源平面12、接地平面13和第二信号平面14。印刷电路板10可包括由一个或多个其他层隔开的接地平面13和电源平面12,或者可包括处于邻接层的信号平面11和14。此外,印刷电路板10可包括多个电源平面。多个电源平面可包括一个或多个平行路径,以用于来自相同或不同电源的电流到达负载设备。
信号平面11和14包括承载电耦合到信号层的电子组件之间的信号电流的信号走线。电源平面12将电流传递给信号平面11和14。信号电流可包括AC信号、DC信号或二者都有。信号平面11和14可由各种处理来形成。一个示例性处理是加法处理,其中导电材料被电镀、添加或印刷在衬底表面上电连接电子组件的路径中。另一示例是减法处理,其中导电材料被电镀、添加或印刷在整个衬底上,并且通过蚀刻掉或减去导电材料不想要的部分来产生想要的路径。导电材料可以是铜或另一材料。
信号平面11和14通过一个或多个通孔被电连接到电源平面12和接地平面12。通孔是电PCB中的一个或多个平面或层之间的电连接。通孔可以是提供电连接的一片金属。通孔可在一端或两端具有焊接点。焊接点是导电材料(例如铜)的小区域。通孔可包括具有贯穿PCB的一层或多层的导体的孔。
通孔可通过钻通一层或多层并且用导电材料电镀钻孔的内表面来形成。基于通孔的大小,通孔可被额定电流。额定电流可与通孔的直径成正比,或者与通孔的截面积成正比。额定电流和通孔大小的示例包括:10密耳(mil)对应1.7安培,15密耳对应2.2安培、以及25密耳对应3.2安培。其他通孔大小和额定电流可被使用。额定电流还可成比例地基于通孔的镀层厚度。
一些电组件(例如,微处理器)在固定电压的情况下需要高电流。稳压器模块通过DC到DC转换器提供具有固定电压的高电流。稳压器模块周围的空间包括若干通孔,这些通孔足够大以向其他层提供高电流。然而,空间是有限的。一些通孔靠近电流的宿(或源)。这些靠近的通孔是电流的较短路径的一部分。较短路径具有较小的电阻,并且通过分流器原理来承载更多的电流。增长的电流可能超过通孔的额定等级。以下实施例对印刷电路板中的电流进行引导以引导电流和/或块电流。
在传统实施例中,电源平面12和接地平面13可由连续的导电材料片构成。连续的导电材料片可以指全覆盖(full pour)、全铜覆盖或固体平面。导电材料片具有大体均匀的电阻。大体均匀的电阻是在容许度(例如,0.1%、1%、5%)内变化的电阻。或者,大体均匀的电阻可被定义为源到负载的电阻产生的压降小于预定值。预定值(例如,0.1伏、0.3伏)可从电子组件所需的逻辑等级(例如,1.5伏、5.0伏)进行可容忍的改变。预定值可在同一PCB中的电子组件之间有所变化。
以下实施例包括不是导电材料的连续片和/或不具有大体均匀的电阻的电源平面。不连续图样被用于选择性地在从多度使用的通孔向未充分使用的通孔的方向上引导电流。导电材料的连续片的部分可被移除以形成不连续的图样。
不连续的图样可以是阴影图样、方向性图样、开槽图样或隔离图样。阴影图样是导电材料的栅格或网格。阴影图样由导电部分的宽度和邻接导电部分之间的间隙的宽度来定义。阴影部分包括向两个或更多方向延伸的导电部分。方向性图样包括在一个方向延伸的导电部分。开槽图样是导电材料中的间隙。开槽图样可以是L型、U型、半U型或另一形状。L型开槽图样在两个方向上延伸。L型开槽图样在通孔或另一电流元件的两侧上重新定向电流。U型开槽图样被弯曲或以其他方式在三个方向上延伸。U型开槽图样在通孔或另一电流元件的三侧上重新定向电流。半U型开槽图样包括三个或更多部段以在通孔或另一电流元件的两侧上重新定向电流。隔离图样是围绕通孔的导电图样中的间隙。其他图样或图样的组合可被使用。
图2示出了示例性电源平面层12。电源平面层12包括导电片中的图样多种图样。图样中的一个或多个包括预定空间变化,从而在第一区域中流动的电流与在第二区域中流动的电流不同。电流流动不同是因为第一区域或图样中的电阻与第二区域或图样中的电阻不同。这些电阻可以每平方单位的欧姆数(即,“每平方欧姆”)来测量。
图2所示的示例包括四个图样或区域。这些区域具有相同或不同的大小和/或形状。如图2所示,每个区域是相同大小的正方形。在其他实施例中,一个区域由两个或三个象限构成。在其他实施例中,一个区域是环绕的环状形状,而另一区域是内部块(例如环形洞,donut hole)。任意的区域分离或分割可被使用。任意数量的区域可被使用。
每个区域具有不同的预定空间变化,这些预定空间变化由网格图样来定义。区域22包括密集的网格。区域24包括稀疏的网格。区域21和23具有中等空隙的网格。这四个图样或区域中的每一个由网格大小和间隙大小来定义。网格大小是图样的导电部分的厚度(t)。示例性厚度包括1毫米、10-100密耳或100-800微米。间隙大小(g)是导电部分之间的间隔。示例性间隔包括1毫米、50-900密耳或500-1000微米。网格大小和间隙大小的任意组合可被用于创建具有特定电阻的导电材料的不连续图样。在其他实施例中,给定区域内的图样可作为位置的函数来改变,例如,使间隙大小在该区域的一个或多个方向上在两个值之间进行转换。
图样可由导电材料大小与间隙大小的比例来定义。示例性比例包括1、1/2和1/4。图样还可由描述片中剩余了多少导电材料的百分比来定义。示例性覆盖百分比包括10%、50%和90%。在一个实施例中,覆盖百分比在绝缘层大小的40%和95%之间。
区域之间的电阻差引导电流,因为电流选择具有最小电阻的路径。在一个示例中,区域24具有每平方50毫欧姆的电阻,区域23具有每平方40毫欧姆的电阻,区域22具有每平方25毫欧姆的电阻,而区域21具有每平方10毫欧姆的电阻。
网格可从一个区域到下一个区域对齐,或者网格可以不同方向行进。例如,区域23包括垂直和水平行进的导电部分,而区域24包括对角行进的导电部分。电流可垂直流过区域24,但是该路径比对角延伸穿过区域24的路径要长,并且电阻要高。
图3示出了另一示例性电源平面层12。电源平面层12包括被配置为引导电流的方向性图样。电源平面层12包括区域31-34。区域31-34中的每一个包括以定义方向图样的单一方向延伸的导电部分。区域31-34中的每一个在一个方向上具有高电阻而在另一方向上具有低电阻。低电阻可以是每厘米1-10毫欧姆。高电阻可以是每厘米1-10千欧姆。
例如,区域31中的电流只垂直流动。导电部分之间的间隙防止电流向另一方向流动。区域32和33中的电流只对角线地流动。区域34是连续部分。区域34中没有导电材料从片中移除。电流在区域34中的若干或所有方向上不受约束地流动。
图4和5示出了多层PCB的两个三维试图。图6是多层PCB的俯视图。PCB包括层100a-b。层100b是电源平面层。层100a是顶层。顶层在通孔109之间重新分配电流。包括电流走线的其他层也被包括在其中,但是未被示出,使得电源平面层100b可见。在一个实施例中,顶层100a被认为是电源平面层,即使在顶层100a中不包括电源。顶层100a可被操纵为分配电流。
电源平面层100b包括多个图样。方向性图样101至少部分引导电流远离附近的通孔。方向性图样101在多数方向上具有高电阻而在一个方向上具有低电阻。从方向性图样101出来向电流设备107流动的电流流向第一阴影图样103和第二阴影图样113。第一阴影图样103和第二阴影图样113具有不同的电阻。此外,第一阴影图样103和第二阴影图样113引导大部分电流以不同方向流动,如图7所示。
此外或作为替代,层100b包括一个或多个间隙以引导电流。直线间隙115在一个方向上延伸,并且阻挡来自选定通孔的一些电流。有角度的间隙105a-b在多于一个方向上延伸。例如,图5中有角度的间隙105a是U型的,而有角度的间隙105b是半U型的。其他形状和大小的间隙可被包括以引导电流。有角度的间隙105a-b部分围绕特定通孔。
在一个示例中,有角度的间隙105a和电流设备107之间的距离是38密耳,有角度的间隙105a的最宽部分时52密耳,而有角度的间隙105a与105b之间的距离是18密耳。其他距离可被用于任意安排中,该安排可被自动或手动选择。
一个或多个通孔109延伸通过多层PCB。选定通孔109周围的导电区域部分可被移除以创建只环绕通孔109的一部分的空隙。该空隙可位于通孔与电流设备107之间以增加到通孔109的传输路径。该空隙可具有其他位置并且通过限制连接到电源平面的区域来降低电流。
电流设备107可以是电流源或电流宿。在一个示例中,电流设备107是从电源平面层100b获取电流的输出电感。在另一示例中,电流设备107是向其他设备供电的稳压器模块。
电流设备107可以是向电源平面层100b供电的电源。电源处于与电源平面层100b大体相同的电势。大体相同的电势意味着电源平面层100b的电压在电源电压的范围内。电源平面层100b中的小电阻使得电压稍有改变。
图7示出了电源平面12的电流图。该电流图示出了电源平面12中电流流动的各个方向。方向性图样101迫使一些电流采用靠近电流图的区域A的长路径。第一阴影图样103和第二阴影图样113使得较少的电流流向区域B中的通孔。
图8示出了图5的多层印刷电路板的三维试图的展开层。多层印刷电路板包括四层。电源平面层312和接地层313被信号层311和314夹在中间。电源平面层312中的空隙303a和信号层314中的空隙303b在选定的通孔周围形成以阻止电流流过该通孔。而电流被迫流过连接到并联连接的其他层(例如,顶层100a)的其他通孔。
图9示出了用于制造多层印刷电路的设备。该设备包括输入设备205、控制设备200和制造设备207。控制设备200至少包括存储器201、处理器203和通信接205。
控制设备200通过输入设备205接收来自用户的输入,以创建上述多层PCB。用户可在平面上安排电组件,包括电流设备和通孔。控制设备200被配置为访问存储在存储器201中针对电流设备和通孔的额定数据。控制设备200模拟或仿真所提出的电路以确定任意通孔电流是否超过额定数据。也就是说,输入设备205接收各个电流源和电流宿的位置选择。控制设备200模拟多层PCB的一层或多层的电流密度。或者,控制设备200在不访问额定数据的情况下接收电源平面的图样。
当通孔电流超过额定等级时,控制设备200将电流引导特征插入多层PCB的电源平面中。示例性电流引导元件是导电材料的空隙部分和导电材料被移除的槽。控制设备200基于这些仿真来为电流引导元件选择优选的或可能的位置。或者,用户可通过输入设备205手动输入电流引导元件的类型和位置。或者,可使用试错法来选择和放置电流引导元件。
控制设备200生成多层PCB的图像或示意图。该图像包括电源平面层和信号层。电源平面包括用于引导电流流动的多个图样,并且信号层包括多个信号走线。
制造设备207从控制设备200接收多层PCB的图像或示意图。在减法处理中,制造设备207生成图像的底片。该底片被放置在铜上,并且相应的部分被蚀刻掉。在加法处理中,多层PCB的图像被用作浇注铜的模具。
图10示出了具有电流再分配的印刷电路板的制造过程的流程图。虽然这些动作以所示顺序来执行,但是其他顺序也可被使用。可提供额外、不同或更少的动作。
在动作S101,控制设备200从输入设备205接收PCB模板。PCB模板可包括表示层数和电组件、通孔、电流源和电流宿的放置的数据。
在动作S103,控制设备200被配置为针对电流密度为PCB模板建模。该模型可包括电流仿真软件。电流密度可被存储或显示在电流密度图中,该电流密度图具有PCB的各个层中的电流大小和方向。根据电流密度图,控制设备200确定是否有任何电流超过额定等级。额定等级可与痛苦或电源平面层相关联。额定等级可由钻孔直径来限定,该钻孔直径被用于将通孔钻通PCB的绝缘层。
在动作S105,当电流等级超过额定等级时,控制设备200被配置为安排PCB模板中的电流引导机制。安排电流引导机制可包括将电源平面层的一部分转换为阴影图样,或者将空隙插入电源平面层中。该空隙是导电材料中的空隙。必要时,动作S103和S105可被重复以避免过量电流。
在动作S107,控制设备200生成包括电流引导机制的经修改的PCB模板。经修改的PCB模板被发送给制造设备207。制造设备207可被配置为加法处理和/或减法处理。在减法处理中,制造设备207接收已经敷上铜的衬底并将特定区域的铜移除。移除处理可包括丝网印刷、光刻或研磨。在丝网印刷中,在衬底的铜上印刷上墨,并且使用蚀刻来移除不想要的铜的部分。在光刻中,光罩和显影剂被用于移除保护铜的涂层,并使用蚀刻来移除不想要的铜的部分。在研磨中,PCB原型从衬底上移除铜。
在加法处理中,制造设备207通过电镀向裸衬底添加铜。光敏薄膜通过光罩被暴露在光下,并且具有包含钯的化学路径的显影剂使得暴露的区域能够粘合电镀的铜。
处理器203可包括通用处理器、数字信号处理器、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、模拟电路、数字电路、它们的组合或现在已知或以后开发的其他处理器。处理器203可以是单个设备,也可以是设备的组合,例如,与网络、分布式处理或云计算相关联的设备。
存储器201可以是易失性存储器,也可以是非易失性存储器。存储器201可包括只读存储器(ROM)、随机存取存储器(RAM)、闪存、电可擦除可编程只读存储器(EEPROM)或其他类型的存储器中的一个或多个。存储器201可从控制设备200中移除,例如,安全数字(SD)存储卡。
输入设备205包括按钮、按键、键盘、鼠标、触笔、轨迹球、摇杆开关、触摸板、声音识别电路或用于向控制设备200输入数据的其他设备或组件中的一个或多个。输入设备205和显示器可被组合为触摸屏,该触摸屏可以是电容的也可以是电阻的。显示器可以是液晶显示器(LCD)面板、光学二极管(LED)屏幕、薄膜晶体管屏幕或另一类型的显示器。
控制设备200可包括计算机可读介质上的指令,例如,存储一个或多个指令集的集中式或分布式数据库和/或相关联的缓存和服务器。术语“计算机可读介质”还应包括能够存储、编码或承载指令集的任意介质,这些指令用于被处理器执行或者使得计算机系统执行本文所公开的任意一个或多个方法或操作。
在一个具体无限制、示例性的实施例中,计算机可读介质可包括固态存储器,例如,存储卡或装有一个或多个非易失性只读存储器的其他封装。此外,计算机可读介质可以是随机存取存储器或其他易失性可重写存储器。此外,计算机可读介质可包括磁光或光介质,例如,盘或带或其他存储设备,用于捕获载波信号,例如,通过传输介质通信的信号。电子邮件的数字化文件附件或其他自含式信息档案或档案集可被认为是分布式介质,该分布式介质是有形存储介质。因此,本公开被认为包括在其中可存储数据或指令的计算机可读介质或分布式介质以及其他等同形式和后继介质中的任意一个或多个。计算机可读介质可以是非暂态的,其包括所有有形的计算机可读介质。
在替换实施例中,专用硬件实现方式(例如,专用集成电路、可编程逻辑阵列和其他硬件设备)可被构造为实现一个或多个本文所述的方法。可包括各个实施例的装置和系统的应用可广泛地包括各种电子和计算机系统。本文所述的一个或多个实施例可使用两个或更多特定互连的硬件模块或设备、通过可在这些模块之间并通过这些模块或作为专用集成电路的部分进行通信的相关控制和数据信号来实现功能。因此,本系统包括软件、固件和硬件实现方式。
根据本公开的各个实施例,本文所述的方法可通过由计算机系统执行的软件程序来实现。此外,在示例性、非限制性的实施例中,实现方式可包括分布式处理、组件/对象分布式处理和并行处理。或者,虚拟计算机系统处理可被构造为实现本文所述的一个或多个方法或功能。
图11示出了多层PCB中的电流再分配过程的示例性流程图。该过程描述了电源平面的操作。在动作S201中,在电源平面中接收来自电源的电流。电源平面和电源基本上处于相同的电势。
在动作S203和S205中,电源平面对电流进行重新分配。电源平面包括至少一个区域,该区域与至少一个其他区域不同。话句话说,电源平面包括多个导电材料图样,通过这些图样,电流进行不同的流动。导电材料的各个图样具有不同的电阻。不同的电阻可由导电材料的形状来设置。在动作S203中,电源平面基于第一图样在第一方向上引导电流,而在动作S205中,电源平面基于第一图样在第二方向上引导电流。
第一图样和第二图样中的一个可以是连续的导电材料片。第一图样和第二图样中的一个可以是网格形状的阴影图样。第一图样和第二图样中的一个可以是在一个方向上具有一个电阻而在另一方向上具有另一电阻的方向性图样。第一图样和第二图样中的一个可以是可包括多面形状或从导电材料中移除的空隙。也可以是其他形状,例如,连接的泪滴形、圆形或椭圆形。
图12示出了通孔周围的电流再分配过程的示例性流程图。在动作S301,检测流过印刷电路板的一个或多个通孔的电流。该检测可使用电流计、电压计或另一工具来做出,或者该检测可使用仿真软件来做出。
在动作S303,检测到的电流与阈值比较。如果检测到的电流小于阈值,则不再执行进一步的动作。如果检测到的电流大于阈值,则在动作S305,可向印刷电路板添加障碍。该障碍可被添加在电源平面层中。该障碍可在不包括电源或宿的顶层做出。该障碍可以是层中的间隙或缝隙。高障碍可以是围绕通孔的空隙。该障碍可在物理上在印刷电路板上做出或在仿真软件中做出。在动作S307,印刷电路板的层中的该通孔附近的电流由于该破坏而被中断。电流由于该破坏可能变小。新的电流可随着该过程的重复进行测量,直到新的电流小于电流阈值。
对本文所述的实施例的图示意图提供对各个实施例的结构的一般理解。该图示不意图作为使用本文所述的结构或方法的装置和系统的所有元件和特征的完全描述。当查看本公开时,很多其他实施例对于本领域技术人员而言是显而易见的。可从本公开中使用并获取其他实施例,使得在不脱离本公开的范围的情况下,可做出结构和逻辑的替换和改变。此外,该图示仅仅是代表性的,并且可不按比例绘制。图示中的某些部分可能被夸大,而其他部分可能被最小化。因此,本公开和附图将被认为是示意性而非限制性的。
虽然本说明书包含很多细节,但是这些细节不应被解释为对本发明或所要求保护的范围的限制,而应被解释为对本发明的具体实施例的特定特征的描述。在本说明书中以分离的实施例的情境所描述的某些特征还可被实现为结合于单个实施例中。相反,在单个实施例的情境中所描述的各个特征还可被实现于分离的或以任意适当的子组合的多个实施例中。此外,虽然在上文中特征可被描述为以某些组合来作用,甚至最初也是如此声明的,但是在一些情况下,来自所声明的组合的一个或多个特征可从组合中剥离,并且所声明的组合可针对子组合或子组合的变化形式。
类似地,虽然操作在附图中按特定顺序示出,并且在本文中按特定顺序进行描述,但是这不应被理解为需要这些操作按所示的特定顺序或按相继次序来执行或者所有所示操作均被执行以获得想要的结果。在某些情况下,多任务和并行处理可能是有利的。此外,上述实施例中的各个系统组件的分离不应被理解为在所有实施例中均需要这样的分离,应该理解,所述程序组件和系统一般可一起集成到单个软件产品中,或被封装到多个软件产品中。
本公开的一个或多个实施例在本文中可单独和/或共同被称为术语“发明”,其只是为方便起见,而不意图将本申请的范围自动限制在任意特定的发明或发明概念。此外,虽然本文示出并描述了具体实施例,但是应该认识到,被设计为实现相同或相似目的的任意后续安排可替代所示的具体实施例。本公开意图涵盖各个实施例的任意和所有后续适应性修改或改变。在查看本说明书时,以上实施例的组合及未在本文中具体描述的其他实施例对本领域技术人员而言将是显而易见的。
本公开的摘要被提供以符合美国联邦法规37章第1条72款b项,并且在理解其不会被用于解释或限制权利要求的范围或含义的情况下被递交。此外,在以上具体描述中,各个特征可被归并或描述于单个实施例中,以提高本公开的效率。本公开不应被解释为反映所要求保护的实施例需要比每个权利要求中明确记载的特征更多的特征的意图。相反,如所附权利要求所反映的,发明的主题可针对比任意所公开的实施例的所有特征少。因此,所附权利要求被合并到详细描述中,其中,每个权利要求基于其自身作为限定被分别请求保护的主题。
希望以上详细描述被认为是说明性而非限制性的,并且应该理解,包括所有等同形式的所附权利要求意图限定本发明的范围。权利要求不应被认为限制所描述的顺序或元件,除非被说明是该作用。因此,在所附权利要求的范围和精神内的所有实施例及其等同形式被声明为本发明。
Claims (20)
1.一种装置,包括:
信号层;
电源平面层;以及
绝缘层,所述绝缘层位于所述信号层和所述电源平面层之间,
其中,所述电源平面层包括导电片,所述导电片具有预定的空间变化从而电流在第一区域中的流动与在第二区域中的流动不同。
2.如权利要求1所述的装置,其中,所述第一区域包括在所述导电片中形成的方向性图样,其中,所述方向性图样引导电流。
3.如权利要求1所述的装置,其中,所述第一区域包括在所述导电片中、阻挡电流的间隙。
4.如权利要求3所述的装置,其中,所述间隙包括有角度的部分或弯曲部分。
5.如权利要求1所述的装置,其中,所述第一区域包括围绕通向所述信号层的垂直互连通路(via)的空隙。
6.如权利要求1所述的装置,其中,所述导电片覆盖所述绝缘层的预定百分比,其中,所述预定百分比在所述绝缘层的40%和95%之间。
7.如权利要求1所述的装置,还包括:
电源,所述电源与所述电源平面层的电势基本相同。
8.如权利要求1所述的装置,还包括:
被电耦合到所述信号层和所述电源平面层,其中的至少一个组件,所述至少一个组件由流过所述第一区域的电流供电。
9.一种装置,包括:
绝缘衬底层;以及
电源平面层,所述电源平面层包括导电材料的第一图样和导电材料的第二图样,所述电源平面层邻接所述绝缘衬底层;
其中,所述导电材料的第一图样被配置为按预定方向引导第一电流流动,而所述导电材料的第二图样被配置为以与所述第一图样不同的方式引导第二电流流动,
其中,所述导电材料的第一图样和所述导电材料的第二图样基本处于共有的电势。
10.如权利要求9所述的装置,其中,所述第一图样是具有预定义的网格大小和预定的间隙大小的阴影图样。
11.如权利要求10所述的装置,其中,所述预定义的网格大小控制所述第一电流流动。
12.如权利要求11所述的装置,其中,所述第一图样是具有预定义的阴影方向以定义第一方向的阴影图样。
13.如权利要求9所述的装置,其中,所述第一图样和所述第二图样被选择以引导电流远离负载设备。
14.如权利要求9所述的装置,其中,所述第一图样和所述第二图样被选择以引导电流远离穿过所述绝缘衬底层的垂直互连通路(via)。
15.如权利要求9所述的装置,其中,所述第一图样的每单位面积的电阻与所述第二图样的每单位面积的电阻不同。
16.如权利要求9所述的装置,其中,所述第一图样在所述电源平面层中包括一定大小的空隙或孔以引导电流。
17.一种方法,包括:
在多层印刷电路板的电源平面处接收电流;
基于导电材料的第一图样在所述电源平面中以第一方向引导电流;并且
基于导电材料的第二图样在所述电源平面中以第二方向引导电流。
18.如权利要求17所述的方法,其中,所述第一图样包括比所述第二图样的每单位面积电阻大的每单位面积电阻。
19.如权利要求17所述的方法,其中,所述导电材料的第一图样包括阴影图样、方向性图样或多侧槽。
20.如权利要求19所述的方法,其中,所述导电材料的第二图样包括连续的导电材料片。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/662,651 US9468090B2 (en) | 2012-10-29 | 2012-10-29 | Current redistribution in a printed circuit board |
US13/662,651 | 2012-10-29 | ||
PCT/US2013/047492 WO2014070253A1 (en) | 2012-10-29 | 2013-06-25 | Current redistribution in a printed circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104885577A true CN104885577A (zh) | 2015-09-02 |
CN104885577B CN104885577B (zh) | 2018-05-15 |
Family
ID=48771738
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201380068753.XA Active CN104885577B (zh) | 2012-10-29 | 2013-06-25 | 印刷电路板中的电流再分配 |
Country Status (4)
Country | Link |
---|---|
US (3) | US9468090B2 (zh) |
EP (1) | EP2912928B1 (zh) |
CN (1) | CN104885577B (zh) |
WO (1) | WO2014070253A1 (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111107709A (zh) * | 2018-10-26 | 2020-05-05 | 和硕联合科技股份有限公司 | 印刷电路板及其电源铜面配置方法 |
WO2022053085A1 (zh) * | 2020-09-11 | 2022-03-17 | 北京比特大陆科技有限公司 | 多相交错降压电源和电子设备 |
CN115345124A (zh) * | 2022-10-13 | 2022-11-15 | 井芯微电子技术(天津)有限公司 | 电流密度优化方法和装置 |
CN116705756A (zh) * | 2023-08-03 | 2023-09-05 | 之江实验室 | 一种晶圆集成系统基板及直流压降优化方法 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9468090B2 (en) | 2012-10-29 | 2016-10-11 | Cisco Technology, Inc. | Current redistribution in a printed circuit board |
JP6249648B2 (ja) * | 2013-06-28 | 2017-12-20 | キヤノン株式会社 | プリント回路板及び電子機器 |
US9806884B2 (en) * | 2014-01-10 | 2017-10-31 | Robert Bosch Gmbh | System and method for cryptographic key identification |
KR102139217B1 (ko) * | 2014-09-25 | 2020-07-29 | 삼성전자주식회사 | 안테나 장치 |
GB2559200A (en) * | 2017-01-31 | 2018-08-01 | Nokia Technologies Oy | Stereo audio signal encoder |
US20180248342A1 (en) * | 2017-02-28 | 2018-08-30 | Hubbell Incorporated | Panels and enclosures with component positioning templates |
TWI640229B (zh) * | 2017-04-14 | 2018-11-01 | 和碩聯合科技股份有限公司 | 電源信號傳遞結構及其設計方法 |
WO2019089076A1 (en) * | 2017-11-06 | 2019-05-09 | Core Innovation, Llc | Structures and methods of manufacture of serpentine stator coils |
US10477672B2 (en) * | 2018-01-29 | 2019-11-12 | Hewlett Packard Enterprise Development Lp | Single ended vias with shared voids |
US10785867B2 (en) * | 2018-09-25 | 2020-09-22 | International Business Machines Corporation | Automatic determination of power plane shape in printed circuit board |
US10707600B1 (en) * | 2019-06-28 | 2020-07-07 | Arista Networks, Inc. | Systems with electrical isolation between signal and power domains |
US11574859B2 (en) * | 2020-09-28 | 2023-02-07 | Wolfspeed, Inc. | Power module having an elevated power plane with an integrated signal board and process of implementing the same |
CN113449478B (zh) * | 2021-06-24 | 2024-05-03 | 深圳市一博科技股份有限公司 | 一种获取过孔延时的仿真方法 |
US11950377B1 (en) * | 2022-04-15 | 2024-04-02 | Cellink Corporation | Flexible interconnect circuits for battery packs |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5841074A (en) * | 1996-03-12 | 1998-11-24 | International Business Machines Corporation | Backplane power distribution system having impedance variations in the form of spaced voids |
TW200303710A (en) * | 2002-02-05 | 2003-09-01 | Force10 Networks Inc | High-speed electrical router backplane with noise-isolated power distribution |
US20040073878A1 (en) * | 2002-10-15 | 2004-04-15 | Mitsubishi Denki Kabushiki Kaisha | Layout device |
US20060169487A1 (en) * | 2005-02-03 | 2006-08-03 | Hubert Harrer | Method and apparatus for balancing power plane pin currents in a printed wiring board |
US20070295818A1 (en) * | 2006-06-22 | 2007-12-27 | Yuan-Liang Li | Power plane to reduce voltage difference between connector power pins |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4328530A (en) * | 1980-06-30 | 1982-05-04 | International Business Machines Corporation | Multiple layer, ceramic carrier for high switching speed VLSI chips |
US5523921A (en) * | 1994-12-22 | 1996-06-04 | Hewlett-Packard Company | Printed circuit assembly having improved reference plane isolation |
US6727435B1 (en) * | 1996-03-12 | 2004-04-27 | International Business Machines Corporation | Backplane power distribution system |
US5898576A (en) * | 1996-11-12 | 1999-04-27 | Bay Networks Inc. | Printed circuit board including a terminated power plane and method of manufacturing the same |
US5912809A (en) * | 1997-01-21 | 1999-06-15 | Dell Usa, L.P. | Printed circuit board (PCB) including channeled capacitive plane structure |
FR2762149B1 (fr) | 1997-04-11 | 1999-05-28 | Framatome Connectors Int | Connecteur d'entree/sortie pour dispositif portable de communication et procede de montage dudit connecteur |
US6118334A (en) * | 1997-05-19 | 2000-09-12 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit and power supply routing method and system |
US6590466B2 (en) * | 1998-08-31 | 2003-07-08 | Advanced Flexible Circuit Co., Ltd. | Circuit board having shielding planes with varied void opening patterns for controlling the impedance and the transmission time of differential transmission lines |
US6150895A (en) * | 1999-01-25 | 2000-11-21 | Dell Usa, L.P. | Circuit board voltage plane impedance matching |
JP3348709B2 (ja) * | 1999-11-24 | 2002-11-20 | 日本電気株式会社 | プリント回路基板設計支援装置及び制御プログラム記録媒体 |
US6231743B1 (en) * | 2000-01-03 | 2001-05-15 | Motorola, Inc. | Method for forming a semiconductor device |
US6496383B1 (en) * | 2000-08-09 | 2002-12-17 | Advanced Micro Devices, Inc. | Integrated circuit carrier arrangement for reducing non-uniformity in current flow through power pins |
JP3820955B2 (ja) * | 2001-10-12 | 2006-09-13 | 日本電気株式会社 | ビルドアップ基板とその製造方法 |
US6703706B2 (en) * | 2002-01-08 | 2004-03-09 | International Business Machines Corporation | Concurrent electrical signal wiring optimization for an electronic package |
US6630631B1 (en) | 2002-03-27 | 2003-10-07 | Intel Corporation | Apparatus and method for interconnection between a component and a printed circuit board |
US6646886B1 (en) | 2002-04-12 | 2003-11-11 | Cisco Technology, Inc. | Power connection structure |
US6867132B2 (en) * | 2002-09-17 | 2005-03-15 | Hewlett-Packard Development Company, L.P. | Large line conductive pads for interconnection of stackable circuitry |
US6976235B2 (en) * | 2002-09-18 | 2005-12-13 | Sun Microsystems, Inc. | Region-based voltage drop budgets for low-power design |
JP4195821B2 (ja) * | 2003-02-26 | 2008-12-17 | 富士通マイクロエレクトロニクス株式会社 | 半導体集積回路の設計方法 |
US7616452B2 (en) * | 2004-09-03 | 2009-11-10 | Entorian Technologies, Lp | Flex circuit constructions for high capacity circuit module systems and methods |
US7439561B2 (en) * | 2005-08-08 | 2008-10-21 | International Business Machines Corporation | Pixel sensor cell for collecting electrons and holes |
US7361843B2 (en) * | 2005-09-28 | 2008-04-22 | Dell Products L.P. | AC coupling of power plane sections using improved capacitance stitching material |
US7376914B2 (en) * | 2006-04-20 | 2008-05-20 | International Business Machines Corporation | Method and computer program product for designing power distribution system in a circuit |
US20070279882A1 (en) * | 2006-06-06 | 2007-12-06 | Samtec, Inc. | Power distribution system for integrated circuits |
US7773390B2 (en) * | 2006-06-06 | 2010-08-10 | Teraspeed Consulting Group Llc | Power distribution system for integrated circuits |
US7979983B2 (en) | 2007-04-04 | 2011-07-19 | Cisco Technology, Inc. | Connection an integrated circuit on a surface layer of a printed circuit board |
JP5773452B2 (ja) | 2010-09-21 | 2015-09-02 | 日本電気株式会社 | プリント配線基板及びプリント配線基板の給電配線方法 |
US8880386B2 (en) * | 2011-06-13 | 2014-11-04 | Sigrity, Inc. | Method for circuit simulation |
US9468090B2 (en) | 2012-10-29 | 2016-10-11 | Cisco Technology, Inc. | Current redistribution in a printed circuit board |
-
2012
- 2012-10-29 US US13/662,651 patent/US9468090B2/en active Active
-
2013
- 2013-06-25 EP EP13735145.8A patent/EP2912928B1/en active Active
- 2013-06-25 WO PCT/US2013/047492 patent/WO2014070253A1/en active Application Filing
- 2013-06-25 CN CN201380068753.XA patent/CN104885577B/zh active Active
-
2016
- 2016-09-07 US US15/258,472 patent/US10548227B2/en active Active
-
2019
- 2019-12-02 US US16/700,198 patent/US11277918B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5841074A (en) * | 1996-03-12 | 1998-11-24 | International Business Machines Corporation | Backplane power distribution system having impedance variations in the form of spaced voids |
TW200303710A (en) * | 2002-02-05 | 2003-09-01 | Force10 Networks Inc | High-speed electrical router backplane with noise-isolated power distribution |
US20040073878A1 (en) * | 2002-10-15 | 2004-04-15 | Mitsubishi Denki Kabushiki Kaisha | Layout device |
US20060169487A1 (en) * | 2005-02-03 | 2006-08-03 | Hubert Harrer | Method and apparatus for balancing power plane pin currents in a printed wiring board |
US20070295818A1 (en) * | 2006-06-22 | 2007-12-27 | Yuan-Liang Li | Power plane to reduce voltage difference between connector power pins |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111107709A (zh) * | 2018-10-26 | 2020-05-05 | 和硕联合科技股份有限公司 | 印刷电路板及其电源铜面配置方法 |
CN111107709B (zh) * | 2018-10-26 | 2021-01-05 | 和硕联合科技股份有限公司 | 印刷电路板及其电源铜面配置方法 |
WO2022053085A1 (zh) * | 2020-09-11 | 2022-03-17 | 北京比特大陆科技有限公司 | 多相交错降压电源和电子设备 |
CN115345124A (zh) * | 2022-10-13 | 2022-11-15 | 井芯微电子技术(天津)有限公司 | 电流密度优化方法和装置 |
CN116705756A (zh) * | 2023-08-03 | 2023-09-05 | 之江实验室 | 一种晶圆集成系统基板及直流压降优化方法 |
CN116705756B (zh) * | 2023-08-03 | 2023-12-12 | 之江实验室 | 一种晶圆集成系统基板及直流压降优化方法 |
Also Published As
Publication number | Publication date |
---|---|
US11277918B2 (en) | 2022-03-15 |
CN104885577B (zh) | 2018-05-15 |
EP2912928B1 (en) | 2018-11-21 |
US20140118962A1 (en) | 2014-05-01 |
US9468090B2 (en) | 2016-10-11 |
WO2014070253A1 (en) | 2014-05-08 |
US20200107452A1 (en) | 2020-04-02 |
EP2912928A1 (en) | 2015-09-02 |
US10548227B2 (en) | 2020-01-28 |
US20160381807A1 (en) | 2016-12-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104885577A (zh) | 印刷电路板中的电流再分配 | |
CN101689212B (zh) | 在衬底器件的设计或仿真中并入保护性电压可切换电介质材料的系统和方法 | |
CN100490147C (zh) | 电子器件接线方法和结构 | |
US7873933B2 (en) | Computer program for balancing power plane pin currents in a printed wiring board | |
US7129416B1 (en) | Hybrid ground grid for printed circuit board | |
US10905003B2 (en) | Systems and methods for breadboard-style printed circuit board | |
CN109102771B (zh) | 一种显示面板及显示装置 | |
CN105279124B (zh) | 具有接口电路系统的集成电路及接口电路系统的接口单元 | |
CN101964008B (zh) | 布线设计辅助设备和布线设计辅助方法 | |
US20210059049A1 (en) | Space efficient layout of printed circuit board power vias | |
CN104619114A (zh) | 一种具有埋阻的pcb板以及埋阻的测试方法 | |
CN109698185A (zh) | 集成电路的配电网络 | |
US9600619B2 (en) | Distribution of power vias in a multi-layer circuit board | |
CN204408747U (zh) | 一种具有埋阻的pcb板 | |
US20120325530A1 (en) | Circuit board with even current distribution | |
CN101686606B (zh) | 线路板 | |
KR102226910B1 (ko) | Pcb 팬아웃 최적화 장치 및 그 동작 방법 | |
CN106102310A (zh) | 电路板及其组件 | |
CN109817613A (zh) | 电路板以及布局结构 | |
CN106714445A (zh) | 一种多层pcb板 | |
CN105580501B (zh) | 印制电路板和制造印制电路板的方法 | |
KR20150010329A (ko) | 화상형성장치 및 칩 | |
TW201530332A (zh) | 使用多個主脊柱的脊柱佈線 | |
CN113905505A (zh) | 一种线路板以及电子设备 | |
Curran et al. | Electrical modeling of the power delivery to an LED array packaged in a textile |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
EXSB | Decision made by sipo to initiate substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |