JP3820955B2 - ビルドアップ基板とその製造方法 - Google Patents
ビルドアップ基板とその製造方法 Download PDFInfo
- Publication number
- JP3820955B2 JP3820955B2 JP2001316001A JP2001316001A JP3820955B2 JP 3820955 B2 JP3820955 B2 JP 3820955B2 JP 2001316001 A JP2001316001 A JP 2001316001A JP 2001316001 A JP2001316001 A JP 2001316001A JP 3820955 B2 JP3820955 B2 JP 3820955B2
- Authority
- JP
- Japan
- Prior art keywords
- clearance
- auxiliary
- via hole
- area
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/0969—Apertured conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、配線基板及び配線基板の製造方法に関するものであり、特に詳しくは、ビルドアップ型配線基板において互いに積層されるそれぞれの微細化された配線基板及び配線基板の製造方法に関するものである。
【０００２】
【従来の技術】
従来、この種の配線基板及び配線基板の製造方法としては、多くの方法が提案されて来ている。
【０００３】
例えば、この目的のために、図４或いは図５に示す様に、通常導体形成層１０にメッシュクリアランス３を多数配置して導体形成層１０をメッシュ形状にして導体形成層１０と樹脂との密着を強化しているという手法が採用されている。
【０００４】
然しながら、図４及び図５に示す従来の配線基板の製法方法に於いては、ビアホール２と、前記ビアホール２に最も近接して配置されているメッシュクリアランス３との間にメッシュクリアランス３が配置出来ないかなりの面積部１８が残ってしまい、この部分の導体形成層１０と樹脂との接着力が低下せしめられる事になるので、面積部１８に於ける導体形成層１０と基板を構成する絶縁層との剥離が発生してしまうという問題があった。
【０００５】
然も、ビルドアップ型配線基板がより多層化され、且つ微細化されるにつれて、この剥離の問題はより深刻な問題となって来ている。
【０００６】
つまり、配線基板を微細化する場合には、ビアホールを出来るだけ近接させ、隣接して配置するような設計が必要となるが、その結果、導体形成層の前記ビアホールとメッシュクリアランスとの間にメッシュクリアランスが配置出来ない領域が発生する事になるので、剥離強力の低下が問題となる。
【０００７】
一方、特開昭５７−１４９７８９号公報には、内層パターンが共通化された配線基板に於て、内層パターンである導体形成層部に複数のクリアランス部を設けると共に、特定のビアホールの周辺を形成する導体形成層部を他の導体形成層部と切り離す為に連続したクリアランス部を形成する事が開示されているが、ビアホール部近傍部の導体形成層部の剥離を防止する技術に関しては開示が見られない。
【０００８】
又、特開昭５９−１６１８９７号公報には、ビアホールの間にビアホールよりも小径のクリアランス部が配置された配線基板が開示されているが、本発明に於ける様なメッシュクリアランスと補助クリアランスとを併用してビアホール近傍の導体形成層の剥離を防止する技術に関しては開示が見られない。
【０００９】
更に、特開昭６１−２２０３９８号公報には、部品挿入孔群の間に配線格子を設けると同時に、配線格子の近傍にビアホールとクリアランス部を設ける事によって内層パターンを共通化した配線基板が記載されているが、本発明に於ける様なメッシュクリアランスと補助クリアランスとを併用してビアホール近傍の導体形成層の剥離を防止する技術に関しては開示が見られない。
【００１０】
【発明が解決しようとする課題】
本発明の目的は、上記した従来技術の欠点を改良し、配線基板での導体形成層と基板を構成する絶縁層との密着を強化すると共に、更に微細化する配線に対して、より密着力を向上させ、ビアホール単位で容易に自動設計が可能であり、然も導体形成層と接着樹脂の比率がビアホールの有無に関わらず均一化できることで、特性インピーダンスのバラツキを小さくできるビルドアップ基板とその製造方法を提供することにある。
【課題を解決するための手段】
本発明は上記した目的を達成するため、以下に記載されたような技術構成を採用するものである。
即ち、本発明に係るビルドアップ基板は、
層間絶縁層と前記層間絶縁層の表面に形成された導体形成層とで構成されている複数の配線基板からなるビルドアップ基板において、
前記配線基板にはビアホールが設けられていると共に、前記導体形成層には、前記ビアホールが設けられている領域を除く領域に複数個のメッシュクリアランスが設けられており、且つ、前記導体形成層の前記ビアホールが設けられている領域と前記メッシュクリアランスが設けられている領域との間の領域に、前記メッシュクリアランスの面積よりも小さい面積を持った複数個の補助クリアランスが設けられ、
前記補助クリアランスは、前記ビアホールの近傍で、且つ、前記ビアホールの形状に沿って配置され、その形状が円形であることを特徴とするものである。
【発明の実施の形態】
本発明に係るビルドアップ基板は、配線基板の表面に形成されている導体形成層にメッシュクリアランスの面積よりも小さい面積を有する補助クリアランスを適宜を設けることで、導体形成層と絶縁層との密着力を向上させ、かつ自動設計が可能で然も特性インピーダンスのバラツキを小さく出来るという作用効果が発揮出来るのである。
【実施例】
以下に、本発明に係るビルドアップ基板とその製造方法の一具体例を図面を参照しながら詳細に説明する。
【００１１】
即ち、図１（Ａ）及び図１（Ｂ）に示す様に、本発明に係る配線基板の一具体例の構成の概要が示されており、図中、層間絶縁層１２と前記層間絶縁層１２の表面に形成された導体形成層１０とで構成されている配線基板１１に於て、前記配線基板１１にはビアホール２が設けられていると共に、前記導体形成層１０には、前記ビアホール２が設けられている領域を除く領域に複数個のメッシュクリアランス３が設けられており、且つ、前記導体形成層１０に於ける前記ビアホール２と前記メッシュクリアランス３領域との間に形成されている領域１３に、前記メッシュクリアランス３の面積よりも小さい面積を持った複数個の補助クリアランス１が設けられている配線基板１１が示されている。
【００１２】
本発明に於いては、図１（Ｂ）は、図１（Ａ）のＡ−Ａ ' 線で見た断面図であって、図に示す様に、複数の配線基板１１、１１'、１１" ・・・が、互いに積層されて形成されたビルドアップ型配線基板１４を構成する例を示すものであって、その少なくとも１つの要素部分が示されている。
【００１３】
即ち、図１（Ａ）に示されている導体形成層のパターンは図１（Ｂ）に示されている第２層目の基板１１’の表面に形成されている導体形成層１０のパターンを示したものである。
【００１４】
本発明に於て使用される層間絶縁層の材料は、特に限定されるものではないが、例えばエポキシ樹脂からなる板状体、フイルム、膜等で構成されているものであり、その厚みは、通常の配線基板よりも著しく薄いものである。
【００１５】
又、本発明に於て使用される前記導体形成層もその材料は特に特定されるものではないが、例えば、銅箔等が使用される。
【００１６】
一方、本発明に於ける前記メッシュクリアランス３は、従来公知の技術に基づいて設けられているものであり、その形状或いは開口部の面積、配置密度等は、特に限定されるものではなく、公知の条件を使用する事が可能である。
【００１７】
本発明に於ける前記したメッシュクリアランスの開口部の面積、形状、配置密度等は、ビアホールの配置個数、配置密度等を基に、且つ前記メッシュクリアランス３とビアホール２とが設計上、少なくとも一部でも重複しない様に配置させると共に、前記した配線基板１１に於ける所定の方向の特性インピーダンスを均一化する様に設計される必要がある。
【００１８】
処で、本発明に於て使用される前記メッシュクリアランス３は、図１に示す様に、ダイアモンド型をしたもので有ってもよく、或いは、図６に示す様に、丸型の開口部を有するもので有っても良い。
【００１９】
前記した特性インピーダンスを計算する都合から言うと、前記メッシュクリアランス３はダイアモンド型が望ましいが、ダイアモンド型メッシュクリアランスの角部から亀裂が発生する恐れがある。
【００２０】
一方、前記メッシュクリアランス３が丸型である場合には、亀裂の発生はなく、自動設計上から見るとダイアモンド型よりも望ましいが、残留するメッシュクリアランスが形成出来ない領域部１３が大きくなるという問題がある。
【００２１】
本発明に於ける前記補助クリアランス１は、前記ビアホール２の近傍で且つ前記ビアホール２の形状に沿って配置されている事が望ましい。
【００２２】
つまり、本発明に於ける前記補助クリアランス１は、図１に示す様に、前記ビアホール２と前記メッシュクリアランス３の内、前記ビアホール２に近接している複数のメッシュクリアランス３との間に形成されている導体形成層１０の領域１３内であって、前記ビアホール２の近傍で且つ前記ビアホール２の周縁に沿って配置されている事が望ましい。
【００２３】
本発明に於ける前記補助クリアランス１は、円形である事が自動設計上からみて望ましく、その開口面積は、前記メッシュクリアランス３の開口面積よりも小さくなる様に設計されるものである。
【００２４】
前記補助クリアランス１の面積の、前記メッシュクリアランス３の開口面積に対する比率、前記補助クリアランス１の配置個数、配置位置、間隔等は特に限定されるものではなく、任意に設定する事が可能である。
【００２５】
又、本発明に於ける他の具体的としては、図２に示す様に、ビアホール２が、少なくとも２個隣接して配置されている配線基板１１に於いては、前記した補助クリアランス１を前記２個のビアホール２、２の周辺に略均等な間隔で、且つ前記ビアホールの周縁に沿って配置する事が好ましい。
【００２６】
更に、本発明に於て使用される前記補助クリアランス１の開口部の面積は、互いに均一である事が望ましいが、場合によっては、図３に示す様に、前記補助クリアランス１の面積は、互いに異なっているもので有っても良い。
【００２７】
例えば、本発明に於て、前記補助クリアランス１の内で、小さな面積を有する前記補助クリアランス１を、前記ビアホール２に近接した周辺領域部に配置し、それよりも大きな面積を有する前記補助クリアランス４を、前記した小さな面積を有する前記補助クリアランス１の外周部領域に配置する様な構成を採用する事も可能である。
【００２８】
即ち、本発明に於ける配線基板１１に於いては、層間密着強化クリアランスを設けるものであって、配線基板１１の内層に樹脂との密着力強化の為にメッシュクリアランス３を設けているが、層間接続の為のビアホール２を設けた場合、ビアホール２の周辺にはメッシュクリアランス３を設けることができず、更なる密着力強化の為に、ビアホール２に追随した形に小径の補助クリアランス１を設けている。
【００２９】
本発明に於けるメッシュクリアランスの寸法は、その一辺の長さが０．０５〜０．２５ｍｍレベルである事が好ましい。
【００３０】
又、補助クリアランスの寸法は、φ３０〜１００μｍレベルである事が好ましい。
【００３１】
この小径の補助クリアランス１はビアホール２の周囲で導体形成層１０間の上下の樹脂を直接密着させることで層間剥離をおこさないよう、密着強度向上という役目を果たす。形状が単純なこと、設計ツールでの自動発生プログラム作成が容易であること、設計でマニュアルにより配置すること及びチェックすることも非常に容易である。
【００３２】
即ち、本発明に於ては、補助クリアランスを丸状にしたことから、補助クリアランスのサイズを変更することで、クリアランスとビアホールとの任意な位置関係に対して容易に追従できることからプログラムによる自動発生が容易に行われるようになったのである。
【００３３】
また、層全体で見た場合、導体の分布を均一にすることができることから、隣接する配線の特性インピーダンスを均一化して、信号の反射を抑え、高速転送に関しても有効となる。
【００３４】
従って、配線基板の層間密着力の向上、設計ツール開発及び設計効率の向上、電気特性向上という効果が得られる。
【００３５】
つまり、上記本発明における配線基板の他の具体例に於いては、図２に示す様に、実際の設計において、配線性向上の為にビアホール２の配置の自由度ということが重要になってくる。その場合、複数のビアホールを使用する場合、ビアホール同志を極力隣接させることがポイントとなるが、従来のメッシュクリアランスではビアホール２が隣接した場合は、クリアランスを発生できない為、樹脂との密着強度が課題となった。本具体例に於いてはビアホールに追随した形で小径クリアランスを発生することができる為、ビアホールに対して密着力を落とすことなく、容易に設計が可能となる。
【００３６】
又、本発明に於ける更に別の具体例に於いては、図３に示す様に、複数種の補助クリアランス１、４を使用する例を示しており、図３では、二種類の補助クリアランスが示されているが、３又は３以上の複数種の補助クリアランスを使用する事も可能である。
【００３７】
本具体例に於いては、詳細設計においては様々なケースが考えられる。その為に、ある１パターンのクリアランス１をビアホールの外周に配置するだけではなく、さらに外側に、異なる形状のクリアランス４を発生させた状態を示す。
【００３８】
図３では中形の円形クリアランスを用いたが、形状及び大きさもこの限りではない。
【００３９】
又、本発明に於ける更に別の具体例に於いては、図６に示す様に、全てのクリアランスの形状を円形とする例を示したものであって、ビアホール２、メッシュクリアランス３及び補助クリアランス１の何れも円形の開口部で構成させる事も可能である。
【００４０】
本発明に於いては、補助クリアランス１の形状や大きさは設計により変えることで、より理想的な密着力を得ることができ、更に特性インピーダンスをコントロールすることも可能となる。
【００４１】
現在、ベアチップ実装が高密度実装において大きなポイントとなっているが、ベアチップという形状で乗せた場合は、チップの熱膨張係数と配線基板の熱膨張係数の違いから応力が発生し、長期使用するとクラックによる内層パターン断線や層間剥離等が発生する。長期信頼性を確保するために、搭載される部品の形状や材質を考慮し、応力分散の為にも、本発明は有効となる。
【００４２】
次に、本発明に於ける、補助クリアランス１の配置設計の基本的な考え方に関して以下に説明する。
【００４３】
本発明に於ける補助クリアランス１の配置設計の方針は、前記した通り、微細化する配線に対して、導体形成層と絶縁層との間の密着力をより向上させ、さらに、ビアホール単位に容易に自動発生させるツールを採用できる形とすると同時に、導体と樹脂の比率がビアホールの有無に係わらず均一化できることで、より特性インピーダンスのバラツキを小さくできる様に設計するものであり、基本的には、ビアホール２の自由配置を前提として、前記導体形成層１０の特性インピーダンスを一定にすると共に、前記絶縁層１２の表面に於ける前記導体形成層１０の残存率、つまり前記導体形成層１０が銅である場合には、残銅率を予め定められた値に維持する事を配慮しつつ、ビアホール２毎に個別に設計を行う事になる。
【００４４】
本発明に於ける上記した補助クリアランス１の配置形成に際しての基本的な考え方の一例を以下に説明する。
【００４５】
即ち、基板表面に銅箔を形成すると共に、前記銅箔部にメッシュクリアランスを形成した後、ビアホールと前記メッシュクリアランスとの間の銅箔部に所定の大きさを有するサーマルランドを配置してみる操作を実行する。
【００４６】
その際、それぞれに於けるサーマルランドの配置位置に於て、（１）ベタ辺とのクリアランスが守れるもの、（２）ノーマルランドに接触しないもの、（３）サーマルランドとクリアランスランドとのクリアランスが守れるもの、（４）削除できないメッシュクリアランスとのクリアランスが守れるもの等の各条件に合うか否かを判断し、この条件の全てに合致する場合には、その位置にサーマルランドを配置するが、この条件の全てに合致しない場合には、サーマルランドを配置せず、その領域に複数個の微小クリアランスランドを発生させてみる。
【００４７】
そして、上記した複数個の微小クリアランスランドのそれぞれが、それぞれの配置位置に於て、（１）ベタ辺とのクリアランスが守れるもの、（２）ノーマルランドに接触しないもの、（３）サーマルランドとクリアランスランドとのクリアランスが守れるもの、（４）微小クリアランスランド同志のクリアランスが保てるもの、（５）削除できないメッシュクリアランスとのクリアランスが守れるもの等の各条件に合うか否かを判断し、この条件の全てに合致する場合には、その位置に微小クリアランスランドを発生させ、本発明に於ける補助クリアランスとするものである。
【００４８】
本発明に於いては、上記に例示した様な、補助クリアランス発生アルゴリズムを使用して、互いに積層される複数の配線基板層１１のそれぞれに於ける配線データ、ビアホールデータ、メッシュクリアランスデータ、電源位置データ等を参照して、自動的に補助クリアランスのサイズ、個数、及び配置位置等を決定する事が可能である。
【００４９】
本発明における上記した配線基板の製造方法としては、例えば、層間絶縁層と前記層間絶縁層表面に形成された導体形成層とで構成されている配線基板に於て、前記配線基板にはビアホールが設けられていると共に、前記導体形成層には、前記ビアホールが設けられている領域を除く領域に複数個のメッシュクリアランスが設けられている配線基板を製造するに際し、前記ビアホールと前記メッシュクリアランス領域との間に形成されている前記導体形成層に、前記メッシュクリアランスの面積よりも小さい面積を持った複数個の補助クリアランスを形成する配線基板の製造方法である。
【００５０】
本発明における配線基板の製造方法では、前記補助クリアランスの面積は、互いに均一に形成するものであっても良く、又、前記補助クリアランスの面積は、互いに異なる様に形成するもので有っても良い。
【００５１】
更に、本発明に於ける配線基板の製造方法では、前記補助クリアランスの内で、小さな面積を有する前記補助クリアランスを、前記ビアホールに近接した周辺領域部に配置し、それよりも大きな面積を有する前記補助クリアランスを、前記した小さな面積を有する前記補助クリアランスの外周部領域に配置する様に構成するもので有っても良い。
【発明の効果】
本発明によれば、配線基板での導体と絶縁樹脂の密着を強化すると共に、更に微細化する配線に対して、より密着力を向上させ、さらに、ビアホール単位に容易に自動発生させるツールを採用できる形とすると同時に、導体と樹脂の比率がビアホールの有無に関わらず均一化できることで、より特性インピーダンスのバラツキを小さくできるビルドアップ基板とその製造方法が得られる。
【図面の簡単な説明】
【図１】図１（Ａ）及び図１（Ｂ）は、本発明の第１の具体例の構成を説明する平面図及び断面図である。
【図２】図２は、本発明の第２の具体例を示す平面図である。
【図３】図３は、本発明の第３の具体例を示す平面図である。
【図４】図４は、従来の配線基板の構成を示す平面図である。
【図５】図５は、従来の配線基板の構成を示す平面図である。
【図６】図６は、本発明の第３の具体例を示す平面図である。
【符号の説明】
１、４ 補助クリアランス
２ ビアホール
３ メッシュクリアランス
１０ 導体形成層
１１ 配線基板
１２ 層間絶縁層
１３ ビアホールとメッシュクリアランスとの間の領域
１４ ビルドアップ型配線基板
【発明の属する技術分野】
本発明は、配線基板及び配線基板の製造方法に関するものであり、特に詳しくは、ビルドアップ型配線基板において互いに積層されるそれぞれの微細化された配線基板及び配線基板の製造方法に関するものである。
【０００２】
【従来の技術】
従来、この種の配線基板及び配線基板の製造方法としては、多くの方法が提案されて来ている。
【０００３】
例えば、この目的のために、図４或いは図５に示す様に、通常導体形成層１０にメッシュクリアランス３を多数配置して導体形成層１０をメッシュ形状にして導体形成層１０と樹脂との密着を強化しているという手法が採用されている。
【０００４】
然しながら、図４及び図５に示す従来の配線基板の製法方法に於いては、ビアホール２と、前記ビアホール２に最も近接して配置されているメッシュクリアランス３との間にメッシュクリアランス３が配置出来ないかなりの面積部１８が残ってしまい、この部分の導体形成層１０と樹脂との接着力が低下せしめられる事になるので、面積部１８に於ける導体形成層１０と基板を構成する絶縁層との剥離が発生してしまうという問題があった。
【０００５】
然も、ビルドアップ型配線基板がより多層化され、且つ微細化されるにつれて、この剥離の問題はより深刻な問題となって来ている。
【０００６】
つまり、配線基板を微細化する場合には、ビアホールを出来るだけ近接させ、隣接して配置するような設計が必要となるが、その結果、導体形成層の前記ビアホールとメッシュクリアランスとの間にメッシュクリアランスが配置出来ない領域が発生する事になるので、剥離強力の低下が問題となる。
【０００７】
一方、特開昭５７−１４９７８９号公報には、内層パターンが共通化された配線基板に於て、内層パターンである導体形成層部に複数のクリアランス部を設けると共に、特定のビアホールの周辺を形成する導体形成層部を他の導体形成層部と切り離す為に連続したクリアランス部を形成する事が開示されているが、ビアホール部近傍部の導体形成層部の剥離を防止する技術に関しては開示が見られない。
【０００８】
又、特開昭５９−１６１８９７号公報には、ビアホールの間にビアホールよりも小径のクリアランス部が配置された配線基板が開示されているが、本発明に於ける様なメッシュクリアランスと補助クリアランスとを併用してビアホール近傍の導体形成層の剥離を防止する技術に関しては開示が見られない。
【０００９】
更に、特開昭６１−２２０３９８号公報には、部品挿入孔群の間に配線格子を設けると同時に、配線格子の近傍にビアホールとクリアランス部を設ける事によって内層パターンを共通化した配線基板が記載されているが、本発明に於ける様なメッシュクリアランスと補助クリアランスとを併用してビアホール近傍の導体形成層の剥離を防止する技術に関しては開示が見られない。
【００１０】
【発明が解決しようとする課題】
本発明の目的は、上記した従来技術の欠点を改良し、配線基板での導体形成層と基板を構成する絶縁層との密着を強化すると共に、更に微細化する配線に対して、より密着力を向上させ、ビアホール単位で容易に自動設計が可能であり、然も導体形成層と接着樹脂の比率がビアホールの有無に関わらず均一化できることで、特性インピーダンスのバラツキを小さくできるビルドアップ基板とその製造方法を提供することにある。
【課題を解決するための手段】
本発明は上記した目的を達成するため、以下に記載されたような技術構成を採用するものである。
即ち、本発明に係るビルドアップ基板は、
層間絶縁層と前記層間絶縁層の表面に形成された導体形成層とで構成されている複数の配線基板からなるビルドアップ基板において、
前記配線基板にはビアホールが設けられていると共に、前記導体形成層には、前記ビアホールが設けられている領域を除く領域に複数個のメッシュクリアランスが設けられており、且つ、前記導体形成層の前記ビアホールが設けられている領域と前記メッシュクリアランスが設けられている領域との間の領域に、前記メッシュクリアランスの面積よりも小さい面積を持った複数個の補助クリアランスが設けられ、
前記補助クリアランスは、前記ビアホールの近傍で、且つ、前記ビアホールの形状に沿って配置され、その形状が円形であることを特徴とするものである。
【発明の実施の形態】
本発明に係るビルドアップ基板は、配線基板の表面に形成されている導体形成層にメッシュクリアランスの面積よりも小さい面積を有する補助クリアランスを適宜を設けることで、導体形成層と絶縁層との密着力を向上させ、かつ自動設計が可能で然も特性インピーダンスのバラツキを小さく出来るという作用効果が発揮出来るのである。
【実施例】
以下に、本発明に係るビルドアップ基板とその製造方法の一具体例を図面を参照しながら詳細に説明する。
【００１１】
即ち、図１（Ａ）及び図１（Ｂ）に示す様に、本発明に係る配線基板の一具体例の構成の概要が示されており、図中、層間絶縁層１２と前記層間絶縁層１２の表面に形成された導体形成層１０とで構成されている配線基板１１に於て、前記配線基板１１にはビアホール２が設けられていると共に、前記導体形成層１０には、前記ビアホール２が設けられている領域を除く領域に複数個のメッシュクリアランス３が設けられており、且つ、前記導体形成層１０に於ける前記ビアホール２と前記メッシュクリアランス３領域との間に形成されている領域１３に、前記メッシュクリアランス３の面積よりも小さい面積を持った複数個の補助クリアランス１が設けられている配線基板１１が示されている。
【００１２】
本発明に於いては、図１（Ｂ）は、図１（Ａ）のＡ−Ａ ' 線で見た断面図であって、図に示す様に、複数の配線基板１１、１１'、１１" ・・・が、互いに積層されて形成されたビルドアップ型配線基板１４を構成する例を示すものであって、その少なくとも１つの要素部分が示されている。
【００１３】
即ち、図１（Ａ）に示されている導体形成層のパターンは図１（Ｂ）に示されている第２層目の基板１１’の表面に形成されている導体形成層１０のパターンを示したものである。
【００１４】
本発明に於て使用される層間絶縁層の材料は、特に限定されるものではないが、例えばエポキシ樹脂からなる板状体、フイルム、膜等で構成されているものであり、その厚みは、通常の配線基板よりも著しく薄いものである。
【００１５】
又、本発明に於て使用される前記導体形成層もその材料は特に特定されるものではないが、例えば、銅箔等が使用される。
【００１６】
一方、本発明に於ける前記メッシュクリアランス３は、従来公知の技術に基づいて設けられているものであり、その形状或いは開口部の面積、配置密度等は、特に限定されるものではなく、公知の条件を使用する事が可能である。
【００１７】
本発明に於ける前記したメッシュクリアランスの開口部の面積、形状、配置密度等は、ビアホールの配置個数、配置密度等を基に、且つ前記メッシュクリアランス３とビアホール２とが設計上、少なくとも一部でも重複しない様に配置させると共に、前記した配線基板１１に於ける所定の方向の特性インピーダンスを均一化する様に設計される必要がある。
【００１８】
処で、本発明に於て使用される前記メッシュクリアランス３は、図１に示す様に、ダイアモンド型をしたもので有ってもよく、或いは、図６に示す様に、丸型の開口部を有するもので有っても良い。
【００１９】
前記した特性インピーダンスを計算する都合から言うと、前記メッシュクリアランス３はダイアモンド型が望ましいが、ダイアモンド型メッシュクリアランスの角部から亀裂が発生する恐れがある。
【００２０】
一方、前記メッシュクリアランス３が丸型である場合には、亀裂の発生はなく、自動設計上から見るとダイアモンド型よりも望ましいが、残留するメッシュクリアランスが形成出来ない領域部１３が大きくなるという問題がある。
【００２１】
本発明に於ける前記補助クリアランス１は、前記ビアホール２の近傍で且つ前記ビアホール２の形状に沿って配置されている事が望ましい。
【００２２】
つまり、本発明に於ける前記補助クリアランス１は、図１に示す様に、前記ビアホール２と前記メッシュクリアランス３の内、前記ビアホール２に近接している複数のメッシュクリアランス３との間に形成されている導体形成層１０の領域１３内であって、前記ビアホール２の近傍で且つ前記ビアホール２の周縁に沿って配置されている事が望ましい。
【００２３】
本発明に於ける前記補助クリアランス１は、円形である事が自動設計上からみて望ましく、その開口面積は、前記メッシュクリアランス３の開口面積よりも小さくなる様に設計されるものである。
【００２４】
前記補助クリアランス１の面積の、前記メッシュクリアランス３の開口面積に対する比率、前記補助クリアランス１の配置個数、配置位置、間隔等は特に限定されるものではなく、任意に設定する事が可能である。
【００２５】
又、本発明に於ける他の具体的としては、図２に示す様に、ビアホール２が、少なくとも２個隣接して配置されている配線基板１１に於いては、前記した補助クリアランス１を前記２個のビアホール２、２の周辺に略均等な間隔で、且つ前記ビアホールの周縁に沿って配置する事が好ましい。
【００２６】
更に、本発明に於て使用される前記補助クリアランス１の開口部の面積は、互いに均一である事が望ましいが、場合によっては、図３に示す様に、前記補助クリアランス１の面積は、互いに異なっているもので有っても良い。
【００２７】
例えば、本発明に於て、前記補助クリアランス１の内で、小さな面積を有する前記補助クリアランス１を、前記ビアホール２に近接した周辺領域部に配置し、それよりも大きな面積を有する前記補助クリアランス４を、前記した小さな面積を有する前記補助クリアランス１の外周部領域に配置する様な構成を採用する事も可能である。
【００２８】
即ち、本発明に於ける配線基板１１に於いては、層間密着強化クリアランスを設けるものであって、配線基板１１の内層に樹脂との密着力強化の為にメッシュクリアランス３を設けているが、層間接続の為のビアホール２を設けた場合、ビアホール２の周辺にはメッシュクリアランス３を設けることができず、更なる密着力強化の為に、ビアホール２に追随した形に小径の補助クリアランス１を設けている。
【００２９】
本発明に於けるメッシュクリアランスの寸法は、その一辺の長さが０．０５〜０．２５ｍｍレベルである事が好ましい。
【００３０】
又、補助クリアランスの寸法は、φ３０〜１００μｍレベルである事が好ましい。
【００３１】
この小径の補助クリアランス１はビアホール２の周囲で導体形成層１０間の上下の樹脂を直接密着させることで層間剥離をおこさないよう、密着強度向上という役目を果たす。形状が単純なこと、設計ツールでの自動発生プログラム作成が容易であること、設計でマニュアルにより配置すること及びチェックすることも非常に容易である。
【００３２】
即ち、本発明に於ては、補助クリアランスを丸状にしたことから、補助クリアランスのサイズを変更することで、クリアランスとビアホールとの任意な位置関係に対して容易に追従できることからプログラムによる自動発生が容易に行われるようになったのである。
【００３３】
また、層全体で見た場合、導体の分布を均一にすることができることから、隣接する配線の特性インピーダンスを均一化して、信号の反射を抑え、高速転送に関しても有効となる。
【００３４】
従って、配線基板の層間密着力の向上、設計ツール開発及び設計効率の向上、電気特性向上という効果が得られる。
【００３５】
つまり、上記本発明における配線基板の他の具体例に於いては、図２に示す様に、実際の設計において、配線性向上の為にビアホール２の配置の自由度ということが重要になってくる。その場合、複数のビアホールを使用する場合、ビアホール同志を極力隣接させることがポイントとなるが、従来のメッシュクリアランスではビアホール２が隣接した場合は、クリアランスを発生できない為、樹脂との密着強度が課題となった。本具体例に於いてはビアホールに追随した形で小径クリアランスを発生することができる為、ビアホールに対して密着力を落とすことなく、容易に設計が可能となる。
【００３６】
又、本発明に於ける更に別の具体例に於いては、図３に示す様に、複数種の補助クリアランス１、４を使用する例を示しており、図３では、二種類の補助クリアランスが示されているが、３又は３以上の複数種の補助クリアランスを使用する事も可能である。
【００３７】
本具体例に於いては、詳細設計においては様々なケースが考えられる。その為に、ある１パターンのクリアランス１をビアホールの外周に配置するだけではなく、さらに外側に、異なる形状のクリアランス４を発生させた状態を示す。
【００３８】
図３では中形の円形クリアランスを用いたが、形状及び大きさもこの限りではない。
【００３９】
又、本発明に於ける更に別の具体例に於いては、図６に示す様に、全てのクリアランスの形状を円形とする例を示したものであって、ビアホール２、メッシュクリアランス３及び補助クリアランス１の何れも円形の開口部で構成させる事も可能である。
【００４０】
本発明に於いては、補助クリアランス１の形状や大きさは設計により変えることで、より理想的な密着力を得ることができ、更に特性インピーダンスをコントロールすることも可能となる。
【００４１】
現在、ベアチップ実装が高密度実装において大きなポイントとなっているが、ベアチップという形状で乗せた場合は、チップの熱膨張係数と配線基板の熱膨張係数の違いから応力が発生し、長期使用するとクラックによる内層パターン断線や層間剥離等が発生する。長期信頼性を確保するために、搭載される部品の形状や材質を考慮し、応力分散の為にも、本発明は有効となる。
【００４２】
次に、本発明に於ける、補助クリアランス１の配置設計の基本的な考え方に関して以下に説明する。
【００４３】
本発明に於ける補助クリアランス１の配置設計の方針は、前記した通り、微細化する配線に対して、導体形成層と絶縁層との間の密着力をより向上させ、さらに、ビアホール単位に容易に自動発生させるツールを採用できる形とすると同時に、導体と樹脂の比率がビアホールの有無に係わらず均一化できることで、より特性インピーダンスのバラツキを小さくできる様に設計するものであり、基本的には、ビアホール２の自由配置を前提として、前記導体形成層１０の特性インピーダンスを一定にすると共に、前記絶縁層１２の表面に於ける前記導体形成層１０の残存率、つまり前記導体形成層１０が銅である場合には、残銅率を予め定められた値に維持する事を配慮しつつ、ビアホール２毎に個別に設計を行う事になる。
【００４４】
本発明に於ける上記した補助クリアランス１の配置形成に際しての基本的な考え方の一例を以下に説明する。
【００４５】
即ち、基板表面に銅箔を形成すると共に、前記銅箔部にメッシュクリアランスを形成した後、ビアホールと前記メッシュクリアランスとの間の銅箔部に所定の大きさを有するサーマルランドを配置してみる操作を実行する。
【００４６】
その際、それぞれに於けるサーマルランドの配置位置に於て、（１）ベタ辺とのクリアランスが守れるもの、（２）ノーマルランドに接触しないもの、（３）サーマルランドとクリアランスランドとのクリアランスが守れるもの、（４）削除できないメッシュクリアランスとのクリアランスが守れるもの等の各条件に合うか否かを判断し、この条件の全てに合致する場合には、その位置にサーマルランドを配置するが、この条件の全てに合致しない場合には、サーマルランドを配置せず、その領域に複数個の微小クリアランスランドを発生させてみる。
【００４７】
そして、上記した複数個の微小クリアランスランドのそれぞれが、それぞれの配置位置に於て、（１）ベタ辺とのクリアランスが守れるもの、（２）ノーマルランドに接触しないもの、（３）サーマルランドとクリアランスランドとのクリアランスが守れるもの、（４）微小クリアランスランド同志のクリアランスが保てるもの、（５）削除できないメッシュクリアランスとのクリアランスが守れるもの等の各条件に合うか否かを判断し、この条件の全てに合致する場合には、その位置に微小クリアランスランドを発生させ、本発明に於ける補助クリアランスとするものである。
【００４８】
本発明に於いては、上記に例示した様な、補助クリアランス発生アルゴリズムを使用して、互いに積層される複数の配線基板層１１のそれぞれに於ける配線データ、ビアホールデータ、メッシュクリアランスデータ、電源位置データ等を参照して、自動的に補助クリアランスのサイズ、個数、及び配置位置等を決定する事が可能である。
【００４９】
本発明における上記した配線基板の製造方法としては、例えば、層間絶縁層と前記層間絶縁層表面に形成された導体形成層とで構成されている配線基板に於て、前記配線基板にはビアホールが設けられていると共に、前記導体形成層には、前記ビアホールが設けられている領域を除く領域に複数個のメッシュクリアランスが設けられている配線基板を製造するに際し、前記ビアホールと前記メッシュクリアランス領域との間に形成されている前記導体形成層に、前記メッシュクリアランスの面積よりも小さい面積を持った複数個の補助クリアランスを形成する配線基板の製造方法である。
【００５０】
本発明における配線基板の製造方法では、前記補助クリアランスの面積は、互いに均一に形成するものであっても良く、又、前記補助クリアランスの面積は、互いに異なる様に形成するもので有っても良い。
【００５１】
更に、本発明に於ける配線基板の製造方法では、前記補助クリアランスの内で、小さな面積を有する前記補助クリアランスを、前記ビアホールに近接した周辺領域部に配置し、それよりも大きな面積を有する前記補助クリアランスを、前記した小さな面積を有する前記補助クリアランスの外周部領域に配置する様に構成するもので有っても良い。
【発明の効果】
本発明によれば、配線基板での導体と絶縁樹脂の密着を強化すると共に、更に微細化する配線に対して、より密着力を向上させ、さらに、ビアホール単位に容易に自動発生させるツールを採用できる形とすると同時に、導体と樹脂の比率がビアホールの有無に関わらず均一化できることで、より特性インピーダンスのバラツキを小さくできるビルドアップ基板とその製造方法が得られる。
【図面の簡単な説明】
【図１】図１（Ａ）及び図１（Ｂ）は、本発明の第１の具体例の構成を説明する平面図及び断面図である。
【図２】図２は、本発明の第２の具体例を示す平面図である。
【図３】図３は、本発明の第３の具体例を示す平面図である。
【図４】図４は、従来の配線基板の構成を示す平面図である。
【図５】図５は、従来の配線基板の構成を示す平面図である。
【図６】図６は、本発明の第３の具体例を示す平面図である。
【符号の説明】
１、４ 補助クリアランス
２ ビアホール
３ メッシュクリアランス
１０ 導体形成層
１１ 配線基板
１２ 層間絶縁層
１３ ビアホールとメッシュクリアランスとの間の領域
１４ ビルドアップ型配線基板
Claims (8)
- 層間絶縁層と前記層間絶縁層の表面に形成された導体形成層とで構成されている複数の配線基板からなるビルドアップ基板において、
前記配線基板にはビアホールが設けられていると共に、前記導体形成層には、前記ビアホールが設けられている領域を除く領域に複数個のメッシュクリアランスが設けられており、且つ、前記導体形成層の前記ビアホールが設けられている領域と前記メッシュクリアランスが設けられている領域との間の領域に、前記メッシュクリアランスの面積よりも小さい面積を持った複数個の補助クリアランスが設けられ、
前記補助クリアランスは、前記ビアホールの近傍で、且つ、前記ビアホールの形状に沿って配置され、その形状が円形であることを特徴とするビルドアップ基板。 - 前記補助クリアランスの面積は、互いに均一である事を特徴とする請求項１記載の配線基板。
- 前記補助クリアランスの面積は、互いに異なっている事を特徴とする請求項１記載の配線基板。
- 前記補助クリアランスの内で、小さな面積を有する補助クリアランスを、前記ビアホールに近接した周辺領域部に配置し、それよりも大きな面積を有する補助クリアランスを、前記小さな面積を有する補助クリアランスの外周部領域に配置した事を特徴とする請求項３記載の配線基板。
- 層間絶縁層と前記層間絶縁層の表面に形成された導体形成層とで構成されている複数の配線基板からなるビルドアップ基板の製造方法において、
前記配線基板にはビアホールが形成されていると共に、前記導体形成層には、前記ビアホールが設けられている領域を除く領域に複数個のメッシュクリアランスが形成されており、且つ、前記導体形成層の前記ビアホールが設けられている領域と前記メッシュクリアランスが設けられている領域との間の領域に、前記メッシュクリアランスの面積よりも小さい面積を持った複数個の補助クリアランスが形成され、
前記補助クリアランスは、前記ビアホールの近傍で、且つ、前記ビアホールの形状に沿って配置され、その形状が円形の形状であることを特徴とするビルドアップ基板の製造方法。 - 前記補助クリアランスの面積は、互いに均一に形成する事を特徴とする請求項５記載のビルドアップ基板の製造方法。
- 前記補助クリアランスの面積は、互いに異なる様に形成する事を特徴とする請求項５記載のビルドアップ基板の製造方法。
- 前記補助クリアランスの内で、小さな面積を有する補助クリアランスを、前記ビアホールに近接した周辺領域部に配置し、それよりも大きな面積を有する補助クリアランスを、前記小さな面積を有する補助クリアランスの外周部領域に配置する事を特徴とする請求項７記載のビルドアップ基板の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001316001A JP3820955B2 (ja) | 2001-10-12 | 2001-10-12 | ビルドアップ基板とその製造方法 |
| US10/267,788 US6846993B2 (en) | 2001-10-12 | 2002-10-10 | Multilayer printed wiring board and its manufacturing method |
| US11/002,135 US7290333B2 (en) | 2001-10-12 | 2004-12-03 | Manufacturing method of a multilayer printed wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001316001A JP3820955B2 (ja) | 2001-10-12 | 2001-10-12 | ビルドアップ基板とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003124638A JP2003124638A (ja) | 2003-04-25 |
| JP3820955B2 true JP3820955B2 (ja) | 2006-09-13 |
Family
ID=19134076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001316001A Expired - Fee Related JP3820955B2 (ja) | 2001-10-12 | 2001-10-12 | ビルドアップ基板とその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6846993B2 (ja) |
| JP (1) | JP3820955B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7292452B2 (en) * | 2004-06-10 | 2007-11-06 | Intel Corporation | Reference layer openings |
| US7492605B2 (en) * | 2006-06-22 | 2009-02-17 | Intel Corporation | Power plane to reduce voltage difference between connector power pins |
| US8106303B2 (en) * | 2006-08-02 | 2012-01-31 | Nec Corporation | Printed wiring board including a thermal land for supressing heat dissipation |
| US8464200B1 (en) * | 2012-02-15 | 2013-06-11 | International Business Machines Corporation | Thermal relief optimization |
| US8566773B2 (en) | 2012-02-15 | 2013-10-22 | International Business Machines Corporation | Thermal relief automation |
| US9468090B2 (en) * | 2012-10-29 | 2016-10-11 | Cisco Technology, Inc. | Current redistribution in a printed circuit board |
| US20150016069A1 (en) * | 2013-07-09 | 2015-01-15 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Printed circuit board |
| TWI615927B (zh) * | 2017-07-14 | 2018-02-21 | 矽品精密工業股份有限公司 | 電子封裝件暨基板結構及其製法 |
| US20230103147A1 (en) * | 2021-09-30 | 2023-03-30 | Nvidia Corporation | Low stress plane design for ic package substrate |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55156393A (en) | 1979-04-27 | 1980-12-05 | Fujitsu Ltd | Multilayer printed board |
| JPS57149789A (en) | 1981-03-12 | 1982-09-16 | Tokyo Shibaura Electric Co | Method of connecting electronic part of multilayer printed circuit board |
| JPS59161897A (ja) | 1983-03-07 | 1984-09-12 | 株式会社日立製作所 | 多層印刷回路基板 |
| US4739448A (en) * | 1984-06-25 | 1988-04-19 | Magnavox Government And Industrial Electronics Company | Microwave multiport multilayered integrated circuit chip carrier |
| JPS61220398A (ja) | 1985-03-27 | 1986-09-30 | 株式会社日立製作所 | 多層印刷配線板 |
| US5315069A (en) * | 1992-10-02 | 1994-05-24 | Compaq Computer Corp. | Electromagnetic radiation reduction technique using grounded conductive traces circumscribing internal planes of printed circuit boards |
| DE4241743A1 (de) * | 1992-12-11 | 1994-06-16 | Bhs Bayerische Berg | Beleimungsvorrichtung für eine Wellpappen-Anlage |
| US5451720A (en) * | 1994-03-23 | 1995-09-19 | Dell Usa, L.P. | Circuit board thermal relief pattern having improved electrical and EMI characteristics |
| JPH07302979A (ja) | 1994-05-10 | 1995-11-14 | Toshiba Corp | 多層配線基板 |
| US6727435B1 (en) * | 1996-03-12 | 2004-04-27 | International Business Machines Corporation | Backplane power distribution system |
| JP2000101237A (ja) | 1998-09-18 | 2000-04-07 | Fujitsu Ltd | ビルドアップ基板 |
| JP3307597B2 (ja) * | 1998-09-30 | 2002-07-24 | 株式会社 アドテック | 印刷配線装置 |
| US6388206B2 (en) * | 1998-10-29 | 2002-05-14 | Agilent Technologies, Inc. | Microcircuit shielded, controlled impedance “Gatling gun”via |
| JP3546823B2 (ja) * | 2000-09-07 | 2004-07-28 | インターナショナル・ビジネス・マシーンズ・コーポレーション | スルーホール構造および該スルーホール構造を含むプリント基板 |
| US6521842B2 (en) * | 2001-06-20 | 2003-02-18 | International Business Machines Corporation | Hybrid surface mount and pin thru hole circuit board |
-
2001
- 2001-10-12 JP JP2001316001A patent/JP3820955B2/ja not_active Expired - Fee Related
-
2002
- 2002-10-10 US US10/267,788 patent/US6846993B2/en not_active Expired - Fee Related
-
2004
- 2004-12-03 US US11/002,135 patent/US7290333B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6846993B2 (en) | 2005-01-25 |
| US20050092518A1 (en) | 2005-05-05 |
| US20030070838A1 (en) | 2003-04-17 |
| US7290333B2 (en) | 2007-11-06 |
| JP2003124638A (ja) | 2003-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101208379B1 (ko) | 배선판과 그 제조 방법 | |
| US5363280A (en) | Printed circuit board or card thermal mass design | |
| CA1237820A (en) | Multilayer printed circuit board | |
| CN1882224B (zh) | 配线基板及其制造方法 | |
| CN102111968A (zh) | 多层布线基板的制造方法及多层布线基板 | |
| JP3820955B2 (ja) | ビルドアップ基板とその製造方法 | |
| JP2006019723A (ja) | 分割した導電層を伴う回路基板、その製造方法、この回路基板基板を用いた電気組立体、及びこの組立体を用いた情報処理システム | |
| JP2004502296A (ja) | バイアのない印刷回路板 | |
| CN104244582A (zh) | 埋入式高密度互连印刷电路板及其制作方法 | |
| US9913383B2 (en) | Printed circuit board and method of fabricating the same | |
| JP2002057424A (ja) | プリント配線板及びその製造方法 | |
| US6465890B1 (en) | Integrated circuit package having offset segmentation of package power and/or ground planes and methods for reducing delamination in integrated circuit packages | |
| CN111642059A (zh) | 一种散热pcb板及其制作方法 | |
| JPH04340795A (ja) | プリント配線板 | |
| US8106308B2 (en) | Printed circuit board for package and manufacturing method thereof | |
| US6441319B1 (en) | Inserted components for via connection of signal tracks to achieve continuous impedance matching in multi-layer substrate | |
| JP3925100B2 (ja) | 多層プリント基板 | |
| JP2003332754A (ja) | 多層プリント配線板 | |
| JP4560970B2 (ja) | 電子部品搭載用基板 | |
| CN114793386B (zh) | 电路板的制作方法及电路板 | |
| JP3591197B2 (ja) | ボールグリッドアレイパッケージ形半導体部品の実装構造 | |
| JP5579407B2 (ja) | 多連プリント基板およびプリント基板の製造方法 | |
| JP2005340676A (ja) | 半導体装置 | |
| JP2002319767A (ja) | 多層プリント基板 | |
| JPH11274704A (ja) | プリント配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051018 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051025 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051226 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060530 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060612 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110630 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110630 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120630 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120630 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130630 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |