JP2006019723A - 分割した導電層を伴う回路基板、その製造方法、この回路基板基板を用いた電気組立体、及びこの組立体を用いた情報処理システム - Google Patents

分割した導電層を伴う回路基板、その製造方法、この回路基板基板を用いた電気組立体、及びこの組立体を用いた情報処理システム Download PDF

Info

Publication number
JP2006019723A
JP2006019723A JP2005180760A JP2005180760A JP2006019723A JP 2006019723 A JP2006019723 A JP 2006019723A JP 2005180760 A JP2005180760 A JP 2005180760A JP 2005180760 A JP2005180760 A JP 2005180760A JP 2006019723 A JP2006019723 A JP 2006019723A
Authority
JP
Japan
Prior art keywords
circuit board
insulating layer
conductive layer
layer
openings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005180760A
Other languages
English (en)
Inventor
John M Lauffer
エム. ロウファー ジョン
James M Larnerd
エム. ラーナード ジェームス
Voya R Markovich
アール. マルコビッチ ボーヤ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Endicott Interconnect Technologies Inc
Original Assignee
Endicott Interconnect Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Endicott Interconnect Technologies Inc filed Critical Endicott Interconnect Technologies Inc
Publication of JP2006019723A publication Critical patent/JP2006019723A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0254High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0256Electrical insulation details, e.g. around high voltage areas
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/44Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00011Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/093Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09345Power and ground in the same plane; Power planes for two voltages in one plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09481Via in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663Divided layout, i.e. conductors divided in two or more parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969Apertured conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0323Working metal substrate or core, e.g. by etching, deforming
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047Drilling of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49162Manufacturing circuit on or in base by using wire as conductive path
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49174Assembling terminal to elongated conductor
    • Y10T29/49176Assembling terminal to elongated conductor with molding of electrically insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Insulating Bodies (AREA)

Abstract

【課題】回路基板技術を高めることであり、公知技術の工程を用いて達成されることができ、その実施は比較的容易かつ廉価である回路基板の製造方法を提供すること。
【解決手段】回路基板であって、その基板を一部として含む製品(例えば電気組立体)内において異なる機能(例えば電源とグラウンドの両方として)のために導電層が使用されるように、導電層の分割する部分を絶縁するために向かい合う端縁部を導電層内において形成する複数の連続して形成された開口部を含む前記回路基板。さらに、前記基板と、その基板を使用した電気組立体と、その基板を使用した多層回路組立体と、情報処理システム(例えばメインフレームコンピュータ)の製造方法の提供をする。
【選択図】図1

Description

本発明は、電子部品が搭載される回路基板に関し、さらに詳細には多層回路基板およびチップキャリア等において用いられる回路基板、及びの製造方法に関する。より詳細には、本発明は、“情報処理システム”と呼ばれるものの一部として用いられることが可能な回路基板を使用した組立体にも関する。
本願明細書における「情報処理システム」は、ビジネス、科学、制御、または他のための、いかなる形の情報またはデータを、計算、分類、処理、送信、受信、読み出し、作成、変換、保存、表示、明示、測定、検出、記録、再生、処理、または利用するために主として設計されたいかなる手段または手段の集合を意味する。
多層印刷回路基板(以下、PCBということがある)ならびにラミネートチップキャリア等の様々な電子構造体は、最小体積または最小スペースにおける複数回路の形成を可能にする。これらの構造体は、信号層、グラウンド層、あるいは電源層の積層体からなり、それらは絶縁層によって互いに分離されている。
このような回路基板の回路は、通常、絶縁層に延伸するメッキされた孔によって互いに電気的に接続される。また、この回路基板に形成されたメッキした孔は、内部に配置された場合には通常“バイア”と呼ばれ、外側表面から基板内に所定の深さに延伸する場合には通常“ブラインドバイア”と呼ばれ、基板の全厚みに実質的に延伸する場合には通常“メッキしたスルーホール”(PTH)と呼ばれる。本明細書中で使用する“スルーホール”という用語は、上記の3つを全て含む。
PCB、チップキャリアおよびそれらに類似したものを製造する現在知られている方法は、分割された内部層回路(回路層)の製造を含み、その回路は、銅メッキした内部層基材の銅の層上に感光性の層またはフィルムでコーティングすることにより形成される。この感光性のコーティングは、露光され現象されて、露出された銅は回路を形成するためにエッチングされる。エッチングの後、その感光性のフィルムは、内部層基材の表面上に回路パターンとして残った銅から剥がされる。この処理は、PCB技術において写真平板処理としても呼ばれ、さらなる説明は必要ではないと思われる。
個々の内部層回路の製造後、多層の積層体は、内部層、グラウンド層、電源層等(導電プリプレグ材の層により通常は相互に分割される)の積層を行うことにより形成される。導電プリプレグ材は、ある程度硬化した材料(通常はB−ステージエキシポ樹脂)を含浸するグラス(一般的にはファイバーグラス)クロスの層を通常は含む。積層の最上および最下外側層は通常、積層の外面を被覆する銅を伴う、銅メッキされた、ガラス繊維入りの、エキシポ平面基板を含む。その積層体は、B−ステージ樹脂を完全に硬化するために熱および圧力を用い、モノリシック構造体を形成するために積層される。そうして形成された積層体は一般的に、その外面の両方に金属(一般的には銅)メッキを有する。外側回路層は、銅メッキで形成され、そこでは内部層回路を形成するために用いられる手順に類似する手順を用いる。感光性のフィルムが銅メッキに貼り付けられる。コーティングはパターン化された活性化用電磁線に露出され、現像される。そして、エッチング液が感光性のフィルムの現像によって剥がされた銅を除去するのに使用される。最後に、残った感光性のフィルムは外側回路層を提供するために除去される。
上記のように、導電スルーホール(または相互接続)は、個々の回路層を、その構造体内で相互にかつ外面に電気的に接続するために利用され、全てあるいは一部の積層体に通常は延伸する。一般的にスルーホールは、適切な箇所で積層体に延伸する孔をあけることによって、外面上の回路の形成に先立ち形成される。いくつかの前処理のステップを経て、スルーホールとなる孔の壁は、メッキ触媒との接触によって触媒作用が起き、一般的に、回路層間の導電経路を形成するための無電解質または電解質の銅メッキ溶液との接触によって金属メッキされる。導電スルーホールの形成を経て、外側回路または外層は上記の手順を用いて形成される。
基板の構成の後、チップや他の電気部品は、多層積層体の外側回路層上の適切な箇所に搭載され、一般的にはその部品をPCBに結合するために半田パッドを使用する。それらの部品は、その構造体内において、導電スルーホールを介して回路と所望されるように接続される。半田パッドは一般的に、外側回路層をコーティングする有機半田マスクをコーティングすることにより形成される。半田マスクは、液体半田マスクコーティング材を外側回路層の表面に網掛け(スクリーン)コーティングをすることにより貼り付けられ、半田パッドが形成されるべき場所を決定する開口部を有するスクリーンを使用できる。その代用として、フォト映写可能な半田マスクは基板上にコーティングされ、露出され、パッドを決定する開口部の配列を生み出すために処理されることができる。その開口部は次に、ウェーブ半田付けのような技術として知られる処理を利用し、半田でコーティングされる。
基板の高い動作能力の必要性が過去数年来著しく高まってくるにつれて、複雑な製品設計は今日の基板製造業界においては一般的になりつつある。例えば、メンテナンスコンピュータのためのPCBは36層以上の回路を有し、その厚みは約0.250インチ(250ミル)である。それらの基板は一般的に、3ミルまたは5ミル幅の信号ラインおよび直径12ミルのスルーホールを備えるように設計される。PCB、チップキャリアといった今日のエレクトロニクス製品の多くにおいて、回路の高密度化が高まり、当該産業は信号ラインの幅を2ミル以下にし、孔の直径を2ミル以下にすることを求めている。
下記に詳細が記載されているが、本発明は、その一要素として“分割(スプリット)”導電(例えば電源)層を有する回路基板を提供する。本明細書中で使用される用語“分割(スプリット)”は、少なくとも2つの分割した(電気的に絶縁された)部分を備える導電層を意味し、各部分は異なる電流レベルを保持することができ、一つの層に電源およびグラウンドがあるといった分割した機能を提供する。この特徴は、最終製品において、多くの付加的な設計を考慮することを可能とするため、最終構造体の性能を著しく向上させる。前記のような最終製品は、未だかつてないほどの高性能を従来の製品に備えるために、前記のような多数のスプリット導電層を有することが理解されよう。
2001年9月11日に米国で発行された特許文献1において、外側導電層のための電源層を有する多層印刷回路基板を製造する方法の記載がある。その外側導電層は、集積回路および表面搭載装置といった回路構成を受容するようにパターン化されている。搭載パッドは外側導電層上に備えられ、基板内の他の導電層との電気的な相互接続のためのメッキされたバイア(孔)を有する。
1999年6月15日に米国で発行された特許文献2においては、回路内の電位および超短波(VHF)は、多層容量層印刷回路基板の電源層を、選択された幾何学パターンにパターニングすることにより制御される。選択された幾何学パターン(単純なもの、複雑なもの共に)は、所定の集積回路もしくは回路に向けられるか、所定の集積回路もしくは回路に絶縁されるか、または集積回路間に共有される、その用法のためのコンデンサ容量を導くことによって、電圧および電流を制御する。
1997年11月11日に米国で発行された特許文献3においては、直接チップを取り付ける印刷回路基板またはカードの製造方法であって、それらは少なくとも一つの電源コアと、電源コアに隣接する少なくとも一つの信号層と、電気的接続のためのメッキスルーホールを備えることを提供する方法を記載する。さらに、絶縁材料の層は電源コアに近接し、回路導電層は導電材料に近接し、続いて感光性の絶縁材料層は導電層に近接する。電源コアに後に接続するための光学処理されたブラインドバイアおよび、信号層に後に接続するための穿孔されたブラインドバイアが提供される。
1995年5月23日に米国で発行された特許文献4において、直接チップを取り付ける印刷回路基板の製造方法が記載され、その取り付けは少なくとも一つの電源コアと、電源コアに近接する少なくとも一つの信号層と、電気的な接続のためのメッキスルーホールを含む。さらに、絶縁材料層は電源コアに近接し、回路導電層は絶縁材料に近接し、続いて感光性の絶縁材料層は導電層に近接する。
1995年1月24日に米国で発行された特許文献5において、印刷回路基板の製造方法が記載されており、その基板は、第一および第二表面上に配置された部品が搭載された孔を含む一連の導電パッドを含む。第一および第二の取り付けランドに配置された一連の導電取り付けランドは第一および第二表面に配置される。第一および第二取り付けランドは互いに絶縁され、前記回路基板の第一および第二表面上の間に標準的な大きさの部品の取り付けができる間隔があけられる。第一および第二導電配電層は、第一および第二の表面に配置され、導電パッドおよび第二取り付けランドから絶縁される。
回路基板(すなわちPCB)のその他の製造方法は、以下の特許文献6〜特許文献10にも記載されている。
米国特許第6,288,906号公報 米国特許第5,912,809号公報 米国特許第5,685,070号公報 米国特許第5,418,689号公報 米国特許第5,384,433号公報 米国特許第5,488,540号公報、ハッタ 米国特許第5,736,796号公報、プライス他 米国特許第6,204,453号公報、ファロン他 米国特許第6,418,031号公報、アーチャンビュールト他 米国特許第6,557,154号公報、ハラダ他
本明細書に記載されるように、本発明は、PCB等の回路基板の製造において利用される先行技術(上記を含む)を著しく改良したものである。上述したように、本発明の特筆すべき特徴は、少なくとも二つの分割され、絶縁された部分を伴う導電層(例えば電源層)の提供である。前記絶縁は、(第一の導電層に形成された一連の開口部を用いて形成された)分割された部分同士が対面する端縁部の間において絶縁材料の保護バリアを用いることにより確実となる。
本発明は当該技術分野において、著しい進歩を呈示する。
本発明の主要な目的は回路基板技術を高めることである。
本発明の別の目的は、公知技術の工程を用いて達成されることができ、ゆえにその実施は比較的容易かつ廉価である回路基板の製造方法を提供することである。
本発明のさらに別の目的は、本明細書において教示される方法により形成された基板を用いることができる様々な構造体であって、ゆえに本明細書で教示された著しい進歩を有する前記様々な構造体を提供することである。
本発明の一実施例では、少なくとも一つの導電層と、第一絶縁層と、第二絶縁層とを含む回路基板を提供しており、前記導電層は、実質的に平坦であると共に第一および第二の対向する表面を有しており、さらにその導電層は少なくとも二つの分割され電気的に絶縁された部分を有しており、それぞれの電気的に絶縁された部分は少なくとも一つの他の電気的に絶縁された部分の端縁部に実質的に向かい合う端縁部を含んでおり、複数の連続して形成された開口部からなるその端縁部は互いに向かい合っており、前記第一絶縁層は少なくとも一つの導電層の第一対向する表面上に配置されており、その第一絶縁層の一部は向かい合う端縁部を有する連続して形成された開口部の選択された開口部に実質的に充填されており、第二絶縁層は少なくとも一つの導電層の第二対向する表面上に配置されており、その第二絶縁層の一部は向かい合う端縁部を有する連続して形成された開口部の残りの開口部に実質的に充填されており、第一および第二の一部分は共通で実質的に固形の絶縁バリアをこれらの向かい合う端縁部間に提供している。
本発明の別の実施例では、回路基板の製造方法を提供しており、第一および第二の対向する表面を有する少なくとも一つの実質的に平坦な導電層を提供する工程であって、前記少なくとも一つの導電層は少なくとも二つの分割され絶縁された部分を有しており、それぞれの電気的に絶縁された部分は少なくとも一つの他の電気的に絶縁された部分の端縁部に実質的に向かい合う端縁部を有しており、互いに向かい合う前記の端縁部は複数の連続して形成された開口部からなる、前記導電層を提供する工程と、前記少なくとも一つの導電層の前記第一の対向する表面上に第一絶縁層を配置する工程と、前記第一導電層の一部を前記向かい合う端縁部の連続して形成された開口部のうちの選択した開口部に実質的に充填する工程と、前記少なくとも一つの導電層の前記第二の対向する表面上に第二絶縁層を配置する工程と、前記第二絶縁層の一部を前記向かい合う端縁部の連続して形成された開口部のうちの残りの開口部に実質的に充填する工程と、を含み、さらに前記第一および第二絶縁層の前記一部によって実質的に一体となった絶縁バリアを前記向かい合う端縁部の間に提供する。
本発明のさらに別の実施例では、電気組立体を提供しており、少なくとも一つの導電層と、第一絶縁層と、第二絶縁層を有する回路基板と、前記回路基板上に配置されると共に電気的に接続されている少なくとも一つの電気部品と、を含む電気組立体であって、前記少なくとも一つの導電層は実質的に平坦であると共に第一および第二の対向する表面を有しており、さらに前記少なくとも二つの分割された部分を有しており、それぞれの電気的に絶縁された部分は少なくとも一つの他の電気的に絶縁された部分の端縁部に実質的に向かい合う端縁部を有しており、互いに向かい合う前記の端縁部は複数の連続して形成された開口部からなり、前記第一絶縁層は前記少なくとも一つの導電層の前記第一の対向する表面上に配置されており、さらに前記第一絶縁層の一部が前記向かい合う端縁部の連続して形成された開口部のうちの選択した開口部に実質的に充填されており、前記第二絶縁層は前記少なくとも一つの導電層の前記第二の対向する表面上に配置されており、前記第二絶縁層の一部が前記向かい合う端縁部の連続して形成された開口部のうちの残りの開口部に実質的に充填されており、さらに前記第一および第二絶縁層の前記一部によって実質的に一体となった絶縁バリアを前記向かい合う端縁部の間に提供している。
本発明のさらに別の実施例では、多層回路構造体を提供しており、その多層回路構造体は、第一基板部と、第二基板部と、第三基板部とを含み、前記第一基板部は、少なくとも一つの導電層と、第一絶縁層と、第二絶縁層を有し、前記少なくとも一つの導電層は実質的に平面の構成であると共に第一および第二の対向する表面を有しており、さらに前記少なくとも二つの分割された部分を有しており、それぞれの電気的に絶縁された部分は少なくとも一つの他の電気的に絶縁された部分の端縁部に実質的に向かい合う端縁部を有しており、互いに向かい合う前記の端縁部は複数の連続して形成された開口部からなり、前記第一絶縁層は前記少なくとも一つの導電層の前記第一の対向する表面上に配置されており、さらに前記第一絶縁層の一部が前記向かい合う端縁部の連続して形成された開口部のうちの選択した開口部に実質的に充填されており、前記第二絶縁層は前記少なくとも一つの導電層の前記第二の対向する表面上に配置されており、前記第二絶縁層の一部が前記向かい合う端縁部の連続して形成された開口部のうちの残りの開口部に実質的に充填されており、さらに前記第一および第二絶縁層の前記一部によって実質的に一体となった絶縁バリアを前記向かい合う端縁部の間に提供しており、さらに前記回路基板は第一密度の相互接続する導電スルーホールの第一パターンを有しており、前記第二および第三の回路基板部は前記第一回路基板部の反対側に配置されており、それぞれは相互接続するスルーホールの第二パターンを有しており、前記第一回路基板部は前記第二および第三回路基板部の間に電気的な相互接続を提供するように、前記相互接続するスルーホールの前記第二パターンは前記回路基板部の前記相互接続する導電スルーホールに電気的に接続されている。
本発明のさらなる別の実施例では、情報処理システムを提供しており、前記情報処理処理システムは筐体と、電気組立体と、少なくとも一つの電気部品を含んでおり、
前記組立体は、前記筐体内に実質的に搭載されると共に、少なくとも一つの導電層と、第一絶縁層と、第二絶縁層を有する回路基板と、前記回路基板上に配置されると共に電気的に接続されている少なくとも一つの電気部品と、を含み、前記少なくとも一つの導電層は実質的に平坦であると共に第一および第二の対向する表面を有しており、さらに前記少なくとも二つの分割された部分を有しており、それぞれの電気的に絶縁された部分は少なくとも一つの他の電気的に絶縁された部分の端縁部に実質的に向かい合う端縁部を有しており、互いに向かい合う前記の端縁部は複数の連続して形成された開口部からなり、前記第一絶縁層は前記少なくとも一つの導電層の前記第一の対向する表面上に配置されており、さらに前記第一絶縁層の一部が前記向かい合う端縁部の連続して形成された開口部のうちの選択した開口部に実質的に充填されており、前記第二絶縁層は前記少なくとも一つの導電層の前記第二の対向する表面上に配置されており、前記第二絶縁層の一部が前記向かい合う端縁部の連続して形成された開口部のうちの残りの開口部に実質的に充填されており、さらに前記第一および第二絶縁層の前記一部によって実質的に一体となった絶縁バリアを前記向かい合う端縁部の間に提供している。さらに、このシステムは電気組立体の回路基板に配置されるとともに電気的に接続された少なくとも一つの電気部品を含む。
勿論、前記複数の連続して形成された開口部は、穿孔された複数の開口部からなるものとしてもよいものであり、前記少なくとも一つの前記導電層は、銅からなるものであってもよい。
また、本発明に係る回路基板は、
「少なくとも一つの導電層と、第一絶縁層と、第二絶縁層を有する回路基板と、前記回路基板上に配置されると共に電気的に接続されている少なくとも一つの電気部品とを含む電気組立体であって、
前記少なくとも一つの導電層は実質的に平坦であると共に第一および第二の対向する表面を有しており、該導電層はさらに前記少なくとも二つの分割された部分を有しており、それぞれの電気的に絶縁された部分は少なくとも一つの他の電気的に絶縁された部分の端縁部に実質的に向かい合う端縁部を有しており、互いに向かい合う前記の端縁部は複数の連続して形成された開口部からなり、前記第一絶縁層は前記少なくとも一つの導電層の前記第一の対向する表面上に配置されており、さらに前記第一絶縁層の一部が前記向かい合う端縁部の連続して形成された開口部のうちの選択した開口部に実質的に充填されており、前記第二絶縁層は前記少なくとも一つの導電層の前記第二の対向する表面上に配置されており、前記第二絶縁層の一部が前記向かい合う端縁部の連続して形成された開口部のうちの残りの開口部に実質的に充填されており、さらに前記第一および第二絶縁層の前記一部によって実質的に一体となった絶縁バリアを前記向かい合う端縁部の間に提供している電気組立体」
を構成するものとして利用される。
この場合、前記複数の連続して形成された開口部は、穿孔された部分的な開口部であってもよく、前記少なくとも一つの導電層は、銅からなるものであってもよい。
勿論、前記第一絶縁層あるいは第二絶縁層は、その一部として樹脂材料を含むものであってもよく、これにさらに強化材を含むものであってもよい。この場合の強化材は、ガラス繊維であってもよい。
そして、前記電気組立体を構成している回路基板上に配置されると共に電気的に接続される前記少なくとも一つの電気部品は、チップキャリアあるいは半導体チップを含むものである。
本発明に係る回路基板を使用して形成した電気組立体は、
「筐体と、電気組立体と、少なくとも一つの電気部品を含んだ情報処理システムであって、
前記組立体は、前記筐体内に実質的に搭載されると共に、少なくとも一つの導電層と、第一絶縁層と、第二絶縁層を有する回路基板と、前記回路基板上に配置されると共に電気的に接続されている少なくとも一つの電気部品と、を含み、前記少なくとも一つの導電層は実質的に平面であると共に第一および第二の対向する表面を有しており、該導電層はさらに前記少なくとも二つの分割された部分を有しており、それぞれの電気的に絶縁された部分は少なくとも一つの他の電気的に絶縁された部分の端縁部に実質的に向かい合う端縁部を有しており、互いに向かい合う前記の端縁部は複数の連続して形成された開口部からなり、前記第一絶縁層は前記少なくとも一つの導電層の前記第一の対向する表面上に配置されており、さらに前記第一絶縁層の一部が前記向かい合う端縁部の連続して形成された開口部のうちの選択した開口部に実質的に充填されており、前記第二絶縁層は前記少なくとも一つの導電層の前記第二の対向する表面上に配置されており、前記第二絶縁層の一部が前記向かい合う端縁部の連続して形成された開口部のうちの残りの開口部に実質的に充填されており、さらに前記第一および第二絶縁層の前記一部によって実質的に一体となった絶縁バリアを前記向かい合う端縁部の間に提供しており、
前記少なくとも一つの電気部品は前記電気組立体の前記回路基板上に配置される情報処理システム」
として構成される。
この場合の情報処理システムは、パソコン、メインフレームコンピュータ、あるいはコンピュータ・サーバを含むものである。
以上、説明した通り、本発明においては、
「第一および第二の対向する表面を有した、実質的に平坦な少なくとも一つの導電層であって、この導電層は、少なくとも二つに分割されて電気的に絶縁された部分を有しており、これらの部分は他の少なくとも一つの電気的に絶縁された部分の端縁部に実質的に向かい合う端縁部を有しており、これらの端縁部は連続して形成された複数の開口部からなる導電層と、
前記導電層の前記第一表面上に配置されて、該第一絶縁層の一部が前記開口部のうちの選択した開口部に実質的に充填されている第一絶縁層と、
前記第二表面上に配置されて、該第二絶縁層の一部が前記開口部のうちの残りの開口部に実質的に充填されている第二絶縁層と、
を備えた回路基板であって、さらに、前記第一絶縁層および第二絶縁層の一部によって実質的に一体となった絶縁バリアを、前記同電装の向かい合う端縁部の間に形成したことを特徴とする回路基板」
にその構成上の特徴があり、これにより、公知技術の工程を用いて達成させることができて回路基板技術を高めることができ、その実施を比較的容易かつ廉価にすることができる回路基板、及びその製造方法を提供することができるのである。
また、本発明によれば、本明細書において教示される方法により形成された回路基板を用いることができる様々な構造体であって、本明細書で教示された著しい進歩性を有する様々な構造体を提供することができるのである。
本発明のより良好な理解と、他の更なる目的、効果、およびその機能の理解のために、上記の図面と関連する以下の開示および添付の請求の範囲を参照する。
本願明細書における「情報処理システム」は、ビジネス、科学、制御、または他のための、いかなる形の情報またはデータを、計算、分類、処理、送信、受信、読み出し、作成、変換、保存、表示、明示、測定、検出、記録、再生、処理、または利用するために主として設計されたいかなる手段または手段の集合を意味する。実施例は、コンピュータ・サーバのようなパソコンおよびよりより大きなプロセッサと、メインフレームとを含む。上記の製品は、公知技術であって、また、その一部としてPCBおよび他の回路基板の様態を含み、さらにその動作の必要条件によっては二以上の前記基板を含むことは公知である。
図1において、本発明の一実施例による回路基板製造における第一ステップが示される。このステップでは、(示されるように)実質的に平面で矩形の伝導性材料(好ましくは銅)の一枚の板17は、最初に、板に特定のパターンを形成する複数の開口部19を備える。このパターンは1列の開口部のみとして示されるが、複数列になることもできることが理解される。これらの最初の開口部19の曲線パターン(および、本願明細書において、規定される第二開口部および処理)の目的は、一枚の板17のために少なくとも2つの分割され、絶縁された部分(図1において、「A」および「B」として示される。)を規定することである。2つのパターンのみが示されているが、開口部の別パターンの追加使用は、異なる形状のさらに絶縁された部分を当然規定できる。図1(および以下に挙げる他の図)に示される2つのパターンは説明を容易にするために示されているだけであって、他のパターンも可能である。「A」および「B」は、図1にあるようにまず最初に曲線 "L"-"L"によって、「分けられる(divided)」。一実施例において、合計350の最初の開口部19は、例示のパターンに沿って、17インチ(幅)と17インチ(長さ)の大きさを有する銅板に備えられる。これらの開口部19のさらなる説明は、下に挙げられる。さらに、また、 PCB技術において、「クリアランス」として呼ばれる開口部23が図に示される板に備えられることもまた可能である。これらのクリアランス開口部の目的は、以下の説明から理解されよう。しかしながら、そのクリアランス開口部は、本発明のより広い態様では必ずしも必要ではない。
板17は、本願明細書における教示において、形成される回路基板において、導電層として用いられる。この導電層の分割された部分は、最終的な基板ならびにその基板が使用される電気組立体および他の製品の動作能力を高めるために異なる機能を実行できることが理解されよう。おそらく、最も望ましい使用は電力層およびグラウンド層としてであり、「A」部分は基板(および基板に接合されたいかなる電気部品)の選択された部分に電力を提供することができ、「B」部分は基板(および選択された部品)のためのアースを提供する。しかしながらこれは本発明を制限することを意味しない。その理由は、例えば、選択された部品に信号を提供するためにより小さい電流が必要とされる一方、より大きい電力が他の部品に必要とされる場合、本明細書で定義される「分割された(split)」板は、信号層(一般的に、単一導電性ラインおよび/またはパッドおよび/またはスルーホールおよびその一部がさらに追加されるであろう(いずれも、説明を容易にするため示さない))とグラウンド層の両方をとして、または信号層と電源層の両方として使用することもできるからである。これらの全ての、そして所望であればその更なる可能性は、本発明を利用する最終製品の動作要件による。
図2は図1の2-2の線に沿って切り取られた板17の側面図を示す。上記の大きさの板は、好ましくは約0.0005インチから約0.004インチの範囲の厚みを有する。前述したように、板17のための好適な材料は銅であるが、他の導電金属も使用可能である。
図3において、第一開口部19のうちの4つだけを示す、板17の部分的な拡大図が示される。これらの開口部は、図1のいずれの4つであってもよく、特定の一組を示しているわけではない。したがって、図示される配列は、主に説明を容易にするためのものである。
4つの開口部19は、前述した境界線"L"-"L"に沿って、図に示される例示的な曲線パターンで形成されることを示す。これらの開口部は(好ましくは個々の直径が約0.020インチから約0.100インチ)、前述のように、"2"-"2"の線全体において、配置されていると理解される。望ましくは、前記直径の開口部は、約0.030インチから約0.200インチの間隔を置いて配置される(S1)。以下に説明されるような目的のために、これらの第一開口部は接触せず、図に示したように好適な間隔を置くことが望ましい。しかしながら、それらのいくつかは(例えば一“組(セット)”における4つのうち3つ)接触することが可能であり、図に示されるように、間隔のあいた一以上の開口部により分割される。
開口部19を提供するための好適な方法は、PCB技術においては周知である機械式ドリルを使用することである。板17が十分に薄く、十分強力なレーザーが用いられる場合、レーザーを使用して開口部19を提供することもまた、本発明の範囲内である。化学エッチング(PCB技術の別の周知の方法)は、孔19を提供することも可能である。これは、クリアランス開口部23にとっても同様である。実質的に平面である板17は 第一および第二の対向する、実質的に平坦な面25(図3において、前面にあたる)および27(図2において、下面または底面)を含む。図1および図2(ならびに僅かに図3)の拡大図である図4において、最初に提供された開口部19のそれぞれを実質的に覆うために板17の上に置かれた第一絶縁層31の配置を示す。
図4において、開口部19の一つのみが説明の便宜上示される。好ましくは、第一絶縁体層31は、従来技術において、「FR4」絶縁物質として公知の、ガラス繊維で強化された重合体樹脂からなる。この材料は、強化手段として作用するガラス繊維を有する重合体樹脂を含む。
絶縁層31のための代替材料としては、例えば、PCBの製造において、使用される他の周知の絶縁物質でも可能である。上記の材料の一例は、アメリカ特許庁で審査中の出願S.N. 10/812,889に記載されている( 名称「Dielectric Composition For Forming Dielectric Layer For Use In Circuitized Substrates」、2004年3月31日出願、発明者R. Japp他)。層31のために用いられることが可能である別の材料はDricladとして知られるポリマーであり、その材料は本発明の譲受人によって、製造販売されている。(Dricladは、エンディコット・インターナショナル・テクノロジーズ社の登録商標である。)図4は、図3の線4-4から見た図である。層31を配置する好適な手段は、図5に示すように、積層(lamination)処理を使用することであり、それぞれの開口部19内に(実質的に充填するかたちで)に埋め込まれる層31の一部分33を形成する。これは、本発明の以下に述べる理由のための重要な態様である。上述した「FR4」材料を使用している一実施例において、 層31は、約0.004インチの最初の厚みおよび、(図5において、)積層の後の約0.0035インチの 減少した厚みを有する。
図6において、板17は、部分的に示されると共に、4つの第一開口部19(隠れて図示される)を有する。これらの開口部は、説明を容易にするために直線パターンで図6に示される。開口部19は、絶縁層31に覆われるために図6においては隠れている。図6において、第二の複数の開口部35が形成され(図6において、3つが完全な形で、一つが部分的に示されている)、それらは好ましくは第一開口部19と同じ直径であって、下層に提供された開口部19の配列に対して「間隔を埋める(offsetting)」配列で類似した間隔をあける。
開口部35を形成するための好適な方法は、開口部19の場合と同様である。この間隔を埋めるような配列は、各開口部35を、下にある板17の仮の銅板の上において、最初に形成された開口部19の孔と孔の間の実質的に中央に配置することで達せられる。第二の一連の開口部は、板17を部分AおよびBに電気的絶縁状態に分割するために、境界線”L”−”L”に沿って分割する役目をする。
図6の線7-7に沿って切り取った図を示す図7に示すように、各開口部35は、積層された絶縁層31およびその下にある銅板17に完全に延伸している。上述したように、さらに 図7に明らかに示すように、板17は、銅材料がこれらの部分を物理的に相互接続しないように、規定した二重穿孔処理の結果として、二つの部分AとBに”分割”される。上述したように、この分割は、ここで示されるのは2つの部分のみであるが、必要であれば、板17において、絶縁された部分をさらに加えるために、開口部からなる分割線の様々なパターンを提供することもまた、本発明の範囲内である。
図8において、第二絶縁層41は銅板17の第二の対向する表面27上に配置されて、積層され(好ましくは層31の場合と同様の積層処理を用い、更なる詳細は後に記載されている)、そこでは、 第二絶縁層41の一部分43が、それぞれの第二の開口部35を実質的に充填するように埋め込まれる。図8に示すように、さらにこの部分43はこの積層処理によって、上方の第一層31内に上方に延伸する。本発明の一実施例において、層31および41を積層するための好適な積層処理が、摂氏約180度以上摂氏約250度以下の温度条件において、1平方インチにつき約100〜約1200ポンド(p.s.i.)の圧力を約30〜約120分間の時間範囲で加えることで行われる。これらのパラメータは本発明を制限するものではなく、当然、他の場合において、温度および圧力は選択された材料およびさまざまな特性(例えば厚み)に従い変更できる。一実施例において、図8に示される構造体は、約0.004インチから約0.020インチまでの最終的な厚み(第二の積層ステップの後)を有する。
図9は、実質的に固形の絶縁バリアを直線に配置された開口部の間に形成するために、仮の絶縁層で充填された一連の開口部19および35を備えた、板17の上面図および平面図である。図示のように、結果として生じた図9の構造体は、絶縁された部分AおよびBのための2つの対向する端縁部それぞれ51および53を含む。これらの新しく形成された(板における)内部端(その全長にわたって絶縁材料の保護層で実質的に覆われている)は、例示された複数の連続して形成された開口部により構成される。上記で定められる工程を用いて形成されたこれらの開口部は、開口部19および35の部分的な外面であると当然理解される。
結果として生じる構造体は、図9に示すように、本明細書で定められるように積層された二枚の絶縁層積層からの絶縁材料を含む。この端縁部51および53は、穿孔や他の形成処理を利用することによって、可能な限り平滑にするために、本明細書で規定されるように形成される。端縁部は、例示の目的のみのための図面に示されているよりも、好ましくはより平滑である。しかしながら、平滑性に関係なく、これらのjp26端縁部51および53は、隣接する開口部の全てを覆う固体絶縁体によってそれぞれ覆われ、2枚の積層絶縁層の厚みを加えた厚みを有する1枚の材料からなっている。それは、以下に詳細が示されるような、より大きい積層された構造体体を形成するために後に続く処理ステップ(積層を含む)を用いて好適に使用されることができるように、十分な剛性を備えた平坦な構造体を確実にするためである。さらに、図8および9の構造体は、それが使用される最終構造体体の全厚を大幅に厚くしないように十分に薄い。従って、図8および9の構造体体の2つ以上を所望の最終構造体体に用いることができる。
本発明は、別々の積層ステップにおいて、別々に積層される層31および41を別々に形成することに関して規定される。しかしながら、本発明はそれほど制限されない。その理由は、図3に示すように、板17に開口部19の第一パターンを形成した後に、上記のパラメータを用いて単一積層ステップにおいて、導電層上に層31および41を積層することが可能であるためである。この一回の積層ステップ後に、開口部35(これらの積層された3層構造体体の全ての厚みにわたる)の第二のパターンを形成することは可能である。次に、第二の積層手順は、形成された開口部35内に第3絶縁層(好ましくは層31あるいは層41に類似した組成物)を埋め込むために用いられる。
その最も簡単な形態では、導電層17を電子部品(例えばレジスタ、コンデンサ、さらにより大きな部品、例えばチップキャリア)に電気的に結合できる(例えば、先に定めたようなスルーホールを用いることによって、)という点で、図9の構造体は回路基板として用いられることが可能である。しかしながら、本発明の好適な実施例において、図9の構造体は好ましくは、図10に示すように一対の対向する導電層71および73を備えている。
それぞれの導電層71および73は信号層(図示される)であってもよく、もしくは、上述したように内部層17が他の機能(例えば電源またはグラウンド)をなす他の部分を有する部分的な信号層であることもまた、本発明の範囲内である。導電層の特定の配置は、最終製品における所望の機能により決定され、前記製品の作動要件を満足させるいかなる配置であってもよい。このように、図10の実施例は、例示することのみが目的であって、本発明を制限するものではない。層71および73が信号層である場合、それぞれは以下のものを含む。複数の導電性パッド、ランド、またはライン(75にて全て示される)またはそれらの組合せ。望ましくは、これらの導電層71および73は、周知のPCB製造法に従って形成される複数の導電スルーホール81を利用することによって、相互接続される。そういったスルーホールは好ましくは銅であって、図示されるように、対向する層71および73を相互接続するために、図9の構造体の全ての厚みに延伸する。
図1および2に図示されるクリアランスホール23があることによって、平面71および73が信号層であって、層17が電源層またはグラウンド層である場合は、信号層は好ましくは層17に電気的に接続されない。図10において、右側にあるスルーホールは、層17を通るが、直径のより大きいクリアランスホール23のため層17に電気的に係合しない。一方、その左側にある二つのスルーホール81は層17に結合し、ゆえにその層の絶縁された部分AおよびBの両方に結合する。より多くの導電スルーホール81が用いられることは可能であり、層17の二つの分割された部分に一層電気的に結合することを含み、それは前述したように最終的な回路基板の作動要件による。それゆえ、図10は、本願明細書の教示を用いて製造できる回路基板の一例のみを示す。
より複雑な最終製品のために、その回路基板は4つ以上の導電層をその一部として含むこともできる。本発明の教示を用いることによって、複数の信号層、電源層、グラウンド層を一部として有する単一の回路基板を製造することが可能である。このような実施例では、図10に示すように形成された構造体は、それぞれの導電層71、あるいは73の上のさらなる導電層と、その上に形成されたさらなる導電層含み、この工程は導電層および絶縁層の所望の数が得られるまで続く。これらの付加された導電層の選択された導体は、必要に応じて部分AおよびBに電気的に結合される。一実施例では、前記の付加された層の選択された部分およびそれに結合されるいかなる部品は、アースをとるために板17の一部に接続される。更なる実施例は当業者の知識の範囲内であって、これ以上の説明はここでは必要としない。
図10の具体例において、スルーホール81の外側導電性パッド75は、図示されるように一対の電子部品91および93(すなわち半田ボール95を用いて)を相互接続するために利用できる。この構成では、電子部品91の一実施例は、チップキャリアであることができ、その中の半導体チップは、回路基板上に配置され、その基板に電気的に接続されるとともに、例えば”glob top"(従来の電気絶縁性封入材料)の保護被覆で覆われる。そうしたチップキャリアは本発明の譲受人によって、製造販売される。そうした製品として知られるものの一つはHyper-BGAチップキャリアと呼ばれる。(Hyper-BGAは、エンディコット・インターナショナル・テクノロジーズ社の登録商標である)第二の電子部品93の一実施例はPCBであってもよく、そのいくつかの種類もまた本発明の譲受人によって、製造販売される。最も簡単な形態では、図10の回路基板は、その上に配置される1つの電気部品のみを有し、電気組立体として定義されることができる。実施例として、図10の回路基板はそれ自体、下側の基板93を含まなくとも部品91(チップキャリア)を有するPCBとなり得る。電気組立体(キャリアおよびPCB)のこの形態も、本発明の譲受人によって、製造販売される。
そうした組立体において、下の導電層73は、スルーホールを必要とせず、その代わりに、上述したようにそれぞれの内部導電層にのみ接続される。
図11において、図10に示されるタイプの3つの回路基板は、本発明の一実施例に従って多層回路基板を形成するために共に結合するため、図示されるように整合配置される。それぞれの基板(101として図示され、図10の基板17と類似する)は、その3つの基板におけるスルーホール81のパターンが整合配置されるように、残りの2つの基板に対して整合配置される。1枚の周知の絶縁プリプレグ材料103は、基板101と別の基板101との間で用いることができ、嵌合スルーホールのランド部分75が物理的に係合することを可能にするために、対応する開口部105を含んでいる。(それぞれの基板101は、図10の最も左に示されるスルーホール81を含むことが理解され、それゆえ、残りの絶縁された部分Aも含むことが理解されよう(これらのスルーホールは説明を容易にするために図11に示されない)。
別の実施例において、基板のそれぞれのランド間の接続を形成するために、導電性ペーストまたはそれに類似するもの(図示せず)を使用することもまた可能である。別の実施例において、基板のランドの間を接続するために導電ペーストまたはそれに類似する(図示されない)ものを用いることも可能である。図11の分解図に示される構造体は、最終の多層構造体の全表面を通過して延伸している連続したスルーホールを形成するために電気的に結合されたそれぞれのスルーホールを有する、単一でコンパクトな構造体積層を形成するために積層されている。さまざまなスルーホールのうち選択されたものが最終構造体を通して完全には延伸してはおらず、その代わりに、仮の回路基板に配置されたスルーホールのうちの対応し選択されたものに結合されるのみであることもまた本発明の範囲内であり、それは前述したように完成した多層構造体の動作要件による。
最終的に積層された多層基板構造体は、PCBや、より小さいチップキャリア、または他の回路基板として使用される。本発明のさらなる別の実施例において、図11のさまざまな基板101は、従来の穿孔を施しその孔をメッキすることによる最終積層ステップの後に、電気的に相互接続される。
図12は上記に定義された構造体の実施例を示し、105で示されるその構造体体はチップキャリアであって、一方、107で示される構造体体はPCBである。前述したように、両方の構造体体は、本発明の譲受人によって、製造販売される。図12の実施例(組立体)において、チップキャリア105は、複数の半田ボール95”を用いることによって、PCB 107に配置されるとともに電気的に接続され、さらにチップキャリア105は、複数の第二半田ボール95”を用いることによって、キャリアに配置される。図12の組立体は、周知のように、導電ペースト111を使用することによって、チップ109に熱的に接合されるとともに、適当な支持材(standoff)113によって、キャリア105の上側表面に配置されるヒートシンク110を含むことができる。
図13において、好ましくはパソコン、メインフレームコンピュータまたはコンピュータ・サーバである、情報処理システム121が示される。このタイプで周知技術の情報処理システムの他のタイプも、本発明の教示を利用できる。本願明細書の教示に従って形成される回路基板または基板は、情報処理システム内において、PCB 107(隠れて示される)あるいはチップキャリア105(隠れて示される)として利用できる。回路基板は、システム121のマザーボードとして、またはこういったシステムで典型的に利用される一つ以上の個々のPCBとして利用できる。これらのタイプの情報処理システムの残りの要素(例えば、PCBおよびチップキャリア構成要素を含むハウジング131)は、従来技術において、周知である。そういったハウジング131は、例えば、一般的にはパソコンのようなより小規模なシステムのための適切な電気絶縁性材料(例えばプラスチック)であるが、メインフレームまたは今日知られるより大きなサーバといったより大きなシステムのためのアルミニウムまたは類似した軽金属であってもよい。こうしたシステムの前記の部品および他の部品の更なる詳細は必要ではない。
それゆえ、少なくとも一つの導電層を利用する回路基板が図示され、記載されており、その導電層は、その基板が用いられる最終製品において、異なる電気的機能を提供する、少なくとも二つの電気的に絶縁された(分割された)導電部分からなることを確実にするために新規でユニークな方法で形成されることがさらに図示され、記載されている。効果的絶縁バリアは、二つの部分に効果的に分割するために形成され、一方、その基板がより大きな製品(例えば多層PCBまたはそれに類似するもの)の一部として使用される場合、その基板(その最も単純な形態において、)はさらなる製造工程 (特に積層)とともに好適に用いられるために十分な剛性があることを確実にする。それゆえ、本願明細書において、教示される一つ以上の回路基板を利用できるさまざまな構造体は、この構造体のいくつかの有利な特徴も引き継ぐ。定義された回路基板は、周知のPCB製造工程を使用して製造されるために比較的低コストで製造でき、ゆえにこれらの基板を使用する組立体のコストを下げることが可能であることを示す。
現時点における本発明の好ましい実施例を図と共に記載したが、さまざまな変更及び変形が添付の請求の範囲に記載の本発明の範囲内においてなされることは当業者にとって明らかである。
本発明によれば、回路基板技術を公知技術の工程を用いて高めることができて、回路基板の実施を比較的容易かつ廉価にすることができ、これによって回路基板を使用するあらゆる分野の産業に役立つものである。
また、本発明によれば、本明細書において教示される方法により形成された回路基板を用いることができる様々な構造体であって、本明細書で教示された著しい進歩性を有する様々な構造体を提供することができるのであり、このことによっても、回路基板を使用するあらゆる分野の産業に役立つものである。
本発明の一実施例における、回路基板を製造する様々なステップを例示するもので、回路基板の平面図である。。 同縦断面図である。 同回路基板に第一の孔を形成した部分拡大平面図である。 同回路基板の、第一の孔内に樹脂を充填する前の部分拡大縦断面図である。 同回路基板の、第一の孔内に樹脂を充填した後の部分拡大縦断面図である。 同回路基板に第二の孔を形成した部分拡大平面図である。 同回路基板の、第二の孔内に樹脂を充填する前の部分拡大縦断面図である。 同回路基板の、第二の孔内に樹脂を充填した後の部分拡大縦断面図である。 第一と第二の孔によって絶縁された部分内に樹脂が充填され終わった状態の回路基板の部分平面図である。 一対の向かい合った電子部品を相互接続している本発明の回路基板を示している側面図である。 本発明の一実施例における、多層回路基板構造体を形成するために共に結合された複数の回路基板を例示する側面図である。 本願明細書において規定された様式の回路基板をその一部として含むことができる電気組立体を例示している側面図である。 本願明細書において教示される一または二以上の回路基板を有する一または二以上の電気組立体を用いることができる情報処理システムの斜視図である。
符号の説明
17 板
19 開口部
23 開口部(クリアランス)
25・27 面
31 第一絶縁層
35 開口部
41 第二絶縁層
43 部分
51・53 端縁部
71・73 導電層
75 導電性パッド、ランドまたはライン
81 スルーホール
91・93 電子部品
95 半田ボール
101 基板
103 プリプレグ材料
105 開口部(図11中)
105・107 開口部(図12中)
110 ヒートシンク
111 導電ペースト
121 情報処理システム
131 ハウジング

Claims (16)

  1. 第一および第二の対向する表面を有した、実質的に平坦な少なくとも一つの導電層であって、この導電層は、少なくとも二つに分割されて電気的に絶縁された部分を有しており、これらの部分は他の少なくとも一つの電気的に絶縁された部分の端縁部に実質的に向かい合う端縁部を有しており、これらの端縁部は連続して形成された複数の開口部からなる導電層と、
    前記導電層の前記第一表面上に配置されて、該第一絶縁層の一部が前記開口部のうちの選択した開口部に実質的に充填されている第一絶縁層と、
    前記第二表面上に配置されて、該第二絶縁層の一部が前記開口部のうちの残りの開口部に実質的に充填されている第二絶縁層と、
    を備えた回路基板であって、さらに、前記第一絶縁層および第二絶縁層の一部によって実質的に一体となった絶縁バリアを、前記同電装の向かい合う端縁部の間に形成したことを特徴とする回路基板。
  2. 前記第一絶縁層は、その一部に樹脂材を含む請求項1記載の回路基板。
  3. 前記第一絶縁層は、強化材をさらに含む請求項2記載の回路基板。
  4. 前記強化材は、ガラス繊維を含む請求項3記載の前記回路基板。
  5. 前記第二絶縁層は、その一部に樹脂材を含む請求項1記載の前記回路基板。
  6. 前記第二絶縁層は、強化材をさらに含む請求項5記載の前記回路。
  7. 前記強化材は、ガラス繊維を含む請求項6記載の前記回路基板。
  8. 回路基板を製造する方法であって、
    第一および第二の対向する表面を有して、実質的に平坦な少なくとも一つの導電層を提供するステップであって、前記導電層は少なくとも二つの分割され絶縁された部分を有しており、それぞれの電気的に絶縁された部分は少なくとも一つの他の電気的に絶縁された部分の端縁部に実質的に向かい合う端縁部を有しており、互いに向かい合う前記の端縁部は複数の連続して形成された開口部からなる導電層を形成するステップと、
    前記少なくとも一つの導電層の前記第一の対向する表面上に第一絶縁層を配置する工程と、
    前記第一導電層の一部を前記向かい合う端縁部の連続して形成された開口部のうちの選択した開口部に実質的に充填する工程と、
    前記少なくとも一つの導電層の前記第二の対向する表面上に第二絶縁層を配置する工程と、
    前記第二絶縁層の一部を前記向かい合う端縁部の連続して形成された開口部のうちの残りの開口部を実質的に充填する工程と、
    を含み、さらに前記第一および第二絶縁層の前記一部によって実質的に一体となった絶縁バリアを前記向かい合う端縁部の間に提供する回路基板製造方法。
  9. 前記複数の連続して形成される開口部は、穿孔処理を用いて提供される請求項8記載の方法。
  10. 前記穿孔処理は、機械式ドリルを使用して達成される請求項9記載の方法。
  11. 前記穿孔処理は、レーザーを使用して達成される請求項9記載の方法。
  12. 前記少なくとも一つの導電層の前記第一の対向する表面上に前記第一絶縁層を配置することと、前記向かい合う端縁部の前記連続して形成された開口部のうちの前記選択された開口部を前記第一絶縁層で実質的に充填することは、積層処理を用いることにより達成される請求項8記載の方法。
  13. 前記少なくとも一つの導電層の前記第二の対向する表面上に前記第二絶縁層を配置することと、前記向かい合う端部の前記連続して形成された開口部のうちの残りの開口部を実質的に充填することは、積層処理を用いることにより達成される請求項12記載の方法。
  14. 第一基板部と、第二基板部と、第三基板部とを含む多層回路構造体であって、
    前記第一基板部は、少なくとも一つの導電層と、第一絶縁層と、第二絶縁層を有し、前記少なくとも一つの導電層は実質的に平坦であると共に第一および第二の対向する表面を有しており、該導電層はさらに前記少なくとも二つの分割された部分を有しており、それぞれの電気的に絶縁された部分は少なくとも一つの他の電気的に絶縁された部分の端縁部に実質的に向かい合う端縁部を有しており、互いに向かい合う前記の端縁部は複数の連続して形成された開口部からなり、前記第一絶縁層は前記少なくとも一つの導電層の前記第一の対向する表面上に配置されており、さらに前記第一絶縁層の一部が前記向かい合う端縁部の連続して形成された開口部のうちの選択した開口部に実質的に充填されており、前記第二絶縁層は前記少なくとも一つの導電層の前記第二の対向する表面上に配置されており、前記第二絶縁層の一部が前記向かい合う端縁部の連続して形成された開口部のうちの残りの開口部に実質的に充填されており、さらに前記第一および第二絶縁層の前記一部によって実質的に一体となった絶縁バリアを前記向かい合う端縁部の間に提供しており、さらに前記回路基板は第一密度の相互接続する導電スルーホールの第一パターンを有しており、
    前記第二および第三の回路基板部は前記第一回路基板部の反対側に配置されており、それぞれは相互接続するスルーホールの第二パターンを有しており、前記第一回路基板部は前記第二および第三回路基板部の間に電気的な相互接続を提供するように、前記相互接続するスルーホールの前記第二パターンは前記回路基板部の前記相互接続する導電スルーホールに電気的に接続されている、多層回路構造体。
  15. 前記多層回路構造体は、印刷回路基板である請求項14記載の多層回路構造体。
  16. 前記多層回路構造体は、チップキャリアである請求項14記載の多層回路構造体。
    テム。
JP2005180760A 2004-07-02 2005-06-21 分割した導電層を伴う回路基板、その製造方法、この回路基板基板を用いた電気組立体、及びこの組立体を用いた情報処理システム Withdrawn JP2006019723A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/882,167 US7157646B2 (en) 2004-07-02 2004-07-02 Circuitized substrate with split conductive layer, method of making same, electrical assembly utilizing same, and information handling system utilizing same

Publications (1)

Publication Number Publication Date
JP2006019723A true JP2006019723A (ja) 2006-01-19

Family

ID=35512730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005180760A Withdrawn JP2006019723A (ja) 2004-07-02 2005-06-21 分割した導電層を伴う回路基板、その製造方法、この回路基板基板を用いた電気組立体、及びこの組立体を用いた情報処理システム

Country Status (4)

Country Link
US (3) US7157646B2 (ja)
JP (1) JP2006019723A (ja)
CN (1) CN1717149B (ja)
TW (1) TWI373992B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7324352B2 (en) * 2004-09-03 2008-01-29 Staktek Group L.P. High capacity thin module system and method
US7616452B2 (en) * 2004-09-03 2009-11-10 Entorian Technologies, Lp Flex circuit constructions for high capacity circuit module systems and methods
US20060261449A1 (en) * 2005-05-18 2006-11-23 Staktek Group L.P. Memory module system and method
US7443023B2 (en) * 2004-09-03 2008-10-28 Entorian Technologies, Lp High capacity thin module system
US8021277B2 (en) 2005-02-02 2011-09-20 Mad Dogg Athletics, Inc. Programmed exercise bicycle with computer aided guidance
JP5103724B2 (ja) * 2005-09-30 2012-12-19 富士通株式会社 インターポーザの製造方法
US8436250B2 (en) * 2006-11-30 2013-05-07 Sanyo Electric Co., Ltd. Metal core circuit element mounting board
US7791209B2 (en) * 2008-03-12 2010-09-07 International Business Machines Corporation Method of underfill air vent for flipchip BGA
US9450556B2 (en) * 2009-10-16 2016-09-20 Avx Corporation Thin film surface mount components
JP5660044B2 (ja) * 2009-10-20 2015-01-28 日本電気株式会社 配線基板設計支援装置、配線基板設計方法、及びプログラム
KR101075774B1 (ko) * 2009-10-29 2011-10-26 삼성전기주식회사 발광소자 패키지 및 그 제조 방법
TW201223347A (en) * 2010-11-23 2012-06-01 Hon Hai Prec Ind Co Ltd Printed circuit board with compound-via
US9609749B2 (en) 2014-11-14 2017-03-28 Mediatek Inc. Printed circuit board having power/ground ball pad array
KR102609142B1 (ko) * 2015-06-08 2023-12-05 삼성전기주식회사 회로 기판 및 이를 포함하는 전자 기기
CN108668432B (zh) * 2017-03-28 2021-02-09 宏启胜精密电子(秦皇岛)有限公司 可挠性电路板及其制作方法
US11806577B1 (en) 2023-02-17 2023-11-07 Mad Dogg Athletics, Inc. Programmed exercise bicycle with computer aided guidance

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5384433A (en) 1991-10-29 1995-01-24 Aptix Corporation Printed circuit structure including power, decoupling and signal termination
JP3265669B2 (ja) 1993-01-19 2002-03-11 株式会社デンソー プリント基板
US5418689A (en) 1993-02-01 1995-05-23 International Business Machines Corporation Printed circuit board or card for direct chip attachment and fabrication thereof
US5603847A (en) * 1993-04-07 1997-02-18 Zycon Corporation Annular circuit components coupled with printed circuit board through-hole
US5639989A (en) * 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
US5736796A (en) 1995-05-01 1998-04-07 Apple Computer, Inc. Printed circuit board having split voltage planes
US6204453B1 (en) * 1998-12-02 2001-03-20 International Business Machines Corporation Two signal one power plane circuit board
JP3197213B2 (ja) * 1996-05-29 2001-08-13 松下電器産業株式会社 プリント配線板およびその製造方法
US5672911A (en) * 1996-05-30 1997-09-30 Lsi Logic Corporation Apparatus to decouple core circuits power supply from input-output circuits power supply in a semiconductor device package
US5912809A (en) * 1997-01-21 1999-06-15 Dell Usa, L.P. Printed circuit board (PCB) including channeled capacitive plane structure
JP2877132B2 (ja) * 1997-03-26 1999-03-31 日本電気株式会社 多層プリント基板とその製造方法
US6058022A (en) * 1998-01-07 2000-05-02 Sun Microsystems, Inc. Upgradeable PCB with adaptable RFI suppression structures
US6246112B1 (en) * 1998-06-11 2001-06-12 Intel Corporation Interleaved signal trace routing
US6288906B1 (en) 1998-12-18 2001-09-11 Intel Corporation Multiple layer printed circuit board having power planes on outer layers
US6236572B1 (en) * 1999-02-04 2001-05-22 Dell Usa, L.P. Controlled impedance bus and method for a computer system
US6329603B1 (en) * 1999-04-07 2001-12-11 International Business Machines Corporation Low CTE power and ground planes
US6373717B1 (en) * 1999-07-02 2002-04-16 International Business Machines Corporation Electronic package with high density interconnect layer
US6349038B1 (en) * 1999-09-21 2002-02-19 Dell Usa, L.P. EMC characteristics of a printed circuit board
US6331451B1 (en) * 1999-11-05 2001-12-18 Amkor Technology, Inc. Methods of making thin integrated circuit device packages with improved thermal performance and substrates for making the packages
JP3348709B2 (ja) 1999-11-24 2002-11-20 日本電気株式会社 プリント回路基板設計支援装置及び制御プログラム記録媒体
US6518516B2 (en) * 2000-04-25 2003-02-11 International Business Machines Corporation Multilayered laminate
US6418031B1 (en) 2000-05-01 2002-07-09 International Business Machines Corporation Method and means for decoupling a printed circuit board
US6740246B2 (en) * 2000-05-26 2004-05-25 Visteon Global Tech., Inc. Circuit board and a method for making the same
US6365839B1 (en) * 2000-06-05 2002-04-02 Adaptec, Inc. Multi-layer printed circuit board with dual impedance section
US6594153B1 (en) * 2000-06-27 2003-07-15 Intel Corporation Circuit package for electronic systems
US6507495B1 (en) * 2000-06-28 2003-01-14 Dell Products L.P. Three-dimensional technique for improving the EMC characteristics of a printed circuit board
US6781827B2 (en) * 2001-08-16 2004-08-24 International Business Machines Corporation Structure for mounting computer drive devices, pivotable between operating and service positions, and latchable in the service position
US6900992B2 (en) * 2001-09-18 2005-05-31 Intel Corporation Printed circuit board routing and power delivery for high frequency integrated circuits
US6826830B2 (en) * 2002-02-05 2004-12-07 International Business Machines Corporation Multi-layered interconnect structure using liquid crystalline polymer dielectric
US7088008B2 (en) * 2003-03-20 2006-08-08 International Business Machines Corporation Electronic package with optimized circuitization pattern
US7310737B2 (en) * 2003-06-30 2007-12-18 Hewlett-Packard Development Company, L.P. Cooling system for computer systems
US7035097B2 (en) * 2003-11-13 2006-04-25 Dzu Technology Corporation 3.5 inch hot-swappable docking module
US20050205292A1 (en) * 2004-03-18 2005-09-22 Etenna Corporation. Circuit and method for broadband switching noise suppression in multilayer printed circuit boards using localized lattice structures

Also Published As

Publication number Publication date
US7377033B2 (en) 2008-05-27
US20070144772A1 (en) 2007-06-28
CN1717149B (zh) 2010-09-15
US7491896B2 (en) 2009-02-17
US20080117583A1 (en) 2008-05-22
TW200616505A (en) 2006-05-16
CN1717149A (zh) 2006-01-04
US7157646B2 (en) 2007-01-02
US20060000636A1 (en) 2006-01-05
TWI373992B (en) 2012-10-01

Similar Documents

Publication Publication Date Title
JP2006019723A (ja) 分割した導電層を伴う回路基板、その製造方法、この回路基板基板を用いた電気組立体、及びこの組立体を用いた情報処理システム
JP4404252B2 (ja) 高速性能を有する印刷回路基板とその製造方法
US7381587B2 (en) Method of making circuitized substrate
JP2005183952A (ja) 導電孔を有したプリント回路ボードの製造方法及びボード
JP2003174265A (ja) 多層配線回路基板
HU225075B1 (en) Power/ground core for printed circuit boards, printed circuit board and method for producing these boards
KR20080076241A (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
US7457129B2 (en) Multilayer printed wiring board
KR100820633B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
US10182494B1 (en) Landless via concept
US7814649B2 (en) Method of making circuitized substrate with filled isolation border
US4479991A (en) Plastic coated laminate
US20120012553A1 (en) Method of forming fibrous laminate chip carrier structures
JP4305088B2 (ja) コンデンサ及びその製造方法、並びにインターポーザーまたはプリント配線板及びその製造方法
JP2000323841A (ja) 多層回路基板とその製造方法
US6492007B1 (en) Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same
KR100725481B1 (ko) 전자 소자 내장형 인쇄회로기판 및 그 제조 방법
KR20210000161A (ko) 인쇄회로기판 및 그 제조방법
KR100658437B1 (ko) 범프기판를 이용한 인쇄회로기판 및 제조방법
EP0572232A2 (en) A multilayer printed circuit board and method for manufacturing same
JP2003060324A (ja) プリント配線板
JP4413533B2 (ja) 多層配線基板
KR20200137305A (ko) 인쇄회로기판
KR101228320B1 (ko) 임베디드 회로 기판의 제조 방법
KR20100053761A (ko) 언클래드를 이용한 임베디드 인쇄회로기판의 제조방법 및 이에 의하여 제조된 인쇄회로기판

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080902