JP5103724B2 - インターポーザの製造方法 - Google Patents
インターポーザの製造方法 Download PDFInfo
- Publication number
- JP5103724B2 JP5103724B2 JP2005286978A JP2005286978A JP5103724B2 JP 5103724 B2 JP5103724 B2 JP 5103724B2 JP 2005286978 A JP2005286978 A JP 2005286978A JP 2005286978 A JP2005286978 A JP 2005286978A JP 5103724 B2 JP5103724 B2 JP 5103724B2
- Authority
- JP
- Japan
- Prior art keywords
- resin layer
- electrode
- capacitor
- resin
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/645—Inductive arrangements
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01077—Iridium [Ir]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0302—Properties and characteristics in general
- H05K2201/0317—Thin film conductor layer; Thin film passive component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09481—Via in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09763—Printed component having superposed conductors, but integrated in one circuit layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0147—Carriers and holders
- H05K2203/016—Temporary inorganic, non-metallic carrier, e.g. for processing or transferring
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/42—Piezoelectric device making
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
- Y10T29/435—Solid dielectric type
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
Description
本発明の第1実施形態によるインターポーザ及びその製造方法並びにそのインターポーザを用いた電子装置及びその製造方法を図1乃至図30を用いて説明する。
まず、本実施形態によるインターポーザ及び電子装置を図1乃至図3を用いて説明する。図1は、本実施形態によるインターポーザを示す断面図(その1)である。図2は、本実施形態によるインターポーザを示す断面図(その2)である。図3は、本実施形態による電子装置を示す断面図である。
次に、本実施形態によるインターポーザ及び電子装置の製造方法を図4乃至図30を用いて説明する。図4乃至図30は、本実施形態によるインターポーザ及び電子装置の製造方法を示す工程図である。図4(a)乃至図7(c)、図8(b)乃至図12(c)、図13(b)乃至図30は、断面図である。図8(a)及び図13(a)は、斜視図である。
次に、本実施形態の変形例(その1)によるインターポーザ及びその製造方法を図31及び図32を用いて説明する。図31は、本変形例によるインターポーザを示す断面図である。
次に、本実施形態の変形例(その2)によるインターポーザ及びその製造方法を図33及び図34を用いて説明する。図33は、本変形例によるインターポーザを示す断面図である。
次に、本実施形態の変形例(その3)によるインターポーザ及びその製造方法を図35を用いて説明する。図35は、本変形例によるインターポーザを示す断面図である。
本発明の第2実施形態によるインターポーザ及びその製造方法、並びにそのインターポーザを用いた電子装置及びその製造方法を図36乃至図62を用いて説明する。図1乃至図35に示す第1実施形態によるインターポーザ及びその製造方法等と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
まず、本実施形態によるインターポーザ及び電子装置を図36乃至図38を用いて説明する。図36は、本実施形態によるインターポーザを示す断面図(その1)である。図37は、本実施形態によるインターポーザを示す断面図(その2)である。図38は、本実施形態による電子装置を示す断面図である。
次に、本実施形態によるインターポーザ及び電子装置の製造方法を図39乃至図62を用いて説明する。図39乃至図62は、本実施形態によるインターポーザ及びその製造方法を示す工程断面図である。
部分電極56aと導電膜116cとが互いに離れてしまうことはなく、部分電極56bとキャパシタ電極116bとが互いに離れてしまうことはなく、部分電極56cと導電膜116dとが互いに離れてしまうことはない。
本発明の第3実施形態によるインターポーザ及びその製造方法、並びにそのインターポーザを用いた電子装置及びその製造方法を図63乃至図87を用いて説明する。図1乃至図62に示す第1及び第2実施形態によるインターポーザ及びその製造方法等と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
まず、本実施形態によるインターポーザ及び電子装置を図63乃至図65を用いて説明する。図63は、本実施形態によるインターポーザを示す断面図(その1)である。図64は、本実施形態によるインターポーザを示す断面図(その2)である。図65は、本実施形態による電子装置を示す断面図である。
次に、本実施形態によるインターポーザ及び電子装置の製造方法を図66乃至図87を用いて説明する。図66乃至図87は、本実施形態によるインターポーザ及びその製造方法を示す工程断面図である。
部分電極56aと導電膜194cとが互いに離れてしまうことはなく、部分電極56bとキャパシタ電極194bとが互いに離れてしまうことはなく、部分電極56cと導電膜194dとが互いに離れてしまうことはない。
本発明は上記実施形態に限らず種々の変形が可能である。
(付記1)
複数の樹脂層より成る基材と、
前記複数の樹脂層のうちの第1の樹脂層と前記複数の樹脂層のうちの第2の樹脂層との間に埋め込まれた薄膜キャパシタであって、第1のキャパシタ電極と;前記第1のキャパシタ電極に対向するように形成された第2のキャパシタ電極と;前記第1のキャパシタ電極と前記第2のキャパシタ電極との間に形成された、比誘電率が200以上のキャパシタ誘電体膜とを有する薄膜キャパシタと、
前記基材を貫き、前記第1のキャパシタ電極に電気的に接続された第1の貫通電極と、
前記基材を貫き、前記第2のキャパシタ電極に電気的に接続された第2の貫通電極と
を有することを特徴とするインターポーザ。
(付記2)
付記1記載のインターポーザにおいて、
前記複数の樹脂層のうちの第3の樹脂層と前記複数の樹脂層のうちの第4の樹脂層との間に埋め込まれた他の薄膜キャパシタであって、第3のキャパシタ電極と;前記第3のキャパシタ電極に対向するように形成された第4のキャパシタ電極と;前記第3のキャパシタ電極と前記第4のキャパシタ電極との間に形成された、比誘電率が200以上の他のキャパシタ誘電体膜とを有する他の薄膜キャパシタとを更に有し、
前記第3のキャパシタ電極は、前記第1の貫通電極に電気的に接続されており、
前記第4のキャパシタ電極は、前記第2の貫通電極に電気的に接続されている
ことを特徴とするインターポーザ。
(付記3)
付記2記載のインターポーザにおいて、
前記複数の樹脂層のうちの第5の樹脂層と前記複数の樹脂層のうちの第6の樹脂層との間に埋め込まれた薄膜キャパシタであって、第5のキャパシタ電極と;前記第5のキャパシタ電極に対向するように形成された第6のキャパシタ電極と;前記第5のキャパシタ電極と前記第6のキャパシタ電極との間に形成された、比誘電率が200以上の更に他のキャパシタ誘電体膜とを有する更に他の薄膜キャパシタとを更に有し、
前記第5のキャパシタ電極は、前記第1の貫通電極に電気的に接続されており、
前記第6のキャパシタ電極は、前記第2の貫通電極に電気的に接続されている
ことを特徴とするインターポーザ。
(付記4)
付記1乃至3のいずれかに記載のインターポーザにおいて、
前記第1の樹脂層又は前記第2の樹脂層は、エポキシ樹脂、ベンゾシクロブテン樹脂、ポリイミド樹脂、ビスマレイミド・トリアジン樹脂、ポリテトラフルオロエチレン樹脂、アクリル樹脂、又は、ジアリルフタレート樹脂より成る
ことを特徴とするインターポーザ。
(付記5)
付記1乃至4のいずれかに記載のインターポーザにおいて、
前記薄膜キャパシタに電気的に接続されたインダクタを更に有する
ことを特徴とするインターポーザ。
(付記6)
付記1乃至5のいずれかに記載のインターポーザにおいて、
前記キャパシタ誘電体膜は、Sr、Ba、Pb、Zr、Bi、Ta、Ti、Mg、及びNbの少なくともいずれかの元素を含む複合酸化物より成る
ことを特徴とするインターポーザ。
(付記7)
付記1乃至6のいずれかに記載のインターポーザにおいて、
前記薄膜キャパシタを覆うように形成された無機材料より成る保護膜を更に有する
ことを特徴とするインターポーザ。
(付記8)
付記7記載のインターポーザにおいて、
前記保護膜は、前記キャパシタ誘電体膜と同一の材料より成る非晶質膜である
ことを特徴とするインターポーザ。
(付記9)
付記1乃至8のいずれかに記載のインターポーザにおいて、
前記キャパシタ電極は、Au、Cr、Cu、W、Pt、Pd、Ru、Ru酸化物、Ir、Ir酸化物、又はPt酸化物より成る
ことを特徴とするインターポーザ。
(付記10)
第1の基板の一方の主面上に、第1のキャパシタ電極と、前記第1のキャパシタ電極上に形成された結晶質のキャパシタ誘電体膜と、前記キャパシタ誘電体膜上に形成された第2のキャパシタ電極とを有する薄膜キャパシタを形成する工程と、
前記第1の基板の前記一方の主面上及び前記薄膜キャパシタ上に、半硬化の第1の樹脂層と;前記第1の樹脂層に埋め込まれ、前記第1のキャパシタ電極又は前記第2のキャパシタ電極に電気的に接続され、貫通電極の一部となる第1の部分電極とを形成する工程と、
前記第1の部分電極の上部及び前記第1の樹脂層の上層部をバイトにより切削する工程と、
第2の基板の一方の主面上に、半硬化の第2の樹脂層と;前記第2の樹脂層に埋め込まれ、前記第1の部分電極に対応するように配され、前記貫通電極の一部となる第2の部分電極とを形成する工程と、
前記第2の部分電極の上部及び前記第2の樹脂層の上層部をバイトにより切削する工程と、
前記第1の樹脂層と前記第2の樹脂層とを互いに密着させた状態で熱処理を行い、前記第1の樹脂層と前記第2の樹脂層とを互いに接着させるとともに、前記第1の部分電極と前記第2の部分電極とを互いに接合する工程と、
前記第1の基板を除去する工程と、
前記第2の基板の前記一方の主面上に、前記薄膜キャパシタを覆うように第3の樹脂層を形成する工程と、
前記第3の樹脂層に、前記貫通電極の一部となる第3の部分電極を埋め込む工程と、
前記第3の樹脂層を台座により支持する工程と、
前記第2の基板を除去する工程と
を有することを特徴とするインターポーザの製造方法。
(付記11)
付記10記載のインターポーザの製造方法において、
前記第1の樹脂層と前記第2の樹脂層とを互いに密着させた状態で熱処理を行う工程の後、前記第1の基板を除去する工程の前に、前記第2の基板を他の台座により支持する工程を更に有し、
前記第1の基板を除去する工程では、前記第2の基板を前記他の台座により支持した状態で前記第1の基板を除去する
ことを特徴とするインターポーザの製造方法。
(付記12)
付記10又は11記載のインターポーザの製造方法において、
前記第3の樹脂層を前記台座により支持する工程では、前記第3の樹脂層に熱剥離シートを用いて前記台座を接着する
ことを特徴とするインターポーザの製造方法。
(付記13)
付記11記載のインターポーザの製造方法において、
前記第2の基板を前記他の台座により支持する工程では、前記第2の基板に熱剥離シートを用いて前記他の台座を接着する
ことを特徴とするインターポーザの製造方法。
(付記14)
第1の基板の一方の主面上に、第1のキャパシタ電極と、前記第1のキャパシタ電極上に形成された結晶質の第1のキャパシタ誘電体膜と、前記第1のキャパシタ誘電体膜上に形成された第2のキャパシタ電極とを有する第1の薄膜キャパシタを形成する工程と、
前記第1の基板の前記一方の主面上及び前記第1の薄膜キャパシタ上に、半硬化の第1の樹脂層と;前記第1の樹脂層に埋め込まれ、前記第1のキャパシタに電気的に接続され、貫通電極の一部となる第1の部分電極とを形成する工程と、
前記第1の部分電極の上部及び前記第1の樹脂層の上層部をバイトにより切削する工程と、
第2の基板の一方の主面上に、第3のキャパシタ電極と、前記第3のキャパシタ電極上に形成された結晶質の第2のキャパシタ誘電体膜と、前記第2のキャパシタ誘電体膜上に形成された第4のキャパシタ電極とを有する第2の薄膜キャパシタを形成する工程と、
前記第2の基板の前記一方の主面上及び前記第2の薄膜キャパシタ上に、半硬化の第2の樹脂層と;前記第2の樹脂層に埋め込まれ、前記第2のキャパシタに電気的に接続され、前記貫通電極の一部となる第2の部分電極とを形成する工程と、
前記第2の部分電極の上部及び前記第2の樹脂層の上層部をバイトにより切削する工程と、
前記第1の基板と前記第2の基板とを対向させ、前記第1の樹脂層と前記第2の樹脂層とを互いに密着させた状態で熱処理を行い、前記第1の樹脂層と前記第2の樹脂層とを互いに接着させるとともに、前記第1の部分電極と前記第2の部分電極とを互いに接合する工程と、
前記第1の基板を除去する工程と、
前記第2の基板の前記一方の主面上に、前記第1の薄膜キャパシタを覆うように第3の樹脂層を形成する工程と、
前記第3の樹脂層に、前記貫通電極の一部となる第3の部分電極を埋め込む工程と、
前記第3の樹脂層を第1の台座により支持する工程と、
前記第2の基板を除去する工程と、
第3の基板の一方の主面上に、第4の樹脂層と;前記第4の樹脂層に埋め込まれ、前記貫通電極の一部となる第4の部分電極とを形成する工程と、
前記第4の部分電極の上部及び前記第4の樹脂層の上層部をバイトにより切削する工程と、
前記第1の台座と前記第3の基板とを対向させ、前記第4の樹脂層と前記第2の薄膜キャパシタとを互いに密着させた状態で熱処理を行い、前記第4の樹脂層と前記第2の薄膜キャパシタとを互いに接着させるとともに、前記第2の部分電極と前記第4の部分電極とを電気的に接続する工程と、
前記第3の樹脂層を第2の台座により支持する工程と、
前記第3の基板を除去する工程と
を有することを特徴とするインターポーザの製造方法。
(付記15)
付記14記載のインターポーザの製造方法において、
前記第1の樹脂層と前記第2の樹脂層とを互いに密着させた状態で熱処理を行う工程の後、前記第1の基板を除去する工程の前に、前記第2の基板を第3の台座により支持する工程を更に有し、
前記第1の基板を除去する工程では、前記第2の基板を前記第3の台座により支持した状態で前記第1の基板を除去する
ことを特徴とするインターポーザの製造方法。
(付記16)
付記14又は15記載のインターポーザの製造方法において、
前記第3の樹脂層を前記第1の台座により支持する工程では、前記第3の樹脂層に熱剥離シートを用いて前記第1の台座を接着する
ことを特徴とするインターポーザの製造方法。
(付記17)
付記14乃至16のいずれかに記載のインターポーザの製造方法において、
前記第3の樹脂層を前記第2の台座により支持する工程では、前記第3の樹脂層に熱剥離シートを用いて前記第2の台座を接着する
ことを特徴とするインターポーザの製造方法。
(付記18)
付記15記載のインターポーザの製造方法において、
前記第2の基板を前記第3の台座により支持する工程では、前記第2の基板に熱剥離シートを用いて前記第3の台座を接着する
ことを特徴とするインターポーザの製造方法。
(付記19)
付記10乃至18のいずれかに記載のインターポーザの製造方法において、
前記第1の樹脂層及び前記第2の樹脂層は、ベンゾシクロブテン樹脂、ポリイミド樹脂、エポキシ樹脂、ビスマレイミド樹脂、マレイミド樹脂、シアネート樹脂、ポリフェニレンエーテル樹脂、ポリフェニレンオキサイド樹脂、フッ素含有樹脂、液晶ポリマ、ポリエーテルイミド樹脂、又は、ポリエーテルエーテルケトン樹脂より成る
ことを特徴とするインターポーザの製造方法。
(付記20)
付記14乃至18のいずれかに記載のインターポーザの製造方法において、
前記第4の樹脂層は、ベンゾシクロブテン樹脂、ポリイミド樹脂、エポキシ樹脂、ビスマレイミド樹脂、マレイミド樹脂、シアネート樹脂、ポリフェニレンエーテル樹脂、ポリフェニレンオキサイド樹脂、フッ素含有樹脂、液晶ポリマ、ポリエーテルイミド樹脂、又は、ポリエーテルエーテルケトン樹脂より成る
ことを特徴とするインターポーザの製造方法。
10…半導体基板
12…導電膜
12a、12b…キャパシタ電極
12c、12d…導電膜
12e…インダクタ
14…キャパシタ誘電体膜
16…導電膜、キャパシタ電極
18a、18b…薄膜キャパシタ
20…樹脂層
24a〜24e…開口部
26…フォトレジスト膜
28a〜28c…開口部
30a〜30c…部分電極
30d、30e…導体プラグ
31…配線
32…樹脂層
32a…熱処理前の樹脂層
32b…半硬化状態の樹脂層
33a〜33c…開口部
34…フォトレジスト膜
36a〜36c…開口部
38a〜38c…部分電極
40…超精密旋盤
42…チャックテーブル
44…バイト
46…半導体基板
48…樹脂層
48a…熱処理前の樹脂層
48b…半硬化状態の樹脂層
50a〜50c…開口部
52…フォトレジスト膜
54a〜54c…開口部
56a〜56c…部分電極
58…台座
60…感圧粘着剤層
62…基材
64…熱剥離接着剤層
64a…発泡後の熱剥離接着剤層
66…熱剥離シート
68…樹脂層
70a〜70c…開口部
72…フォトレジスト膜
74a〜74c…開口部
76a〜76c…部分電極
77a〜77c…貫通電極
78…台座
80…感圧粘着剤層
82…基材
84…熱剥離接着剤層
84a…発泡後の熱剥離接着剤層
86…熱剥離シート
88…フォトレジスト膜
90…開口部
92…電極パッド
94…半田バンプ
96、96a〜96e…インターポーザ
98…パッケージ基板
100…基板
102…電極パッド
104…電極パッド
106…半田バンプ
108…半導体集積回路素子
109…半導体基板
110…電極パッド
112…半田バンプ
114…半導体基板
116…導電膜
116a、116b…キャパシタ電極
116c、116d…導電膜
118…キャパシタ誘電体膜
120…導電膜、キャパシタ電極
122a、122b…薄膜キャパシタ
124…樹脂層
126a〜126e…開口部
128…フォトレジスト膜
130a〜130c…開口部
132a〜132c…部分電極
134…配線
136…樹脂層
136a…熱処理前の樹脂層
136b…半硬化状態の樹脂層
138a〜138c…開口部
140…フォトレジスト膜
141a〜141c…開口部
142a〜142c…部分電極
144…台座
146…感圧粘着剤層
148…基材
150…熱剥離接着剤層
150a…発泡後の熱剥離接着剤層
152…熱剥離シート
164…台座
166…感圧粘着剤層
168…基材
170…熱剥離接着剤層
170a…発泡後の熱剥離接着剤層
172…熱剥離シート
182…台座
184…感圧粘着剤層
186…基材
188…熱剥離接着剤層
188a…発泡後の熱剥離接着剤層
190…熱剥離シート
192…半導体基板
194…導電膜
194a、194b…キャパシタ電極
194c、194d…導電膜
196…キャパシタ誘電体膜
198…導電膜、キャパシタ電極
200a、200b…薄膜キャパシタ
202…樹脂層
204a〜204e…開口部
206…樹脂層
208a〜208c…開口部
210a〜210c…部分電極
210e、210f…導体プラグ
212…配線
214…樹脂層
214a…熱処理前の樹脂層
214b…半硬化状態の樹脂層
216a〜216c…開口部
218…フォトレジスト膜
220a〜220c…部分電極
222…台座
224…感圧粘着剤層
226…基材
228…熱剥離接着剤層
228a…発泡後の熱剥離接着剤層
230…熱剥離シート
232…台座
234…感圧粘着剤層
236…基材
238…熱剥離接着剤層
238a…発泡後の熱剥離接着剤層
240…熱剥離シート
Claims (7)
- 第1の基板の一方の主面上に、第1のキャパシタ電極と、前記第1のキャパシタ電極上に形成された結晶質のキャパシタ誘電体膜と、前記キャパシタ誘電体膜上に形成された第2のキャパシタ電極とを有する薄膜キャパシタを形成する工程と、
前記第1の基板の前記一方の主面上及び前記薄膜キャパシタ上に、半硬化の第1の樹脂層と;前記第1の樹脂層に埋め込まれ、前記第1のキャパシタ電極又は前記第2のキャパシタ電極に電気的に接続され、貫通電極の一部となる第1の部分電極とを形成する工程と、
前記第1の部分電極の上部及び前記第1の樹脂層の上層部をバイトにより切削する工程と、
第2の基板の一方の主面上に、半硬化の第2の樹脂層と;前記第2の樹脂層に埋め込まれ、前記第1の部分電極に対応するように配され、前記貫通電極の一部となる第2の部分電極とを形成する工程と、
前記第2の部分電極の上部及び前記第2の樹脂層の上層部をバイトにより切削する工程と、
前記第1の樹脂層と前記第2の樹脂層とを互いに密着させた状態で熱処理を行い、前記第1の樹脂層と前記第2の樹脂層とを互いに接着させるとともに、前記第1の部分電極と前記第2の部分電極とを互いに接合する工程と、
前記第1の基板を除去する工程と、
前記第2の基板の前記一方の主面上に、前記薄膜キャパシタを覆うように第3の樹脂層を形成する工程と、
前記第3の樹脂層に、前記貫通電極の一部となる第3の部分電極を埋め込む工程と、
前記第3の樹脂層を台座により支持する工程と、
前記第2の基板を除去する工程と
を有することを特徴とするインターポーザの製造方法。 - 請求項1記載のインターポーザの製造方法において、
前記第3の樹脂層を前記台座により支持する工程では、前記第3の樹脂層に熱剥離シートを用いて前記台座を接着する
ことを特徴とするインターポーザの製造方法。 - 第1の基板の一方の主面上に、第1のキャパシタ電極と、前記第1のキャパシタ電極上に形成された結晶質の第1のキャパシタ誘電体膜と、前記第1のキャパシタ誘電体膜上に形成された第2のキャパシタ電極とを有する第1の薄膜キャパシタを形成する工程と、
前記第1の基板の前記一方の主面上及び前記第1の薄膜キャパシタ上に、半硬化の第1の樹脂層と;前記第1の樹脂層に埋め込まれ、前記第1のキャパシタに電気的に接続され、貫通電極の一部となる第1の部分電極とを形成する工程と、
前記第1の部分電極の上部及び前記第1の樹脂層の上層部をバイトにより切削する工程と、
第2の基板の一方の主面上に、第3のキャパシタ電極と、前記第3のキャパシタ電極上に形成された結晶質の第2のキャパシタ誘電体膜と、前記第2のキャパシタ誘電体膜上に形成された第4のキャパシタ電極とを有する第2の薄膜キャパシタを形成する工程と、
前記第2の基板の前記一方の主面上及び前記第2の薄膜キャパシタ上に、半硬化の第2の樹脂層と;前記第2の樹脂層に埋め込まれ、前記第2のキャパシタに電気的に接続され、前記貫通電極の一部となる第2の部分電極とを形成する工程と、
前記第2の部分電極の上部及び前記第2の樹脂層の上層部をバイトにより切削する工程と、
前記第1の基板と前記第2の基板とを対向させ、前記第1の樹脂層と前記第2の樹脂層とを互いに密着させた状態で熱処理を行い、前記第1の樹脂層と前記第2の樹脂層とを互いに接着させるとともに、前記第1の部分電極と前記第2の部分電極とを互いに接合する工程と、
前記第1の基板を除去する工程と、
前記第2の基板の前記一方の主面上に、前記第1の薄膜キャパシタを覆うように第3の樹脂層を形成する工程と、
前記第3の樹脂層に、前記貫通電極の一部となる第3の部分電極を埋め込む工程と、
前記第3の樹脂層を第1の台座により支持する工程と、
前記第2の基板を除去する工程と、
第3の基板の一方の主面上に、第4の樹脂層と;前記第4の樹脂層に埋め込まれ、前記貫通電極の一部となる第4の部分電極とを形成する工程と、
前記第4の部分電極の上部及び前記第4の樹脂層の上層部をバイトにより切削する工程と、
前記第1の台座と前記第3の基板とを対向させ、前記第4の樹脂層と前記第2の薄膜キャパシタとを互いに密着させた状態で熱処理を行い、前記第4の樹脂層と前記第2の薄膜キャパシタとを互いに接着させるとともに、前記第2の部分電極と前記第4の部分電極とを電気的に接続する工程と、
前記第3の樹脂層を第2の台座により支持する工程と、
前記第3の基板を除去する工程と
を有することを特徴とするインターポーザの製造方法。 - 請求項3記載のインターポーザの製造方法において、
前記第3の樹脂層を前記第1の台座により支持する工程では、前記第3の樹脂層に熱剥離シートを用いて前記第1の台座を接着する
ことを特徴とするインターポーザの製造方法。 - 請求項3又は4記載のインターポーザの製造方法において、
前記第3の樹脂層を前記第2の台座により支持する工程では、前記第3の樹脂層に熱剥離シートを用いて前記第2の台座を接着する
ことを特徴とするインターポーザの製造方法。 - 請求項1乃至5のいずれか1項に記載のインターポーザの製造方法において、
前記第1の樹脂層及び前記第2の樹脂層は、ベンゾシクロブテン樹脂、ポリイミド樹脂、エポキシ樹脂、ビスマレイミド樹脂、マレイミド樹脂、シアネート樹脂、ポリフェニレンエーテル樹脂、ポリフェニレンオキサイド樹脂、フッ素含有樹脂、液晶ポリマ、ポリエーテルイミド樹脂、又は、ポリエーテルエーテルケトン樹脂より成る
ことを特徴とするインターポーザの製造方法。 - 請求項3乃至5のいずれか1項に記載のインターポーザの製造方法において、
前記第4の樹脂層は、ベンゾシクロブテン樹脂、ポリイミド樹脂、エポキシ樹脂、ビスマレイミド樹脂、マレイミド樹脂、シアネート樹脂、ポリフェニレンエーテル樹脂、ポリフェニレンオキサイド樹脂、フッ素含有樹脂、液晶ポリマ、ポリエーテルイミド樹脂、又は、ポリエーテルエーテルケトン樹脂より成る
ことを特徴とするインターポーザの製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005286978A JP5103724B2 (ja) | 2005-09-30 | 2005-09-30 | インターポーザの製造方法 |
US11/338,857 US7355290B2 (en) | 2005-09-30 | 2006-01-25 | Interposer and method for fabricating the same |
US12/068,272 US7614142B2 (en) | 2005-09-30 | 2008-02-05 | Method for fabricating an interposer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005286978A JP5103724B2 (ja) | 2005-09-30 | 2005-09-30 | インターポーザの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007096226A JP2007096226A (ja) | 2007-04-12 |
JP5103724B2 true JP5103724B2 (ja) | 2012-12-19 |
Family
ID=37981513
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005286978A Expired - Fee Related JP5103724B2 (ja) | 2005-09-30 | 2005-09-30 | インターポーザの製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7355290B2 (ja) |
JP (1) | JP5103724B2 (ja) |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7619296B2 (en) * | 2005-02-03 | 2009-11-17 | Nec Electronics Corporation | Circuit board and semiconductor device |
JP4667094B2 (ja) * | 2005-03-18 | 2011-04-06 | 富士通株式会社 | 電子装置の製造方法 |
SG130055A1 (en) | 2005-08-19 | 2007-03-20 | Micron Technology Inc | Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices |
JP4674606B2 (ja) * | 2005-10-18 | 2011-04-20 | 株式会社村田製作所 | 薄膜キャパシタ |
JP4757056B2 (ja) * | 2006-02-21 | 2011-08-24 | 富士通株式会社 | 樹脂層の形成方法並びに半導体装置及びその製造方法 |
TWI326908B (en) * | 2006-09-11 | 2010-07-01 | Ind Tech Res Inst | Packaging structure and fabricating method thereof |
JP4738299B2 (ja) | 2006-09-20 | 2011-08-03 | 富士通株式会社 | キャパシタ、その製造方法、および電子基板 |
US20080073795A1 (en) * | 2006-09-24 | 2008-03-27 | Georgia Tech Research Corporation | Integrated circuit interconnection devices and methods |
JP5003082B2 (ja) * | 2006-09-26 | 2012-08-15 | 富士通株式会社 | インターポーザ及びその製造方法 |
JP2008091639A (ja) * | 2006-10-02 | 2008-04-17 | Nec Electronics Corp | 電子装置およびその製造方法 |
JP5463908B2 (ja) * | 2007-03-01 | 2014-04-09 | 日本電気株式会社 | キャパシタ搭載インターポーザ及びその製造方法 |
US7910837B2 (en) | 2007-08-10 | 2011-03-22 | Napra Co., Ltd. | Circuit board, electronic device and method for manufacturing the same |
US8730647B2 (en) * | 2008-02-07 | 2014-05-20 | Ibiden Co., Ltd. | Printed wiring board with capacitor |
JP4278007B1 (ja) | 2008-11-26 | 2009-06-10 | 有限会社ナプラ | 微細空間への金属充填方法 |
JP5110178B2 (ja) * | 2010-04-13 | 2012-12-26 | 株式会社デンソー | 半導体装置およびその製造方法 |
TWI422009B (zh) * | 2010-07-08 | 2014-01-01 | Nat Univ Tsing Hua | 多晶片堆疊結構 |
JP2013008802A (ja) * | 2011-06-23 | 2013-01-10 | Sony Corp | 薄膜キャパシタ、多層配線基板および半導体装置 |
US9331137B1 (en) * | 2012-03-27 | 2016-05-03 | Altera Corporation | Metal-insulator-metal capacitors between metal interconnect layers |
US8901730B2 (en) | 2012-05-03 | 2014-12-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and apparatus for package on package devices |
US9583365B2 (en) * | 2012-05-25 | 2017-02-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming interconnects for three dimensional integrated circuit |
TWI503928B (zh) * | 2012-09-10 | 2015-10-11 | 矽品精密工業股份有限公司 | 半導體封裝件及其製法與中介板結構 |
US9692188B2 (en) | 2013-11-01 | 2017-06-27 | Quell Corporation | Flexible electrical connector insert with conductive and non-conductive elastomers |
CA2960991C (en) | 2013-11-01 | 2020-06-30 | Quell Corporation | Very low inductance flexible electrical connector insert |
US10468351B2 (en) * | 2014-08-26 | 2019-11-05 | Xilinx, Inc. | Multi-chip silicon substrate-less chip packaging |
US9997425B2 (en) * | 2015-07-14 | 2018-06-12 | University Of Windsor | Layered benzocyclobutene interconnected circuit and method of manufacturing same |
KR20230020008A (ko) * | 2015-08-28 | 2023-02-09 | 쇼와덴코머티리얼즈가부시끼가이샤 | 반도체 장치 및 그 제조 방법 |
JP7080579B2 (ja) * | 2016-12-02 | 2022-06-06 | 凸版印刷株式会社 | 電子部品製造方法 |
JP6380726B1 (ja) * | 2016-12-21 | 2018-08-29 | 大日本印刷株式会社 | 貫通電極基板、半導体装置及び貫通電極基板の製造方法 |
US11092551B2 (en) * | 2019-10-17 | 2021-08-17 | International Business Machines Corporation | Staircase surface-enhanced raman scattering substrate |
KR20220162468A (ko) * | 2021-06-01 | 2022-12-08 | 삼성전자주식회사 | 반도체 패키지 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04211191A (ja) | 1990-02-09 | 1992-08-03 | Hitachi Ltd | 実装構造体 |
US5455064A (en) | 1993-11-12 | 1995-10-03 | Fujitsu Limited | Process for fabricating a substrate with thin film capacitor and insulating plug |
US5906310A (en) * | 1994-11-10 | 1999-05-25 | Vlt Corporation | Packaging electrical circuits |
US6323549B1 (en) * | 1996-08-29 | 2001-11-27 | L. Pierre deRochemont | Ceramic composite wiring structures for semiconductor devices and method of manufacture |
JP4479015B2 (ja) * | 1999-06-10 | 2010-06-09 | パナソニック株式会社 | コンデンサ内蔵キャリア基板およびその製造方法 |
JP4012652B2 (ja) | 1999-07-22 | 2007-11-21 | 京セラ株式会社 | 半導体装置 |
JP4012655B2 (ja) | 1999-08-30 | 2007-11-21 | 京セラ株式会社 | 半導体装置 |
US6376909B1 (en) * | 1999-09-02 | 2002-04-23 | Micron Technology, Inc. | Mixed-mode stacked integrated circuit with power supply circuit part of the stack |
JP4211210B2 (ja) | 2000-09-08 | 2009-01-21 | 日本電気株式会社 | コンデンサとその実装構造ならびにその製造方法、半導体装置およびその製造方法 |
JP3910387B2 (ja) * | 2001-08-24 | 2007-04-25 | 新光電気工業株式会社 | 半導体パッケージ及びその製造方法並びに半導体装置 |
JP3583396B2 (ja) | 2001-10-31 | 2004-11-04 | 富士通株式会社 | 半導体装置の製造方法、薄膜多層基板及びその製造方法 |
JP4497448B2 (ja) | 2002-07-04 | 2010-07-07 | 日本化薬株式会社 | 水溶性モノアゾ化合物、水性マゼンタインク組成物および着色体 |
JP4077261B2 (ja) * | 2002-07-18 | 2008-04-16 | 富士通株式会社 | 半導体装置 |
JP4509550B2 (ja) | 2003-03-19 | 2010-07-21 | 日本特殊陶業株式会社 | 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 |
TWI251536B (en) * | 2003-03-20 | 2006-03-21 | Hitachi Chemical Co Ltd | Material for multilayer printed circuit board with built-in capacitor, substrate for multilayer printed circuit board, multilayer printed circuit board and methods for producing those |
US7016392B2 (en) * | 2003-04-30 | 2006-03-21 | Ashish Tandon | GaAs-based long-wavelength laser incorporating tunnel junction structure |
JP4131681B2 (ja) * | 2003-06-20 | 2008-08-13 | 富士通株式会社 | 半導体装置の製造方法 |
JP4377617B2 (ja) * | 2003-06-20 | 2009-12-02 | 日本特殊陶業株式会社 | コンデンサ、コンデンサ付き半導体素子、コンデンサ付き配線基板、および、半導体素子とコンデンサと配線基板とを備える電子ユニット |
JP4447881B2 (ja) * | 2003-10-14 | 2010-04-07 | 富士通株式会社 | インターポーザの製造方法 |
US7157646B2 (en) * | 2004-07-02 | 2007-01-02 | Endicott Interconnect Technologies, Inc. | Circuitized substrate with split conductive layer, method of making same, electrical assembly utilizing same, and information handling system utilizing same |
JP4214969B2 (ja) * | 2004-08-16 | 2009-01-28 | 沖電気工業株式会社 | 半導体装置の製造方法 |
-
2005
- 2005-09-30 JP JP2005286978A patent/JP5103724B2/ja not_active Expired - Fee Related
-
2006
- 2006-01-25 US US11/338,857 patent/US7355290B2/en not_active Expired - Fee Related
-
2008
- 2008-02-05 US US12/068,272 patent/US7614142B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20070090546A1 (en) | 2007-04-26 |
US20080134499A1 (en) | 2008-06-12 |
US7614142B2 (en) | 2009-11-10 |
US7355290B2 (en) | 2008-04-08 |
JP2007096226A (ja) | 2007-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5103724B2 (ja) | インターポーザの製造方法 | |
JP5003082B2 (ja) | インターポーザ及びその製造方法 | |
JP4997757B2 (ja) | 薄膜キャパシタ及びその製造方法、電子装置並びに回路基板 | |
JP4671829B2 (ja) | インターポーザ及び電子装置の製造方法 | |
JP4589237B2 (ja) | 集積受動デバイス | |
JP3843708B2 (ja) | 半導体装置およびその製造方法ならびに薄膜コンデンサ | |
JP5133047B2 (ja) | 電子部品の製造方法 | |
JP5576334B2 (ja) | 半導体装置並びに配線基板及びその製造方法 | |
JP5248084B2 (ja) | シリコンインターポーザとこれを用いた半導体装置用パッケージおよび半導体装置 | |
WO2004047167A1 (ja) | 半導体装置、配線基板および配線基板製造方法 | |
JP4667094B2 (ja) | 電子装置の製造方法 | |
US11006516B2 (en) | Wiring board, semiconductor device, and method of manufacturing wiring board | |
JP5201983B2 (ja) | 電子部品 | |
JP2012138595A (ja) | 薄膜キャパシタ及びその製造方法、電子装置並びに回路基板 | |
JP4447881B2 (ja) | インターポーザの製造方法 | |
US20010026444A1 (en) | Electronic circuit board with built-in thin film capacitor and manufacturing method thereof | |
JPWO2009028596A1 (ja) | 受動素子内蔵基板、製造方法、及び半導体装置 | |
WO2002078024A1 (fr) | Condensateur en couches minces, composant electronique en couches minces et leur procede de fabrication | |
JP2005203680A (ja) | インターポーザキャパシタの製造方法 | |
JP3967964B2 (ja) | 薄膜電子部品 | |
JP2004533119A (ja) | エネルギ吸収構造を備えた集積回路 | |
JPWO2020261994A1 (ja) | 複合部品およびその製造方法 | |
JP5581619B2 (ja) | 圧電デバイスの製造方法および圧電デバイス | |
JP2006019443A (ja) | 薄膜キャパシタ、これを用いた半導体装置、および薄膜キャパシタの製造方法 | |
JP5413035B2 (ja) | 多層配線基板の製造方法、積層化多層配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080605 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100831 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101019 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110920 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111117 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120529 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120725 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120806 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120904 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120917 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151012 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |