JP4674606B2 - 薄膜キャパシタ - Google Patents

薄膜キャパシタ Download PDF

Info

Publication number
JP4674606B2
JP4674606B2 JP2007540885A JP2007540885A JP4674606B2 JP 4674606 B2 JP4674606 B2 JP 4674606B2 JP 2007540885 A JP2007540885 A JP 2007540885A JP 2007540885 A JP2007540885 A JP 2007540885A JP 4674606 B2 JP4674606 B2 JP 4674606B2
Authority
JP
Japan
Prior art keywords
thin film
capacitor
film capacitor
layer
lead conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007540885A
Other languages
English (en)
Other versions
JPWO2007046173A1 (ja
Inventor
裕 竹島
雅信 野村
健 稲男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2007046173A1 publication Critical patent/JPWO2007046173A1/ja
Application granted granted Critical
Publication of JP4674606B2 publication Critical patent/JP4674606B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は薄膜キャパシタに関し、より詳しくは集積回路のデカップリング用などに使用される薄膜キャパシタに関する。
近年、ＬＳＩ（大規模集積回路）の処理速度の高速化により、デカップリングキャパシタが用いられるようになっている。デカップリングキャパシタの高周波追随性能を向上させるためには、デカップリングキャパシタとＬＳＩとの間のインダクタンスが低いことが要求されるため、ＬＳＩの直下にデカップリングキャパシタを配し、バンプによってデカップリングキャパシタとＬＳＩを接続することが行われている。
かかる形態のデカップリング用に用いられる薄膜キャパシタとして、例えば特許文献１に記載された薄膜キャパシタがある。この薄膜キャパシタについて、図１０を参照して説明する。
薄膜キャパシタ１００は、基板１０１上に順に形成された下部電極１０２、誘電体薄膜１０３、上部電極１０４を有している。そして、下部電極１０２および上部電極１０４にはそれぞれ導体パッド１０７ａ，１０７ｂが接続されている。導体パッド１０７ａ，１０７ｂ上にはＬＳＩや実装基板などとの電気的接続のためのバンプ１０８ａ，１０８ｂが形成されている。さらに、バンプ１０８ａ，１０８ｂからの機械的応力を緩和するためにポリイミド等の樹脂材からなる保護絶縁層１０６が設けられるとともに、キャパシタ部（下部電極１０２、誘電体薄膜１０３および上部電極１０４）と保護絶縁層１０６との間に非導電性無機質材料からなるバリア層１０５が設けられている。バリア層１０５を設けることにより、ポリイミドの硬化時に起こる脱水縮合反応によって放出されるＨ２Ｏが分解されて生じる水素イオンが誘電体薄膜１０３に悪影響を及ぼすことを防止している。
特開２００４−２１４５８９号公報
特許文献１に記載された発明では、バンプ１０８ａ，１０８ｂからの機械的応力を緩和するために保護絶縁層１０６を設けている。この保護絶縁層１０６は、バンプ１０８ａ，１０８ｂに対する水平方向（基板１０１の主面に平行な方向、図の横方向）の応力に対しては緩衝材として一定の有効性があるものの、鉛直方向（基板１０１の主面に垂直な方向、図の縦方向）の成分を有する応力に対しての緩衝効果は必ずしも十分ではない。
ここで、バンプ１０８ａ，１０８ｂに対して鉛直方向の成分を有する応力が働くメカニズムについて説明すると、薄膜キャパシタに通常用いられるＳｉ基板の線膨張係数は２〜３ｐｐｍ／℃であるが、樹脂多層基板の線膨張係数は数十ｐｐｍ／℃程度とＳｉ基板の線膨張係数と比較してかなり大きいため、樹脂多層基板に薄膜キャパシタを実装して温度変化が起こると、基板の線膨張係数の違いによってどちらかの基板に反りが発生する。
Ｓｉ基板と樹脂基板のいずれが反るかは基板の厚みやヤング率によって決定されるが、例えばＳｉ基板のほうが相対的に変形しやすい場合において、はんだバンプを用いて実装を行ったあとに冷却すると、樹脂基板のほうが相対的に大きく収縮するため薄膜キャパシタはバンプが形成されていない側の面を凸にして変形する。このような変形が生じると、中央付近に形成されているバンプには大きな引っ張り応力が生じる。同時に、外周付近に形成されているバンプには剪断応力、すなわちＳｉ基板の面方向の応力が生じる。一方、樹脂基板のほうが相対的に変形しやすい場合には、冷却時に樹脂基板は薄膜キャパシタが実装されていない側の面を凹として変形するので、外側のバンプに大きな引っ張り応力が生じる。
ここで図１０においてバンプ１０８ｂに図の上方向の引っ張り応力が発生すると、バンプ１０８ｂと導体パッド１０７ｂとの界面および導体パッド１０７ｂと上部電極１０４との界面の接合強度は相対的に強いため、上部電極１０４が上方向に引っ張られる。また同様に、バンプ１０８ｂに剪断応力が生じると、上部電極１０４が横方向に引っ張られる。そして上部電極１０４と誘電体薄膜１０３とは材質の違いにより（上部電極１０４は金属であるのに対して、誘電体薄膜１０３は酸化物であるため）界面の接合強度が相対的に弱いため、上部電極１０４と誘電体薄膜１０３との界面に剥離が生じたり、上部電極１０４の破断を招いたりしてキャパシタとしての機能が著しく損なわれることがあった。また、界面に剥離が生じないまでも、界面に大きな引っ張り応力が残留した状態ではキャパシタとしての信頼性に悪影響を及ぼす。
引っ張り応力の原因となる基板の反りはバンプの材料としてリフロー温度が高い無鉛はんだを用いた場合に特に顕著であり、近年は環境への影響性に配慮して無鉛はんだの使用が増加していることから、このような問題点への対応は喫緊の課題である。
なお、上記では樹脂基板上に薄膜キャパシタを実装した場合を例にとって説明したが、セラミック基板上に実装した場合でも同様の問題が生じる。セラミック基板は線膨張係数が樹脂基板よりも小さいがヤング率は高いため、結局バンプに大きな引っ張り応力が発生することに変わりはない。
また、薄膜キャパシタの基板としてサファイア基板（線膨張係数およそ８ｐｐｍ／℃）や石英ガラス基板（線膨張係数およそ０．５ｐｐｍ／℃）などを使用した場合にも、実装基板との線膨張係数の差があるので上記の問題が発生する。
さらにまた、薄膜キャパシタをコンピュータのＭＰＵ（Micro Processing Unit）などのデカップリングコンデンサとして使用する場合、薄膜キャパシタのＥＳＲ（等価直列抵抗）を高くしなければならない場合がある。通常、ＭＰＵのデカップリング用としては複数のキャパシタが使用され、薄膜キャパシタよりも容量の大きいキャパシタがＭＰＵから見て薄膜キャパシタよりも遠い位置に配置される。このように異なる容量及びインダクタンスを持つキャパシタを併用すると特定の周波数においてインピーダンスが高くなる現象が発生することが知られており、これを防止するためには薄膜キャパシタのＥＳＲを大きくすればよいことも知られている。薄膜キャパシタのＥＳＲは構造上小さいので、ＥＳＲを大きくするためには電極間に比較的厚い抵抗体膜を設けるなどの工夫がされているが、厚い抵抗体膜を挿入することにより、キャパシタの電極が応力を受けるという問題がある。これは、抵抗体として一般的に使用される窒化物の成膜応力が大きいことと、抵抗体のヤング率が高いために電極に作用する応力が大きくなるためと考えられる。
本発明は上記の問題に鑑みてなされたものであり、バンプ等の外部接続端子に働く鉛直方向の応力が電極層に集中しない構造を有するとともに、等価直列抵抗を所望の値に増加させることが容易な薄膜キャパシタとその製造方法を提供することを目的とする。
上記問題点を解決するために本発明の薄膜キャパシタは、基板と、前記基板上に形成され少なくとも１層の誘電体薄膜と少なくとも２層の電極層とからなるキャパシタ部と、前記キャパシタ部の少なくとも一部を覆う保護層と、前記キャパシタ部のいずれかの電極層と電気的に接続する引き出し導体と、前記引き出し導体上に形成された外部接続端子と、を備え、前記引き出し導体は、前記保護層に形成された開口部内に形成されて前記キャパシタ部のいずれかの電極層と電気的に接続する接続部と、前記保護層上に延伸された引き回し部とからなり、前記外部接続端子は前記引き回し部上に形成され、各層が積層される方向から透視すると、（ａ）複数の第１の前記外部接続端子と複数の第２の前記外部接続端子とが、格子状に、格子の第１の方向にも第２の方向にも交互に配置され、（ｂ）前記第１の外部接続端子が形成された前記引き回し部を有する前記引き出し導体の前記接続部が、当該第１の外部接続端子が前記第１の方向に隣り合う前記第２の外部接続端子と当該第１の外部接続端子との間に形成されて、一方の前記電極層と電気的に接続され、（ｃ）前記第２の外部接続端子が形成された前記引き回し部を有する前記引き出し導体の前記接続部が、当該第２の外部接続端子が前記第２の方向に隣り合う前記第１の外部接続端子と当該第２の外部接続端子との間に形成されて、他方の前記電極層と電気的に接続されていることを特徴とする。
これにより、バンプ等の外部接続端子は電極層に接続している接続部から離れた位置に形成されるため、バンプ等の外部接続端子に働く応力が直接的に電極層に及ぶことがなく、電極層の剥離を防止することができる。また、引き回し部の長さや厚み、材質を適宜選択することによって引き回し部での抵抗を比較的自由に調節可能であるため、等価直列抵抗（ＥＳＲ）の調整を容易に行うことができる。キャパシタ部の一つの電極層に対して、引き出し導体の複数の接続部が電気的に接続しているため、引き出し導体の接続部で発生するＥＳＲやＥＳＬを抑制することができる。
また、本発明の薄膜キャパシタは、前記保護層のうち少なくとも一層は有機絶縁体からなることを特徴とする。
前記保護層のうち少なくとも一層を、ヤング率の低い有機絶縁体によって形成することにより、バンプ等の外部接続端子に働く応力が有機絶縁体の弾性変形によって吸収されるため、電極に働く応力をより一層低減することができる。なお、保護層は有機絶縁体からなる一層のみであっても、その他の層をさらに有する多層構造であってもよい。
さらにまた、前記引き回し部は、複数の前記接続部と接続していることを特徴とする。
電極と接続する接続部の数を多くするほど等価直列インダクタンス（ＥＳＬ）を小さくすることができるが、実装基板側の事情により、接続部の数に対応してバンプ等の外部接続端子の数を増加させることができない場合がある。そこで、本発明では引き回し部が複数の接続部に接続することにより、複数の接続部に対して一つのバンプ等の外部接続端子を形成すればよいことになるので、バンプ等の外部接続端子の数が制限されていても接続部の数を増加させることができ、ＥＳＬを効果的に低減することができる。なお、特許文献１に典型的に示されているような従来の構造では、本発明の接続部に該当する部分の直上にバンプ等の外部接続端子が形成されているから、接続部の数と等しい数のバンプ等の外部接続端子が必要であり、複数の接続部が一つのバンプ等の外部接続端子を共用できるのは、引き回し部を設けて該引き回し部上にバンプ等の外部接続端子を形成するようにした本発明特有の構造によるものである。
また、前記引き回し部は、少なくとも一箇所の屈曲部を有することが好ましい。引き回し部の途中に少なくとも一箇所の屈曲部を設けることにより、バンプ等の外部接続端子に働く応力をより効果的に減少させることができ、電極層に及ぶ応力をより低減することができる。
好ましくは、前記キャパシタ部の第１の電極層に電気的に接続する第１の引き出し導体と、前記第１の電極層とは異なる電位の前記キャパシタ部の第２の電極層に電気的に接続する第２の引き出し導体と、を備える。前記第１の引き出し導体は、前記第１の電極層に電気的に接続する第１の接続部と、該第１の接続部から前記保護層上に延伸され、前記第２の引き出し導体から離間する方向に引き出された第１の引き回し部とを有する。前記第２の引き出し導体は、前記第２の電極層に電気的に接続する第２の接続部と、該第２の接続部から前記保護層上に延伸され、前記第１の引き出し導体から離間する方向に引き出された第２の引き回し部とを有する。
この場合、電流の経路を短くして、ＥＳＲを低くすることができる。また、キャパシタ部の第１及び第２の電極層が互いに対向する領域のうち、第１及び第２の電極層を流れる電流の方向が互いに逆向きになる部分を大きくできるので、キャパシタ部の第１及び第２の電極層が互いに対向する領域で発生する磁界を小さくでき、薄膜キャパシタ全体としてのＥＳＬを低くできる。
以上のように本発明によれば、接続部に連設された引き回し部上にバンプ等の外部接続端子が形成されるので、バンプ等の外部接続端子に働く応力が直接的に電極に及ぶことがなく、電極層の剥離を防止することができる。また、引き回し部の長さや厚み、材質を適宜選択することによって引き回し部での抵抗を比較的自由に調節可能であるため、等価直列抵抗（ＥＳＲ）の調整を容易に行うことができる。
さらに引き回し部に屈曲部を設ければ、バンプ等の外部接続端子に働く応力をより効果的に吸収することができる。また、屈曲部を介して接続する第１の導体線路と第２の導体線路とを互いに平行になるように配置すれば、引き回し部での等価直列インダクタンス（ＥＳＬ）の発生を抑制することができる。
本発明の第１の実施例の薄膜キャパシタを示す平面図および断面図である。 本発明の第１の実施例の薄膜キャパシタの製造工程を示す断面図である。 本発明の第１の実施例の薄膜キャパシタの製造工程を示す断面図である。 本発明の第２の実施例の薄膜キャパシタを示す平面図である。 本発明の第２の実施例の薄膜キャパシタを示す断面図である。 比較例の薄膜キャパシタを示す断面図である。 実験に用いた実装基板を示す平面図である。 本発明の第３の実施例の薄膜キャパシタを示す断面図である。 本発明の第４の実施例の薄膜キャパシタを示す断面図である。 従来の薄膜キャパシタを示す断面図である。 本発明の第５の実施例の薄膜キャパシタを示す平面図および断面図である。 本発明の第６の実施例の薄膜キャパシタを示す平面図および断面図である。 本発明の第７の実施例の薄膜キャパシタを示す平面図および断面図である。 本発明の第７の実施例の薄膜キャパシタの製造工程を示す断面図である。 本発明の第７の実施例の薄膜キャパシタの製造工程を示す断面図である。 本発明の第７の実施例の薄膜キャパシタの拡大断面図である。 本発明の第８の実施例の薄膜積層キャパシタを示す平面図である。 本発明の第８の実施例の薄膜積層キャパシタを示す断面図である。 本発明の第８の実施例の薄膜積層キャパシタを示す断面図である。
符号の説明
１０ 基板
２０ キャパシタ部
２１ 下部電極
２２ 誘電体薄膜
２３ 上部電極
３０ 保護層
３１ 無機絶縁層
３２ 第１の有機絶縁層
４０ａ，４０ｂ 引き出し導体
４１ａ，４１ｂ 接続部
４２ａ，４２ｂ 引き回し部
５２ａ，５２ｂ バンプ（外部接続端子）
２００ 薄膜キャパシタ
２１０ 基板
２１６ キャパシタ部
２１８ 保護層
２２０ 下部電極
２２２ 誘電体薄膜
２２４ 上部電極
２３０ 無機絶縁層
２４０ 有機絶縁層
２５２ａ，２５２ｂ 引き出し導体
２５４ａ，２５４ｂ 接続部
２５６ａ，２５６ｂ 引き出し部
２６０ａ，２６０ｂ 外部電極（外部接続端子）
２７０ 外部保護層
３００ 薄膜積層キャパシタ（薄膜キャパシタ）
３１０ 基板
３１４ キャパシタ部
３１６ 保護層
３２０，３２２，３２４，３２６ 内部電極
３３０，３３２，３３４，３３６ 誘電体薄膜
３４０ 無機絶縁層
３５０ 有機絶縁層
３６０ａ，３６０ｂ 引き出し導体
３６２ａ，３６２ｂ 接続部
３６４ａ，３６４ｂ 接続部
３６６ａ，３６６ｂ 引き出し部
３７０ａ，３７０ｂ 外部電極（外部接続端子）
以下において添付図面を参照しつつ本発明を実施するための最良の形態について説明する。
図１（ａ）は本発明の第１の実施例に係る薄膜キャパシタを示す平面図であり、図１（ｂ）は図１（ａ）におけるＡ−Ａ線断面図である。本発明の薄膜キャパシタは、Ｓｉからなる基板１０と、ＢＳＴ（チタン酸バリウムストロンチウム）からなる密着層１１と、密着層１１上に形成されたキャパシタ部２０とを備える。
キャパシタ部２０はＰｔからなる下部電極２１および上部電極２３と、ＢＳＴからなる誘電体薄膜２２とからなる。薄膜キャパシタは、キャパシタ部２０を覆うように形成され、無機絶縁層３１と第１の有機絶縁層３２の２層構造を有する保護層３０をさらに備える。無機絶縁層３１は窒化ケイ素からなり、第１の有機絶縁層３２はポリイミドからなる。
保護層３０には第１の開口部３３ａが形成され、該第１の開口部３３ａを介して上部電極２３と接続する第１の引き出し導体４０ａが形成されている。より詳しくは、第１の引き出し導体４０ａは、第１の開口部３３ａ内に形成されて上部電極２３と接続している第１の接続部４１ａと、第１の接続部４１ａに連設され保護層３０上に形成された第１の引き回し部４２ａとから構成されている。
第１の引き回し部４２ａ上にはＮｉからなる第１のアンダーバンプ層５１ａが形成されており、第１のアンダーバンプ層５１ａ上にはんだからなる第１のバンプ５２ａが形成されている。第１のアンダーバンプ層５１ａははんだ喰われを防止するために形成されているものであり、第１の引き回し部４２ａの材質や厚み如何によっては、第１のアンダーバンプ層５１ａを設けなくてもかまわない。
また、保護層３０は第２の開口部３３ｂを有し、第２の引き出し導体４０ｂの第２の接続部４１ｂが該第２の開口部３３ｂの内部に形成されていて下部電極２１と接続している。第２の接続部４１ｂに連設する第２の引き回し部４２ｂ上には第２のアンダーバンプ層５１ｂと第２のバンプ５２ｂが形成されている。
引き出し導体４０ａ，４０ｂと第１の有機絶縁層３２を覆うように、ＢＣＢ（ベンゾシクロブテン）からなる第２の有機絶縁層６０が形成されている。
本発明の薄膜キャパシタはこのように構成されていることにより、バンプ５２ａ，５２ｂが接続部４１ａ，４１ｂの鉛直線上を避けて形成されるので、バンプ５２ａ，５２ｂに加わった鉛直方向（図の縦方向）あるいは水平方向（図の横方向）の応力が保護層３０によって緩和される。そのため上部電極２３あるいは下部電極２１に大きな応力がかかることがなく、層間の接合強度が強くない上部電極２３−誘電体薄膜２２間や、下部電極２１−密着層１１間の剥離を防止することができる。また、誘電体薄膜２２が損傷することによるショートの発生を防止することができる。
また、本実施例では保護層３０が第１の有機絶縁層３２を備え、第１の有機絶縁層３２上に引き出し導体４０ａ，４０ｂが形成されている。これによりバンプ５２ａ，５２ｂに加わった鉛直方向や水平方向の応力が第１の有機絶縁層３２の弾性変形によって緩和されるので、接続部４１ａ，４１ｂに伝わる応力をさらに効果的に低減することができる。
さらに、本実施例では引き出し導体上にアンダーバンプ層５１ａ，５１ｂを備えているが、アンダーバンプ層５１ａ，５１ｂを備える場合には本発明はより実効あるものとなる。
すなわち、アンダーバンプ層５１ａ，５１ｂとしては、はんだ喰われを防止する観点から成膜時の自己応力が大きいＮｉを一定以上の厚みで形成することが多く、アンダーバンプ層５１ａ，５１ｂで発生する応力が決して小さくない。
本発明ではアンダーバンプ層５１ａ，５１ｂは接続部４１ａ，４１ｂから離れた引き回し部４２ａ，４２ｂ上に形成されているので、アンダーバンプ層５１ａ，５１ｂの成膜時に発生する応力が接続層を介して上部電極２３や下部電極２１に及ぶことを防止できる。引き回し部４２ａ，４２ｂにこの応力が及んでも、引き回し部４２ａ，４２ｂの下にある保護層３０によって応力が緩和されるため、上部電極２３や下部電極２１に大きな応力が生じることはない。
さらにまた、薄膜キャパシタが実装される機器の設計上の都合により、薄膜キャパシタのＥＳＲを一定以上に大きくしなければならない場合がある。本発明によれば、そのような場合であっても、引き回し部４２ａ，４２ｂを長く引き回すことによって引き回し部４２ａ，４２ｂ内での抵抗値を容易に大きくできるから、薄膜キャパシタのＥＳＲを大きくすることが容易である。ＥＳＲを小さくしたいときには、引き回し部４２ａ，４２ｂの材料として導電率の大きい材料を使用するとともに、引き回し部４２ａ，４２ｂの長さを短くしたり幅や厚みを大きくすればよい。
次に本実施例の薄膜キャパシタの製造方法について、図１ないし図３を参照して説明する。図２，図３は薄膜キャパシタの製造工程を示す断面図である。
まず、図２（ａ）に示すように熱酸化膜（不図示）付きのＳｉからなる基板１０を用意し、Ｂａ，Ｓｒ，Ｔｉの有機化合物を含有するＢＳＴのＭＯＤ原料溶液をスピンコートによって塗布し、酸素雰囲気中６２５℃で３０分間の熱処理を行って、厚さ５０ｎｍのＢＳＴからなる密着層１１を形成した。
次に、スパッタ法により厚さ２００ｎｍのＰｔからなる下部電極２１を形成し、下部電極２１上に前記のＢＳＴのＭＯＤ原料溶液を塗布して前記と同じ条件の熱処理を行うことにより厚さ１００ｎｍの誘電体薄膜２２を形成し、誘電体薄膜２２上にスパッタ法により厚さ２００ｎｍのＰｔからなる上部電極２３を形成した（図２（ｂ）参照）。
次に、上部電極２３上にレジストを塗布して露光、現像を行うことによりレジストをパターニングし、ドライエッチングを行うことによって上部電極２３を図２（ｃ）に示すようにパターニングした。
次に、酸素中８５０℃で３０分間の熱処理を行うことによって誘電体薄膜２２の結晶性を向上させた後、レジストを塗布して露光、現像を行い、ウェットエッチングを行うことによって図２（ｄ）に示すように誘電体薄膜２２をパターニングした。
次に、レジストを塗布して露光、現像を行い、ドライエッチングによって素子外周部の下部電極２１および密着層１１を除去した（図２（ｅ）参照）。
次に図３（ｆ）に示すようにスパッタ法により厚さ１μｍの窒化ケイ素からなる無機絶縁層３１を形成した。さらに、感光性ポリイミドを塗布し、露光、現像した後に硬化させ、厚さ３μｍの第１の有機絶縁層３２を形成した。そして、第１の有機絶縁層３２をマスクとしてドライエッチングを行うことにより、無機絶縁層３１をパターニングした（図３（ｇ）参照）。
次にスパッタ法によって順に厚さ１００ｎｍのＴｉ、厚さ５００ｎｍのＣｕを成膜して金属層４３を形成した。すなわち図では金属層４３は単層のように示しているが、実際はＴｉ／Ｃｕの２層構造とした。さらに、フィルムレジストを貼り付けて露光、現像を行った後に、金属層４３を給電層として電解めっきを行い、厚さ２μｍのＮｉからなるアンダーバンプ層５１ａ，５１ｂを形成した。
次にレジストを塗布して露光、現像を行い、ウェットエッチングによってＣｕ層を、ドライエッチングによってＴｉ層を除去することによって金属層４３をパターニングし、引き出し導体４０ａ，４０ｂを形成した。
次に感光性ＢＣＢ（ベンゾシクロブテン）を塗布して露光、現像を行った後に硬化させ、第２の有機絶縁層６０を形成し、アンダーバンプ層５１ａ，５１ｂの露出部分に無電解めっきによって順に厚さ５００ｎｍのＮｉ層、厚さ５００ｎｍのＡｕ層（不図示）を成膜した後にＳｎ−Ａｇ−Ｃｕ系の無鉛はんだからなるバンプ５２ａ，５２ｂを形成して図１に示す薄膜キャパシタが完成した。
次に本発明の第２の実施例に係る薄膜キャパシタについて説明する。図４は本実施例の薄膜キャパシタを示す平面図であり、図５（ａ）は図４におけるＢ−Ｂ線断面図であり、図５（ｂ）は図４におけるＣ−Ｃ線断面図である。図４，図５においては、図１ないし図３と共通あるいは対応する部分には同一の符号を付し、適宜説明を省略する。
本実施例の薄膜キャパシタは、第１の引き回し部４２ａのいくつかが、それぞれ二つの第１の接続部４１ａに接続しており、第２の引き回し部４２ｂのいくつかが、それぞれ二つの第２の接続部４１ｂに接続していることを特徴とする。これにより、一つのバンプ５２ａ，５２ｂに対して接続部４１ａ，４１ｂを二つ設けることができる。
一般に、薄膜キャパシタにおいては接続部４１ａ，４１ｂを数多く設けるほどＥＳＬが低下する。薄膜キャパシタは実施例１において説明したように加工精度が高いフォトリソグラフィによってパターニングされるので、接続部間の間隔を１００μｍ程度にまで狭くすることが可能である。一方、薄膜キャパシタが実装されるセラミック多層基板や樹脂基板では、高い精度で導体パターンを形成することは難しいので、バンプを接続するランドの間隔を１００μｍ程度まで狭くすることは困難である。
特許文献１に記載されたような従来の薄膜キャパシタでは、バンプの直下に接続部が設けられているので、接続部の間隔はバンプを接続する実装基板のランドの間隔に制約されてしまう。これに対して本実施例の薄膜キャパシタではバンプの位置と接続部の位置が異なるとともにバンプの数よりも多くの接続部を形成できるので、接続部の間隔がランドの間隔に制約されることがなく、接続部の間隔を狭くしてＥＳＬを低減することが可能である。
本実施例の薄膜キャパシタは、実施例１の薄膜キャパシタと同様の方法で製造することができる。
 比較例
比較例として、実施例１に記載した製造方法と同様の製造方法によって、図６に示す薄膜キャパシタを製造した。この薄膜キャパシタは、従来例として示した薄膜キャパシタのように、引き出し導体４０ａ，４０ｂが本発明の接続部に相当する部分のみからなり、その直上にバンプ５２ａ，５２ｂが形成されているものである。
ここで、本発明の効果を確認するため、以下の実験を行った。まず、図７に示すように、厚さ１．２７ｍｍのガラス−エポキシ基板７１（線膨張係数およそ４０ｐｐｍ／℃）と該基板７１上に形成された厚さ３５μｍのＣｕ回路７２を有し、パッド部７３を残してソルダーレジスト層７４を形成してなる実装基板７０を用意した。実施例１，２の薄膜キャパシタと比較例の薄膜キャパシタを１０個ずつ作製し、それぞれ実装基板７０に実装した。実装直後にすべての試料について、薄膜キャパシタの内部で断線やショートが発生していないことを確認した。
次に実装された試料を−５５℃〜＋１２５℃で１０００サイクルの熱サイクル試験に供した後、上部電極と下部電極の間でショートが発生していないかどうかを調べたところ、実施例１，２の薄膜キャパシタはすべての試料でショートの発生はなかったが、比較例の薄膜キャパシタでは１０個中２個でショートが発生していた。
図８に示した第３の実施例に係る薄膜キャパシタは、実施例１の薄膜キャパシタの変形例である。バンプ５２ａ，５２ｂの平面配置は図１と同じであるので、図示を省略する。
この薄膜キャパシタは、バンプ５２ａ，５２ｂ直下の上部電極２３、誘電体薄膜２２および下部電極２１が除去されていることを特徴としている。これによってバンプ５２ａ，５２ｂ直下にはキャパシタ部が存在していないから、バンプ５２ａ，５２ｂに鉛直方向や水平方向に応力がかかったときに、バンプ５２ａ，５２ｂ直下のキャパシタ部に損傷が発生することを防止することができる。
製造方法は実施例１と同様にすればよいが、無機絶縁層３１を成膜する前に、上部電極２３、誘電体薄膜２２、下部電極２１、密着層１１の一部をドライエッチングまたはウェットエッチングによって除去する工程を設ける必要がある。
図９に示した第４の実施例に係る薄膜キャパシタは、実施例２の薄膜キャパシタの変形例である。バンプの平面配置は図４と同じであるので、これを援用する。図９（ａ）は図４のＢ−Ｂ線断面図であり、図９（ｂ）はＣ−Ｃ線断面図である。
この薄膜キャパシタは、バンプ５２ｂ直下の上部電極２３が除去されていることを特徴としている。これにより、引き出し導体４０ｂと上部電極２３との間にキャパシタが構成されることを防止している。これにより、保護層３０（無機絶縁層３１および第１の有機絶縁層３２）に電界がかからなようにして保護層３０部分でのショートやリークを防止してキャパシタの信頼性を高めている。
この薄膜キャパシタの製造方法は実施例２と同様にすればよいが、無機絶縁層３１を成膜する前に、バンプ５２ｂ直下の上部電極２３をドライエッチングまたはウェットエッチングによって除去する工程を設ける必要がある。
以上のように本発明によれば、接続部と引き回し部からなる引き出し導体を設け、引き回し部上にバンプを形成することにより、バンプに働く応力が電極層に直接的に及ぶことなく剥離やショートなどの不良の発生を防止することができる。また、引き回し部の長さ、幅、厚みあるいは材質を選択することによって、等価直列抵抗の値も所望に値に設定することができる。
図１１（ａ）は第５の実施例に係る薄膜キャパシタを示す平面図であり、図１１（ｂ）はＤ−Ｄ線断面図である。図１１（ａ）においては図示の都合上、有機絶縁層を透視して示している。
この薄膜キャパシタにおいて引き回し部４２ａ，４２ｂは、第１の導体線路４３ａ，４３ｂと、第２の導体線路４４ａ，４４ｂと、第１の導体線路および第２の導体線路の間に介在する屈曲部４５ａ，４５ｂとからなる。そして、第１の導体線路４３ａは、上部電極２３に接続している接続導体４１ａと接続し、第２の導体線路４４ａの端部にバンプ５２ａが形成されている。また、第１の導体線路４３ｂは、下部電極２１に接続している接続導体４１ｂと接続し、第２の導体線路４４ｂの端部にバンプ５２ｂが形成されている。
この実施例においては、引き回し部４２ａ，４２ｂの途中に導体線路を直角に屈曲させる屈曲部４５ａ，４５ｂを形成することにより、バンプ５２ａ，５２ｂに働く応力をより効果的に減少させることができ、上部電極２３および下部電極２１に及ぶ応力をより低減することができる。
図１２（ａ）は第６の実施例に係る薄膜キャパシタを示す平面図であり、図１２（ｂ）はＥ−Ｅ線断面図である。図１２（ａ）においては図示の都合上、有機絶縁層６０を透視して示している。
この薄膜キャパシタは実施例５の薄膜キャパシタの変形例であり、屈曲部４５ａ，４５ｂにおいて導体線路が１８０度屈曲し、第１の導体線路４３ａ，４３ｂと第２の導体線路４４ａ，４４ｂが平行になるとともに、第１の導体線路４３ａ，４３ｂと第２の導体線路４４ａ，４４ｂに流れる電流が逆向きとなるようにされていることが特徴である。
これにより、限られた面積の中で引き回し部４２ａ，４２ｂの長さを長くすることができて応力の緩和やＥＳＲの調整余地が大きくなる。また、第１の導体線路４３ａ，４３ｂと第２の導体線路４４ａ，４４ｂとが平行に配置されることにより、第１の導体線路４３ａ，４３ｂで発生する磁界と第２の導体線路４４ａ，４４ｂで発生する磁界が互いに打ち消しあい、引き回し部４２ａ，４２ｂで発生する等価直列インダクタンス（ＥＳＬ）を抑制することができる。
本発明の第７の実施例に係る薄膜キャパシタ２００について、図１３〜図１６を参照しながら説明する。
図１３（ａ）は薄膜キャパシタ２００を示す平面透視図であり、図１３（ｂ）は図１３（ａ）におけるＡ−Ａ線断面図である。図１３（ａ）では、わかりやすくするために、外部保護層２７０の図示が省略されている。また、図１３（ｂ）は、各層の段差部を拡大し誇張して図示しているため、図１３（ａ）、（ｂ）は寸法が一致しない。
図１３に示すように、薄膜キャパシタ２００は、外部保護層２７０から、外部接続端子として一対の外部電極２６０ａ，２６０ｂが露出している２端子型の薄膜キャパシタである。
薄膜キャパシタ２００は、Ｓｉ基板２１０の熱酸化膜２１２上に、順に、ＢＳＴからなる密着層２１４、キャパシタ部２１６、保護層２１８、引き出し導体２５２ａ，２５２ｂ、外部電極２６０ａ，２６０ｂ及び外部保護層２７０が形成されている。
キャパシタ部２１６は、Ｐｔからなる上部電極２２４及び下部電極２２０の間に、ＢＳＴからなる誘電体薄膜２２２が挟まれている。キャパシタ部２１６は、無機絶縁層２３０と有機絶縁層２４０の２層構造を有する保護層２１８で覆われている。無機絶縁層２３０は窒化ケイ素からなり、有機絶縁層２４０はポリイミドからなる。
保護層２１８の上には、引き出し導体２５２ａ，２５２ｂが形成されている。引き出し導体２５２ａ，２５２ｂは、それぞれ、保護層２１８に形成された開口部を介して電極２２０，２２４に接続される接続部２５４ａ，２５４ｂと、接続部２５４ａ，２５４ｂから延伸する引き回し部２５６ａ，２５６ｂとを含む。
外部電極２６０ａ，２６０ｂは、それぞれ、引き出し導体２５２ａ，２５２ｂの引き回し部２５６ａ，２５６ｂの上に形成されている。
外部保護層２７０は、外部電極２６０ａ，２６０ｂの中心部を除き、Ｓｉ基板２１０の一方主面側を全体的に覆っている。
図１３（ａ）に示すように、外部電極２６０ａ，２６０ｂは、引き出し導体２５２ａ，２５２ｂの接続部２５４ａ，２５４ｂの鉛直線上を避けて形成されるので、外部電極２６０ａ，２６０ｂに加わった鉛直方向（図１３（ｂ）の縦方向）あるいは水平方向（図１３（ｂ）の横方向）の応力が、保護層２１８によって緩和される。そのため内部電極２２０，２２４に大きな応力がかかることがなく、層間の接合強度が強くない上部電極２２４−誘電体薄膜２２２間や、下部電極２２０−密着層２１４間の剥離を防止することができる。また、誘電体薄膜２２２が損傷することによるショートの発生を防止することができる。
また、保護層２１８が有機絶縁層２４０を備え、有機絶縁層２４０上に引き出し導体２５２ａ，２５２ｂが形成されている。これにより外部電極２６０ａ，２６０ｂに加わった鉛直方向や水平方向の応力が有機絶縁層２４０の弾性変形によって緩和されるので、接続部２５４ａ，２５４ｂに伝わる応力をさらに効果的に低減することができる。
また、引き出し導体２５２ａ，２５２ｂは、それぞれ、一方の引き出し導体の接続部２５４ａ，２５４ｂが他方の引き出し導体側に配置され、一方の引き出し導体の引き回し部２５６ａ，２５６ｂは他方の引き出し導体から離れる側に延在している。薄膜キャパシタが実装される機器の設計上の都合により、薄膜キャパシタのＥＳＲを一定以上に大きくしなければならない場合がある。そのような場合であっても、引き回し部２５６ａ，２５６ｂを長く引き回すことによって引き回し部２５６ａ，２５６ｂ内での抵抗値を容易に大きくできるから、薄膜キャパシタのＥＳＲを大きくすることが容易である。ＥＳＲを小さくしたいときには、引き回し部２５６ａ，２５６ｂの材料として導電率の大きい材料を使用するとともに、引き回し部２５６ａ，２５６ｂの長さを短くしたり幅や厚みを大きくすればよい。
また、図１６の拡大断面図において矢印２８０〜２８４で示すように、内部電極２２０，２２４の対向部分において電流の方向が逆になる面積を大きくすることができ、磁界の相殺により対向部分に発生する磁界を小さくすることができるので、薄膜キャパシタ２００全体としてのＥＳＬを低くすることができる。
さらに、内部電極２２０，２２４との接続部２５４ａ，２５４ｂをそれぞれ２箇所以上設けることにより、ＥＳＲを低くすることができる。また、内部電極２２０，２２４の対向部分を大きくすることができるので、薄膜キャパシタ２００全体としてのＥＳＬを低くすることができる。
次に本実施例の薄膜キャパシタ２００の製造方法について、図１４及び図１５を参照しながら説明する。図１４、図１５は、薄膜キャパシタ２００の製造工程を示す断面図である。
まず、図１４（ａ）に示すように、熱酸化膜２１２付きのＳｉからなる厚さ５２５μｍの基板２１０を用意し、Ｂａ，Ｓｒ，Ｔｉの有機化合物を７：３：１０のモル比で含有するＢＳＴのＭＯＤ原料溶液をスピンコートによって塗布し、乾燥後、酸素雰囲気中６５０℃で３０分間のＲＴＡ（高速昇温熱処理）を行って、厚さ１００ｎｍのＢＳＴからなる密着層２１４を形成した。次いで、スパッタ法により厚さ２００ｎｍのＰｔからなる下部電極２２０を形成し、下部電極２２０上に前記と同じモル比のＢＳＴのＭＯＤ原料溶液を塗布して前記と同じ条件の熱処理を行うことにより、厚さ１００ｎｍの誘電体薄膜２２２を形成し、誘電体薄膜２２２上にスパッタ法により厚さ２００ｎｍのＰｔからなる上部電極２２４を形成した。
次に、上部電極２２４上に感光性レジストを塗布して、ベーク、露光、現像した後、所定の温度に加熱処理して、レジストパターンを形成し、形成したレジストパターンをマスクとして、イオンミリングにより、図１４（ｂ）に示すように、上部電極２２４を加工して、開口部２２４ａと外縁２２４ｓを形成し、残ったレジストをＯ２プラズマアッシング処理により除去した。
次に、前記と同様にレジストパターンを形成し、図１４（ｃ）に示すように、誘電体薄膜２２２に開口部２２２ａを加工し、下部電極２２０の一部２２１を露出させて下部電極引き出し部を形成した。
次に、前記と同様の手法を用いて、図１４（ｄ）に示すように、素子外周部の下部電極２２０、密着層２１４を加工し、外縁２２０ｓ，２１４ｓを形成した。
次に、誘電体薄膜２２２の誘電率を向上するために、酸素中８５０℃で３０分間の熱処理を行うことによって誘電体薄膜２２２の結晶性を向上させた後、図１４（ｅ）に示すように、スパッタ法により厚さ５００ｎｍの窒化ケイ素からなる無機絶縁層２３０を形成した。
次に、無機絶縁層２３０の上に感光性ポリイミドを塗布し、露光、現像した後に硬化させ、図１５（ｆ）に示すように、開口部２４０ａ，２４０ｂと外縁２４０ｓとを有する厚さ３μｍの有機絶縁層２４０を形成した。
次に、有機絶縁層２４０をマスクとして使用し、ＲＥＩ（反応性イオンエッチング）により、無機絶縁層２３０を加工し、図１５（ｇ）に示すように、電極２２０，２２４の一部２２１，２２５が露出する開口部２３０ａ，２３０ｂと、外縁２３０ｓとを形成した。
次に、スパッタ法により厚さ５０ｎｍのＴｉ，厚さ２０００ｎｍのＣｕを成膜し、図１５（ｈ）に示す金属膜２５０を形成した。
次に、感光性レジストを塗布して、ベーク、露光、現像した後、所定の温度に加熱処理して、レジストパターンを形成し、形成したレジストパターンをマスクとし、金属層２５０を給電層として電解めっきを行い、レジスト開口部に厚さ３０００ｎｍのＣｕを成膜し、図１５（ｉ）に示すように、外部電極２６０ａ，２６０ｂを形成した。
なお、外部電極２６０ａ，２６０ｂは、単層であっても複層であってもよい。また、外部電極２６０ａ，２６０ｂの金属種は、実装方法に応じて変更可能である。例えば、Ａｕの下地層にＣｕ層を形成しても、Ａｕの下地層にＮｉ層を形成しても、Ｓｎの下地層にＣｕ層を形成してもよい。
次に、感光性レジストを塗布して、ベーク、露光、現像した後、所定の温度に加熱処理して、レジストパターンを形成し、ウエットエッチングによって金属膜２５０を部分的に除去し、図１５（ｊ）に示すように、引き出し導体２５２ａ，２５２ｂを形成した。
次に感光性ポリイミドを塗布して露光、現像を行った後に硬化させ、外部保護層２７０（図１３（ｂ）、図１６参照）を形成した。
なお、最上層としてポリイミドで外部保護層２７０を設けたが、実装方法によっては不要である。この場合、図１５（ｊ）、図１３（ａ）が最終形状となる。
次に、ダイシングソーを用い、所定の形状(１．０ｍｍ×０．５ｍｍ）になるように外部電極２６０ａ，２６０ｂ側より深さ４０μｍの有底溝を形成し、Ｓｉ基板２１０をハーフカットした。なお、図１５（ｊ）にも示したように、素子端部のカットライン付近に、Ｓｉ酸化膜２１２が露出した状態となるように、各層はパターニングされている。
次に、Ｓｉ基板２１０の裏側より素子厚が３０μｍになるまで研削、研磨を行った。この場合、外部電極形成側より接着剤を用いて研磨板に接合し、研削、研磨後、接着剤を洗浄、除去することにより素子を分離した。
なお、ハーフカットを行わずに研削、研磨後、フルカットにより素子分離することも可能である。
以上に説明したように、外部電極２６０ａ，２６０ｂは有機絶縁層２４０上に形成されているので、実装時の応力を有機絶縁層２４０で緩和することが可能である。外部電極２６０ａ，２６０ｂは、引き出し導体２５２ａ，２５２ｂと内部電極２２０，２２４との接続部２５４ａ，２５４ｂから離れて配置されているので、内部電極２２０，２２４の剥離を防止することができる。
また、薄膜キャパシタ２００は、図１６に示すように、従来構造に比べて、内部電極２２０，２２４中の電流経路が短く、かつ大部分の領域で隣接する内部電極２２０，２２４内の電流の向きがほぼ逆方向となるので、発生する磁界を相殺できるためＥＳＲ、ＥＳＬが低くなる。
さらに、破壊靭性の高いＳｉを基板２１０として使用すれば、基板２１０を数十μｍ厚まで研削、研磨加工できる。
次に本発明の第８の実施例に係る薄膜積層キャパシタ３００について、図１７〜図１９を参照しながら説明する。図１７は薄膜積層キャパシタ３００を示す平面図であり、図１８は図１７におけるＡ−Ａ線断面図であり、図１９は図１７におけるＢ−Ｂ線断面図である。
薄膜積層キャパシタ３００は、実施例７と同様の方法で、基板３１０の熱酸化膜３１２上に交互に作製された４層のＢＳＴ層３３０，３３２，３３４，３３６とＰｔの４層の内部電極３２０，３２２，３２４，３２６とを備え、さらに、窒化ケイ素からなる無機絶縁層３４０とポリイミドの有機絶縁層３５０との２層構造の保護層３１４、引き出し導体３６０ａ，３６０ｂ、外部電極３７０ａ，３７０ｂが形成されている。
４層のＢＳＴ層３３０，３３２，３３４，３３６のうち、内部電極３２０，３２２，３２４，３２６に挟まれた３層３３２，３３４，３３６は、キャパシタ部３１４の誘電体薄膜として機能する。また、ＢＳＴ層３３０は、熱酸化膜３１２とキャパシタ部３１４の間の密着層として機能する。
図１８に示すように、一方の引き出し導体３６０ａは、第１及び第３の内部電極３２０，３２４にそれぞれ接続された接続部３６２ａ，３６４ａと、保護層３１６上に配置された引き回し部３６６ａとを含む。また、図１９に示すように、他方の引き出し導体３６０ｂは、第２及び第４の内部電極３２２，３２６にそれぞれ接続された接続部３６２ｂ，３６４ｂと、保護層３１６上に配置された引き回し部３６６ｂとを含む。
図１７に示すように、接続部３６２ａ，３６４ａ；３６２ｂ，３６４ｂは、それぞれ２箇所以上設けられており、引き出し導体３６０ａ，３６０ｂと内部電極３２０，３２２，３２４，３２６とは、それぞれ、複数個所で接合されている。
薄膜積層キャパシタ３００は、実施例７の薄膜キャパシタ２００と同様の方法で製造することができる。
薄膜積層キャパシタ３００は、外部電極３７０ａ、３７０ｂが有機層３５０上に形成されているので、実装時の応力を有機層３５０で緩和することが可能である。外部電極３７０ａ，３７０ｂは、引き出し導体３６０ａ，３６０ｂの接続部３６２ａ，３６４ａ，；３６２ｂ，３６４ｂから離れて配置されているので、内部電極３２０，３２２，３２４，３２６の剥離を防止することができる。
また、本実施例の薄膜積層キャパシタ３００は、内部電極３２０，３２２，３２４，３２６中の電流経路が短く、かつ大部分の領域で隣接する内部電極内の電流の向きがほぼ逆方向となり、発生する磁界を相殺できるため、ＥＳＲ、ＥＳＬが低くなる。
さらに、破壊靭性の高いＳｉを基板３１０として使用すれば、基板３１０を数十μｍ厚まで研削、研磨加工できる。
上記実施例１〜８は本発明の実施形態の例示に過ぎず、本発明がこれに限定されるものではないことはいうまでもない。例えば、誘電体薄膜の成膜方法はＭＯＤ法（有機金属分解法）に限らず、ゾルゲル法、スパッタ法、ＣＶＤ法（化学気相成長法）などであってもよいし、材質もＢＳＴに限定されず、ＰＺＴ（チタン酸ジルコン酸鉛）などであってもよい。上部電極、下部電極、密着層などにおいても、同様に、成膜方法や材質は特に限定されず、周知の成膜方法や材料を適用すればよい。

Claims (5)

  1. 基板と、
    前記基板上に形成され少なくとも１層の誘電体薄膜と少なくとも２層の電極層とからなるキャパシタ部と、
    前記キャパシタ部の少なくとも一部を覆う保護層と、
    前記キャパシタ部のいずれかの電極層と電気的に接続する引き出し導体と、
    前記引き出し導体上に形成された外部接続端子と、を備え、
    前記引き出し導体は、前記保護層に形成された開口部内に形成されて前記キャパシタ部のいずれかの電極層と電気的に接続する接続部と、前記保護層上に延伸された引き回し部とからなり、前記外部接続端子は前記引き回し部上に形成され、
    各層が積層される方向から透視すると、
    複数の第１の前記外部接続端子と複数の第２の前記外部接続端子とが、格子状に、格子の第１の方向にも第２の方向にも交互に配置され、
    前記第１の外部接続端子が形成された前記引き回し部を有する前記引き出し導体の前記接続部が、当該第１の外部接続端子が前記第１の方向に隣り合う前記第２の外部接続端子と当該第１の外部接続端子との間に形成されて、一方の前記電極層と電気的に接続され、
    前記第２の外部接続端子が形成された前記引き回し部を有する前記引き出し導体の前記接続部が、当該第２の外部接続端子が前記第２の方向に隣り合う前記第１の外部接続端子と当該第２の外部接続端子との間に形成されて、他方の前記電極層と電気的に接続されていることを特徴とする薄膜キャパシタ。
  2. 前記保護層のうち少なくとも一層は有機絶縁体からなることを特徴とする請求項１に記載の薄膜キャパシタ。
  3. 前記引き回し部は、複数の前記接続部と接続していることを特徴とする請求項１あるいは請求項２に記載の薄膜キャパシタ。
  4. 前記引き回し部は、少なくとも一箇所の屈曲部を有することを特徴とする請求項１ないし請求項３のうちいずれか一項に記載の薄膜キャパシタ。
  5. 前記キャパシタ部の第１の電極層に電気的に接続する第１の引き出し導体と、
    前記第１の電極層とは異なる電位の前記キャパシタ部の第２の電極層に電気的に接続する第２の引き出し導体と、
    を備え、
    前記第１の引き出し導体は、前記第１の電極層に電気的に接続する第１の接続部と、該第１の接続部から前記保護層上に延伸され、前記第２の引き出し導体から離間する方向に引き出された第１の引き回し部とを有し、
    前記第２の引き出し導体は、前記第２の電極層に電気的に接続する第２の接続部と、該第２の接続部から前記保護層上に延伸され、前記第１の引き出し導体から離間する方向に引き出された第２の引き回し部とを有することを特徴とする請求項１ないし請求項４のうちいずれか一項に記載の薄膜キャパシタ。
JP2007540885A 2005-10-18 2006-07-13 薄膜キャパシタ Active JP4674606B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2005303143 2005-10-18
JP2005303143 2005-10-18
JP2006135571 2006-05-15
JP2006135571 2006-05-15
PCT/JP2006/313940 WO2007046173A1 (ja) 2005-10-18 2006-07-13 薄膜キャパシタ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010230002A Division JP5093327B2 (ja) 2005-10-18 2010-10-12 薄膜キャパシタ

Publications (2)

Publication Number Publication Date
JPWO2007046173A1 JPWO2007046173A1 (ja) 2009-04-23
JP4674606B2 true JP4674606B2 (ja) 2011-04-20

Family

ID=37962272

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2007540885A Active JP4674606B2 (ja) 2005-10-18 2006-07-13 薄膜キャパシタ
JP2010230002A Active JP5093327B2 (ja) 2005-10-18 2010-10-12 薄膜キャパシタ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2010230002A Active JP5093327B2 (ja) 2005-10-18 2010-10-12 薄膜キャパシタ

Country Status (3)

Country Link
US (3) US7898792B2 (ja)
JP (2) JP4674606B2 (ja)
WO (1) WO2007046173A1 (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4973023B2 (ja) * 2006-06-19 2012-07-11 日本電気株式会社 薄膜キャパシタ及びその製造方法
CA2702324C (en) * 2007-10-10 2017-04-11 Kovio, Inc. High reliability surveillance and/or identification tag/devices and methods of making and using the same
US8194387B2 (en) 2009-03-20 2012-06-05 Paratek Microwave, Inc. Electrostrictive resonance suppression for tunable capacitors
JP5267268B2 (ja) * 2009-03-26 2013-08-21 Ｔｄｋ株式会社 薄膜コンデンサ及びその製造方法
JP5407775B2 (ja) * 2009-03-31 2014-02-05 Ｔｄｋ株式会社 薄膜コンデンサの製造方法及び薄膜コンデンサ
JP5534566B2 (ja) * 2009-05-26 2014-07-02 株式会社村田製作所 ３端子コンデンサ実装構造
JP5387677B2 (ja) * 2009-07-09 2014-01-15 株式会社村田製作所 アンチヒューズ素子
JP5287644B2 (ja) * 2009-09-30 2013-09-11 Ｔｄｋ株式会社 薄膜コンデンサ
WO2012014647A1 (ja) * 2010-07-30 2012-02-02 三洋電機株式会社 基板内蔵用キャパシタ、これを備えたキャパシタ内蔵基板、及び基板内蔵用キャパシタの製造方法
JP5376186B2 (ja) 2010-09-13 2013-12-25 株式会社村田製作所 誘電体薄膜素子、アンチヒューズ素子及び誘電体薄膜素子の製造方法
US8410579B2 (en) * 2010-12-07 2013-04-02 Xilinx, Inc. Power distribution network
JP5757163B2 (ja) * 2011-06-02 2015-07-29 ソニー株式会社 多層配線基板およびその製造方法、並びに半導体装置
KR20140054792A (ko) * 2012-10-29 2014-05-09 삼성전기주식회사 커패시터 및 이의 제조 방법
US9153504B2 (en) * 2013-10-11 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Metal insulator metal capacitor and method for making the same
US9449762B2 (en) * 2014-05-07 2016-09-20 Qualcomm Incorporated Embedded package substrate capacitor with configurable/controllable equivalent series resistance
JP6357856B2 (ja) * 2014-05-12 2018-07-18 Tdk株式会社 薄膜キャパシタ
JP6519112B2 (ja) * 2014-07-24 2019-05-29 Tdk株式会社 薄膜キャパシタ
JP5924461B1 (ja) * 2014-08-06 2016-05-25 株式会社村田製作所 複合電子部品
JP6520085B2 (ja) * 2014-12-05 2019-05-29 Tdk株式会社 薄膜キャパシタ
WO2016136411A1 (ja) * 2015-02-27 2016-09-01 株式会社村田製作所 キャパシタおよび電子機器
CN207149415U (zh) * 2015-02-27 2018-03-27 株式会社村田制作所 电容器
US9472425B2 (en) 2015-03-19 2016-10-18 Qualcomm Incorporated Power distribution improvement using pseudo-ESR control of an embedded passive capacitor
US10026685B2 (en) * 2015-09-25 2018-07-17 Qualcomm Incorporated Metal-oxide-metal (MOM) capacitor with reduced magnetic coupling to neighboring circuit and high series resonance frequency
JP6610159B2 (ja) * 2015-10-20 2019-11-27 Ｔｄｋ株式会社 薄膜キャパシタ
KR101872582B1 (ko) * 2016-03-22 2018-06-28 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
WO2017183135A1 (ja) * 2016-04-20 2017-10-26 富士通株式会社 回路基板、回路基板の製造方法及び電子装置
KR101792414B1 (ko) * 2016-05-19 2017-11-01 삼성전기주식회사 박막 커패시터 및 그 제조방법
US10460877B2 (en) 2016-05-27 2019-10-29 Tdk Corporation Thin-film capacitor including groove portions
WO2018079042A1 (ja) 2016-10-26 2018-05-03 株式会社村田製作所 キャパシタ
KR20180056257A (ko) * 2016-11-18 2018-05-28 삼성전기주식회사 박막 커패시터
US20180261665A1 (en) * 2016-12-28 2018-09-13 Noda Screen Co., Ltd. Thin film capacitor and semiconductor device
JP6399270B1 (ja) * 2016-12-28 2018-10-03 株式会社村田製作所 薄膜デバイスおよび薄膜デバイスの製造方法
JP6822192B2 (ja) 2017-02-13 2021-01-27 Tdk株式会社 電子部品内蔵基板
JP6862886B2 (ja) 2017-02-13 2021-04-21 Tdk株式会社 電子部品内蔵基板
CN109196610B (zh) * 2017-02-17 2021-01-12 株式会社村田制作所 薄膜器件以及薄膜器件的制造方法
JP2018137311A (ja) 2017-02-21 2018-08-30 Tdk株式会社 薄膜キャパシタ
JP2018137310A (ja) 2017-02-21 2018-08-30 Tdk株式会社 薄膜キャパシタ
US11276531B2 (en) 2017-05-31 2022-03-15 Tdk Corporation Thin-film capacitor and method for manufacturing thin-film capacitor
WO2019021827A1 (ja) * 2017-07-26 2019-01-31 株式会社村田製作所 キャパシタ
JP7206589B2 (ja) * 2017-12-22 2023-01-18 凸版印刷株式会社 キャパシタ内蔵ガラス回路基板の製造方法
JP7150571B2 (ja) * 2018-11-13 2022-10-11 ローム株式会社 チップコンデンサおよびチップコンデンサの製造方法
JP2020202220A (ja) * 2019-06-07 2020-12-17 株式会社村田製作所 積層セラミック電子部品
US20210020587A1 (en) * 2019-06-11 2021-01-21 Skyworks Solutions, Inc. Moisture barrier for metal insulator metal capacitors and integrated circuit having the same
TW202121645A (zh) 2019-11-01 2021-06-01 美商予力半導體公司 可組態電容器
JP2022006781A (ja) 2020-06-25 2022-01-13 Tdk株式会社 電子部品及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002033239A (ja) * 2000-07-14 2002-01-31 Hitachi Ltd Ｌｃフィルタ
JP2002260957A (ja) * 2001-02-28 2002-09-13 Kyocera Corp 薄膜コンデンサおよびコンデンサ基板
JP2003174118A (ja) * 2001-12-07 2003-06-20 Hitachi Ltd 半導体装置の製造方法および半導体装置
JP2004214589A (ja) * 2002-11-14 2004-07-29 Fujitsu Ltd 薄膜キャパシタおよびその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06112083A (ja) 1992-09-30 1994-04-22 Matsushita Electric Ind Co Ltd 薄膜コンデンサ
KR100277314B1 (ko) * 1996-11-08 2001-01-15 모기 쥰이찌 박막콘덴서 및 이를탑재한반도체장치
JP3385889B2 (ja) * 1996-12-25 2003-03-10 株式会社日立製作所 強誘電体メモリ素子及びその製造方法
JPH1197289A (ja) 1997-09-18 1999-04-09 Fujitsu Ltd 薄膜チップコンデンサー及びその製造方法
WO1999054895A2 (en) * 1998-04-20 1999-10-28 Koninklijke Philips Electronics N.V. Thin-film capacitor
US6241036B1 (en) * 1998-09-16 2001-06-05 Baker Hughes Incorporated Reinforced abrasive-impregnated cutting elements, drill bits including same
US6316797B1 (en) * 1999-02-19 2001-11-13 Advanced Technology Materials, Inc. Scalable lead zirconium titanate(PZT) thin film material and deposition method, and ferroelectric memory device structures comprising such thin film material
US6565730B2 (en) * 1999-12-29 2003-05-20 Intel Corporation Self-aligned coaxial via capacitors
US6724611B1 (en) * 2000-03-29 2004-04-20 Intel Corporation Multi-layer chip capacitor
KR20010109610A (ko) * 2000-05-31 2001-12-12 박종섭 반도체 소자의 강유전체 캐패시터 형성방법
JP2002299163A (ja) 2001-03-30 2002-10-11 Kyocera Corp 可変容量素子
JP2003197878A (ja) * 2001-10-15 2003-07-11 Hitachi Ltd メモリ半導体装置およびその製造方法
JP4166013B2 (ja) * 2001-12-26 2008-10-15 富士通株式会社 薄膜キャパシタ製造方法
JP2004079801A (ja) * 2002-08-19 2004-03-11 Fujitsu Ltd コンデンサ装置及びその製造方法
US7161793B2 (en) * 2002-11-14 2007-01-09 Fujitsu Limited Layer capacitor element and production process as well as electronic device
JP4397583B2 (ja) 2002-12-24 2010-01-13 株式会社フジクラ 半導体装置
JP2004214561A (ja) * 2003-01-08 2004-07-29 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP5103724B2 (ja) * 2005-09-30 2012-12-19 富士通株式会社 インターポーザの製造方法
JP4671829B2 (ja) * 2005-09-30 2011-04-20 富士通株式会社 インターポーザ及び電子装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002033239A (ja) * 2000-07-14 2002-01-31 Hitachi Ltd Ｌｃフィルタ
JP2002260957A (ja) * 2001-02-28 2002-09-13 Kyocera Corp 薄膜コンデンサおよびコンデンサ基板
JP2003174118A (ja) * 2001-12-07 2003-06-20 Hitachi Ltd 半導体装置の製造方法および半導体装置
JP2004214589A (ja) * 2002-11-14 2004-07-29 Fujitsu Ltd 薄膜キャパシタおよびその製造方法

Also Published As

Publication number Publication date
US8390982B2 (en) 2013-03-05
WO2007046173A1 (ja) 2007-04-26
US20130088811A1 (en) 2013-04-11
US20110110016A1 (en) 2011-05-12
JP2011054979A (ja) 2011-03-17
JP5093327B2 (ja) 2012-12-12
US7898792B2 (en) 2011-03-01
US20080186654A1 (en) 2008-08-07
JPWO2007046173A1 (ja) 2009-04-23

Similar Documents

Publication Publication Date Title
JP4674606B2 (ja) 薄膜キャパシタ
KR100788131B1 (ko) 박막 캐패시터 및 그 제조 방법, 전자 장치 및 회로 기판
JP3843708B2 (ja) 半導体装置およびその製造方法ならびに薄膜コンデンサ
JP4844391B2 (ja) 半導体装置並びに配線基板及びその製造方法
CN105814687B (zh) 半导体封装及其安装结构
JP5376186B2 (ja) 誘電体薄膜素子、アンチヒューズ素子及び誘電体薄膜素子の製造方法
US20100044089A1 (en) Interposer integrated with capacitors and method for manufacturing the same
JP2007227874A (ja) 薄膜キャパシタ及びその製造方法
JP2010157690A (ja) 電子部品実装用基板及び電子部品実装用基板の製造方法
JP2020115587A (ja) キャパシタ
JP5299158B2 (ja) 誘電体薄膜素子
JP2008294008A (ja) 薄膜キャパシタおよびその製造方法
JP2009010114A (ja) 誘電体薄膜キャパシタ
TWI651741B (zh) 附電容器之半導體裝置
JP2008277520A (ja) 薄膜電子部品
JP4447881B2 (ja) インターポーザの製造方法
JP4453711B2 (ja) 薄膜部品及び製造方法
JP4654790B2 (ja) 半導体装置及びその製造方法
JP4864313B2 (ja) 薄膜キャパシタ基板、その製造方法、及び、半導体装置
JP2007081267A (ja) 半導体装置およびその製造方法
JP5119058B2 (ja) 薄膜キャパシタ
JP6819894B2 (ja) 電子部品
WO2024101272A1 (ja) 集積化受動部品、及び集積化受動部品の製造方法
US9698092B2 (en) Electronic device
JP2002353370A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110110

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4674606

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150