JP2007227874A - 薄膜キャパシタ及びその製造方法 - Google Patents
薄膜キャパシタ及びその製造方法 Download PDFInfo
- Publication number
- JP2007227874A JP2007227874A JP2006263244A JP2006263244A JP2007227874A JP 2007227874 A JP2007227874 A JP 2007227874A JP 2006263244 A JP2006263244 A JP 2006263244A JP 2006263244 A JP2006263244 A JP 2006263244A JP 2007227874 A JP2007227874 A JP 2007227874A
- Authority
- JP
- Japan
- Prior art keywords
- film
- opening
- thin film
- film capacitor
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 126
- 239000010409 thin film Substances 0.000 title claims abstract description 120
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 239000010408 film Substances 0.000 claims abstract description 355
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 230000001681 protective effect Effects 0.000 claims description 71
- 238000000034 method Methods 0.000 claims description 19
- 239000004020 conductor Substances 0.000 claims description 12
- 229910000679 solder Inorganic materials 0.000 description 55
- 239000010410 layer Substances 0.000 description 27
- 229920001721 polyimide Polymers 0.000 description 23
- 238000004544 sputter deposition Methods 0.000 description 21
- 238000007747 plating Methods 0.000 description 19
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 17
- 239000010936 titanium Substances 0.000 description 15
- 229910010413 TiO 2 Inorganic materials 0.000 description 14
- 239000011347 resin Substances 0.000 description 12
- 229920005989 resin Polymers 0.000 description 12
- 239000004642 Polyimide Substances 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 229910004298 SiO 2 Inorganic materials 0.000 description 8
- 229910052774 Proactinium Inorganic materials 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 239000003822 epoxy resin Substances 0.000 description 6
- 229920000647 polyepoxide Polymers 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000004088 simulation Methods 0.000 description 5
- 238000004528 spin coating Methods 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- 229910020836 Sn-Ag Inorganic materials 0.000 description 4
- 229910020988 Sn—Ag Inorganic materials 0.000 description 4
- 229910052788 barium Inorganic materials 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000000992 sputter etching Methods 0.000 description 4
- 229910052712 strontium Inorganic materials 0.000 description 4
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 239000009719 polyimide resin Substances 0.000 description 3
- 239000004810 polytetrafluoroethylene Substances 0.000 description 3
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052726 zirconium Inorganic materials 0.000 description 3
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 2
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 239000004641 Diallyl-phthalate Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- QUDWYFHPNIMBFC-UHFFFAOYSA-N bis(prop-2-enyl) benzene-1,2-dicarboxylate Chemical compound C=CCOC(=O)C1=CC=CC=C1C(=O)OCC=C QUDWYFHPNIMBFC-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052745 lead Inorganic materials 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000005300 metallic glass Substances 0.000 description 2
- 229920003192 poly(bis maleimide) Polymers 0.000 description 2
- -1 polytetrafluoroethylene Polymers 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 238000003980 solgel method Methods 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- 239000002966 varnish Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 150000004703 alkoxides Chemical class 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000001000 micrograph Methods 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0501—Shape
- H01L2224/05016—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
- H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05166—Titanium [Ti] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
- H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05655—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】薄膜キャパシタ要素にかかる応力を緩和して膜剥離を抑制することができる薄膜キャパシタ及びその製造方法を提供する。
【解決手段】基板１の上方に、２個の導電膜３及び５並びにこれらの間に挟まれた誘電体膜４を備えた薄膜キャパシタ要素２が設けられている。薄膜キャパシタ要素２を覆うと共に、導電膜３及び５の少なくとも一部を露出する第２の開口部９が形成された無機保護膜６が設けられている。無機保護膜６の上から薄膜キャパシタ要素２を覆うと共に、第２の開口部９よりも大きく第２の開口部９を露出する第１の開口部８が形成された有機保護膜７が設けられている。そして、第１の開口部８及び第２の開口部９を介して導電膜３（及び５）に接続されたバンプ１０が設けられている。
【選択図】図１
【解決手段】基板１の上方に、２個の導電膜３及び５並びにこれらの間に挟まれた誘電体膜４を備えた薄膜キャパシタ要素２が設けられている。薄膜キャパシタ要素２を覆うと共に、導電膜３及び５の少なくとも一部を露出する第２の開口部９が形成された無機保護膜６が設けられている。無機保護膜６の上から薄膜キャパシタ要素２を覆うと共に、第２の開口部９よりも大きく第２の開口部９を露出する第１の開口部８が形成された有機保護膜７が設けられている。そして、第１の開口部８及び第２の開口部９を介して導電膜３（及び５）に接続されたバンプ１０が設けられている。
【選択図】図１
Description
本発明は、デカップリングキャパシタに好適な薄膜キャパシタ及びその製造方法に関する。
従来、回路配線基板においては、電源電圧変動及び基板内の高周波ノイズによる半導体集積回路素子の誤動作を防止するための対策として、積層チップ構造のデカップリングキャパシタが半導体集積回路素子の近傍に実装されている。つまり、コンピュータ等の電子機器にデカップリングキャパシタが使用されている。
また、近年の半導体集積回路素子の高速化及び低消費電力化に伴い、デカップリングキャパシタの静電容量及び高周波追随性等の性能向上が要請されている。そして、このような要請に応えるキャパシタとして、薄膜の微細加工技術を利用した薄膜キャパシタが開発されている。薄膜キャパシタは、一般的に、基板上に形成された２つの電極薄膜と、これらの間に形成された誘電体薄膜とから構成されている。
このような薄膜キャパシタでは、微細加工によって電極間のピッチを狭めることが可能であるため、高周波帯域におけるインダクタンスが低い構造を得ることができる。
また、回路配線基板上の半導体集積回路素子の近傍に薄膜キャパシタを高い信頼性で、且つ、低コストで実装するための技術として、半田バンプを用いたフリップチップ接続が行われている（特許文献１及び２）。
ここで、図１１を参照しながら、従来の薄膜キャパシタについて説明する。図１１は、従来の薄膜キャパシタの構造を示す断面図である。但し、図１１には、下部電極用の半田バンプの近傍のみを示す。
従来の薄膜キャパシタでは、シリコン基板５１上にＳｉＯ2膜５２が形成され、その上に、密着層としてＴｉＯ2膜５３が形成されている。更に、ＴｉＯ2膜５３上に、Ｐｔ下部電極５４、ＢＳＴ誘電体膜５５及びＡｕ上部電極５６が順次積層されている。Ｐｔ下部電極５４、ＢＳＴ誘電体膜５５及びＡｕ上部電極５６から薄膜キャパシタ要素が構成されている。なお、ＢＳＴ誘電体膜５５及びＡｕ上部電極５６には、Ｐｔ下部電極５４を露出する開口部が形成されている。
更に、全面に、Ａｌ2Ｏ3保護膜５７及び感光性を有するポリイミド保護膜５８が順次積層されている。Ａｌ2Ｏ3保護膜５７により、有機保護膜であるポリイミド保護膜５８からの薄膜キャパシタ要素への水分等の進入が防止される。なお、Ａｌ2Ｏ3保護膜５７及びポリイミド保護膜５８には、ＢＳＴ誘電体膜５５及びＡｕ上部電極５６の開口部の中央からＰｔ下部電極５４を露出する開口部５９が形成されている。
開口部５９内に、下地導電体としてのＴｉ膜６０と、めっきシード層及び耐半田バリア層として機能するＣｕ膜６１とが形成されている。また、Ｃｕ膜６１の上に、開口部５９を埋めるＮｉめっき膜６２が半田バリア層として形成されている。そして、Ｎｉめっき膜６２の上に、Ｓｎ−Ａｇからなる半田バンプ６３が形成されている。半田バンプ６３の形成に当たっては、Ｓｎ−Ａｇからなる半田めっき膜が形成された後に、この半田めっき膜のウェットバック（ボール化）が行われる。
薄膜キャパシタを構成する各膜の膜さは１００ｎｍ程度であり、半田めっき膜の厚さは７０μｍ〜１００μｍ程度である。このため、半田めっき膜のウェットバック（めっき膜のボール化）及び回路配線基板への実装の際に、薄膜キャパシタを構成する各膜に作用する応力が大きく、薄膜キャパシタ内で膜の剥離が発生することがある。
そこで、本発明は、薄膜キャパシタ要素にかかる応力を緩和して膜剥離を抑制することができる薄膜キャパシタ及びその製造方法を提供することを目的とする。
ここで、本願発明者らが行った応力シミュレーションの結果について説明する。このシミュレーションでは、ＴｉＯ2膜５３の厚さを２０ｎｍ、Ｐｔ下部電極５４の厚さを１００ｎｍ、ＢＳＴ誘電体膜５５の厚さを１００ｎｍ、Ａｕ上部電極５６の厚さを１００ｎｍ、Ａｌ2Ｏ3保護膜５７の厚さを１００ｎｍ、ポリイミド保護膜５８の厚さを５μｍ、Ｔｉ膜６０の厚さを３００ｎｍ、Ｃｕ膜６１の厚さを２５０ｎｍ、Ｎｉめっき膜６２の厚さを４μｍとした。また、開口部５９の直径を８０μｍ又は４０μｍ、半田バンプ６３の直径を１００μｍ、Ｎｉめっき膜６２の上面から高さを１００μｍとした。そして、２２０℃をストレスリリースポイント（ストレスフリー）としたときの室温での残留応力を、図１１中の３点（点ａ´、点ｂ´及び点ｃ´）について計算した。この結果を表１に示す。
表１に示すように、開口部５９の縁（エッジ）の上端におけるポリイミド保護膜５８とＴｉ膜６０との境界に位置する点ｃ´では、開口部５９の直径に拘わらず、残留応力はほとんど変化しなかった。一方、開口部５９の縁におけるポリイミド保護膜５８とＡｌ2Ｏ3保護膜５７との境界に位置する点ｂ´、及び開口部５９の縁の下方におけるＴｉＯ2膜５３とＳｉＯ2５２膜との境界に位置する点ａ´では、開口部５９の直径が小さくなると応力が小さくなった。なお、点ｂ´は、開口部５９の縁におけるＴｉ膜６０とＡｌ2Ｏ3保護膜５７との境界に位置する点でもあり、ここで膜剥離が最も生じやすいと考えられる。
この結果から、薄膜キャパシタを構成する膜に作用する応力に伴う膜剥離を防止するためには、開口部５９の直径を小さくすればよいと考えられる。しかし、現実には、開口部５９の直径を小さくすることは容易ではない。この理由について、図１２を参照しながら説明する。図１２は、実際の薄膜キャパシタの電極及び半田バンプ近傍の断面を写した顕微鏡写真を模写した図である。
図１１では、開口部５９の縁がシリコン基板５１の表面に垂直なものとしているが、実際には、図１２に示すように、開口部５９の縁は傾斜しており、ポリイミド保護膜５８にテーパ部６４が形成されている。つまり、シリコン基板５１に近づくほど、開口部５９の直径は小さくなっている。そして、このような構造が存在するため、Ｓｎ−Ａｇからなる半田バンプ６３からの応力がポリイミド保護膜５８のテーパ部６４により受け止められていると考えられる。
このように、薄膜キャパシタにおいては、ポリイミド保護膜５８に半田バンプ６３からの応力を受け止めるバッファとしての役割があるため、ポリイミド保護膜５８の厚さは、通常３μｍ〜６μｍと厚くされている。
従って、厚いポリイミド保護膜５８にテーパ部６４を設ける必要があるため、開口部５９の直径を十分に小さくすることができない。また、そもそも、感光性ポリイミドの加工精度（解像性）には、その特性上の限界があるため、開口部５９の直径の縮小にも限界がある。
本願発明者は、このような課題を解決すべく鋭意検討を重ねた結果、以下に示す発明の諸態様に想到した。
本発明に係る薄膜キャパシタには、２個の導電膜及びこれらの間に挟まれた誘電体膜を備えた薄膜キャパシタ要素と、前記薄膜キャパシタ要素を覆うと共に、前記導電膜の少なくとも一部を露出する第２の開口部が形成された無機保護膜と、前記無機保護膜の上から前記薄膜キャパシタ要素を覆うと共に、前記第２の開口部を露出し前記第２の開口部よりも大きい第１の開口部が形成された有機保護膜と、が設けられている。そして、前記第１及び第２の開口部を介して前記導電膜にバンプが接続されている。
本発明に係る薄膜キャパシタの製造方法においては、基板の上方に、２個の導電膜及びこれらの間に挟まれた誘電体膜を備えた薄膜キャパシタ要素を形成し、その後、前記薄膜キャパシタ要素を覆う無機保護膜を形成する。次に、前記無機保護膜の上から前記薄膜キャパシタ要素を覆う有機保護膜を形成する。次いで、前記有機保護膜に第１の開口部を形成する。続いて、前記無機保護膜の前記第１の開口部から露出している部分に、前記導電膜の少なくとも一部を露出し前記第１の開口部よりも小さい第２の開口部を形成する。そして、前記第１及び第２の開口部を介して前記導電膜に接続されるバンプを形成する。
本発明に係る薄膜キャパシタを図示すると、例えば図１のようになる。図１は、本発明の原理的構成を示す図である。ここで、図１を参照しながら、本発明における課題を解決するための手段について説明する。
図１に示すように、基板１の上方に、２個の導電膜３及び５並びにこれらの間に挟まれた誘電体膜４を備えた薄膜キャパシタ要素２が設けられている。薄膜キャパシタ要素２を覆うと共に、導電膜３及び５の少なくとも一部を露出する第２の開口部９が形成された無機保護膜６が設けられている。図１には、図１１と同様に、下部電極用の半田バンプの近傍のみを示しているため、図１には、導電膜３の一部を露出する第２の開口部９のみを図示している。無機保護膜６の上から薄膜キャパシタ要素２を覆うと共に、第２の開口部９よりも大きく第２の開口部９を露出する第１の開口部８が形成された有機保護膜７が設けられている。そして、第１の開口部８及び第２の開口部９を介して導電膜３（及び５）に接続されたバンプ１０が設けられている。図１には、下部電極用の半田バンプの近傍のみを示しているため、図１には、導電膜３に接続されたバンプ１０のみを図示しているが、上部電極側では、第１の開口部８及び第２の開口部９を介して導電膜５に接続されたバンプが設けられている。
このような構成を採用することにより、膜剥離が最も生じやすい第２の開口部９の縁（点ｄ）における応力を他の部分にかかる応力より小さくすることができる。従って、膜剥離を抑制することができる。ここで、点ｄは、第２の開口部９の縁におけるバンプ１０と無機保護膜６との境界に位置する点である。また、図１中の点ａ、点ｂ及び点ｃは、夫々図１１中の点ａ´、点ｂ´及び点ｃ´に相当する。
なお、無機保護膜６に対する微細加工は、有機保護膜７に比べて容易である。また、無機保護膜６には応力を受け止める機能は要求されず、有機保護膜７がその機能を果たすため、無機保護膜６を極めて薄くしても応力に関する不具合は生じない。
なお、図１に示す構造に対して本願発明者らがシミュレーションを行ったところ、第２の開口部９の直径を、第１の開口部８の直径の１／８以下とすることが望ましく、それによって、膜剥離を効果的に抑制することができることが分かった。
ここで、図１に示す構造に対して行った上述の応力シミュレーションの結果について説明する。このシミュレーションでは、導電膜３の厚さを１００ｎｍ、誘電体膜４の厚さを１００ｎｍ、導電膜５の厚さを１００ｎｍ、無機保護膜６の厚さを１００ｎｍ、有機保護膜７の厚さを５μｍとした。また、基板１と導電膜３との間に、厚さが２０ｎｍのＴｉＯ2膜が存在することとした。更に、バンプが、厚さが３００ｎｍのＴｉ膜、厚さが２５０ｎｍのＣｕ膜及び厚さが４μｍのＮｉめっき膜の積層体上に、直径が１００μｍの半田バンプが形成されて構成されているとした。また、半田バンプのＮｉめっき膜の上面から高さを１００μｍとした。更に、第１の開口部８の直径を８０μｍとし、第２の開口部９の直径を１０μｍとした。そして、２２０℃をストレスリリースポイント（ストレスフリー）としたときの室温での残留応力を、図１中の４点（点ａ、点ｂ、点ｃ及び点ｄ）について計算した。この結果を表２に示す。
表２に示すように、点ｂ及び点ｃにおける応力には、図１１に示す点ｂ´及び点ｃ´における直径が８０μｍの場合の応力と比較して大きな変化がないが、点ａにおける応力は点ａ´における応力よりも著しく低下している。また、点ｄが点ｂ´に相当しているものとすると、点ｄにおける応力は点ｂ´における応力よりも著しく低下している。従って、第２の開口部９の直径を第１の開口部８の直径の１／８とすることにより、十分に応力を緩和することができるといえる。そして、第２の開口部９を小さくするほど、応力を緩和できると考えられるため、第２の開口部９の直径は第１の開口部８の直径の１／８以下とすることが好ましい。なお、第２の開口部９の直径が小さくても、バンプ１０の最下層の金属膜とその上のバンプ本体との接触面積を大きく確保することは可能である。
本発明によれば、感光性樹脂等からなる有機保護膜に第１の開口部を設け、その下に位置する無機保護膜に第１の開口部よりも小さい第２の開口部を設けているため、第１の開口部を必要以上に小さくしなくとも、バンプからの応力を抑制することができる。このため、応力の作用に起因する膜の剥離を抑制して、歩留りを向上させることができ、また、特性の信頼性を向上させることができる。
以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。なお、便宜上、薄膜キャパシタの構造については、その製造方法と共に説明する。
（第１の実施形態）
先ず、本発明の第１の実施形態について説明する。図２Ａ乃至図２Ｈは、本発明の第１の実施形態に係る薄膜キャパシタの製造方法を工程順に示す断面図である。
先ず、本発明の第１の実施形態について説明する。図２Ａ乃至図２Ｈは、本発明の第１の実施形態に係る薄膜キャパシタの製造方法を工程順に示す断面図である。
先ず、図２Ａに示すように、酸化により表面にＳｉＯ2膜（シリコン酸化膜）１２が形成されたシリコン基板１１上に、密着層として厚さが、例えば２０ｎｍのＴｉＯ2膜１３をスパッタリング法により形成する。次に、ＴｉＯ2膜（チタン酸化膜）１３上に、下部電極として厚さが、例えば１００ｎｍのＰｔ膜１４をスパッタリング法により形成する。ＴｉＯ2膜１３のスパッタ成膜条件は、例えば、基板温度：５００℃、ＲＦパワー：２００Ｗ、ガス圧力：０．１Ｐａ、Ａｒ／Ｏ2比：５／１である。また、Ｐｔ膜１４のスパッタ成膜条件は、例えば、基板温度：４００℃、ＤＣパワー：１００Ｗ、ガス圧力：０．１Ｐａである。
次いで、図２Ｂに示すように、Ｐｔ膜１４上に、キャパシタ誘電体膜として厚さが、例えば９０ｎｍ〜１００ｎｍのＢＳＴ（ＢａxＳｒ1-xＴｉＯ3）膜１５をスパッタリング法により形成する。ＢＳＴ膜１５はＢａ、Ｓｒ及びＴｉを含む酸化物膜である。ＢＳＴは比較的大きな比誘電率（バルクの場合、１５００）を持ち、小型で大容量のキャパシタを実現するのに有効な材料である。ＢＳＴ膜１５のスパッタ成膜条件は、例えば、基板温度：６００℃、ＲＦパワー：８００Ｗ、ガス圧力：０．５Ｐａ、Ａｒ／Ｏ2比：４／１である。この結果、厚さが１００ｎｍ、誘電率が４００、誘電損失が１％以下のＢＳＴ膜１５が誘電体膜として得られる。
次いで、図２Ｃに示すように、ＢＳＴ膜１５上に、上部電極として厚さが、例えば、１００ｎｍのＡｕ膜１６をスパッタリング法により形成する。Ｐｔ膜１４、ＢＳＴ膜１５及びＡｕ膜１６から薄膜キャパシタ要素が構成される。
次いで、図２Ｄに示すように、下部電極を引き出すための開口部が形成されたレジストパターン（図示せず）をフォトリソグラフィ法により形成した後、Ａｒイオンミリング法により、Ａｕ膜１６及びＢＳＴ膜１５を順次ドライエッチングする。この結果、Ａｕ膜１６及びＢＳＴ膜１５に開口部１７が形成される。開口部１７の直径は、例えば、ＢＳＴ膜１５において１２０μｍとする。
次いで、図２Ｅに示すように、Ａｕ膜１６上及び開口部１７内に、無機耐湿保護膜として厚さが、例えば１５０ｎｍのＳｉ3Ｎ4膜（シリコン窒化膜）１８をスパッタリング法により形成する。Ｓｉ3Ｎ4膜１８のスパッタ成膜条件は、例えば、基板温度：２００℃、ＲＦパワー：５００Ｗ、ガス圧力：０．１Ｐａ、Ａｒ／Ｏ2比：５／１である。
次いで、感光性ポリイミド樹脂のワニスをスピンコート法により、例えば３０００ｒｐｍで３０秒間、回転塗布することにより、厚さが、例えば６μｍの膜を形成する。次いで、例えば、６０℃で１０分間のプリベークを行った後、露光及び現像を行う。更に、例えば、３７５℃で２時間の本ベークを行うことにより、図２Ｆに示すように、厚さが、例えば４μｍのポリイミド膜１９を有機保護膜として形成する。ポリイミド膜１９により、電極（Ａｕ膜１６及びＰｔ膜１４）が保護される。
なお、プリベーク後の露光及び現像では、平面視で開口部１７内に収まる開口部２０を形成すると共に、開口部１７から離間した位置に開口部２１を形成する。開口部２０及び２１の直径は、例えば３０μｍとする。
次いで、平面視で開口部２０及び２１内に収まる開口部が形成されたレジストパターン（図示せず）をフォトリソグラフィ法により形成した後、Ａｒイオンミリング法により、開口部から露出するＳｉ3Ｎ4膜１８をドライエッチングする。この結果、図２Ｇに示すように、開口部２０内のＳｉ3Ｎ4膜１８に開口部２２が形成され、開口部２１内のＳｉ3Ｎ4膜１８に開口部２３が形成される。そして、開口部２０及び２２からＰｔ膜１４（下部電極）が露出し、開口部２１及び２３からＡｕ膜１６（上部電極）が露出する。開口部２２及び２３の直径は、例えば１０μｍ以下の３μｍとする。
次いで、図２Ｈに示すように、開口部２０〜２３内に下地導電膜として厚さが、例えば３００ｎｍのＴｉ膜２４をスパッタリング法により形成する。次に、Ｔｉ膜２４上に、めっきシード層として厚さが、例えば２５０ｎｍのＣｕ膜２５をスパッタリング法により形成する。その後、電解めっき法により厚さが、例えば４μｍのＮｉめっき層２６を形成する。この結果、Ｎｉ／Ｃｕ／Ｔｉ構造のＵＢＭ（アンダーバンプメタル）が形成される。次いで、Ｓｎ−Ａｇ半田の膜を形成し、ウェットバック処理により、直径が、例えば１００μｍで、Ｎｉめっき層２６からの高さが１００μｍの半田バンプ２７及び２８を形成する。半田バンプ２７は下部電極用の半田バンプであり、半田バンプ２８は上部電極用の半田バンプである。これらの処理により、薄膜キャパシタの基本構成が完成する。
図３は、第１の実施形態に係る薄膜キャパシタの半田バンプ２７近傍の構造を拡大して示す断面図である。図３に示すように、半田バンプ２７は、Ｓｉ3Ｎ4膜１８に形成された開口部２２内で、ＵＢＭを介してＰｔ膜１４（下部電極）と電気的に接続されている。図示していないが、上部電極用の半田バンプ２８は、Ｓｉ3Ｎ4膜１８に形成された開口部２３内で、ＵＢＭを介してＡｕ膜１６（上部電極）と電気的に接続されている。
このように、第１の実施形態においては、ポリイミド膜１９に形成された開口部２０の内部に露出する耐湿保護膜としてのＳｉ3Ｎ4膜１８に、直径が１０μｍ以下の３μｍ程度の小さな開口部２２及び２３が形成されている。Ｓｉ3Ｎ4膜１８は無機材料から構成され、また、その厚さが１００ｎｍ程度と薄いため、フォトリソグラフィ法及びドライエッチングによる高精度の微細加工が可能である。従って、本実施形態によれば、応力を緩和して膜剥離を抑制することができる構造を容易に得ることができる。
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。図４は、第２の実施形態に係る薄膜キャパシタの半田バンプ２７近傍の構造を拡大して示す断面図である。
次に、本発明の第２の実施形態について説明する。図４は、第２の実施形態に係る薄膜キャパシタの半田バンプ２７近傍の構造を拡大して示す断面図である。
第２の実施形態では、１個の半田バンプ２７に対し２個の開口部２２がＳｉ3Ｎ4膜１８に形成されている。また、図示しないが、上部電極に関しても、１個の半田バンプ２８に対し２個の開口部２３がＳｉ3Ｎ4膜１８に形成されている。開口部２２及び２３の直径は、例えば２μｍである。他の構成は第１の実施形態と同様である。
このような第２の実施形態によれば、開口部２２及び２３の直径が第１の実施形態のものよりも小さいので、第１の実施形態と比較して、膜剥離に影響を及ぼす応力をより小さくすることができる。また、開口部２２及び２３の数が第１の実施形態のものよりも多いため、ＵＢＭを間に介した、半田バンプ２７とＰｔ膜１４との接触面積及び半田バンプ２８とＡｕ膜１６との接触面積が第１の実施形態のものよりも大きい。従って、これらの間の接触抵抗をより小さくすることができる。
なお、１個の半田バンプ２７及び２８に対する開口部２２及び２３の数は２個である必要はなく、より多数であってもよい。また、複数の開口部２２及び２３を形成するためには、その際に用いるレジストパターンを変更すればよい。
（第３の実施形態）
次に、本発明の第３の実施形態について説明する。図５は、第３の実施形態に係る薄膜キャパシタの半田バンプ２７近傍の構造を拡大して示す断面図である。第３の実施形態では、その製造方法の一部が第１の実施形態と相違している。
次に、本発明の第３の実施形態について説明する。図５は、第３の実施形態に係る薄膜キャパシタの半田バンプ２７近傍の構造を拡大して示す断面図である。第３の実施形態では、その製造方法の一部が第１の実施形態と相違している。
第３の実施形態では、先ず、第１の実施形態と同様に、表面にＳｉＯ2膜１２が形成されたシリコン基板１１上に、密着層として厚さが、例えば２０ｎｍのＴｉＯ2膜３１をスパッタリング法により形成する。次に、ＴｉＯ2膜３１上に、下部電極として厚さが、例えば１００ｎｍのＰｔ膜３２をスパッタリング法により形成する。ＴｉＯ2膜３１のスパッタ成膜条件は、例えば、基板温度：５００℃、ＲＦパワー：２００Ｗ、ガス圧力：０．１Ｐａ、Ａｒ／Ｏ2比：５／１である。また、Ｐｔ膜３２のスパッタ成膜条件は、例えば、基板温度：４００℃、ＤＣパワー：１００Ｗ、ガス圧力：０．１Ｐａである。
次いで、スピンコート法（２０００ｒｐｍ／３０秒）により、Ｂａ、Ｓｒ及びＴｉを含有するアルコキシドからなる出発溶液の膜を、１度のスピンコートにつき約１００ｎｍの厚さで形成する。次に、例えば、４００℃で１０分間の仮焼成及び７００℃で１０分間の本焼成を行うことにより、ＢＳＴを結晶化させる。仮焼成及び本焼成により膜中の液体が放出されるため、図５に示すように、最終的に、例えば厚さが１００ｎｍのＢＳＴ膜３３が得られる。このＢＳＴ膜３３の比誘電率は３００程度、誘電体損失は２％以下である。即ち、第３の実施形態では、ゾル・ゲル法により、ＢＳＴ膜３３を形成する。
次いで、図５に示すように、基板温度を４００℃にした状態で、ＢＳＴ膜３３上に、上部電極として厚さが、例えば１００ｎｍのＩｒＯ2膜３４を形成する。Ｐｔ膜３２、ＢＳＴ膜３３及びＩｒＯ2膜３４から薄膜キャパシタ要素が構成される。
次いで、下部電極を引き出すための開口部が形成されたレジストパターン（図示せず）をフォトリソグラフィ法により形成した後、Ａｒイオンミリング法により、ＩｒＯ2膜３４及びＢＳＴ膜３３を順次ドライエッチングする。この結果、ＩｒＯ2膜３４及びＢＳＴ膜３３に開口部が形成される。開口部の直径は、例えば、ＢＳＴ膜３３において１２０μｍとする。
次いで、ＩｒＯ2膜３４上及び開口部３１内に、無機耐湿保護膜として厚さが、例えば１００ｎｍのＡｌ2Ｏ3膜３５をスパッタリング法により形成する。Ａｌ2Ｏ3膜３５のスパッタ成膜条件は、例えば、基板温度：８０℃、Ａｒ／Ｏ2比：５／１、ガス圧力：０．１Ｐａ、ＲＦパワー：５００Ｗである。なお、Ａｌ2Ｏ3膜３５の膜密度は、２．６ｇ／ｃｍ3以上とすることが望ましい。これは、十分な耐湿性を確保するためである。
次いで、第１の実施形態と同様に、感光性ポリイミド樹脂からなるポリイミド膜１９を形成し、ポリイミド膜１９に下部電極用の開口部２０及び上部電極用の開口部２１（図示せず）を形成する。本実施形態では、開口部２０及び２１の直径を、例えば４０μｍとする。更に、第１の実施形態と同様に、平面視で開口部２０及び２１内に収まる開口部が形成されたレジストパターン（図示せず）をフォトリソグラフィ法により形成した後、Ａｒイオンミリング法により、Ａｌ2Ｏ3膜３５をドライエッチングする。この結果、開口部２０内のＡｌ2Ｏ3膜３５に開口部２２が形成され、開口部２１内のＡｌ2Ｏ3膜３５に開口部２３が形成される。本実施形態では、開口部２２及び２３の直径を、例えば２μｍとする。
その後、第１の実施形態と同様に、各電極上にＵＢＭ（アンダーバンプメタル）並びに半田バンプ２７及び２８を形成することにより、第３の実施形態に係る薄膜キャパシタの基本構造を完成させる。
このような第３の実施形態によっても第１の実施形態と同様の効果が得られる。このように、薄膜キャパシタ要素を構成する誘電体膜はゾル・ゲル法により形成してもよい。また、上部電極として、Ａｕ膜に代えてＩｒＯ2膜を用いてもよい。更に、無機保護膜として、Ｓｉ3Ｎ4膜と同様に耐湿性及び耐還元性に優れたＡｌ2Ｏ3膜を用いてもよい。
（第４の実施形態）
次に、本発明の第４の実施形態について説明する。図６は、第４の実施形態に係る薄膜キャパシタの半田バンプ２７近傍の構造を拡大して示す断面図である。
次に、本発明の第４の実施形態について説明する。図６は、第４の実施形態に係る薄膜キャパシタの半田バンプ２７近傍の構造を拡大して示す断面図である。
第４の実施形態では、無機耐湿保護膜として、Ｓｉ3Ｎ4膜１８の代わりに厚さが、例えば１５０ｎｍのアモルファスＢＳＴ膜３６が形成されている。他の構成は第１の実施形態と同様である。
このような第４の実施形態によれば、耐湿保護膜の材料として、薄膜キャパシタ要素の誘電体膜と同じＢＳＴが使用されているので、誘電体膜（ＢＳＴ膜１５）と耐湿保護膜（アモルファスＢＳＴ膜３６）との間の密着性がより高くなる。また、これらの間の熱膨張係数も同等であるため、機械的ストレスを受けにくくなり、膜剥離をより効果的に抑制することができる。
なお、アモルファスＢＳＴ膜３６は、開口部１７を形成した後に、例えばスパッタリング法により形成することができる。また、アモルファスＢＳＴ膜３６のスパッタ成膜条件は、例えば、基板温度：５０℃、Ａｒ／Ｏ2比：８／１、ガス圧力：０．２Ｐａ、ＲＦパワー：８００Ｗである。このように、低温でアモルファスＢＳＴ膜３６を形成することにより、ＢＳＴを結晶化させることなく、アモルファス状態にすることができる。以降の処理は、第１の実施形態と同様である。
（第５の実施形態）
次に、本発明の第５の実施形態について説明する。図７は、第５の実施形態に係る薄膜キャパシタの半田バンプ２７近傍の構造を拡大して示す断面図である。
次に、本発明の第５の実施形態について説明する。図７は、第５の実施形態に係る薄膜キャパシタの半田バンプ２７近傍の構造を拡大して示す断面図である。
第５の実施形態では、有機保護膜として、感光性のポリイミド膜１９の代わりに厚さが、例えば６μｍのエポキシ樹脂膜３７が形成されている。他の構成は第１の実施形態と同様である。
このような第５の実施形態によっても、第１の実施形態と同様の効果が得られる。
なお、エポキシ樹脂膜３７の形成に当たっては、Ｓｉ3Ｎ4膜１８を形成した後に、先ず、エポキシ樹脂のワニスをスピンコート法により、例えば２０００ｒｐｍで３０秒間、回転塗布することにより、厚さが、例えば１０μｍの膜を形成する。次いで、例えば、６０℃のプリベークを行った後、露光及び現像を行う。更に、３００℃の本ベークを行うことにより、厚さが６μｍのエポキシ樹脂膜３７を形成する。以降の処理は、第１の実施形態と同様である。
（第６の実施形態）
次に、本発明の第６の実施形態について説明する。図８は、第６の実施形態に係る薄膜キャパシタの半田バンプ２７近傍の構造を拡大して示す断面図である。
次に、本発明の第６の実施形態について説明する。図８は、第６の実施形態に係る薄膜キャパシタの半田バンプ２７近傍の構造を拡大して示す断面図である。
第６の実施形態では、薄膜キャパシタ要素を構成するキャパシタ誘電体膜として、ＢＳＴ膜１５の代わりに厚さが、例えば１００ｎｍのＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3）膜３８が形成されている。他の構成は第１の実施形態と同様である。
このような第６の実施形態によっても、第１の実施形態と同様の効果が得られる。ＰＺＴは、誘電率が高い複合酸化物であり、より高い容量を得ることができる。
なお、ＰＺＴ膜３８は、Ｐｔ膜１４を形成した後に、例えばスパッタリング法により形成することができる。また、ＰＺＴ膜３８のスパッタ成膜条件は、例えば、基板温度：４００℃、Ａｒ／Ｏ2比：９／１、ガス圧力：０．５Ｐａ、印加電極：１２０Ｗである。この条件での処理を６０分間行うことにより、誘電率が２００程度のＰＺＴ膜３８が得られる。以降の処理は、第１の実施形態と同様である。
（第７の実施形態）
次に、本発明の第７の実施形態について説明する。図９は、第７の実施形態に係る薄膜キャパシタの半田バンプ２７近傍の構造を拡大して示す断面図である。
次に、本発明の第７の実施形態について説明する。図９は、第７の実施形態に係る薄膜キャパシタの半田バンプ２７近傍の構造を拡大して示す断面図である。
第７の実施形態では、開口部２０及び２２内に、導電性ペーストを硬化させることにより形成された導電層３９が埋め込まれている。同様に、図示していないが、開口部２１及び２３内にも導電層３９が埋め込まれている。導電性ペーストとしては、Ａｇペースト又はカーボンペースト等が用いられている。そして、導電層３９の上にＮｉ層４０が形成され、その上に半田バンプ２７が形成されている。
このような第７の実施形態によっても第１の実施形態と同様の効果が得られる。更に、導電性ペーストのヤング率は０．１×１０10Ｐａ〜１×１０10Ｐａ程度であり、Ｎｉのヤング率（１９．９５×１０10Ｐａ〜２１．９２×１０10Ｐａ）と比べて著しく低い。このため、外部からの応力が伝わりにくく、剥がれ等をより一層抑制することができる。なお、導電性ペーストの充填は、スクリーン法により行うことができる。
Ｎｉ層４０の厚さが１μｍ未満であると、半田バンプ２７の形成の際に、その構成元素が導電層３９等まで拡散する可能性がある。一方、Ｎｉ層４０の厚さが１０μｍを越えると、ポリイミド膜１９の表面から半田バンプ２７の頂点までの高さが高くなりすぎて、構造的に不安定になる可能性がある。このため、Ｎｉ層４０の厚さは、１μｍ〜１０μｍ程度とすることが好ましい。
（第８の実施形態）
次に、本発明の第８の実施形態について説明する。図１０は、第８の実施形態に係る薄膜キャパシタの半田バンプ２７近傍の構造を拡大して示す断面図である。
次に、本発明の第８の実施形態について説明する。図１０は、第８の実施形態に係る薄膜キャパシタの半田バンプ２７近傍の構造を拡大して示す断面図である。
第８の実施形態では、開口部２０及び２２の側面及び底面に、例えば厚さが５０ｎｍ程度のＣｒ膜４１が形成され、その内部にＣｕ膜４２が形成されている。同様に、図示していないが、開口部２１及び２３内にもＣｒ膜４１及びＣｕ膜４２が形成されている。そして、Ｃｕ膜４２の上にＮｉ層４０が形成され、その上に半田バンプ２７が形成されている。
このような第８の実施形態によっても第１の実施形態と同様の効果が得られる。更に、Ｃｕのヤング率は１２．９８×１０10Ｐａ程度であり、Ｎｉのヤング率（１９．９５×１０10Ｐａ〜２１．９２×１０10Ｐａ）と比べて著しく低い。このため、外部からの応力が伝わりにくく、剥がれ等をより一層抑制することができる。
なお、第８の実施形態に係る半導体装置の製造に当たっては、開口部２２及び２３を形成した後にＣｒ膜４１を形成する。次に、Ｃｒ膜４１の上に、厚さが５００ｎｍ程度のＣｕ膜を、例えばスパッタリング法によりめっきシード層として形成する。次いで、めっきシード層上に、電界めっき法によりＣｕ膜を埋め込む。
また、第７の実施形態又は第８の実施形態と第２の実施形態〜第６の実施形態とを組み合わせてもよい。また、導電性ペースト及びＣｕの他の材料であっても、ヤング率が１５×１０10Ｐａ以下の材料であれば、同様の効果を得ることができる。
なお、本発明はこれらの実施形態に記載した条件及び数値等に限られるものではない。
例えば、シリコン基板１に代えて、成膜温度で耐えうるものであればガラス基板を用いてもよく、また、サファイア基板を用いてもよい。
また、有機保護膜の材料としては、感光性樹脂膜を用いることが好ましく、例えば、ビスマレイミド・トリアジン（ＢＴ）樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）樹脂、ベンゾシクロブテン（ＢＣＢ）樹脂、アクリル樹脂、又はジアリルフタレート樹脂等を用いてもよい。
また、誘電体膜の材料として、Ｓｒ、Ｂａ、Ｐｂ、Ｚｒ、Ｂｉ、Ｔａ、Ｔｉ、Ｍｇ、及び／又はＮｂを含む他の複合酸化物を用いてもよい。このような複合酸化物を用いることにより、Ａｌ2Ｏ3等を用いた場合よりも大きな容量を得ることができる。
また、誘電体膜の形成方法として、例えば、ＭＯＣＶＤ法（有機金属気相成長法）等を採用してもよい。
また、無機保護膜として、ＳｉＯ2又はＳｉＯＮ等を用いてもよい。また、無機保護膜として、誘電体膜（例えば、非晶質金属酸化物膜）と同じ材料からなる膜を形成してもよい。
また、薄膜キャパシタ要素の電極として、Ｃｒ膜、Ｃｕ膜、Ｗ膜、Ｐｄ膜、Ｒｕ膜、Ｒｕ酸化物膜、Ｉｒ膜、又はＰｔ酸化物等を用いてもよい。更に、これらを組み合わせることにより積層体としたものを用いてもよい。例えば、上部電極として、ＩｒＯX膜（厚さ：５０ｎｍ）と、その上に形成されたＡｕ膜（厚さ：１００ｎｍ）との積層体を用いてもよい。なお、電極の材料の選択に当たっては、誘電体膜の材料との相性を考慮することが好ましい。
また、第２の実施形態のように、１個の第１の開口部に対して２個以上の第２の開口部を設けてもよい。また、下部電極に対する第２の開口部の数と上部電極に対する第２の開口部の数とが相違していてもよい。
以下、本発明の諸態様を付記としてまとめて記載する。
（付記１）
２個の導電膜及びこれらの間に挟まれた誘電体膜を備えた薄膜キャパシタ要素と、
前記薄膜キャパシタ要素を覆うと共に、前記導電膜の少なくとも一部を露出する第２の開口部が形成された無機保護膜と、
前記無機保護膜の上から前記薄膜キャパシタ要素を覆うと共に、前記第２の開口部を露出し前記第２の開口部よりも大きい第１の開口部が形成された有機保護膜と、
前記第１及び第２の開口部を介して前記導電膜に接続されたバンプと、
を有することを特徴とする薄膜キャパシタ。
２個の導電膜及びこれらの間に挟まれた誘電体膜を備えた薄膜キャパシタ要素と、
前記薄膜キャパシタ要素を覆うと共に、前記導電膜の少なくとも一部を露出する第２の開口部が形成された無機保護膜と、
前記無機保護膜の上から前記薄膜キャパシタ要素を覆うと共に、前記第２の開口部を露出し前記第２の開口部よりも大きい第１の開口部が形成された有機保護膜と、
前記第１及び第２の開口部を介して前記導電膜に接続されたバンプと、
を有することを特徴とする薄膜キャパシタ。
（付記２）
前記第２の開口部の直径が、前記第１の開口部の直径の１／８以下であることを特徴とする付記１に記載の薄膜キャパシタ。
前記第２の開口部の直径が、前記第１の開口部の直径の１／８以下であることを特徴とする付記１に記載の薄膜キャパシタ。
（付記３）
前記第１の開口部の内側に、前記第２の開口部が２個以上形成されていることを特徴とする付記１又は２に記載の薄膜キャパシタ。
前記第１の開口部の内側に、前記第２の開口部が２個以上形成されていることを特徴とする付記１又は２に記載の薄膜キャパシタ。
（付記４）
前記有機保護膜として、感光性樹脂膜が形成されていることを特徴とする付記１乃至３のいずれか１項に記載の薄膜キャパシタ。
前記有機保護膜として、感光性樹脂膜が形成されていることを特徴とする付記１乃至３のいずれか１項に記載の薄膜キャパシタ。
（付記５）
前記感光性樹脂膜として、ポリイミド樹脂膜、エポキシ樹脂膜、ビスマレイミド・トリアジン樹脂膜、ポリテトラフルオロエチレン樹脂膜、ベンゾシクロブテン樹脂膜、アクリル樹脂膜及びジアリルフタレート樹脂膜からなる群から選択された１種の膜が形成されていることを特徴とする付記４に記載の薄膜キャパシタ。
前記感光性樹脂膜として、ポリイミド樹脂膜、エポキシ樹脂膜、ビスマレイミド・トリアジン樹脂膜、ポリテトラフルオロエチレン樹脂膜、ベンゾシクロブテン樹脂膜、アクリル樹脂膜及びジアリルフタレート樹脂膜からなる群から選択された１種の膜が形成されていることを特徴とする付記４に記載の薄膜キャパシタ。
（付記６）
前記誘電体膜として、Ｓｒ、Ｂａ、Ｐｂ、Ｚｒ、Ｂｉ、Ｔａ、Ｔｉ、Ｍｇ及びＮｂからなる群から選択された少なくとも１種の元素を含む複合酸化物膜が形成されていることを特徴とする付記１乃至５のいずれか１項に記載の薄膜キャパシタ。
前記誘電体膜として、Ｓｒ、Ｂａ、Ｐｂ、Ｚｒ、Ｂｉ、Ｔａ、Ｔｉ、Ｍｇ及びＮｂからなる群から選択された少なくとも１種の元素を含む複合酸化物膜が形成されていることを特徴とする付記１乃至５のいずれか１項に記載の薄膜キャパシタ。
（付記７）
前記誘電体膜として、非晶質金属酸化物膜が形成されていることを特徴とする付記１乃至６のいずれか１項に記載の薄膜キャパシタ。
前記誘電体膜として、非晶質金属酸化物膜が形成されていることを特徴とする付記１乃至６のいずれか１項に記載の薄膜キャパシタ。
（付記８）
前記無機保護膜として、Ａｌ2Ｏ3膜、ＳｉＯ2膜、Ｓｉ3Ｎ4膜及びＳｉＯＮ膜から選択された１種の膜が形成されていることを特徴とする付記１乃至７のいずれか１に記載の薄膜キャパシタ。
前記無機保護膜として、Ａｌ2Ｏ3膜、ＳｉＯ2膜、Ｓｉ3Ｎ4膜及びＳｉＯＮ膜から選択された１種の膜が形成されていることを特徴とする付記１乃至７のいずれか１に記載の薄膜キャパシタ。
（付記９）
前記無機保護膜として、前記誘電体膜と同じ材料からなる膜が形成されていることを特徴とする付記１乃至８のいずれか１項に記載の薄膜キャパシタ。
前記無機保護膜として、前記誘電体膜と同じ材料からなる膜が形成されていることを特徴とする付記１乃至８のいずれか１項に記載の薄膜キャパシタ。
（付記１０）
前記導電膜として、Ａｕ膜、Ｃｒ膜、Ｃｕ膜、Ｗ膜、Ｐｔ膜、Ｐｄ膜、Ｒｕ膜、Ｒｕ酸化物膜、Ｉｒ膜、Ｉｒ酸化物膜及びＰｔ酸化物膜からなる群から選択された少なくとも１種の膜が形成されていることを特徴とする付記１乃至９のいずれか１項に記載の薄膜キャパシタ。
前記導電膜として、Ａｕ膜、Ｃｒ膜、Ｃｕ膜、Ｗ膜、Ｐｔ膜、Ｐｄ膜、Ｒｕ膜、Ｒｕ酸化物膜、Ｉｒ膜、Ｉｒ酸化物膜及びＰｔ酸化物膜からなる群から選択された少なくとも１種の膜が形成されていることを特徴とする付記１乃至９のいずれか１項に記載の薄膜キャパシタ。
（付記１１）
前記薄膜キャパシタ要素は、シリコン基板、ガラス基板及びサファイア基板からなる群から選択された１種の基板の上方に形成されていることを特徴とする付記１乃至１０のいずれか１項に記載の薄膜キャパシタ。
前記薄膜キャパシタ要素は、シリコン基板、ガラス基板及びサファイア基板からなる群から選択された１種の基板の上方に形成されていることを特徴とする付記１乃至１０のいずれか１項に記載の薄膜キャパシタ。
（付記１２）
前記第１及び第２の開口部内に形成され、ヤング率が１５×１０10Ｐａ以下の導電材を有し、前記バンプは前記導電材上に形成されていることを特徴とする付記１乃至１１のいずれか１項に記載の薄膜キャパシタ。
前記第１及び第２の開口部内に形成され、ヤング率が１５×１０10Ｐａ以下の導電材を有し、前記バンプは前記導電材上に形成されていることを特徴とする付記１乃至１１のいずれか１項に記載の薄膜キャパシタ。
（付記１３）
前記導電材として、導電性ペーストからなる導電層が形成されていることを特徴とする付記１２に記載の薄膜キャパシタ。
前記導電材として、導電性ペーストからなる導電層が形成されていることを特徴とする付記１２に記載の薄膜キャパシタ。
（付記１４）
前記導電性ペーストとして、Ａｇペースト又はカーボンペーストが用いられていることを特徴とする付記１３に記載の薄膜キャパシタ。
前記導電性ペーストとして、Ａｇペースト又はカーボンペーストが用いられていることを特徴とする付記１３に記載の薄膜キャパシタ。
（付記１５）
前記導電材として、Ｃｕ膜が形成されていることを特徴とする付記１２に記載の薄膜キャパシタ。
前記導電材として、Ｃｕ膜が形成されていることを特徴とする付記１２に記載の薄膜キャパシタ。
（付記１６）
基板の上方に、２個の導電膜及びこれらの間に挟まれた誘電体膜を備えた薄膜キャパシタ要素を形成する工程と、
前記薄膜キャパシタ要素を覆う無機保護膜を形成する工程と、
前記無機保護膜の上から前記薄膜キャパシタ要素を覆う有機保護膜を形成する工程と、
前記有機保護膜に第１の開口部を形成する工程と、
前記無機保護膜の前記第１の開口部から露出している部分に、前記導電膜の少なくとも一部を露出し前記第１の開口部よりも小さい第２の開口部を形成する工程と、
前記第１及び第２の開口部を介して前記導電膜に接続されるバンプを形成する工程と、
を有することを特徴とする薄膜キャパシタの製造方法。
基板の上方に、２個の導電膜及びこれらの間に挟まれた誘電体膜を備えた薄膜キャパシタ要素を形成する工程と、
前記薄膜キャパシタ要素を覆う無機保護膜を形成する工程と、
前記無機保護膜の上から前記薄膜キャパシタ要素を覆う有機保護膜を形成する工程と、
前記有機保護膜に第１の開口部を形成する工程と、
前記無機保護膜の前記第１の開口部から露出している部分に、前記導電膜の少なくとも一部を露出し前記第１の開口部よりも小さい第２の開口部を形成する工程と、
前記第１及び第２の開口部を介して前記導電膜に接続されるバンプを形成する工程と、
を有することを特徴とする薄膜キャパシタの製造方法。
（付記１７）
前記第２の開口部の直径を、前記第１の開口部の直径の１／８以下とすることを特徴とする付記１６に記載の薄膜キャパシタの製造方法。
前記第２の開口部の直径を、前記第１の開口部の直径の１／８以下とすることを特徴とする付記１６に記載の薄膜キャパシタの製造方法。
（付記１８）
前記第１の開口部の内側に、前記第２の開口部を２個以上形成することを特徴とする付記１６又は１７に記載の薄膜キャパシタの製造方法。
前記第１の開口部の内側に、前記第２の開口部を２個以上形成することを特徴とする付記１６又は１７に記載の薄膜キャパシタの製造方法。
（付記１９）
前記第２の開口部を形成する工程と前記バンプを形成する工程との間に、前記第１及び第２の開口部内に、ヤング率が１５×１０10Ｐａ以下の導電材を形成する工程を有することを特徴とする付記１６乃至１８のいずれか１項に記載の薄膜キャパシタの製造方法。
前記第２の開口部を形成する工程と前記バンプを形成する工程との間に、前記第１及び第２の開口部内に、ヤング率が１５×１０10Ｐａ以下の導電材を形成する工程を有することを特徴とする付記１６乃至１８のいずれか１項に記載の薄膜キャパシタの製造方法。
（付記２０）
前記導電材を形成する工程は、
前記第１及び第２の開口部内に導電性ペーストを埋め込む工程と、
前記導電性ペーストを硬化させる工程と、
を有することを特徴とする付記１６乃至１９のいずれか１項に記載の薄膜キャパシタの製造方法。
前記導電材を形成する工程は、
前記第１及び第２の開口部内に導電性ペーストを埋め込む工程と、
前記導電性ペーストを硬化させる工程と、
を有することを特徴とする付記１６乃至１９のいずれか１項に記載の薄膜キャパシタの製造方法。
１：基板
２：薄膜キャパシタ要素
３、５：電極
４：誘電体膜
６：無機保護膜
７：有機保護膜
８：第１の開口部
９：第２の開口部
１０：バンプ
１１：シリコン基板
１２：ＳｉＯ2膜
１３：ＴｉＯ2膜
１４：Ｐｔ膜
１５：ＢＳＴ膜
１６：Ａｕ膜
１７：開口部
１８：Ｓｉ3Ｎ4膜
１９：ポリイミド膜
２０、２１、２２、２３：開口部
２４：Ｔｉ膜
２５：Ｃｕ膜
２６：Ｎｉめっき層
２７、２８：半田バンプ
３１：ＴｉＯ2膜
３２：Ｐｔ膜
３３：ＢＳＴ膜
３４：ＩｒＯ2膜
３５：Ａｌ2Ｏ3膜
３６：アモルファスＢＳＴ膜
３７：エポキシ樹脂膜
３８：ＰＺＴ膜
３９：導電層
４０：Ｎｉ層
４１：Ｃｒ膜
４２：Ｃｕ膜
５１：シリコン基板
５２：ＳｉＯ2膜
５３：ＴｉＯ2膜
５４：Ｐｔ電極
５５：ＢＳＴ誘電体膜
５６：Ａｕ上部電極
５７：Ａｌ2Ｏ3保護膜
５８：ポリイミド保護膜
５９：開口部
６０：Ｔｉ膜
６１：Ｃｕ膜
６２：Ｎｉめっき膜
６３：半田バンプ
６４：テーパ部
２：薄膜キャパシタ要素
３、５：電極
４：誘電体膜
６：無機保護膜
７：有機保護膜
８：第１の開口部
９：第２の開口部
１０：バンプ
１１：シリコン基板
１２：ＳｉＯ2膜
１３：ＴｉＯ2膜
１４：Ｐｔ膜
１５：ＢＳＴ膜
１６：Ａｕ膜
１７：開口部
１８：Ｓｉ3Ｎ4膜
１９：ポリイミド膜
２０、２１、２２、２３：開口部
２４：Ｔｉ膜
２５：Ｃｕ膜
２６：Ｎｉめっき層
２７、２８：半田バンプ
３１：ＴｉＯ2膜
３２：Ｐｔ膜
３３：ＢＳＴ膜
３４：ＩｒＯ2膜
３５：Ａｌ2Ｏ3膜
３６：アモルファスＢＳＴ膜
３７：エポキシ樹脂膜
３８：ＰＺＴ膜
３９：導電層
４０：Ｎｉ層
４１：Ｃｒ膜
４２：Ｃｕ膜
５１：シリコン基板
５２：ＳｉＯ2膜
５３：ＴｉＯ2膜
５４：Ｐｔ電極
５５：ＢＳＴ誘電体膜
５６：Ａｕ上部電極
５７：Ａｌ2Ｏ3保護膜
５８：ポリイミド保護膜
５９：開口部
６０：Ｔｉ膜
６１：Ｃｕ膜
６２：Ｎｉめっき膜
６３：半田バンプ
６４：テーパ部
Claims (10)
- ２個の導電膜及びこれらの間に挟まれた誘電体膜を備えた薄膜キャパシタ要素と、
前記薄膜キャパシタ要素を覆うと共に、前記導電膜の少なくとも一部を露出する第２の開口部が形成された無機保護膜と、
前記無機保護膜の上から前記薄膜キャパシタ要素を覆うと共に、前記第２の開口部を露出し前記第２の開口部よりも大きい第１の開口部が形成された有機保護膜と、
前記第１及び第２の開口部を介して前記導電膜に接続されたバンプと、
を有することを特徴とする薄膜キャパシタ。 - 前記第２の開口部の直径が、前記第１の開口部の直径の１／８以下であることを特徴とする請求項１に記載の薄膜キャパシタ。
- 前記第１の開口部の内側に、前記第２の開口部が２個以上形成されていることを特徴とする請求項１又は２に記載の薄膜キャパシタ。
- 前記第１及び第２の開口部内に形成され、ヤング率が１５×１０10Ｐａ以下の導電材を有し、前記バンプは前記導電材上に形成されていることを特徴とする請求項１乃至３のいずれか１項に記載の薄膜キャパシタ。
- 前記導電材として、導電性ペーストからなる導電層が形成されていることを特徴とする請求項４に記載の薄膜キャパシタ。
- 前記導電材として、Ｃｕ膜が形成されていることを特徴とする請求項４に記載の薄膜キャパシタ。
- 基板の上方に、２個の導電膜及びこれらの間に挟まれた誘電体膜を備えた薄膜キャパシタ要素を形成する工程と、
前記薄膜キャパシタ要素を覆う無機保護膜を形成する工程と、
前記無機保護膜の上から前記薄膜キャパシタ要素を覆う有機保護膜を形成する工程と、
前記有機保護膜に第１の開口部を形成する工程と、
前記無機保護膜の前記第１の開口部から露出している部分に、前記導電膜の少なくとも一部を露出し前記第１の開口部よりも小さい第２の開口部を形成する工程と、
前記第１及び第２の開口部を介して前記導電膜に接続されるバンプを形成する工程と、
を有することを特徴とする薄膜キャパシタの製造方法。 - 前記第２の開口部の直径を、前記第１の開口部の直径の１／８以下とすることを特徴とする請求項７に記載の薄膜キャパシタの製造方法。
- 前記第１の開口部の内側に、前記第２の開口部を２個以上形成することを特徴とする請求項７又は８に記載の薄膜キャパシタの製造方法。
- 前記第２の開口部を形成する工程と前記バンプを形成する工程との間に、前記第１及び第２の開口部内に、ヤング率が１５×１０10Ｐａ以下の導電材を形成する工程を有することを特徴とする請求項７乃至９のいずれか１項に記載の薄膜キャパシタの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006263244A JP2007227874A (ja) | 2006-01-30 | 2006-09-27 | 薄膜キャパシタ及びその製造方法 |
| US11/698,946 US7778009B2 (en) | 2006-01-30 | 2007-01-29 | Thin-film capacitor and method of manufacturing the same |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006020773 | 2006-01-30 | ||
| JP2006263244A JP2007227874A (ja) | 2006-01-30 | 2006-09-27 | 薄膜キャパシタ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007227874A true JP2007227874A (ja) | 2007-09-06 |
Family
ID=38321170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006263244A Pending JP2007227874A (ja) | 2006-01-30 | 2006-09-27 | 薄膜キャパシタ及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7778009B2 (ja) |
| JP (1) | JP2007227874A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016025310A (ja) * | 2014-07-24 | 2016-02-08 | Tdk株式会社 | 薄膜キャパシタ |
| KR20160034755A (ko) * | 2014-09-22 | 2016-03-30 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법, 및 상기 반도체 장치를 포함하는 반도체 패키지 |
| JP2018063980A (ja) * | 2016-10-11 | 2018-04-19 | Tdk株式会社 | 薄膜コンデンサ |
| JP2019165070A (ja) * | 2018-03-19 | 2019-09-26 | Tdk株式会社 | 薄膜コンデンサおよび薄膜コンデンサの製造方法 |
| JP2020061432A (ja) * | 2018-10-09 | 2020-04-16 | 株式会社村田製作所 | 薄膜キャパシタ |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5287644B2 (ja) * | 2009-09-30 | 2013-09-11 | Ｔｄｋ株式会社 | 薄膜コンデンサ |
| US10283443B2 (en) * | 2009-11-10 | 2019-05-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Chip package having integrated capacitor |
| CN103098199B (zh) | 2010-09-13 | 2014-12-10 | 株式会社村田制作所 | 电介质薄膜元件、反熔丝元件及电介质薄膜元件的制造方法 |
| JP2012186374A (ja) * | 2011-03-07 | 2012-09-27 | Renesas Electronics Corp | 半導体装置、及びその製造方法 |
| TWI502691B (zh) * | 2011-11-18 | 2015-10-01 | Chipmos Technologies Inc | 導電結構及其形成方法 |
| US8710658B2 (en) * | 2011-11-18 | 2014-04-29 | Cambridge Silicon Radio Limited | Under bump passive components in wafer level packaging |
| JP2013247206A (ja) * | 2012-05-25 | 2013-12-09 | Kojima Press Industry Co Ltd | フィルムコンデンサ素子及びフィルムコンデンサ並びにフィルムコンデンサ素子の製造方法 |
| JP6155571B2 (ja) * | 2012-08-24 | 2017-07-05 | Tdk株式会社 | 端子構造、並びにこれを備える半導体素子及びモジュール基板 |
| US9231046B2 (en) * | 2013-03-15 | 2016-01-05 | Globalfoundries Inc. | Capacitor using barrier layer metallurgy |
| US9728517B2 (en) * | 2013-12-17 | 2017-08-08 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device and manufacturing method thereof |
| CN105633046A (zh) * | 2014-11-20 | 2016-06-01 | 三星电子株式会社 | 半导体装置和包括该半导体装置的半导体封装 |
| KR101872582B1 (ko) * | 2016-03-22 | 2018-06-28 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조 방법 |
| US11145564B2 (en) * | 2018-06-29 | 2021-10-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multi-layer passivation structure and method |
| CN113841211B (zh) * | 2019-05-13 | 2023-04-14 | 株式会社村田制作所 | 电容器 |
| KR20220056309A (ko) * | 2020-10-27 | 2022-05-06 | 삼성전자주식회사 | 반도체 패키지 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004214589A (ja) * | 2002-11-14 | 2004-07-29 | Fujitsu Ltd | 薄膜キャパシタおよびその製造方法 |
| JP2006237520A (ja) * | 2005-02-28 | 2006-09-07 | Nec Tokin Corp | 薄型多端子コンデンサおよびその製造方法 |
| JP2008294008A (ja) * | 2005-07-15 | 2008-12-04 | Murata Mfg Co Ltd | 薄膜キャパシタおよびその製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69205063T2 (de) * | 1991-05-16 | 1996-02-29 | Nippon Electric Co | Dünnschichtkondensator. |
| JP2601128B2 (ja) * | 1992-05-06 | 1997-04-16 | 松下電器産業株式会社 | 回路形成用基板の製造方法および回路形成用基板 |
| US6100190A (en) * | 1998-02-19 | 2000-08-08 | Rohm Co., Ltd. | Method of fabricating semiconductor device, and semiconductor device |
| JP2001338836A (ja) | 2000-03-24 | 2001-12-07 | Sumitomo Metal Ind Ltd | コンデンサ付き接続部材、その接続構造と製造方法 |
| US6563693B2 (en) * | 2001-07-02 | 2003-05-13 | Matsushita Electric Industrial Co., Ltd. | Solid electrolytic capacitor |
| JP2004079801A (ja) | 2002-08-19 | 2004-03-11 | Fujitsu Ltd | コンデンサ装置及びその製造方法 |
| US7161793B2 (en) * | 2002-11-14 | 2007-01-09 | Fujitsu Limited | Layer capacitor element and production process as well as electronic device |
-
2006
- 2006-09-27 JP JP2006263244A patent/JP2007227874A/ja active Pending
-
2007
- 2007-01-29 US US11/698,946 patent/US7778009B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004214589A (ja) * | 2002-11-14 | 2004-07-29 | Fujitsu Ltd | 薄膜キャパシタおよびその製造方法 |
| JP2006237520A (ja) * | 2005-02-28 | 2006-09-07 | Nec Tokin Corp | 薄型多端子コンデンサおよびその製造方法 |
| JP2008294008A (ja) * | 2005-07-15 | 2008-12-04 | Murata Mfg Co Ltd | 薄膜キャパシタおよびその製造方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016025310A (ja) * | 2014-07-24 | 2016-02-08 | Tdk株式会社 | 薄膜キャパシタ |
| KR20160034755A (ko) * | 2014-09-22 | 2016-03-30 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법, 및 상기 반도체 장치를 포함하는 반도체 패키지 |
| US11094612B2 (en) | 2014-09-22 | 2021-08-17 | Samsung Electronics Co., Ltd. | Semiconductor devices including through-silicon-vias and methods of manufacturing the same and semiconductor packages including the semiconductor devices |
| KR102303983B1 (ko) * | 2014-09-22 | 2021-09-23 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법, 및 상기 반도체 장치를 포함하는 반도체 패키지 |
| US12014972B2 (en) | 2014-09-22 | 2024-06-18 | Samsung Electronics Co., Ltd. | Semiconductor devices including through-silicon-vias and methods of manufacturing the same and semiconductor packages including the semiconductor devices |
| JP2018063980A (ja) * | 2016-10-11 | 2018-04-19 | Tdk株式会社 | 薄膜コンデンサ |
| JP2019165070A (ja) * | 2018-03-19 | 2019-09-26 | Tdk株式会社 | 薄膜コンデンサおよび薄膜コンデンサの製造方法 |
| JP7063027B2 (ja) | 2018-03-19 | 2022-05-09 | Tdk株式会社 | 薄膜コンデンサおよび薄膜コンデンサの製造方法 |
| JP2020061432A (ja) * | 2018-10-09 | 2020-04-16 | 株式会社村田製作所 | 薄膜キャパシタ |
Also Published As
| Publication number | Publication date |
|---|---|
| US7778009B2 (en) | 2010-08-17 |
| US20070176175A1 (en) | 2007-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007227874A (ja) | 薄膜キャパシタ及びその製造方法 | |
| JP5093327B2 (ja) | 薄膜キャパシタ | |
| JP4997757B2 (ja) | 薄膜キャパシタ及びその製造方法、電子装置並びに回路基板 | |
| JP3098509B2 (ja) | 電子コンポーネント構造体およびその製造方法 | |
| JP5463908B2 (ja) | キャパシタ搭載インターポーザ及びその製造方法 | |
| JP2010157690A (ja) | 電子部品実装用基板及び電子部品実装用基板の製造方法 | |
| WO2004017343A1 (ja) | コンデンサ装置及びその製造方法 | |
| JP2007234843A (ja) | 薄膜キャパシタ素子、インターポーザ、半導体装置、及び、薄膜キャパシタ素子或いはインターポーザの製造方法 | |
| JP5333435B2 (ja) | 貫通電極付きキャパシタおよびその製造方法、並びに半導体装置 | |
| JP4793125B2 (ja) | 集積化受動素子及び集積化受動素子内蔵多層配線基板 | |
| JP4584700B2 (ja) | 配線基板の製造方法 | |
| JP4784128B2 (ja) | 半導体装置およびその製造方法 | |
| JP2009010114A (ja) | 誘電体薄膜キャパシタ | |
| JP4447881B2 (ja) | インターポーザの製造方法 | |
| JP2012138595A (ja) | 薄膜キャパシタ及びその製造方法、電子装置並びに回路基板 | |
| JPWO2009028596A1 (ja) | 受動素子内蔵基板、製造方法、及び半導体装置 | |
| JP2010225849A (ja) | 薄膜キャパシタ | |
| JP2018133363A (ja) | 電子部品内蔵基板及び基板実装構造体 | |
| JP3967964B2 (ja) | 薄膜電子部品 | |
| JP2005203680A (ja) | インターポーザキャパシタの製造方法 | |
| JP4864313B2 (ja) | 薄膜キャパシタ基板、その製造方法、及び、半導体装置 | |
| JP2007194472A (ja) | 薄膜キャパシタの製造方法 | |
| JP4009078B2 (ja) | 薄膜電子部品 | |
| JP2004273825A (ja) | 薄膜キャパシタ素子、その製造方法及び電子装置 | |
| JP5119058B2 (ja) | 薄膜キャパシタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090611 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120522 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120524 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120925 |