JP2020061432A - 薄膜キャパシタ - Google Patents

Abstract

【課題】誘電体層の絶縁性の劣化を抑制し、且つ接続導体の電流経路幅を大きくして、ESRを効果的に低減させた薄膜キャパシタを得る。【解決手段】薄膜キャパシタ１０１は、基板９と、誘電体層２１及び当該誘電体層２１を挟む電極層１１，１２Ａで構成されるキャパシタ部ＣＰＡと、キャパシタ部ＣＰＡを覆う保護膜２，３と、キャパシタ部ＣＰＡの電極層１２Ａに導通する接続導体４Ａと、を備える。接続導体４Ａは、保護膜２，３の開口Ｈを介してキャパシタ部ＣＰＡの電極層１２Ａに複数箇所でそれぞれ電気的に接続された下部接続導体４１，４２と、当該下部接続導体４１，４２から保護膜３の上方へ延伸され下部接続導体４１，４２に導通する上部接続導体４３，４４とで構成される。【選択図】図１

Description

本発明は、薄膜キャパシタに関し、特に等価直列抵抗の小さな薄膜キャパシタに関する。

特許文献１には、等価直列抵抗がより小さくなるように構成された薄膜キャパシタが示されている。この薄膜キャパシタは、入力端子と出力端子との間に複数の容量素子が接続される薄膜キャパシタであり、支持基板の上に間隔を開けて設けられる複数の下部電極と、この下部電極のうち少なくとも１つの下部電極の上に、薄膜誘電体層を介して形成される上部電極と、この上部電極を接続する引出し電極と、を含む。そして、平面視での上部電極の高周波信号の伝送方向に沿う長さは、上部電極及び引出し電極が互いに重なり合う領域における、高周波信号の伝送方向に直交する方向の長さよりも短い関係となるように構成されている。

上記構成により、引出電極の電流経路の等価的な幅を広くして等価直列抵抗（ＥＳＲ）の低減化を図っている。

米国特許第７００９２７６号明細書

図１３は、薄膜キャパシタの等価回路図である。薄膜キャパシタは、図１４に示すように、理想コンデンサとしてのキャパシタCに直列接続された等価直列抵抗ESRと、キャパシタCに直列接続された等価直列インダクタンスESLと、キャパシタCに並列接続された絶縁抵抗IRとで表される。

図１４は薄膜キャパシタのインピーダンスの周波数特性を示す図である。縦軸は、キャパシタC及び等価直列インダクタンスESLによるインピーダンスZの絶対値と、等価直列抵抗ESRの値である。横軸は周波数である。

図１４に表れているように、自己共振周波数よりも低周波領域では、|Z|は１／ωＣであり、理想コンデンサと同じように周波数に反比例して減少する。また、ESRは誘電体の分極の遅延による誘電損失に相当する値を示す。自己共振点付近では、|Z|が極小値となる。自己共振周波数よりも高周波領域では、|Z|はωＬであり、寄生インダクタンスによって特性が決まり、周波数に比例して|Z|は増加する。また、ESRについては、誘電損失に加えて電極に起因する導体損失分が増大する。

薄膜キャパシタは、当然ながらキャパシタとして用いられるので、図１４に示した容量性領域で使用される。つまり、誘電損失の影響を大きく受ける周波数帯で使用される。

特許文献１に示されているように、引出電極の等価的な電流経路幅を大きくすれば、ESR，ESLを低減できるが、次に述べるとおり、誘電損失の増大の要因となる。

図１５（Ａ）、図１５（Ｂ）は、薄膜キャパシタの主要部の縦断面図である。これらの例では、薄膜キャパシタはいずれも電極層１１，１２、誘電体層２１及び保護膜２，３を備える。誘電体層２１と、この誘電体層２１を挟む電極層１１，１２とでキャパシタ部が構成される。電極層１１，１２は例えばPt、誘電体層２１及び保護膜２は例えば、(Ba,Sr)TiO₃ （BST）である。

電極層１２に接続導体を導通させる場合、図１５（Ａ）、図１５（Ｂ）に示すように、保護膜２，３に開口（窓）Ｈを形成し、この開口Ｈの内面及び保護膜３の上面に接続導体を形成する。

しかし、一般に、開口Ｈを形成する工程で誘電体層はダメージを受けて絶縁性が劣化する。例えばプラズマで加熱され、誘電体中の酸素が部分的に抜け出て、その部分に欠陥が生じる。このことで漏洩電流の経路が生じてしまう。つまり、絶縁性が劣化して誘電損失が増加する。

図１５（Ａ）、図１５（Ｂ）において破線で囲む領域は誘電体層２１の上記ダメージを受ける領域を概念的に表している。

このように、ESRを低減するために電流経路幅の大きな接続導体を形成しようとして開口Ｈを大きくしても、その分、誘電体層２１のダメージを受ける領域が拡がるので、結果的にESRの低減効果が小さくなってしまう。

そこで、本発明の目的は、誘電体層の絶縁性の劣化を抑制し、且つ接続導体の電流経路幅を大きくして、ESRを効果的に低減させた薄膜キャパシタを提供することにある。

本開示の一例としての薄膜キャパシタは、
基板と、
前記基板上に形成される、１層以上の誘電体層及び当該誘電体層を挟む２層以上の電極層で構成されるキャパシタ部と、
開口を有し、前記キャパシタ部を覆う保護膜と、
前記キャパシタ部のいずれかの電極層に導通する接続導体と、
を備え、
前記接続導体は、前記保護膜の前記開口を介して前記キャパシタ部のいずれかの電極層に複数箇所でそれぞれ電気的に接続された下部接続導体と、当該下部接続導体から前記保護膜の上方へ延伸され前記下部接続導体に導通する上部接続導体とで構成される、
ことを特徴とする。

上記構成により、接続導体が導通する電極層を覆う保護膜に形成する開口は小さくて済むので、誘電体層に与えるダメージは小さい。つまり、誘電体層の絶縁性劣化による誘電損失が低減される。また、接続導体が導通する電極層と接続導体とは複数の箇所で導通するので、電極層及び下部接続導体に流れる電流の強度分布はそれぞれ分散され、このことにより、電極層及び接続導体によるESRは低減される。

本発明によれば、誘電体層の絶縁性の劣化が抑制され、且つ電流経路幅の大きな接続導体が形成された、低ESRの薄膜キャパシタが得られる。

図１は第１の実施形態に係る薄膜キャパシタ１０１の構造を示す図であり、左上部は平面図、左下部は平面図におけるＡ−Ａ部分の縦断面図、右上部は平面図におけるＣ−Ｃ部分の縦断面図である。 図２は、本実施形態の別の薄膜キャパシタ１０１Ａの構造を示す図であり、上部は平面図、下部は平面図におけるＡ−Ａ部分の縦断面図である。 図３は、本実施形態のさらに別の薄膜キャパシタ１０１Ｂの構造を示す図であり、上部は平面図、下部は平面図におけるＡ−Ａ部分の縦断面図である。 図４（Ａ）は二段階構造のビアの拡大断面図である。図４（Ｂ）は比較例としての一段構造の通常のビアの拡大断面図である。 図５は第２の実施形態の薄膜キャパシタ１０２の構造を示す図であり、上部は平面図、下部は平面図におけるＡ−Ａ部分の縦断面図である。 図６は第３の実施形態の薄膜キャパシタ１０３の構造を示す図であり、上部は平面図、下部は平面図におけるＡ−Ａ部分の縦断面図である。 図７は第４の実施形態の薄膜キャパシタ１０４の構造を示す図であり、上部は平面図、下部は平面図におけるＡ−Ａ部分の縦断面図である。 図８は第５の実施形態に係る薄膜キャパシタ１０５の主要部の縦断面図である。 図９は薄膜キャパシタ１０５の製造工程の一部を示す図である。 図１０は、図９に続く、薄膜キャパシタ１０５の製造工程の一部を示す図である。 図１１は薄膜キャパシタ１０５の別の製造工程の一部を示す図である。 図１２は、図１１に続く、薄膜キャパシタ１０５の製造工程の一部を示す図である。 図１３は薄膜キャパシタの等価回路図である。 図１４は薄膜キャパシタのインピーダンスの周波数特性を示す図である。 図１５（Ａ）、図１５（Ｂ）は、薄膜キャパシタの主要部の縦断面図である。 図１６は、比較例としての薄膜キャパシタの構造を示す図である。 図１７は、比較例としての薄膜キャパシタの構造を示す図である。 図１８は、比較例としての薄膜キャパシタの構造を示す図である。

まず、本発明に係る薄膜キャパシタにおける幾つかの態様について記載する。

本発明に係る第１の態様の薄膜キャパシタは、基板と、この基板上に形成される、１層以上の誘電体層及び当該誘電体層を挟む２層以上の電極層で構成されるキャパシタ部と、このキャパシタ部を覆う保護膜と、キャパシタ部のいずれかの電極層に導通する接続導体と、を備える。そして、接続導体は、保護膜に形成される開口を介してキャパシタ部のいずれかの電極層に複数箇所でそれぞれ電気的に接続された下部接続導体と、当該下部接続導体から保護膜の上方へ延伸され前記下部接続導体に導通する上部接続導体とで構成される。さらに、外部接続端子は上部接続導体上に形成される。

本発明に係る第２の態様の薄膜キャパシタでは、上記キャパシタ部を覆う開口はキャパシタ部の電極層の形成領域においてほぼ等間隔に配置されている。

以降、図を参照して幾つかの具体的な例を挙げて、本発明を実施するための複数の形態を示す。各図中には同一箇所に同一符号を付している。要点の説明又は理解の容易性を考慮して、実施形態を説明の便宜上分けて示すが、異なる実施形態で示した構成の部分的な置換又は組み合わせは可能である。第２の実施形態以降では第１の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。

《第１の実施形態》
図１は第１の実施形態に係る薄膜キャパシタ１０１の構造を示す図であり、左上部は平面図、左下部は平面図におけるＡ−Ａ部分の縦断面図、右上部は平面図におけるＣ−Ｃ部分の縦断面図である。

薄膜キャパシタ１０１は、基板９と、基板９上に形成されたキャパシタ部ＣＰＡ，ＣＰＢと、キャパシタ部ＣＰＡ，ＣＰＢを覆う保護膜２，３と、を備える。図１に示す例では、基板９上に、密着層１、電極層１１、誘電体層２１、電極層１２Ａ，１２Ｂ、保護膜２がこの順に形成されている。これらの層のうち、誘電体層２１と誘電体層２１を挟む電極層１１，１２Ａとでキャパシタ部ＣＰＡが形成されている。同様に、誘電体層２１と誘電体層２１を挟む電極層１１，１２Ｂとでキャパシタ部ＣＰＢが形成されている。

キャパシタ部ＣＰＡの上部には、電極層１２Ａに導通する接続導体４Ａが設けられている。接続導体４Ａは下部接続導体４１，４２と上部接続導体４３，４４とで構成されている。下部接続導体４１，４２は、保護膜２，３に形成された複数の開口Ｈを介してキャパシタ部ＣＰの電極層１２Ａに対して複数箇所でそれぞれ電気的に接続される。複数の開口Ｈは接続導体４Ａの長手方向に沿って配列されている。上部接続導体４３，４４は、下部接続導体４１，４２に導通し、下部接続導体４１，４２から保護膜３の上方へ延伸されている。

キャパシタ部ＣＰＢの上部には、電極層１２Ｂに導通する接続導体４Ｂが設けられている。接続導体４Ｂの構成は接続導体４Ａと同様であり、Ｂ−Ｂ部分での縦断面図はＡ−Ａ部分での縦断面図と同様に表れる。

図１に示す例では、下部接続導体４１は開口Ｈの内面（内壁面及び底面）に形成されていて、下部接続導体４２は保護膜３の開口Ｈが形成された領域内での上面に形成されている。また、上部接続導体４３は保護膜３の開口Ｈが形成された領域の周囲の内壁面に形成されていて、上部接続導体４４は保護膜３の上面に形成されている。このように、複数の開口Ｈと、それらの内面に形成された下部接続導体４１とによって複数のビアが構成され、これら複数のビアが下部接続導体４２を介して連続的に接続され、かつこの連続接続された複数のビアと上部接続導体４３，４４とによって、全体として一つのビアが構成されている。つまり、二段階構造のビアが構成されている。

なお、上部接続導体４４の延伸先の構造については図１では表していない。

上記構造により、接続導体４Ａが導通する電極層１２を覆う保護膜２，３に形成する開口Ｈはそれぞれ小さいので、開口Ｈの形成時に誘電体層に与えるダメージは小さい。図１中の破線の楕円は誘電体層２１のうちダメージを受ける箇所を示している。このように誘電体層２１に与えるダメージが小さいことにより、誘電体層２１の絶縁性劣化による誘電損失が低減される。また、接続導体４Ａの下部接続導体４１は電極層１２Ａ，１２Ｂに複数箇所で導通するので、電極層１１，１２及び下部接続導体４１，４２に流れる電流の強度分布はそれぞれ拡散される。このことにより、電極層１１，１２及び下部接続導体４１，４２を起因とするESRが低減される。

ここで比較例としての薄膜キャパシタの構造を図１６及び図１７に示す。図１６に示す薄膜キャパシタでは、保護膜２，３に形成された開口Ｈは接続導体４Ａの中央の一箇所にのみ配置されている。この開口Ｈの平面視での面積は本実施形態の薄膜キャパシタ１０１が備える開口Ｈの平面視での総面積と等しい。また、図１７に示す薄膜キャパシタでは、保護膜２，３に形成された開口Ｈは電極層１２Ａの大部分に接するように形成されていて、この開口Ｈの平面視での面積は本実施形態の薄膜キャパシタ１０１が備える開口Ｈの平面視での総面積より大きい。

本実施形態の薄膜キャパシタ１０１の1MHzにおけるインピーダンスの実部が0.27Ωであるとき、図１６に示した薄膜キャパシタのインピーダンスの実部は1.14Ω、図１７に示した薄膜キャパシタのインピーダンスの実部は0.35Ωである。また、本実施形態の薄膜キャパシタ１０１の1MHzにおける誘電正接tanδが0.014であるとき、図１６に示した薄膜キャパシタのtanδは0.022、図１７に示した薄膜キャパシタのtanδは0.105である。

このように、接続導体４Ａをキャパシタ部ＣＰＡの電極層１２Ａに導通させる開口Ｈが単一であると、電極層１１，１２Ａ及び接続導体４ＡのESRが大きいので、薄膜キャパシタのインピーダンスの実部は大きい。また、開口Ｈが大きいと、電極層１１，１２Ａ及び接続導体４ＡのESRは小さいものの、tanδが大きくなって誘電損が増大してしまう。これに対し、本実施形態の薄膜キャパシタ１０１では、ESRが小さくかつ誘電損失の小さな特性が得られる。

次に、保護膜に形成される開口の分布と薄膜キャパシタの電気的特性との関係について示す。

図２は、本実施形態の別の薄膜キャパシタ１０１Ａの構造を示す図であり、上部は平面図、下部は平面図におけるＡ−Ａ部分の縦断面図である。図３は、本実施形態の更に別の薄膜キャパシタ１０１Ｂの構造を示す図であり、上部は平面図、下部は平面図におけるＡ−Ａ部分の縦断面図である。薄膜キャパシタ１０１Ａも薄膜キャパシタ１０１Ｂも基本的な構成は図１に示した薄膜キャパシタ１０１と同様である。薄膜キャパシタ１０１Ａと薄膜キャパシタ１０１Ｂとは、接続導体４Ａをキャパシタ部ＣＰの電極層１２Ａに接続するために保護膜２，３に形成された開口Ｈの分布が異なる。

薄膜キャパシタ１０１Ａでは、一つの接続導体４Ａにつき、４つの開口Ｈ及び下部接続導体４１が等間隔に配置されている。図２において、開口Ｈの間隔ｒ１１，ｒ１２，ｒ１３はｒ１１＝ｒ１２＝ｒ１３の関係にある。薄膜キャパシタ１０１Ｂでは、一つの接続導体４Ａにつき、４つの開口Ｈ及び下部接続導体４１が不等間隔に配置されている。図３において、開口Ｈの間隔ｒ２１，ｒ２２，ｒ２３はｒ２１＝ｒ２３≠ｒ２２の関係にある。

上記薄膜キャパシタ１０１Ａのように、開口Ｈ及び下部接続導体４１が等間隔に配置されていると、電極層１１，１２Ａ及び下部接続導体４１，４２に流れる電流の強度分布はほぼ均等に拡散される。これに対し、薄膜キャパシタ１０１Ｂのように、開口Ｈ及び下部接続導体４１が不等間隔に配置されていると、電極層１１，１２Ａ及び下部接続導体４１，４２に流れる電流の強度分布は不均等に拡散される。そのため、複数の開口Ｈ及び下部接続導体４１による電流強度分布の拡散によるESRの低減効果は薄膜キャパシタ１０１Ａの方が高い。一例として、ｒ１１＋ｒ１２＋ｒ１３＝ｒ２１＋ｒ２２＋ｒ２３、ｒ２２＝ｒ２１＊３＝ｒ２３＊３の関係であり、薄膜キャパシタ１０１ＡのESRが0.25Ωであるとき、薄膜キャパシタ１０１ＢのESRは0.36Ωである。

次に、前述の二段階構造のビアによる有利な効果について示す。図４（Ａ）は二段階構造のビアの拡大断面図である。図４（Ｂ）は比較例としての一段構造の通常のビアの拡大断面図である。

本実施形態の薄膜キャパシタが備える二段階構造のビアは、保護膜２，３に形成された開口Ｈの内面に形成された下部接続導体４１，４２を有する。下部接続導体４１は底面に形成された導体４１Ｂと内壁面に形成された導体４１Ｗとで構成されている。

一方、比較例の薄膜キャパシタが備えるビアは、保護膜２，３に形成された開口Ｈの底面に形成された導体４７Ｂと、内壁面に形成された導体４７Ｗと、上面に形成された導体４８とを有する。比較例の一段構造のビアでは、ビアが深くなるほど（開口Ｈが深くなるほど）、導体膜のカバレッジが悪くなり、底面に形成された導体４７Ｂ及び内壁面に形成された導体４７Ｗの下部は膜厚が薄くなるので、接続導体が高抵抗化する。これに対し、本実施形態ではビアが二段階構造となっていて、各段での開口Ｈが浅いので、導体膜のカバレッジが良好となり、下部接続導体４１，４２及び上部接続導体４３の膜厚が薄くならず、接続導体の高抵抗化が抑制される。

《第２の実施形態》
第２の実施形態では、保護膜に形成される開口の形状が第１の実施形態で示したものとは異なる薄膜キャパシタの例を示す。

図５は第２の実施形態の薄膜キャパシタ１０２の構造を示す図であり、上部は平面図、下部は平面図におけるＡ−Ａ部分の縦断面図である。薄膜キャパシタ１０２の基本的な構成は図１に示した薄膜キャパシタ１０１と同様である。薄膜キャパシタ１０１と薄膜キャパシタ１０２とは、接続導体４Ａをキャパシタ部ＣＰＡの電極層１２Ａに接続するために保護膜２，３に形成された開口の形状が異なる。

薄膜キャパシタ１０２では、一つの接続導体４Ａにつき、４つの開口Ｈ１，Ｈ２，Ｈ３，Ｈ４及び下部接続導体４１が、接続導体４Ａの長手方向に沿って配置されている。開口Ｈ１，Ｈ４は平面視で円形である。開口Ｈ２，Ｈ３は、平面視で接続導体４Ａの長手方向（Ｘ軸方向）を長軸とする、角丸の長方形である。

この例のように、保護膜２，３に形成する開口は、開口Ｈ１，Ｈ４のように、長軸及び短軸のない形状に限らず、開口Ｈ２，Ｈ３のように、長軸及び短軸を有する形状であってもよい。また、この例のように、形状の異なる開口が混在していてもよい。

なお、長軸及び短軸のない開口としては、平面視で円形の開口に限らず、平面視で角丸の正方形であってもよい。また、長軸及び短軸を有する開口としては、端部が半円の長円形であってもよい。

《第３の実施形態》
第３の実施形態では、保護膜に形成される開口の形状が、第１、第２の実施形態で示したものとは異なる薄膜キャパシタの例を示す。

図６は第３の実施形態の薄膜キャパシタ１０３の構造を示す図であり、上部は平面図、下部は平面図におけるＡ−Ａ部分の縦断面図である。薄膜キャパシタ１０３の基本的な構成は図１に示した薄膜キャパシタ１０１と同様である。薄膜キャパシタ１０１と薄膜キャパシタ１０３とは、接続導体４をキャパシタ部ＣＰの電極層１２Ａに接続するために保護膜２，３に形成された開口Ｈの形状が異なる。

薄膜キャパシタ１０３では、複数の開口Ｈ及び下部接続導体４１が、接続導体４の長手方向（Ｘ軸方向）に沿って配置されている。開口Ｈは、平面視で接続導体４の短手方向（Ｙ軸方向）を長軸とする、角丸の長方形である。

本実施形態で示すように、開口Ｈの短手方向（Ｘ軸方向）が接続導体４の長手方向（Ｘ軸方向）に向く状態で、複数の開口Ｈが配列されてもよい。

ここで、比較例としての薄膜キャパシタの構造を図１８に示す。図１８において、上部は平面図、下部は平面図におけるＡ−Ａ部分の縦断面図である。この比較例の薄膜キャパシタでは、電極層１２に導通する接続導体４は、電極層１２に対して連続する一つの領域で導通している。図６及び図１８において破線は接続導体４に流れる電流強度の高い箇所を示している。

図１８に示した比較例の接続導体４には、表皮効果により接続導体の周囲に集中的に電流が流れる。図６に示した本実施形態の薄膜キャパシタ１０３では、接続導体４のうち、複数の下部接続導体４１の周囲に集中的に電流が流れる。つまり、いずれの薄膜キャパシタについても、開口Ｈの内壁面に沿った導体に電流が流れるが、本実施形態の薄膜キャパシタ１０３では比較例の薄膜キャパシタに比べて開口Ｈの内壁面の総面積が大きいので、接続導体４に流れる電流が、より効果的に分散される。この効果によってもESRが低減される。

なお、表皮効果による電流強度分布の効率的な分散効果は本実施形態に限らず、第１の実施形態や第２の実施形態で示した例でも同様に生じる。

《第４の実施形態》
第４の実施形態では、接続導体の構成が、以上の実施形態で示したものとは異なる薄膜キャパシタの例を示す。

図７は第４の実施形態の薄膜キャパシタ１０４の構造を示す図であり、上部は平面図、下部は平面図におけるＡ−Ａ部分の縦断面図である。薄膜キャパシタ１０４の基本的な構成は図１に示した薄膜キャパシタ１０１と同様である。第４の実施形態の薄膜キャパシタ１０４では、接続導体４Ａの下部接続導体４１，４２と上部接続導体４３，４４とが異なる材料で構成されている。

下部接続導体４１，４２は例えばAl又はWのスパッタリングによる薄膜であり、上部接続導体４３，４４はCuのめっき膜である。Al又はW薄膜は微細加工に適しているので、下部の（一段目の）微小なビアを容易に形成できる。また、Cuめっき膜は導電率が高く、膜厚を大きくできるので、接続導体４Ａ，４Ｂを低抵抗化しやすい。

《第５の実施形態》
第５の実施形態では、外部接続端子を有する薄膜キャパシタ及びその製造方法について示す。

図８は第５の実施形態に係る薄膜キャパシタ１０５の主要部の縦断面図である。この薄膜キャパシタ１０５は、基板９と、基板９上に形成された複数の層及び膜とで構成されている。具体的には、基板９上に、保護膜３１、密着層１、電極層１１、誘電体層２１Ａ，２１Ｂ、電極層１２Ａ，１２Ｂ、誘電体層２２Ａ，２２Ｂ、電極層１３Ａ，１３Ｂ、保護膜２Ａ，２Ｂがこの順に形成されている。上記電極層１１、誘電体層２１Ａ，２１Ｂ、電極層１２Ａ，１２Ｂ、誘電体層２２Ａ，２２Ｂ、及び電極層１３Ａ，１３Ｂによって二つのキャパシタ部が構成されている。また、薄膜キャパシタ１０５は、キャパシタ部を覆う保護膜３２、電極層１３Ａ，１３Ｂに導通する接続導体４Ａ，４Ｂを備える。この接続導体４Ａ，４Ｂの上部には保護膜３３が形成されている。また、保護膜３３内に、接続導体４Ａ，４Ｂに導通する引き出し導体５Ａ，５Ｂが形成されている。引き出し導体５Ａ，５Ｂはビア５１と平面導体５２とでそれぞれ構成されている。平面導体５２，５２の上面には外部接続端子６Ａ，６Ｂがそれぞれ形成されている。

次に、上記薄膜キャパシタ１０５の製造方法を図９及び図１０を参照して、工程順に説明する。

図９に示す工程ＳＴ１では、Si基板である基板９に、保護膜３１、密着層１、電極層１１、誘電体層２１、電極層１２、誘電体層２２、電極層１３、保護膜２をこの順に形成する。ここで、保護膜３１はSiO₂膜であり、密着層１は、(Ba_xSr_1-x)TiO₃膜（BST膜）である。また、電極層１１，１２，１３はPt膜であり、誘電体層２１，２２は強誘電体膜としてのBST膜である。保護膜２もBST膜である。

工程ＳＴ２では、上記保護膜２、電極層１２，１３及び誘電体層２１，２２をパターンニングする。

工程ＳＴ３では、保護膜３２を形成する。保護膜３２はSiO₂膜などの無機絶縁膜である。

工程ＳＴ４では、保護膜３２をパターンニングして、保護膜２Ａ，２Ｂ上の保護膜３２の膜厚を薄くする。

図１０に示す工程ＳＴ５では、保護膜３２，２Ａ，２Ｂに開口Ｈを形成する。

工程ＳＴ６では、接続導体４Ａ，４Ｂを形成する。例えばAl膜を形成した後パターンニングする。

工程ＳＴ７では、保護膜３２及び接続導体４Ａ，４Ｂ上に保護膜３３を被覆する。この保護膜３３は例えばソルダ−レジスト膜などの有機絶縁膜である。

工程ＳＴ８では、引き出し導体５Ａ，５Ｂを形成し、その上部に保護膜３３を更に重ね、保護膜３３の開口部に外部接続端子６Ａ，６Ｂを形成する。引き出し導体５Ａ，５Ｂは例えばCu又はAlを主成分とする金属膜をパターンニングしたものであり、外部接続端子６Ａ，６Ｂは下地をNiとするAu／Niの二層からなる。

以上の手順で、図８に示した薄膜キャパシタ１０５が製造される。

図１１、図１２は上記薄膜キャパシタ１０５の別の製造方法を示す図である。図１１に示す工程ＳＴ１〜ＳＴ４は、図９に示した工程ＳＴ１から図１０に示した工程ＳＴ５までの工程とほぼ同じである。図１２に示す工程ＳＴ５では、下部接続導体４１，４２を形成する。

工程ＳＴ６では、保護膜３２及び下部接続導体４１，４２上に保護膜３２を重ね、工程ＳＴ７では、下部接続導体４１，４２の上部を開口させる。

工程ＳＴ８では、上部接続導体４３，４４を形成する。その後は、図１０の工程ＳＴ７，ＳＴ８と同じ処理を行う。

最後に、上述の実施形態の説明は、すべての点で例示であって、制限的なものではない。当業者にとって変形及び変更が適宜可能である。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲内と均等の範囲内での実施形態からの変更が含まれる。

Ｃ…キャパシタ
ＣＰ，ＣＰＡ，ＣＰＢ…キャパシタ部
ESL…等価直列インダクタンス
ESR…等価直列抵抗
Ｈ，Ｈ１，Ｈ２，Ｈ３，Ｈ４…開口
IR…絶縁抵抗
ｒ１１，ｒ１２，ｒ１３…間隔
ｒ２１，ｒ２２，ｒ２３…間隔
１…密着層
２，３…保護膜
２Ａ，２Ｂ…保護膜
４，４Ａ，４Ｂ…接続導体
５Ａ，５Ｂ…引き出し導体
６Ａ，６Ｂ…外部接続端子
９…基板
１１，１２…電極層
１２Ａ，１２Ｂ，１３Ａ，１３Ｂ…電極層
２１…誘電体層
２１Ａ，２１Ｂ，２２Ａ，２２Ｂ…誘電体層
３１，３２，３３…保護膜
４１，４２…下部接続導体
４１Ｂ，４１Ｗ…導体
４３，４４…上部接続導体
４７Ｂ，４７Ｗ，４８…導体
５１…ビア
５２…平面導体
１０１〜１０５…薄膜キャパシタ
１０１Ａ，１０１Ｂ…薄膜キャパシタ

Claims (2)

1. 基板と、
   前記基板上に形成される、１層以上の誘電体層及び当該誘電体層を挟む２層以上の電極層で構成されるキャパシタ部と、
   開口を有し、前記キャパシタ部を覆う保護膜と、
   前記キャパシタ部のいずれかの電極層に導通する接続導体と、
   を備え、
   前記接続導体は、前記保護膜の前記開口を介して前記キャパシタ部のいずれかの電極層に複数箇所でそれぞれ電気的に接続された下部接続導体と、当該下部接続導体から前記保護膜の上方へ延伸され前記下部接続導体に導通する上部接続導体とで構成される、
   薄膜キャパシタ。
2. 前記キャパシタ部を覆う前記開口は前記キャパシタ部の電極層の形成領域においてほぼ等間隔に配置されている、請求項１に記載の薄膜キャパシタ。

Images