JP2018063980A - 薄膜コンデンサ - Google Patents

薄膜コンデンサ Download PDF

Info

Publication number
JP2018063980A
JP2018063980A JP2016199916A JP2016199916A JP2018063980A JP 2018063980 A JP2018063980 A JP 2018063980A JP 2016199916 A JP2016199916 A JP 2016199916A JP 2016199916 A JP2016199916 A JP 2016199916A JP 2018063980 A JP2018063980 A JP 2018063980A
Authority
JP
Japan
Prior art keywords
layer
dielectric
thin film
electrode layer
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016199916A
Other languages
English (en)
Other versions
JP6805703B2 (ja
Inventor
吉川 和弘
Kazuhiro Yoshikawa
吉川  和弘
寛史 ▲高▼▲崎▼
寛史 ▲高▼▲崎▼
Hiroshi Takasaki
聖啓 平岡
Masahiro Hiraoka
聖啓 平岡
吉田 健一
Kenichi Yoshida
健一 吉田
上島 聡史
Satoshi Uejima
聡史 上島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2016199916A priority Critical patent/JP6805703B2/ja
Publication of JP2018063980A publication Critical patent/JP2018063980A/ja
Application granted granted Critical
Publication of JP6805703B2 publication Critical patent/JP6805703B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】薄膜コンデンサにおける絶縁破壊の発生を抑制する。【解決手段】薄膜コンデンサ100は、一対の電極層としての内部電極層3,5と、当該一対の電極層に挟まれた誘電体層4と、前記誘電体層の端面に対して接しながら当該端面を覆う強誘電体材料からなるカバー層18と、を有し、誘電体層4の厚さをT1(nm)とし、誘電体層4との界面におけるカバー層18の厚さをT2(nm)としたときに、2500<T1×T2<40000の関係を満たす。【選択図】図2

Description

本発明は、薄膜コンデンサに関する。
下部電極層上に誘電体層と電極層とが交互に積層され、その上に上部電極層が形成された多層の薄膜コンデンサが知られている(例えば、特許文献1参照)。
特開2010−258406号公報
薄膜コンデンサでは、高電圧が印加されることによる、絶縁破壊が発生する場合がある。特に、薄膜コンデンサでは、電極の端部から連続する誘電体層端部において電界が集中する場合が多い。したがって、特に誘電体層の端部において絶縁破壊が発生する可能性がある。
本発明は上記を鑑みてなされたものであり、絶縁破壊の発生が抑制された薄膜コンデンサの提供を目的とする。
上記目的を達成するため、本発明の一形態に係る薄膜コンデンサは、一対の電極層と、
当該一対の電極層に挟まれた誘電体層と、前記誘電体層の端面に対して接しながら当該端面を覆う強誘電体材料からなるカバー層と、を有し、誘電体層の厚さをT1(nm)とし、誘電体層との界面におけるカバー層18の厚さをT2(nm)としたときに、
2500<T1×T2<40000
の関係を満たす。
上記の薄膜コンデンサによれば、強誘電体材料からなるカバー層が誘電体層の端面に対して接していることで、誘電体層の端部に対して電界が集中することを抑制することができる。さらに、誘電体層の厚さT1(nm)とカバー層の厚さT2(nm)とが上記の関係を満たす構成とすることで、電界の集中による絶縁破壊のリスクを効果的に低減させることができる。
ここで、前記カバー層は、比誘電率(ε)が200以上である態様とすることができる。
上記のようにカバー層の比誘電率を200以上とした場合、誘電体層における電界の集中による絶縁破壊のリスクをより低減させることができる。
また、前記誘電体層の厚さT1(nm)と、前記カバー層の厚さT2(nm)と、は、
T1≦T2
の関係を満たす態様とすることができる。
誘電体層の厚さT1に対してカバー層の厚さT2が同じもしくはそれ以上であることで、薄膜コンデンサの厚さの増大を防ぎつつ、絶縁破壊を抑制することが可能となる。
本発明によれば、絶縁破壊の発生が抑制された薄膜コンデンサが提供される。
本発明の一形態に係る薄膜コンデンサの概略断面図である。 薄膜コンデンサの傾斜面について説明する図である。 薄膜コンデンサの製造方法について説明する図である。 従来の薄膜コンデンサの端部形状について説明する図である。 変形例に係る薄膜コンデンサの傾斜面について説明する図である。
以下、添付図面を参照して、本発明を実施するための形態を詳細に説明する。なお、図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。
図1は、本実施形態に係る薄膜コンデンサを示す概略断面図である。本実施形態に係る薄膜コンデンサ100は、図1に示すように、下部電極層1と、下部電極層1上に積層された3層の誘電体層2,4,6と、誘電体層2と誘電体層4との間に積層された内部電極層3と、誘電体層4と誘電体層6との間に積層された内部電極層5と、誘電体層2,4,6及び内部電極層3,5を挟んで下部電極層1の反対側に積層された上部電極層7と、を備える。下部電極層1と、下部電極層1上に順次積層された誘電体層2、内部電極層3、誘電体層4、内部電極層5、誘電体層6及び上部電極層7と、をまとめて積層体10という。なお、以下では、下部電極層1、誘電体層2、内部電極層3、というように下部電極層1から上部電極層7に向けて誘電体層と内部電極層とが順次重なる方向を「積層方向」という。また、積層方向に沿って上側(上方)とは上部電極層7側をいい、積層方向に沿って下側(下方)とは下部電極層1側という。
薄膜コンデンサ100は、誘電体層2,4,6及び内部電極層3,5、及び上部電極層7を挟んで下部電極層1の反対側に、一対の端子電極11、12を備える。端子電極11は、ビア13を介して下部電極層1と電気的に接続されると共に、ビア14を介して内部電極層5と電気的に接続される。また、端子電極12は、ビア15を介して内部電極層3と電気的に接続されると共に、ビア16を介して上部電極層7と電気的に接続される。また、一対の端子電極11,12は互いに電気的に絶縁されている。
薄膜コンデンサ100において、下部電極層1、誘電体層2,4,6、内部電極層3,5、及び上部電極層7から構成される積層体の側面及び上面を覆うカバー層18を有する。すなわち、カバー層18は、誘電体層2,4,6の端面に対して接すると共に誘電体層2,4,6を覆っている。さらに、薄膜コンデンサ100は、端子電極11,12とカバー層18との間を覆う保護層20を備える。以下、薄膜コンデンサ100を構成する各部について説明する。
下部電極層1は導電性材料から形成される。具体的には、下部電極層1を形成する導電性材料としては、主成分としてニッケル(Ni)や白金(Pt)を含有する合金が好ましく、特に、主成分としてNiを含有する合金が好適に用いられる。下部電極層1を構成するNiの純度は高いほど好ましく、99.99重量%以上であることが好ましい。なお、下部電極層1に微量の不純物が含まれていても良い。主成分としてNiを含有する合金からなる下部電極層1に含まれ得る不純物としては、例えば、鉄(Fe)、チタン(Ti)、銅(Cu)、アルミニウム(Al)、マグネシウム(Mg)、マンガン(Mn)、ケイ素(Si)またはクロム(Cr)、バナジウム(V)、亜鉛(Zn)、ニオブ(Nb)、タンタル(Ta)、イットリウム(Y)、ランタン(La)、セシウム(Ce)等の遷移金属元素あるいは希土類元素等、塩素(Cl)、硫黄(S)、リン(P)等が挙げられる。
下部電極層1の厚さは、10nm〜100μmであることが好ましく、1μm〜70μmであることがより好ましく、10μm〜30μm程度であることが更に好ましい。下部電極層1の厚さが薄過ぎる場合、薄膜コンデンサ100の製造時に下部電極層1をハンドリンクし難くなる傾向があり、下部電極層1の厚さが厚過ぎる場合、リーク電流を抑制する効果が小さくなる傾向がある。なお、下部電極層1の面積は、例えば、1×0.5mm程度である。また、上述の下部電極層1は金属箔からなることが好ましく、基板と電極とを兼用している。このように、本実施形態に係る下部電極層1は基板としても兼用する構成であることが好ましいが、Siやアルミナなどからなる基板上に下部電極層1を設けた基板/電極膜構造を採用しても良い。
誘電体層2,4,6には、BaTiO(チタン酸バリウム)、(Ba1−XSr)TiO(チタン酸バリウムストロンチウム)、(Ba1−XCa)TiO、PbTiO、Pb(ZrTi1−X)O等のペロブスカイト構造を持った(強)誘電体材料や、Pb(Mg1/3Nb2/3)O等に代表される複合ペロブスカイトリラクサー型強誘電体材料や、BiTi12、SrBiTa等に代表されるビスマス層状化合物、(Sr1−XBa)Nb、PbNb等に代表されるタングステンブロンズ型強誘電体材料等から構成される。ここで、ペロブスカイト構造、ペロブスカイトリラクサー型強誘電体材料、ビスマス層状化合物、タングステンブロンズ型強誘電体材料において、AサイトとBサイト比は、通常整数比であるが、特性向上のため、意図的に整数比からずらしても良い。なお、誘電体層2,4,6の特性制御のため、誘電体層2,4,6に適宜、副成分として添加物質が含有されていてもよい。
誘電体層2,4,6の各厚さは、例えば、10nm〜1000nmである。また、誘電体層2,4,6の各面積は、例えば、0.9×0.5mm程度である。
上述の誘電体層2,4,6に挟まれて設けられる内部電極層3,5は導電性材料から形成される。具体的には、主成分としてニッケル(Ni)や白金(Pt)を含有する材料が内部電極層3,5として好適に用いられ、Niが特に好適に用いられる。内部電極層3,5に主成分としてNiを含有する材料を用いる場合、その含有量は、内部電極層3,5全体に対して、50mol%以上であることが好ましい。また、内部電極層3,5の主成分がNiである場合、白金(Pt)、パラジウム(Pd)、イリジウム(Ir)、ロジウム(Rh)、ルテニウム(Ru)、オスミウム(Os)、レニウム(Re)、タングステン(W)、クロム(Cr)、タンタル(Ta)及び銀(Ag)からなる群より選ばれる少なくとも一種(以下、「添加元素」と記す。)を更に含有する。内部電極層3,5が添加元素を含有することによって、内部電極層3,5の途切れが防止される。なお、内部電極層3,5は複数種の添加元素を含有してもよい。
内部電極層3,5の厚さは、例えば、10nm〜1000nm程度である。また、内部電極層3,5の面積は、例えば、0.9×0.4mm程度である。
上部電極層7はNiを主成分として含有する合金からなることが好ましい。なお、上部電極層7には微量の不純物が含まれていても良い。上部電極層7に含まれ得る不純物としては、例えば、鉄(Fe)、チタン(Ti)、銅(Cu)、アルミニウム(Al)、マグネシウム(Mg)、マンガン(Mn)、ケイ素(Si)またはクロム(Cr)、バナジウム(V)、亜鉛(Zn)、ニオブ(Nb)、タンタル(Ta)、イットリウム(Y)、ランタン(La)、セシウム(Ce)等の遷移金属元素あるいは希土類元素等、塩素(Cl)、硫黄(S)、リン(P)等が挙げられる。なお、上部電極層7として、Niを主成分として含有する合金のほかに、Si半導体やディスプレイパネル等の配線で用いられるアルミニウム(Al)、動(Cu)、タングステン(W)、クロム(Cr)、タンタル(Ta)、ニオブ(Nb)等のほか、白金(Pt)、鉛(Pd)、イリジウム(Ir)、ロジウム(Rh)、ルテニウム(Ru)、オスミウム(Os)、レニウム(Re)、チタン(Ti)、マンガン(Mn)及び銀(Ag)等も用いることもできる。
なお、誘電体層2,4,6は、図1に示す薄膜コンデンサ100の断面において途切れているが、それぞれ積層方向に垂直な面内において連続している。同様に、内部電極層3,5及び上部電極層7も、それぞれ積層方向に垂直な面内において連続している。
端子電極11,12は、例えば銅(Cu)等の導電性材料から構成される。また、端子電極11,12に対して接続するビア13,14,15,16についても、例えば銅(Cu)等の導電性材料から構成される。
また、カバー層18は、強誘電体材料からなる構成とすることができる。すなわち、BaTiO(チタン酸バリウム)、(Ba1−XSr)TiO(チタン酸バリウムストロンチウム)、(Ba1−XCa)TiO、PbTiO、Pb(ZrTi1−X)O等のペロブスカイト構造を持った強誘電体材料や、Pb(Mg1/3Nb2/3)O等に代表される複合ペロブスカイトリラクサー型強誘電体材料や、BiTi12、SrBiTa等に代表されるビスマス層状化合物、(Sr1−XBa)Nb、PbNb等に代表されるタングステンブロンズ型強誘電体材料等が誘電体層2,4,6として好適に用いられる。なお、誘電体層2,4,6と同様に、カバー層18についても適宜、副成分として添加物質が含有されていてもよい。カバー層18が誘電体材料からなるとは、カバー層18の構成成分における誘電体材料の割合が70%以上であることをいう。なお、カバー層18の材料として強誘電体材料を選択することで、薄膜コンデンサ100の破損を効果的に抑制することができるが、この点については後述する。強誘電体とは、電界を加えることで誘電分極を生じる物質のうち、自発分極を呈するものである。また、強誘電体は、電場によって分極が反転するという特徴を有する。さらに、本実施形態における強誘電体材料は、比誘電率(ε)が200以上の材料であることが好ましい。ただし、比誘電率が100以上であれば、本実施形態に係るカバー層18の強誘電体材料として用いることができる。強誘電体材料は、他の材料(例えば、SiO等の無機絶縁材料やポリイミドなどの有機絶縁材料)との混合物として用いてもよい。強誘電体を上記の他の材料と混合する場合についても、誘電体材料の割合を70%以上であることが好ましい。
また、カバー層18として誘電体層2,4,6と同じ材料を選択することもできる。この場合、カバー層18に接する他の層(特に誘電体層2,4,6等)との間で応力が発生することを抑制することができることから、静電容量の増加やリーク電流の抑制という効果が奏される。
カバー層18の厚さは、例えば、50nm〜1000nm程度とすることができる。ただし、カバー層18の厚さは、誘電体層の厚さにも基づいて設定される。この点については後述する。
また、端子電極11,12とカバー層18との間に設けられる絶縁性の保護層20は、例えばポリイミド等の有機材料、酸化ケイ素(SiO)、酸化アルミニウム(Al)、窒化ケイ素(SiN)等の無機材料、あるいはこれらを混合、または積層させた絶縁材料により構成される。保護層20でカバー層18を覆うことにより、カバー層18と端子電極11,12との間のリーク電流が抑制される。なお、リーク電流の点から端子電極11,12とカバー層18との間に保護層20を設けることが好ましいが、保護層20を設けなくてもよい。
上記の薄膜コンデンサ100では、端子電極11と下部電極層1とを接続するビア13の周囲には、積層体10に開口部10Aが設けられている。開口部10Aの底面は、ビア13と電気的に接続する下部電極層1が露出している。開口部10Aは、底面を下部電極層1として、積層方向に沿って上方(上部電極層7側)に開口している。また、開口部10Aの側面では、積層体10においてビア13と電気的に接続する下部電極層1よりも積層方向に沿った上方の誘電体層2、内部電極層3、誘電体層4、内部電極層5、誘電体層6、及び、上部電極層7の端面が傾斜面を形成している。
また、端子電極11と内部電極層5とを接続するビア14の周囲には、積層体10に開口部10Bが設けられている。開口部10Bの底面は、ビア14と電気的に接続する内部電極層5が露出している。開口部10Bは、底面を内部電極層5として、積層方向に沿って上方(上部電極層7側)に開口している。また、開口部10Bの側面では、積層体10においてビア14と電気的に接続する内部電極層5よりも積層方向に沿った上方の誘電体層6及び上部電極層7の端面が傾斜面を形成している。
同様に、端子電極12と内部電極層3とを接続するビア15の周囲には、積層体10に開口部10Cが設けられている。開口部10Cの底面は、ビア15と電気的に接続する内部電極層3が露出している。開口部10Cは、底面を内部電極層3として、積層方向に沿って上方(上部電極層7側)に開口している。また、開口部10Cの側面では、積層体10においてビア15と電気的に接続する内部電極層3よりも積層方向に沿った上方の誘電体層4、内部電極層5、誘電体層6、及び、上部電極層7の端面が傾斜面を形成している。
本実施形態に係る薄膜コンデンサ100では、カバー層18の材料及び厚さについて特徴を有する。この点について、図2を参照しながらさらに説明する。図2は、開口部10C周辺の積層体10について模式的に示した拡大図である。図2では、簡単のため、内部電極層3よりも下方については記載を省略している。また、保護層20についても記載を省略している。また、図2では、開口部10A〜10Cのうち、開口部10Cの周辺について説明するが、開口部10A,10Bにおいても開口部10Cと同様の構造が設けられている。
図2に示すように、開口部10Cの側面は、誘電体層4、内部電極層5、誘電体層6、及び、上部電極層7の端面により傾斜面が形成されている。そして、傾斜面において、誘電体層4、内部電極層5、誘電体層6、及び、上部電極層7の端面は、それぞれカバー層18と接している。
ここで、薄膜コンデンサ100では、誘電体層の厚さをT1(nm)とし、誘電体層との界面におけるカバー層18の厚さをT2(nm)としたときに、
2500<T1×T2<40000
の関係を満たす。この点について、図2を参照しながら説明する。
図2の例では、誘電体層4,6の厚さT1は、積層方向での長さとして定義することができる。一般的に、薄膜コンデンサ100における誘電体層4,6は、それぞれ厚さが均一となるように製造されるが、厚さが均一ではない場合には、各層の厚さの平均値をT1とする。図2の例では、誘電体層4,6の厚さはどちらもT1であるとする。
また、カバー層18の厚さT2は、誘電体層との界面の位置に基づいて定義される。例えば、誘電体層4に対しては、誘電体層4との界面A4を基準としたときのカバー層の厚さT2をカバー層18の厚さT2とする。また、誘電体層6に対しては、誘電体層6との界面A6を基準としたときのカバー層の厚さT2をカバー層18の厚さT2とする。このように、対象となる誘電体層との界面に基づいて、カバー層18の厚さT2が求められる。カバー層18についてもその厚さが基本的に均一となるように製造されるが、厚さが均一ではない場合には、誘電体層との界面領域におけるカバー層の厚さの最小値をT2とする。
なお、誘電体層の厚さをT1と、誘電体層との界面におけるカバー層18の厚さT2とは、T1≦T2の関係を満たすことが好ましい。この点については後述する。
上記の薄膜コンデンサ100の製造方法について、図3を参照しながら説明する。薄膜コンデンサ100の製造方法は、開口部を有する積層体を形成する工程と、カバー層を形成する工程と、焼成工程と、端子電極の形成・接続工程と、を含む。
まず、積層体を形成する工程では、下部電極層1となる金属箔を準備する。この金属箔は必要に応じてその表面が所定の算術平均粗さRaとなるように研磨される。この研磨はCMP(Chemical Mechanical Polishing)、電解研磨、バフ研磨等の方法により行うことができる。次に、下部電極層1a上に誘電体層となる誘電体膜2a,4a,6aと内部電極層となる内部電極層3a,5aとを交互に形成する。
誘電体膜2a,4a,6aの組成は、完成後の薄膜コンデンサ100の誘電体層2,4,6に応じて選択される。また、誘電体膜2a,4a,6aの形成方法としては、溶液法、スパッタリング法等のPVD(Physical Vapor Deposition)法又はCVD(Chemical Vapor Deposition)法等の成膜技術を用いることができるが、スパッタリング法がより好ましい方法である。
内部電極層3a,5aの組成は、完成後の薄膜コンデンサ100が備える内部電極層3,5に応じて選択される。また、内部電極層3a,5aの形成方法としては、DCスパッタリング等が挙げられる。
図3(A)に示すように誘電体膜2a,4a,6aと内部電極層3a,5aとを交互に積層した後に、誘電体膜6aの表面に、Ni合金からなる上部電極層7aを形成する。
これにより、下部電極層1、誘電体膜2a、内部電極層3a、誘電体膜4a、内部電極層5a、誘電体膜6a及び上部電極層7aを順次積層してなる積層体101を得る。なお、上部電極層7aの形成方法としては、DCスパッタリング等が挙げられる。
次に、図3(B)に示すように、積層体101に対して開口部102〜104を形成する。開口部の形成については、上部の電極層(上部電極層もしくは内部電極層)及び電極層の下に積層された誘電体膜をペアとしたペア層単位でのドライエッチングにより行われる。このペア層は、薄膜コンデンサ100におけるペア層に対応するものである。所定部分に貫通孔が形成されたレジストパターンを積層体101上に形成する。その後、レジストパターンを介して、最上位の1ペア層分のエッチング加工をRIE加工(Reactive Ion Etching:反応性イオンエッチング)やイオンミリング等の方法で実施する。1層分のエッチング加工が終わった後、残ったエッチングパターンを除去する。
その後、下部電極層1a、誘電体膜2a,4a,6a、内部電極層3a,5a、及び上部電極層7aの表面を覆うようにカバー膜18aを形成する。カバー膜18aの材料は、カバー層18の材料に応じて選択される。図3(C)に示すように、カバー膜18aによって、積層体101の開口部102〜104及び上部電極層7aの表面が覆われる。
その後、このカバー膜18aによって覆われた積層体101を焼成する。焼成時の温度は、誘電体膜2a,4a,6aが焼結(結晶化)する温度とすることが好ましく、具体的には500〜1000℃であることが好ましい。また、焼成時間は5分〜2時間程度とすればよい。また、焼成時の雰囲気は、特に限定されず、酸化性雰囲気、還元性雰囲気、中性雰囲気の何れでも良いが、少なくとも、電極層(下部電極層1a、内部電極層3a,5a、上部電極層7a)が酸化しない程度の酸素分圧下で焼成することが好ましい。これにより、誘電体層2,4,6、及びカバー層18が形成される。カバー膜18aを形成した後に誘電体膜の焼成を行うことにより、電極層と誘電体層との界面及び電極層とカバー層との界面における酸化膜の形成が抑制される。
次に、焼成後の積層体に対して、保護層及び端子電極の形成・接続を行う。具体的には、焼成後の積層体のカバー層18の上方に保護層20を積層する。その後、保護層及びカバー層を貫通するビア13,14,15,16(図1参照)を形成する。そして、保護層20上のビアと電気的に接続するように端子電極11,12(図1参照)を形成する。なお、端子電極が配置された積層体に対してアニール処理を施してもよい。アニール処理は、減圧雰囲気下、温度が200〜400℃である雰囲気下で行えばよい。ここで、減圧雰囲気とは、1気圧(=101325Pa)より低い圧力を有する雰囲気を意味する。アニール処理を行うことにより、電気特性を安定化することができる。これにより、図1に示す本実施形態に係る薄膜コンデンサ100が得られる。
上記の薄膜コンデンサ100では、誘電体層の厚さT1とカバー層の厚さT2とが上記の関係を満たすことで、以下の効果が奏される。すなわち、誘電体材料からなるカバー層18が誘電体層4,6に対して接した状態で設けられることで、電極層の端部近傍の誘電体層に電界が集中することに由来する絶縁破壊を抑制することができる。この点について、図4を参照しながら説明する。
図4は、従来の薄膜コンデンサにおける誘電体層及び電極層端部を模式的に説明した図である。図4に示す薄膜コンデンサ300は、図2に対応して、内部電極層3,5及び内部電極層3,5に挟まれた誘電体層4を示している。図4に示すように、従来の薄膜コンデンサでは、内部電極層3上に積層される誘電体層4と、誘電体層4上に積層される内部電極層5とは、同一形状で製造されることが多い。したがって、内部電極層5の端部は誘電体層4の端部上に積層される。
この状態で、図4の薄膜コンデンサ300に対して電圧を印加すると、その形状に由来して内部電極層5の端部から連続する誘電体層4の端部領域(図4の領域R4付近)に電界が集中する。理想的には誘電体層4内の電界分布は一様であることが好ましいが、実際には誘電体層4の端部に集中してしまう。この結果、誘電体層4端部において絶縁破壊が生じる可能性がある。絶縁破壊は、誘電体層における電界が所定の値(絶縁破壊電界)を超えると生じる。したがって、誘電体層における電界の集中は、絶縁破壊の発生する可能性を増大させることにつながる。
これに対して、本実施形態に係る薄膜コンデンサ100では、電極層端部の近傍の誘電体層2,4,6の端部に対して、誘電体材料からなるカバー層18が接する状態とすることで、誘電体層における電界集中を抑制することができる。すなわち、電極層に挟まれた誘電体層だけでなく、カバー層に対しても電界が作用することにより、誘電体層2,4,6の端部において電界が集中することを防ぐことができる。すなわち、電界の集中によって誘電体層2,4,6において絶縁破壊が起きることを防止することができる。
特に、誘電体層2,4,6の厚さが小さくなると、電界の集中による絶縁破壊のリスクが高まるため、カバー層18をより大きく確保することが求められる。一方、誘電体層2,4,6の厚さが大きくなるにつれて電界の集中のリスクは低くなる。したがって、誘電体層の厚さT1(nm)とカバー層の厚さT2(nm)とが、2500<T1×T2<40000の関係を満たすように、誘電体層の厚さT1に応じてカバー層の厚さT2を選択する構成とすることで、電界の集中による絶縁破壊のリスクを効果的に低減させることができる。なお、上記のT1×T2が2500以下の場合には、絶縁破壊のリスクの低減効果を十分に奏することができない。また、T1×T2が40000以上の場合には、絶縁破壊のリスクの低減効果は十分に確保されるが、誘電体層及びカバー層の一方又は両方が大型化するため、薄膜コンデンサが大型化してしまう。
また、誘電体層の端面に対して接すると共に且つ端面を覆うように設けられる誘電体材料からなるカバー層は、誘電体層の端面の傾斜角(水平方向に対する傾斜角度)が大きいときに特に有効となる。傾斜角は、積層体10の製造時に制御することができるが、傾斜角が大きくなる、すなわち、端面が垂直に近くなると、誘電体層の端面において電界が集中する割合が高くなることが考えられる。したがって、傾斜角が大きくなる場合(好ましくは、30°よりも大きくなる場合)には、上記の関係を満たすカバー層を設けることで、絶縁破壊をより効果的に抑制することができると考えられる。
また、誘電体層の厚さT1(nm)とカバー層の厚さT2(nm)とは、T1≦T2の関係を満たすことが好ましい。誘電体層の厚さT1がカバー層の厚さT2よりも大きくなると、薄膜コンデンサ全体の厚さが大きくなってしまう。すなわち、T1≦T2の関係を満たすことで、薄膜コンデンサの厚さの増大を防ぎつつ、絶縁破壊を抑制することが可能となる。
さらに、カバー層18の材料として、強誘電体材料を選択することで、誘電体層2,4,6における電界の集中を効果的に防ぐことができる。具体的には、積層体10を構成する誘電体層でなく、カバー層18において分極が生じやすくなるため、積層体10において壊れやすい端部に電界が集中しても、その電界はカバー層18の分極を誘起するために消費される。そのため、積層体10の端部で電界の集中が生じにくくなる。さらに、カバー層18の材料をεが200以上である強誘電体材料とした場合、カバー層18における分極の誘起がさらに促進されるため、積層体10の端部での電界の集中が効果的に抑制される。なお、強誘電体材料とは異なる誘電体材料を用いる場合には、上記の作用を得ることはできない。したがって、カバー層18の材料として強誘電体材料を選択し、且つ、その厚さを上述の関係を満たすように制御することで、絶縁破壊を抑制することができる。
なお、上記実施形態では、薄膜コンデンサ100の開口部10A〜10Cにおいて、誘電体層2,4,6、内部電極層3,5、及び上部電極層7により傾斜面が形成されている場合について説明したが、開口部10A〜10Cの側壁の形状は傾斜面に限定されない。
図5は、変形例として開口部の傾斜面の曲面が積層方向に沿った垂直型である薄膜コンデンサを示している。図5は、変形例の薄膜コンデンサ200における開口部10Cの数位を示している。すなわち、薄膜コンデンサ100について説明した図2に対応する。
薄膜コンデンサ200では、図4に示した従来の薄膜コンデンサ300と同様に、誘電体層4,6と、これらの誘電体層4,6上に積層された内部電極層5及び上部電極層7と、が同一形状で製造されている。したがって、誘電体層4及び内部電極層5の端面は積層方向(垂直方向)に連続し、誘電体層6及び上部電極層7の端面は積層方向(垂直方向)に連続している。このような薄膜コンデンサ200においても、薄膜コンデンサ100と同様に、強誘電体材料からなるカバー層を誘電体層の端面に対して接するように設け、且つ、誘電体層の厚さT1(nm)とカバー層の厚さT2(nm)とが2500<T1×T2<40000を満たすことにより、誘電体層における絶縁破壊を抑制することができ、薄膜コンデンサの破損を防ぐことができる。
なお、図5に示す薄膜コンデンサ200では、誘電体層6との界面A6を基準としたときのカバー層の厚さT2としてその厚さの最小値が選択されるため、図5に示すように、界面A6に対して上方側のカバー層18の厚さT2がカバー層18の厚さT2となる。また、誘電体層4に対しては、誘電体層4との界面A4を基準としたときのカバー層の厚さT2がカバー層18の厚さT2となる。
以上、本発明の実施形態について説明したが、本発明に係る薄膜コンデンサは上記実施形態に限られず、種々の変更を行うことができる。
例えば、上記実施形態では、下部電極層1の上部に複数の誘電体層2,4,6が積層され、この誘電体層2,4,6の間に内部電極層3,5が設けられた構成について説明しているが、本発明は、少なくとも1つの誘電体層を有する所謂単層の薄膜コンデンサにも適用することができる。単層の薄膜コンデンサの場合、誘電体層を挟んで下部電極と上部電極等が設けられる。このときに、誘電体層の端面に対して接し且つ端面を覆うように強誘電体材料からなるカバー層18が設けられることで、電界集中による絶縁破壊を抑制することができる。また、誘電体層の数は2層以上であってもよい。誘電体層の数に応じて内部電極層の有無及びその数は変更される。また、下部電極層、内部電極層の数に応じて、開口部が設けられる数も変更される。
また、端子電極11,12の配置及びビアの配置についても適宜変更することができる。また、ビアの配置に応じて開口部の配置は適宜変更される。また、開口部の配置や形状に応じて、傾斜面の傾斜角等も適宜変更することができる。
また、上記実施形態では、カバー層18は上部電極層7の上面も覆う場合について説明したが、強誘電体材料からなるカバー層18は、少なくとも誘電体層の端面に対して接し且つ誘電体層を覆うように設けられていればよい。すなわち、カバー層18は、上部電極層7の上面を覆わない構成であってもよい。
また、薄膜コンデンサの製造方法についても、上記実施形態で説明したものに限定されない。上記実施形態では、下部電極層1の上部に積層された複数の誘電体層2,4,6及びカバー層18は一度にまとめて焼成される態様について説明しているが、焼成を何度も行う(誘電体層毎に行う)態様であってもよい。
1…下部電極層、2,4,6…誘電体層、3,5…内部電極層、7…上部電極層、10…積層体、11,12…端子電極、18…カバー層、20…保護層、100,200,300…薄膜コンデンサ。

Claims (3)

  1. 一対の電極層と、
    当該一対の電極層に挟まれた誘電体層と、
    前記誘電体層の端面に対して接しながら当該端面を覆う強誘電体材料からなるカバー層と、を有し、
    誘電体層の厚さをT1(nm)とし、誘電体層との界面におけるカバー層18の厚さをT2(nm)としたときに、
    2500<T1×T2<40000
    の関係を満たす、薄膜コンデンサ。
  2. 前記カバー層は、比誘電率(ε)が200以上である請求項1に記載の薄膜コンデンサ。
  3. 前記誘電体層の厚さT1(nm)と、前記カバー層の厚さT2(nm)と、は、
    T1≦T2
    の関係を満たす、請求項1又は2に記載の薄膜コンデンサ。
JP2016199916A 2016-10-11 2016-10-11 薄膜コンデンサ Active JP6805703B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016199916A JP6805703B2 (ja) 2016-10-11 2016-10-11 薄膜コンデンサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016199916A JP6805703B2 (ja) 2016-10-11 2016-10-11 薄膜コンデンサ

Publications (2)

Publication Number Publication Date
JP2018063980A true JP2018063980A (ja) 2018-04-19
JP6805703B2 JP6805703B2 (ja) 2020-12-23

Family

ID=61966867

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016199916A Active JP6805703B2 (ja) 2016-10-11 2016-10-11 薄膜コンデンサ

Country Status (1)

Country Link
JP (1) JP6805703B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021193513A1 (ja) * 2020-03-24 2021-09-30 Tdk株式会社 コンデンサ部品及びこれを備える電子回路モジュール
WO2021193512A1 (ja) * 2020-03-23 2021-09-30 Tdk株式会社 薄膜コンデンサ及びこれを備える電子回路モジュール

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6372108A (ja) * 1983-12-19 1988-04-01 スペクトラム コントロール インコーポレーテッド コンデンサを製造するための高速度製造方法
JP2004214589A (ja) * 2002-11-14 2004-07-29 Fujitsu Ltd 薄膜キャパシタおよびその製造方法
WO2006008789A1 (ja) * 2004-07-15 2006-01-26 Fujitsu Limited 容量素子とその製造方法、及び半導体装置
WO2006117912A1 (ja) * 2005-04-27 2006-11-09 Murata Manufacturing Co., Ltd 薄膜キャパシタおよびその製造方法
JP2007227874A (ja) * 2006-01-30 2007-09-06 Fujitsu Ltd 薄膜キャパシタ及びその製造方法
JP2008153497A (ja) * 2006-12-19 2008-07-03 Murata Mfg Co Ltd 誘電体薄膜キャパシタの製造方法
JP2014090077A (ja) * 2012-10-30 2014-05-15 Murata Mfg Co Ltd 薄膜キャパシタおよびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6372108A (ja) * 1983-12-19 1988-04-01 スペクトラム コントロール インコーポレーテッド コンデンサを製造するための高速度製造方法
JP2004214589A (ja) * 2002-11-14 2004-07-29 Fujitsu Ltd 薄膜キャパシタおよびその製造方法
WO2006008789A1 (ja) * 2004-07-15 2006-01-26 Fujitsu Limited 容量素子とその製造方法、及び半導体装置
WO2006117912A1 (ja) * 2005-04-27 2006-11-09 Murata Manufacturing Co., Ltd 薄膜キャパシタおよびその製造方法
JP2007227874A (ja) * 2006-01-30 2007-09-06 Fujitsu Ltd 薄膜キャパシタ及びその製造方法
JP2008153497A (ja) * 2006-12-19 2008-07-03 Murata Mfg Co Ltd 誘電体薄膜キャパシタの製造方法
JP2014090077A (ja) * 2012-10-30 2014-05-15 Murata Mfg Co Ltd 薄膜キャパシタおよびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021193512A1 (ja) * 2020-03-23 2021-09-30 Tdk株式会社 薄膜コンデンサ及びこれを備える電子回路モジュール
WO2021193513A1 (ja) * 2020-03-24 2021-09-30 Tdk株式会社 コンデンサ部品及びこれを備える電子回路モジュール

Also Published As

Publication number Publication date
JP6805703B2 (ja) 2020-12-23

Similar Documents

Publication Publication Date Title
JP6737118B2 (ja) 薄膜コンデンサ
JP5407775B2 (ja) 薄膜コンデンサの製造方法及び薄膜コンデンサ
JP5158061B2 (ja) 薄膜コンデンサ
JP5267251B2 (ja) 薄膜コンデンサ、及び薄膜コンデンサの製造方法
JP2018063989A (ja) 薄膜キャパシタ
US11942278B2 (en) Thin film capacitor
JP7238771B2 (ja) 薄膜コンデンサ及び薄膜コンデンサの製造方法
US10319524B2 (en) Thin-film capacitor
JP6805703B2 (ja) 薄膜コンデンサ
US11114248B2 (en) Thin film capacitor and manufacturing method thereof
JP2018137311A (ja) 薄膜キャパシタ
JP7027990B2 (ja) 薄膜コンデンサおよび薄膜コンデンサの製造方法
JP2018206839A (ja) 薄膜コンデンサ
US11114249B2 (en) Thin-film capacitor
JP2019071336A (ja) 薄膜コンデンサおよびその製造方法
JP2020087992A (ja) 薄膜キャパシタ及びその製造方法、並びに、薄膜キャパシタを内蔵する回路基板
JP7218554B2 (ja) 薄膜コンデンサ及びその製造方法
JP2019009392A (ja) 薄膜素子及び薄膜素子の製造方法
JP2019071388A (ja) 薄膜コンデンサおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200204

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200603

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201117

R150 Certificate of patent or registration of utility model

Ref document number: 6805703

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150