JP2019071388A - 薄膜コンデンサおよびその製造方法 - Google Patents

薄膜コンデンサおよびその製造方法 Download PDF

Info

Publication number
JP2019071388A
JP2019071388A JP2017197792A JP2017197792A JP2019071388A JP 2019071388 A JP2019071388 A JP 2019071388A JP 2017197792 A JP2017197792 A JP 2017197792A JP 2017197792 A JP2017197792 A JP 2017197792A JP 2019071388 A JP2019071388 A JP 2019071388A
Authority
JP
Japan
Prior art keywords
electrode
layer
layers
insulating layer
laminate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017197792A
Other languages
English (en)
Inventor
上島 聡史
Satoshi Uejima
聡史 上島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2017197792A priority Critical patent/JP2019071388A/ja
Publication of JP2019071388A publication Critical patent/JP2019071388A/ja
Pending legal-status Critical Current

Links

Abstract

【課題】簡素な構成を有する薄膜コンデンサおよびその製造方法を提供する。【解決手段】薄膜コンデンサ1においては、積層体22の斜面22a、22bに電極層20と誘電体層21とが縞状に並んでおり、該斜面22a、22bを覆う絶縁層24の開口26に引出電極28が設けられている。そのため、薄膜コンデンサ1では、深さの異なる貫通孔を形成する必要がなく、簡素な構成が実現されている。【選択図】図1

Description

本発明は、薄膜コンデンサおよびその製造方法に関する。
従来より、電極層と誘電体層とが交互に積層された積層構造を有し、電極層に接続された複数の引出電極(コンタクトホール)を有する薄膜コンデンサが知られている。(たとえば下記特許文献1参照)
国際公開07/046173号
しかしながら、上述した従来技術に係る薄膜コンデンサでは、積層方向に関する位置が異なる複数の電極層それぞれに引出電極を接続するために、深さの異なる貫通孔を形成する必要があり、構造が複雑化していた。
本発明は、簡素な構成を有する薄膜コンデンサおよびその製造方法を提供することを目的とする。
本発明の一態様に係る薄膜コンデンサは、複数の電極層と複数の誘電体層とを有し、電極層と誘電体層とが交互に積層され、かつ、積層方向に対して傾くとともに電極層と誘電体層とが縞状に並ぶ斜面を有する積層体と、積層体の斜面を覆うとともに、複数の電極層の一つが露出する開口を有する絶縁層と、絶縁層上に形成され、絶縁層の開口から露出した電極層に接する引出電極とを備え、斜面において絶縁層から露出する電極層は、積層方向から見たときの幅が膜厚より広い。
上記薄膜コンデンサでは、積層体の斜面に電極層と誘電体層とが縞状に並んでおり、該斜面を覆う絶縁層の開口に引出電極が設けられている。そのため、上記薄膜コンデンサでは、深さの異なる貫通孔を形成する必要がなく、簡素な構成が実現されている。また、斜面において絶縁層から露出する電極層は、積層方向から見たときの幅が膜厚より広くなっているため、電極層と引出電極との間の電気的な接続を図る際の位置制御の容易化が図られている。
本発明の他の態様に係る薄膜コンデンサでは、複数の電極層が、複数の第1電極層と複数の第2電極層とを含み、積層体において第1電極層と第2電極層とが誘電体層を介して交互に積層されており、絶縁層が、第1電極層および第2電極層のうちの第1電極層のみを露出する複数の第1開口および第2電極層のみを露出する複数の第2開口を有し、絶縁層の第1開口から露出した複数の第1電極層に接する第1引出電極と、絶縁層の第2開口から露出した複数の第2電極層に接する第2引出電極とを有する。この場合、一対の引出電極を用いて、複数の第1電極層および複数の第2電極層を効率良く引き出すことができる。
本発明の他の態様に係る薄膜コンデンサでは、斜面が積層体の全層に亘って形成されており、絶縁層が、第1電極層と同数の第1開口および第2電極層と同数の第2開口を有する。この場合、積層体の電極層の数が多い場合であっても一対の引出電極(第1引出電極および第2引出電極)で足り、引出電極の数を増やす必要がない。
本発明の一態様に係る薄膜コンデンサの製造方法は、複数の電極層と複数の誘電体層とを有し、電極層と誘電体層とが交互に積層された積層体を準備する工程と、積層体に、積層方向に対して傾くとともに電極層と誘電体層とが縞状に並ぶ斜面を形成する工程と、積層体の斜面を、複数の電極層の一つが露出する開口を有する絶縁層で覆う工程と、絶縁層上に、絶縁層の開口から露出した電極層に接する引出電極を形成する工程とを含み、斜面を形成する工程で、絶縁層の開口から露出する電極層の積層方向から見たときの幅を膜厚より広くする。
上記薄膜コンデンサの製造方法では、積層体に、電極層と誘電体層とが縞状に並ぶ斜面が形成され、該斜面を覆う絶縁層の開口に引出電極が設けられる。そのため、深さの異なる貫通孔を形成する必要がなく、簡素な構成を有する薄膜コンデンサが作製される。また、斜面において絶縁層から露出する電極層は、積層方向から見たときの幅が膜厚より広くなっているため、電極層と引出電極との間の電気的な接続を図る際の位置制御の容易化が図られている。
本発明の様々な態様によれば、簡素な構成を有する薄膜コンデンサおよびその製造方法が提供される。
図1は、本発明の一態様に係る薄膜コンデンサを示した断面図である。 図2は、図1に示した薄膜コンデンサの積層体の平面図である。 図3は、図1に示した薄膜コンデンサの積層体を絶縁層で覆った状態を示した平面図である。 図4は、図1に示した薄膜コンデンサの平面図である。 図5は、図1に示した薄膜コンデンサの製造方法の各工程を示した図である。 図6は、図1に示した薄膜コンデンサの製造方法の各工程を示した図である。 図7は、異なる態様の薄膜コンデンサを示した平面図である。
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
図1に示すように、実施形態に係る薄膜コンデンサ1は、積層構造を有しており、基板10と、基板10上において電極層20と誘電体層21とが交互に積層された積層体22とを有している。
基板10は、主成分としてNiを含有する。本実施形態では、基板10を構成するNiの純度は99.99重量%以上である。なお、基板10に微量の不純物が含まれていてもよい。基板10に含まれ得る不純物としては、例えば、鉄(Fe)、チタン(Ti)、銅(Cu)、アルミニウム(Al)、マグネシウム(Mg)、マンガン(Mn)、ケイ素(Si)またはクロム(Cr)、バナジウム(V)、亜鉛(Zn)、ニオブ(Nb)、タンタル(Ta)、イットリウム(Y)、ランタン(La)、セシウム(Ce)等の遷移金属元素あるいは希土類元素等、塩素(Cl)、硫黄(S)、リン(P)等が挙げられる。
基板10の厚さは、5〜100μmであることが好ましく、20〜70μmであることがより好ましく、50μm程度であることがさらに好ましい。基板10の厚さが薄過ぎる場合、薄膜コンデンサ1の製造時に基板10をハンドリングし難くなる傾向があり、下地電極2の厚さが厚過ぎる場合、リーク電流を抑制する効果が小さくなる傾向がある。なお、下地電極2の面積は、一例として1×0.5mm程度である。
積層体22は、複数の電極層20(本実施形態では4層)と複数の誘電体層21(本実施形態では5層)とを含み、電極層20と誘電体層21とが交互に積層されている。具体的には、基板10の直上には誘電体層21が積層されており、その誘電体層21の上に電極層20と誘電体層21とが交互に積層されている。
各電極層20は、導電性を有する金属材料または合金材料で構成されている。本実施形態では、電極層20は、主にNiで構成されている。また、電極層20は、Pt、Pd、Ir、Rh、Ru、Os、Re、W、Cr、Ta及びAgからなる群より選ばれる少なくとも一種(以下、「添加元素」と記す。)、好ましくは、Pd、Irより選ばれる少なくとも一種を更に含有する。添加元素を含有することによって、電極層20の途切れが防止されると共に、電極層20の誘電体層21との界面における酸化が抑制される。各電極層20の膜厚Tは、たとえば100〜200nmである。また、電極層20の面積は、たとえば0.9×0.4mm程度である。本実施形態では、積層体22に含まれる全ての電極層20が実質的に同一厚さを有するように設計されている。
各誘電体層21は、BaTiO(チタン酸バリウム)で構成されている。各誘電体層21は、BaTiOの他、(Ba1−xCa)TiO、(Ba1−XSr)TiO(チタン酸バリウムストロンチウム)、PbTiO、Pb(ZrTi1−X等のペロブスカイト構造を持った(強)誘電体材料や、Pb(Mg1/3Nb2/3)O等に代表される複合ペロブスカイトリラクサー型強誘電体材料や、BiTi12、SrBiTa等に代表されるビスマス層状化合物、(Sr1−XBa)Nb、PbNb等に代表されるタングステンブロンズ型強誘電体材料等で構成することができる。ここで、これらのペロブスカイト構造、ペロブスカイトリラクサー型強誘電体材料、ビスマス層状化合物、タングステンブロンズ型強誘電体材料において、AサイトとBサイト比は、通常整数比であるが、特性向上のため、意図的に整数比からずらしても良い。なお、誘電体層21の特性制御のため、誘電体層21に適宜、副成分として添加物質が含有されていてもよい。誘電体層21の各膜厚は、たとえば100〜200nmである。また、誘電体層21の各面積は、たとえば0.9×0.5mm程度である。本実施形態では、積層体22に含まれる全ての誘電体層21が実質的に同一厚さを有するように設計されている。
また、複数の電極層20は、複数の第1電極層20A(本実施形態では2層)と複数の第2電極層20B(本実施形態では2層)とで構成されている。積層体22では、第1電極層20Aと第2電極層20Bとが誘電体層21を介して交互に積層されている。本実施形態では、積層体22の上側から順に第2電極層20B、第1電極層20A、第2電極層20B、第1電極層20Aと並んでいる。
さらに、積層体22は、図1および図2に示すように、長辺方向における両端に、積層体22の積層方向に対して傾いた斜面22a、22bを有する。斜面22a、22bのいずれも、長辺方向における端部に向かって漸次薄くなるように傾斜している。また、斜面22a、22bのいずれも、積層体22の全層に亘って形成されている。積層体22の下面に対する斜面22a、22bの傾斜角θは、積層方向から見たときの各電極層20の幅Wが各電極層20の膜厚Tより広くなるように設計されている。すなわち、斜面22a、22bの傾斜角θは45度未満に設計されている。本実施形態では、斜面22a、22bの傾斜角θは、電極層20の膜厚T:電極層20の幅W=1:100〜1:200程度となるように、45度よりも顕著に狭い角度(θが1度前後)に設計されている。
斜面22a、22bには、図2に示すように、積層体22の平面視において(すなわち、積層方向における上側から見て)電極層20と誘電体層21とが縞状に並んでいる。上述したとおり、各斜面22a、22bに露出している各電極層20A、20Bの幅Wは、電極層20A、20Bの膜厚Tより広くなっている。
積層体22には、図3に示すように、積層体22の上面全体を覆うように絶縁層24が形成されている。すなわち、絶縁層24は、積層体22の両斜面22a、22bを覆っている。絶縁層24は、複数の開口26(本実施形態では4つ)を有する。複数の開口26は、積層体22の一方の斜面22aを覆う部分に設けられた複数の第1開口26A(本実施形態では2つ)と、他方の斜面22bを覆う部分に設けられた複数の第2開口26B(本実施形態では2つ)とで構成されている。第1開口26Aそれぞれは、複数の電極層20のうちの第1電極層20Aの1層のみ露出するように設けられ、誘電体層21を介して隣接する第2電極層20Bは露出しないように設けられている。第2開口26Bそれぞれは、複数の電極層20のうちの第2電極層20Bの1層のみ露出するように設けられ、誘電体層21を介して隣接する第1電極層20Aは露出しないように設けられている。それにより、積層体22を構成するいずれの電極層20も絶縁層24の開口26から露出している。絶縁層24は、たとえば、ポリイミド系樹脂、エポキシ系樹脂、ノボラック系樹脂、アルミナ、酸化シリコン、窒化シリコン等の絶縁性材料で構成することができる。
さらに、絶縁層24上には、図4に示すように、一対の引出電極28が形成されている。一対の引出電極28の一方の引出電極28A(第1引出電極)は、絶縁層24の各第1開口26Aを覆うように形成されており、各第1開口26Aから露出した第1電極層20Aに接している。一対の引出電極28の他方の引出電極28B(第2引出電極)は、絶縁層24の各第2開口26Bを覆うように形成されており、各第2開口26Bから露出した第2電極層20Bに接している。そのため、積層体22では、第1引出電極28Aと電気的に接続された第1電極層20Aと、第2引出電極28Bと電気的に接続された第2電極層20Bとが、誘電体層21を介して交互に積層されている。
次に、図5、6を参照しつつ、上述した薄膜コンデンサ1を製造する製造方法について説明する。
薄膜コンデンサ1を製造する際には、まず、基板10上に形成された積層体22を準備する(図5(a))。積層体22の誘電体層21の形成は、ゾルゲル法やMOD法(有機金属化合物堆積法)等の溶液塗布焼成法、スパッタリング法等のPVD法又はCVD法等の成膜技術を用いることができる。これらの成膜技術のうち、特にスパッタリング法が好適に用いられる。上記の方法により形成された誘電体層21は、一般的に誘電体がアモルファスの状態にある。積層体22の電極層20の形成には、DCスパッタリング等を用いることができる。積層体22は、基板10上への誘電体層21の形成と電極層20の形成とを繰り返すことで得ることができ、本実施形態では、4層の電極層20と5層の誘電体層21とからなる積層体22が形成される。
続いて、積層体22の上面に感光性のレジスト30を塗布形成する(図5(b))。レジスト30は均一厚さを有する。レジスト30の感光には、たとえばグレーパターンマスク40を用いる。グレーパターンマスク40を用いる場合にはポジ型のレジストが採用され得る。グレーパターンマスク40は、積層体22の長辺方向における端部に向かうにつれて透過する光の量が漸次多くなるように構成されている。そのため、積層体22の長辺方向における端部に向かうにつれて露光量が漸次多くなる。レジスト30の感光は、レーザ光を用いた直接描画でおこなうこともできる。この場合も、積層体22の長辺方向における端部においてレーザビームを照射する量を増加させることで、積層体22の長辺方向における端部に向かうにつれて露光量が漸次多くなるようにすることができる。
なお、図5(b)では、説明の便宜上、積層体22の長辺方向における一方の端部についてのみ示しているが、積層体22の長辺方向における両端部において同様の露光がおこなわれる。
次に、レジスト30の現像をおこなう(図5(c))。現像により、レジスト30には斜面30aが形成される。斜面30aは、長辺方向における端部に向かってレジスト30が漸次薄くなるように傾斜している。
そして、斜面30aが形成されたレジスト30を用いて、積層体22のエッチング処理をおこなう(図5(d))。エッチング処理には、ドライエッチング(DeepRIE)を用いることができる。一例として、積層体22の誘電体層21のドライエッチングにはアルゴンガスが用いられ、積層体22の電極層20のドライエッチングにもアルゴンガスを用いられ得る。エッチング処理の結果、積層体22には、積層方向に対して傾くとともに電極層20と誘電体層21とが縞状に並ぶ斜面22a、22bが形成される(図6(a))。このとき、各斜面22a、22bに露出している各電極層20A、20Bの幅Wは、電極層20A、20Bの膜厚Tより広くなっている。
さらに、積層体22の各斜面22a、22bを絶縁層24で覆う(図6(b))。絶縁層24は、フォトリソグラフィー法により形成した各種絶縁性樹脂、CVD法やスパッタ法等により形成した酸化アルミナ、酸化シリコン、窒化シリコン等を用いることができる。絶縁層24を形成する際には、積層体22の斜面22aを覆う部分の絶縁層24に第1開口26Aが形成され、積層体22の斜面22bを覆う部分の絶縁層24に第2開口26Bが形成されるようにパターニングされる。
最後に、絶縁層24上に、第1開口26Aから露出した第1電極層20Aに接する第1引出電極28Aと、第2開口26Bから露出した第2電極層20Bに接する第2引出電極28Bを、スパッタリングやCVDで形成することで、上述した薄膜コンデンサ1が完成する。
以上において説明したとおり、上述した薄膜コンデンサ1は、複数の電極層20と複数の誘電体層21とを有し、電極層20と誘電体層21とが交互に積層され、かつ、積層方向に対して傾くとともに電極層20と誘電体層21とが縞状に並ぶ斜面22a、22bを有する積層体22と、積層体22の斜面22a、22bを覆うとともに、複数の電極層20の一つが露出する開口26を有する絶縁層24と、絶縁層24上に形成され、絶縁層24の開口26から露出した電極層20に接する引出電極28とを備え、斜面22a、22bにおいて絶縁層24から露出する電極層20は、積層方向から見たときの幅Wが膜厚Tより広くなっている。
このような薄膜コンデンサ1においては、積層体22の斜面22a、22bに電極層20と誘電体層21とが縞状に並んでおり、該斜面22a、22bを覆う絶縁層24の開口26に引出電極28が設けられている。そのため、薄膜コンデンサ1では、深さの異なる貫通孔を形成する必要がなく、簡素な構成が実現されている。その結果、製造工程における手間およびコストの削減も実現することができる。
また、斜面22a、22bにおいて絶縁層24から露出する電極層20は、積層方向から見たときの幅Wが膜厚Tより広くなっているため、絶縁層24に開口26を形成する際や引出電極28を形成する際の位置制御が容易になる。すなわち、積層方向から見たときの幅Wが膜厚Tより狭い場合には、極めて高い位置制御が求められるため、その位置制御を実現するために多くの手間とコストが必要となる。薄膜コンデンサ1では、縞状に露出する電極層20の拡幅が図られており、上記位置制御が容易化されており、実用上十分な程度に手間とコストが抑えられている。
また、薄膜コンデンサ1では、複数の電極層20が、複数の第1電極層20Aと複数の第2電極層20Bとを含み、積層体22において第1電極層20Aと第2電極層20Bとが誘電体層21を介して交互に積層されている。そして、絶縁層24は、第1電極層20Aおよび第2電極層20Bのうちの第1電極層20Aのみを露出する複数の第1開口26Aおよび第2電極層20Bのみを露出する複数の第2開口26Bを有する。絶縁層24の第1開口26Aから露出した複数の第1電極層20Aは第1引出電極28Aと接し、絶縁層24の第2開口26Bから露出した複数の第2電極層20Bは第2引出電極28Bと接する。この場合、一対の引出電極28(すなわち、第1引出電極28Aおよび第2引出電極28B)を用いて、複数の第1電極層20Aおよび複数の第2電極層20Bを効率良く引き出すことができる。
さらに、薄膜コンデンサ1では、斜面22a、22bが積層体22の全層に亘って形成されており、絶縁層24が、第1電極層20Aと同数の第1開口26Aおよび第2電極層20Bと同数の第2開口26Bを有している。この場合、積層体22の電極層20の数が多い場合であっても一対の引出電極28(すなわち、第1引出電極28Aおよび第2引出電極28B)で足り、引出電極の数を増やす必要がない。引出電極の数が増えると、特に積層数の多い薄膜コンデンサを作製する場合において、引出電極の形成領域を容量部として用いることができないため、容量が著しく低下してしまう。加えて、引出電極の数が増えると、製造工程における手間とコストが増えてしまう。
なお、薄膜コンデンサは、上述した形態に限らず、様々に変更可能である。
たとえば、上述した絶縁層24に代えて、図7に示す薄膜コンデンサ1Aのように、積層体22の一つの斜面22aを覆う部分に、第1開口26Aおよび第2開口26Bの両方が設けられた絶縁層24Aを用いることもできる。この場合、絶縁層24A上には、斜面22aに並ぶようにして第1引出電極28Aおよび第2引出電極28Bが設けられる。この場合、積層体22は、一つの斜面のみ有していればよく、複数の斜面を必要としない。
また、斜面は、必ずしも積層体の全層に亘って形成される必要はなく、部分的に形成された態様であってもよい。
さらに、斜面の位置は、必ずしも積層体の端部である必要はなく、積層体の中央部であってもよい。斜面が積層体の中央部に位置する場合には、電極層と誘電体層とで環状の縞を呈する斜面(たとえば、同心円の環状の縞を呈する斜面)が形成され得る。
また、絶縁層の開口は、必ずしも複数設ける必要はなく、1つであってもよい。引出電極についても、必ずしも一対設ける必要はなく、1つであってもよい。
1、1A…薄膜コンデンサ、20…電極層、20A…第1電極層、20B…第2電極層、21…誘電体層、22…積層体、22a、22b…斜面、24、24A…絶縁層、26…開口、26A…第1開口、26B…第2開口、28…引出電極、28A…第1引出電極、28B…第2引出電極。

Claims (4)

  1. 複数の電極層と複数の誘電体層とを有し、前記電極層と前記誘電体層とが交互に積層され、かつ、積層方向に対して傾くとともに前記電極層と前記誘電体層とが縞状に並ぶ斜面を有する積層体と、
    前記積層体の前記斜面を覆うとともに、前記複数の電極層の一つが露出する開口を有する絶縁層と、
    前記絶縁層上に形成され、前記絶縁層の開口から露出した前記電極層に接する引出電極と
    を備え、
    前記斜面において前記絶縁層から露出する前記電極層は、前記積層方向から見たときの幅が膜厚より広い、薄膜コンデンサ。
  2. 前記複数の電極層が、複数の第1電極層と複数の第2電極層とを含み、
    前記積層体において前記第1電極層と前記第2電極層とが前記誘電体層を介して交互に積層されており、
    前記絶縁層が、前記第1電極層および前記第2電極層のうちの前記第1電極層のみを露出する複数の第1開口および前記第2電極層のみを露出する複数の第2開口を有し、
    前記絶縁層の第1開口から露出した複数の前記第1電極層に接する第1引出電極と、前記絶縁層の第2開口から露出した複数の前記第2電極層に接する第2引出電極とを有する、請求項1に記載の薄膜コンデンサ。
  3. 前記斜面が前記積層体の全層に亘って形成されており、
    前記絶縁層が、前記第1電極層と同数の前記第1開口および前記第2電極層と同数の前記第2開口を有する、請求項2に記載の薄膜コンデンサ。
  4. 複数の電極層と複数の誘電体層とを有し、前記電極層と前記誘電体層とが交互に積層された積層体を準備する工程と、
    前記積層体に、積層方向に対して傾くとともに前記電極層と前記誘電体層とが縞状に並ぶ斜面を形成する工程と、
    前記積層体の前記斜面を、前記複数の電極層の一つが露出する開口を有する絶縁層で覆う工程と、
    前記絶縁層上に、前記絶縁層の開口から露出した前記電極層に接する引出電極を形成する工程と
    を含み、
    前記斜面を形成する工程で、前記絶縁層の開口から露出する前記電極層の前記積層方向から見たときの幅を膜厚より広くする、薄膜コンデンサの製造方法。
JP2017197792A 2017-10-11 2017-10-11 薄膜コンデンサおよびその製造方法 Pending JP2019071388A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017197792A JP2019071388A (ja) 2017-10-11 2017-10-11 薄膜コンデンサおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017197792A JP2019071388A (ja) 2017-10-11 2017-10-11 薄膜コンデンサおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2019071388A true JP2019071388A (ja) 2019-05-09

Family

ID=66440713

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017197792A Pending JP2019071388A (ja) 2017-10-11 2017-10-11 薄膜コンデンサおよびその製造方法

Country Status (1)

Country Link
JP (1) JP2019071388A (ja)

Similar Documents

Publication Publication Date Title
JP5407775B2 (ja) 薄膜コンデンサの製造方法及び薄膜コンデンサ
JP5158061B2 (ja) 薄膜コンデンサ
JP6737118B2 (ja) 薄膜コンデンサ
JP5051166B2 (ja) 薄膜デバイス
US10529495B2 (en) Thin-film capacitor
US20160071651A1 (en) Thin film capacitor
US11942278B2 (en) Thin film capacitor
US10319524B2 (en) Thin-film capacitor
US11114248B2 (en) Thin film capacitor and manufacturing method thereof
JP2018137311A (ja) 薄膜キャパシタ
JP6805703B2 (ja) 薄膜コンデンサ
JP7019969B2 (ja) 薄膜コンデンサ
JP2019071388A (ja) 薄膜コンデンサおよびその製造方法
JP7027990B2 (ja) 薄膜コンデンサおよび薄膜コンデンサの製造方法
JP2019071336A (ja) 薄膜コンデンサおよびその製造方法
WO2018155257A1 (ja) 薄膜キャパシタ
JP6784131B2 (ja) 薄膜キャパシタを製造する方法
JP6784132B2 (ja) 薄膜キャパシタを製造する方法
JP2018074069A (ja) 薄膜コンデンサ
KR20180056030A (ko) 박막 커패시터
JP2019186285A (ja) 薄膜コンデンサの製造方法及び薄膜コンデンサ
JP2019186286A (ja) 薄膜コンデンサの製造方法及び薄膜コンデンサ
JP2019009391A (ja) 薄膜コンデンサ及び電子部品内蔵基板