JP6784131B2 - 薄膜キャパシタを製造する方法 - Google Patents

薄膜キャパシタを製造する方法 Download PDF

Info

Publication number
JP6784131B2
JP6784131B2 JP2016200168A JP2016200168A JP6784131B2 JP 6784131 B2 JP6784131 B2 JP 6784131B2 JP 2016200168 A JP2016200168 A JP 2016200168A JP 2016200168 A JP2016200168 A JP 2016200168A JP 6784131 B2 JP6784131 B2 JP 6784131B2
Authority
JP
Japan
Prior art keywords
opening
electrode layer
laminated body
layer
laminate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016200168A
Other languages
English (en)
Other versions
JP2018063990A (ja
Inventor
孝一 近藤
孝一 近藤
吉田 健一
健一 吉田
吉川 和弘
吉川  和弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2016200168A priority Critical patent/JP6784131B2/ja
Publication of JP2018063990A publication Critical patent/JP2018063990A/ja
Application granted granted Critical
Publication of JP6784131B2 publication Critical patent/JP6784131B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、薄膜キャパシタを製造する方法及び薄膜キャパシタに関する。
薄膜キャパシタは、電極層と誘電体層とが交互に複数回積層された積層体を有する。当該積層体には、上面から内部の各電極層に至る複数の開口部が形成されており、各電極層に電圧を印加するための引き出し電極が各開口部に形成されている。
国際公開第2009/078225号
上述のような薄膜キャパシタの製造においては、一般に、電極層と誘電体層とを交互に積層して積層体を形成する工程、及び、複数の電極層のそれぞれに至る複数の積層体開口部を形成するように、当該積層体をエッチングする工程が行われる。そして、積層体をエッチングする工程においては、一般に、積層体の1つの層へのエッチングによる開口要素の形成毎に、レジスト層の形成、フォトリソグラフィーによるレジスト層への開口の形成、当該1つの層へのエッチングによる開口要素の形成、及び、レジスト層の除去、からなる工程群が行われる。このような工程群を、積層体の最上層から、下方の層まで順に行うことにより、所定の深さを有する積層体開口部が形成される。
しかしながら、このような従来の製造方法の積層体のエッチング工程では、1つの積層体開口部を形成するために行われる、ある層への開口要素の形成と、その下方の層への開口要素の形成は、別個のレジスト層を用いて行われることになる。その際、これらの別個のレジスト層を、それらに形成された開口が互いに完全に位置合わせされるように形成することは困難であるため、ある層に形成された開口要素と、その下方の層に形成された開口要素との間には、位置ずれ(積層体開口部が平面視で円形の外形を有する場合には芯ずれ)が生じてしまう。そして、積層体に形成した積層体開口部において、当該積層体開口部を規定する複数の層に形成された各開口要素間に上述のような位置ずれが存在すると、当該積層体開口部の側面領域において、誘電体層を積層方向に挟む一対の電極層間でショートが生じ易くなってしまうという問題点があった。
本発明は上述の課題に鑑みてなされたものであり、電極層間がショートすることを抑制することが可能な薄膜キャパシタを製造する方法及び薄膜キャパシタを提供することを目的とする。
上述の課題を解決するため、本発明に係る薄膜キャパシタを製造する方法は、(a)少なくとも第1電極層と、第1誘電体層と、第2電極層と、第2誘電体層と、第3電極層と、がこの順に積層された積層体を形成する工程と、(b)上記積層体上にマスクを形成する工程と、(c)上記マスクに第1の開口を形成する工程と、(d)上記マスクを用いて上記積層体をエッチングすることにより、第1の開口の下に第2電極層に至る深さの第1の積層体開口部を形成する工程と、(e)第1の開口と離間するように上記マスクに第2の開口を形成する工程と、(f)上記マスクを用いて上記積層体をエッチングすることにより、第1の積層体開口部を第1電極層に至る深さまで深くすると共に、第2の開口の下に第2電極層に至る深さの第2の積層体開口部を形成する工程と、を有する。
本発明に係る薄膜キャパシタを製造する方法では、第1の積層体開口部を形成するための積層体の複数の層のエッチングにおいて、マスクとして用いられるのは、第1の開口が形成された1つのマスクのみである。そのため、第1の積層体開口部を規定する当該複数の層がそれぞれ規定する開口要素間に位置ずれが生じることを、抑制することができる。同様に、第2の積層体開口部を形成するための積層体の複数の層のエッチングにおいて、マスクとして用いられるのは、第2の開口が形成された1つのマスクのみである。そのため、第2の積層体開口部を規定する当該複数の層がそれぞれ規定する開口要素間に位置ずれが生じることを、抑制することができる。その結果、当該位置ずれに起因して誘電体層の上下の一対の電極層間がショートすることを抑制することができる。
さらに、本発明に係る薄膜キャパシタを製造する方法において、上記マスクは、ポジ型レジストで形成され、工程(c)及び工程(e)では、フォトリソグラフィー法によって上記マスクに第1の開口及び第2の開口がそれぞれ形成されることが好ましい。これにより、上記マスクへの第1の開口及び第2の開口の形成が、いずれのフォトリソグラフィー法によって行われるため、製造工程が簡略化され、生産性の向上と製造コストの削減が可能となる。
さらに、本発明に係る薄膜キャパシタを製造する方法において、工程(d)及び工程(f)は、第2電極層、及び、第3電極層に対するエッチングレートが、第1誘電体層及び第2誘電体層に対するエッチングレートよりも大きいエッチング液を用いたウェットエッチング法によって前記積層体をエッチングする工程を含むことが好ましい。これにより、第1の積層体開口部及び第2の積層体開口部の側面において、第2電極層及び第3電極層の側面は、第1誘電体層及び第2誘電体層の側面に対して窪む。これにより、誘電体層を積層方向に挟む一対の電極層間をショートさせる際に導通させるべき距離が長くなるため、当該一対の電極層間がショートすることを抑制することができる。
また、上述の課題を解決するため、本発明に係る薄膜キャパシタは、少なくとも第1電極層と、第1誘電体層と、第2電極層と、第2誘電体層と、第3電極層と、がこの順に積層された積層体であって、当該積層体の最上面から第1電極層に至る深さの第1の積層体開口部と、当該積層体の最上面から第2電極層に至る深さの第2の積層体開口部と、を有する積層体と、第1電極層と接するように第1の積層体開口部内に設けられた第1引き出し電極と、第2電極層と接するように第2の積層体開口部内に設けられた第2引き出し電極と、を備え、積層体の積層方向から見て、第1の積層体開口部及び第2の積層体開口部は、略円形の外形を有し、第1の積層体開口部のうち、第1誘電体層で規定される部分の中心軸、第2電極層で規定される部分の中心軸、第2誘電体層で規定される部分の中心軸、及び、第3電極層で規定される部分の中心軸の、積層体の積層面方向における位置ずれは、1μm以下である。
本発明に係る薄膜キャパシタによれば、上述の各中心軸の、積層体の積層面方向における位置ずれは1μm以下であるため、当該位置ずれに起因して誘電体層を積層方向に挟む一対の電極層間がショートし易くなることが抑制される。そのため、当該一対の電極層間がショートすることを抑制することができる。
さらに、本発明に係る薄膜キャパシタにおいて、第1の積層体開口部、及び、第2の積層体開口部は、積層体の最上面から第1電極層に向かってテーパー形状を有することが好ましい。これにより、第1の積層体開口部及び第2の積層体開口部の側面において、積層体の各層と、第1引き出し電極及び第2引き出し電極との間を絶縁するために、積層体の当該各層の側面に絶縁材料を漏れなく設け易くなる。そのため、これらの要素間の絶縁をより安定して実現することができる。
本発明によれば、電極層間がショートすることを抑制することが可能な薄膜キャパシタを製造する方法及び薄膜キャパシタが提供される。
本実施形態の薄膜キャパシタを製造する方法を説明するための一連の断面図の一つである。 本実施形態の薄膜キャパシタを製造する方法を説明するための一連の断面図の一つである。 本実施形態の薄膜キャパシタを製造する方法を説明するための一連の断面図の一つである。 本実施形態の薄膜キャパシタを製造する方法を説明するための一連の断面図の一つである。 本実施形態の薄膜キャパシタを製造する方法を説明するための一連の断面図の一つである。 本実施形態の薄膜キャパシタを製造する方法を説明するための一連の断面図の一つである。 本実施形態の薄膜キャパシタを製造する方法を説明するための一連の断面図の一つである。 本実施形態の薄膜キャパシタを製造する方法を説明するための一連の断面図の一つである。 本実施形態の薄膜キャパシタを製造する方法を説明するための一連の断面図の一つである。 本実施形態の薄膜キャパシタを製造する方法を説明するための一連の断面図の一つである。 本実施形態の薄膜キャパシタを製造する方法を説明するための一連の断面図の一つである。 本実施形態の薄膜キャパシタを製造する方法を説明するための一連の断面図の一つである。 本実施形態の薄膜キャパシタを製造する方法を説明するための一連の断面図の一つである。 本実施形態の薄膜キャパシタを製造する方法を説明するための一連の断面図の一つである。 本実施形態の薄膜キャパシタを製造する方法を説明するための一連の断面図の一つである。 図10に示す断面図の積層体開口部近傍の拡大模式図である。
以下、添付図面を参照して、本発明を実施するための形態を詳細に説明する。なお、各図面において、可能な場合には同一要素には同一符号を用いる。また、図面中の構成要素内及び構成要素間の寸法比は、図面の見易さのため、それぞれ任意となっている。
本発明の実施形態に係る薄膜キャパシタを製造する方法及び薄膜キャパシタについて説明する。図1〜図15は、本実施形態の薄膜キャパシタを製造する方法を説明するための一連の断面図である。
本実施形態の薄膜キャパシタを製造する方法では、まず、図1に示すように、基板Sの主面上に、電極層1、誘電体層2、電極層3、誘電体層4、電極層5、誘電体層6、電極層7、誘電体層8、電極層9をこの順に、例えばスパッタ法によって積層して、積層体10を形成する。誘電体層2は、電極層1、3によって積層方向に挟まれてキャパシタを構成している。同様に、誘電体層4は、電極層3、5によって積層方向に挟まれてキャパシタを構成し、誘電体層6は、電極層5、7によって積層方向に挟まれてキャパシタを構成し、誘電体層8は、電極層7、9によって積層方向に挟まれてキャパシタを構成している。
基板Sは、例えばニッケル(Ni)、銅(Cu)などの金属、シリコン(Si)などの半導体、またはガラス、セラミックなどの絶縁体で構成される板状又は薄板状の部材であり、略平坦な主面を有する。なお、図1〜図15は、基板Sの主面と直交する断面を示している。積層体10の積層方向は、基板Sの主面と略直交する方向である。
電極層1、3、5、7、9は、それぞれ、導電材料で構成される。ここで用いられる導電材料は、例えばNi、白金(Pt)、Cu、クロム(Cr)、チタン(Ti)、タングステン(W)、又はこれらの2つ以上の合金等の金属材料を用いることができる。特に、主成分としてニッケル(Ni)や白金(Pt)を含有する材料が電極層1、3、5、7、9として好適に用いられ、Niが特に好適に用いられる。電極層1、3、5、7、9に主成分としてNiを含有する材料を用いる場合、その含有量は、電極層1、3、5、7、9全体に対して、50mol%以上であることが好ましい。また、電極層1、3、5、7、9の主成分がNiである場合、Pt、パラジウム(Pd)、イリジウム(Ir)、ロジウム(Rh)、ルテニウム(Ru)、オスミウム(Os)、レニウム(Re)、W、Cr、タンタル(Ta)及び銀(Ag)からなる群より選ばれる少なくとも一種(以下、「添加元素」と記す。)を更に含有することができる。電極層1、3、5、7、9が添加元素を含有することによって、電極層1、3、5、7、9の途切れが防止される。なお、電極層1、3、5、7、9は複数種の添加元素を含有してもよい。電極層1、3、5、7、9の積層体10の積層方向の厚さは、それぞれ、例えば10nm以上、10000nm以下とすることができる。
誘電体層2、4、6、8は、それぞれ、BaTiO(チタン酸バリウム)、(Ba1−XSr)TiO(チタン酸バリウムストロンチウム)、(Ba1−XCa)TiO、PbTiO、Pb(ZrTi1−X)O等のペロブスカイト構造を持った(強)誘電体材料や、Pb(Mg1/3Nb2/3)O等に代表される複合ペロブスカイトリラクサー型強誘電体材料や、BiTi12、SrBiTa等に代表されるビスマス層状化合物、(Sr1−XBa)Nb、PbNb等に代表されるタングステンブロンズ型強誘電体材料等から構成される。ここで、ペロブスカイト構造、ペロブスカイトリラクサー型強誘電体材料、ビスマス層状化合物、タングステンブロンズ型強誘電体材料において、AサイトとBサイト比は、通常整数比であるが、特性向上のため、意図的に整数比からずらしても良い。なお、誘電体層2、4、6、8の特性制御のため、誘電体層2、4、6、8に適宜、副成分として添加物質が含有されていてもよい。誘電体層2、4、6、8の積層体10の積層方向の厚さは、それぞれ、例えば10nm以上、10000nm以下とすることができる。
続いて、図2に示すように、積層体10上に、開口11P1を有するマスク11を形成する。開口11P1は、マスク11を積層体10の積層方向に貫通しており、本実施形態では平面視で(積層体10の積層方向から見て)略円形状である。本実施形態では、マスク11はポジ型レジストで形成され、開口11P1は、フォトリソグラフィー法によって形成される。即ち、積層体10の表面全体にポジ型レジストを塗布し、必要に応じてプリベークを行った後に、開口11P1となるべき領域を露光し、現像することにより、開口11P1が形成される。
次に、図3に示すように、マスク11を用いて電極層9、誘電体層8をエッチングすることにより、開口11P1の下に電極層7に至る深さの積層体開口部10P1を形成する。電極層9、誘電体層8のエッチングは、例えばウェットエッチング法によって行うことができる。その際、電極層9のエッチング液として例えば塩化鉄水溶液を用いることができ(後述の電極層7、5、3をウェットエッチングする場合も同様である)、誘電体層8のエッチング液として例えばフッ化アンモニウムと塩酸の混合水溶液を用いることができる。(後述の誘電体層6、4、2をウェットエッチングする場合も同様である。)
また、本実施形態では、誘電体層8をエッチングする際、電極層9に対するエッチングレートが誘電体層8に対するエッチングレートよりも大きいエッチング液を用いるため、積層体開口部10P1の側面において、電極層9の側面は、誘電体層8の側面よりも窪んでいる。
続いて、図4に示すように、フォトリソグラフィー法によってマスク11に開口11P2を形成する。開口11P1と同様に、開口11P2は、マスク11を積層体10の積層方向に貫通しており、平面視で略円形状である。開口11P2は、開口11P1と、積層体10の積層面方向に離間している。
次に、図5に示すように、例えばウェットエッチング法によって、マスク11を用いて開口11P1の下の電極層7、誘電体層6をエッチングすると共に、開口11P2の下の電極層9、誘電体層8をエッチングする。これにより、積層体開口部10P1を電極層5に至る深さまで深くすると共に、開口11P2の下に電極層7に至る深さの積層体開口部10P2を形成する。上述と同様の理由により、積層体開口部10P1の側面において、電極層7の側面は、誘電体層6の側面よりも窪んでおり、積層体開口部10P2の側面において、電極層9の側面は、誘電体層8の側面よりも窪んでいる。
続いて、図6に示すように、フォトリソグラフィー法によってマスク11に開口11P3を形成する。開口11P1、11P2と同様に、開口11P3は、マスク11を積層体10の積層方向に貫通しており、平面視で略円形状である。開口11P3は、開口11P1及び開口11P2と、積層体10の積層面方向に離間している。
次に、図7に示すように、例えばウェットエッチング法によって、マスク11を用いて開口11P1の下の電極層5、誘電体層4をエッチングし、開口11P2の下の電極層7、誘電体層6をエッチングすると共に、開口11P3の下の電極層9、誘電体層8をエッチングする。これにより、積層体開口部10P1を電極層3に至る深さまで深くし、開口11P2を電極層5に至る深さまで深くすると共に、開口11P3の下に電極層7に至る深さの積層体開口部10P3を形成する。上述と同様の理由により、積層体開口部10P1の側面において、電極層5の側面は、誘電体層4の側面よりも窪んでおり、積層体開口部10P2の側面において、電極層7の側面は、誘電体層6の側面よりも窪んでおり、開口11P3の側面において、電極層9の側面は、誘電体層8の側面よりも窪んでいる。
続いて、図8に示すように、フォトリソグラフィー法によってマスク11に開口11P4を形成する。開口11P1、11P2、11P3と同様に、開口11P4は、マスク11を積層体10の積層方向に貫通しており、平面視で略円形状である。開口11P4は、開口11P1、開口11P2及び開口11P3と、積層体10の積層面方向に離間している。
次に、図9に示すように、例えばウェットエッチング法によって、マスク11を用いて開口11P1の下の電極層3、誘電体層2をエッチングし、開口11P2の下の電極層5、誘電体層4をエッチングし、開口11P3の下の電極層7、誘電体層6をエッチングすると共に、開口11P4の下の電極層9、誘電体層8をエッチングする。これにより、積層体開口部10P1を電極層1に至る深さまで深くし、開口11P2を電極層3に至る深さまで深くし、開口11P3を電極層5に至る深さまで深くすると共に、開口11P4の下に電極層7に至る深さの積層体開口部10P4を形成する。上述と同様の理由により、積層体開口部10P1の側面において、電極層3の側面は、誘電体層2の側面よりも窪んでおり、積層体開口部10P2の側面において、電極層5の側面は、誘電体層4の側面よりも窪んでおり、開口11P3の側面において、電極層7の側面は、誘電体層6の側面よりも窪んでおり、開口11P4の側面において、電極層9の側面は、誘電体層8の側面よりも窪んでいる。
続いて、図10に示すように、マスク11を除去する。そして、必要に応じて、積層体10を構成する各層を結晶化させるための焼成処理をおこなう。これにより、4つの積層体開口部10P1、10P2、10P3、10P4を有する積層体10が完成する。4つの積層体開口部10P1、10P2、10P3、10P4は、本実施形態では平面視で略円形状である。
また、上述のように4つの積層体開口部10P1、10P2、10P3、10P4は、積層体10の複数の層をウェットエッチングすることによって形成されているため、ウェットエッチングのサイドエッチ効果に起因して、積層体10の最上面(電極層9の表面)から電極層1に向かう方向に向かって(上述の各電極層の側面の窪みを無視すれば)略テーパー形状を有する。即ち、4つの積層体開口部10P1、10P2、10P3、10P4の積層体10の積層面に沿った断面積は、積層体10の最上面から電極層1に向かう方向に向かって減少する。
次に、図11に示すように、4つの積層体開口部10P1、10P2、10P3、10P4を埋め込むように積層体10上全体に絶縁材料21を形成した後に、絶縁材料21に、例えば平面視で略円形状の4つの貫通孔21P1、21P2、21P3、21P4を形成する。4つの貫通孔21P1、21P2、21P3、21P4は、積層体10の4つの積層体開口部10P1、10P2、10P3、10P4内にそれぞれ形成されており、絶縁材料21の表面から、4つの積層体開口部10P1、10P2、10P3、10P4の底面まで貫通している。絶縁材料21は、積層体10の上面、及び、積層体10の4つの積層体開口部10P1、10P2、10P3、10P4に面する側面を覆い、保護する。
このような絶縁材料21は、例えば、4つの積層体開口部10P1、10P2、10P3、10P4を埋め込むように積層体10上全体に、感光性ポリイミド等の感光性絶縁材料を塗布し、フォトリソグラフィー法によって4つの貫通孔21P1、21P2、21P3、21P4を形成するように絶縁材料21をパターニングすることによって得られる。
続いて、図12に示すように、絶縁材料21の表面及び4つの貫通孔21P1、21P2、21P3、21P4の側面及び底面を覆うように、導電層23を例えばスパッタ法によって形成する。導電層23は、例えば、Ni層とCu層の積層体等の金属材料で構成される。
次に、図13に示すように、導電層23の絶縁材料21の表面に形成された部分の一部を除去することにより、導電層23のうち、4つの貫通孔21P1、21P2、21P3、21P4内に形成された部分を、互いに電気的に分離する。これにより、導電層23のうち、貫通孔21P1内に形成されていた部分と、それに接続する絶縁材料21の表面に形成されていた部分とが、引き出し電極31を構成する。同様に、導電層23のうち、貫通孔21P2内に形成されていた部分と、それに接続する絶縁材料21の表面に形成されていた部分とが、引き出し電極32を構成し、導電層23のうち、貫通孔21P3内に形成されていた部分と、それに接続する絶縁材料21の表面に形成されていた部分とが、引き出し電極33を構成し、導電層23のうち、貫通孔21P4内に形成されていた部分と、それに接続する絶縁材料21の表面に形成されていた部分とが、引き出し電極34を構成する。
引き出し電極31は、積層体10の積層体開口部10P1(図10参照)内に電極層1と接するように設けられており、電極層1の表面から絶縁材料21の表面まで延びている。同様に、引き出し電極32は、積層体10の積層体開口部10P2(図10参照)内に電極層3と接するように設けられており、電極層3の表面から絶縁材料21の表面まで延びており、引き出し電極33は、積層体10の積層体開口部10P3(図10参照)内に電極層5と接するように設けられており、電極層5の表面から絶縁材料21の表面まで延びており、引き出し電極34は、積層体10の積層体開口部10P4(図10参照)内に電極層7と接するように設けられており、電極層7の表面から絶縁材料21の表面まで延びている。
続いて、図14に示すように、絶縁材料21及び引き出し電極31の露出面を覆うように、絶縁材料40を形成した後に、当該絶縁材料40に、引き出し電極31に至る貫通孔40P1、引き出し電極32に至る貫通孔40P2、引き出し電極33に至る貫通孔40P3、及び、引き出し電極34に至る貫通孔40P4を形成する。このような絶縁材料40は、例えば絶縁材料21及び引き出し電極31の露出面を覆うようにレジストを塗布し、フォトリソグラフィー法によって貫通孔40P1、40P2、40P3、40P4を形成するように当該レジストをパターニングすることによって得られる。
次に、図15に示すように、絶縁材料40上に、互いに離間する4つの電極51、52、53、54を形成する。4つの電極51、52、53、54は、金属等の導電材料からなる。電極51は、貫通孔40P1を介して引き出し電極31に接続し、電極52は、貫通孔40P2を介して引き出し電極32に接続し、電極53は、貫通孔40P3を介して引き出し電極33に接続し、電極54は、貫通孔40P4を介して引き出し電極34に接続している。
このような4つの電極51、52、53、54は、例えば絶縁材料40の表面並びに貫通孔40P1、40P2、40P3、40P4の側面及び底面に、Ti層とCu層との積層膜等からなるシード層を例えばスパッタ法によって形成し、当該シード層上にCu等の金属をめっき形成した後に、当該シード層及び当該めっきの不要部分を除去することにより、得ることができる。
上述のような工程を経ることによって、本実施形態に係る薄膜キャパシタ100が得られる。
上述のような本実施形態の薄膜キャパシタを製造する方法によれば、積層体開口部10P1を形成するための積層体10の複数の層のエッチングにおいて、マスクとして用いられるのは、開口11P1が形成された1つのマスク11のみである(図2〜図10参照)。同様に、積層体開口部10P2、10P3、10P4をそれぞれ形成するための積層体10の複数の層のエッチングにおいて、マスクとして用いられるのは、開口11P2、11P3、11P4が形成された1つのマスク11のみである(図2〜図10参照)。そのため、積層体開口部10P1、10P2、10P3、10P4を規定する当該複数の層がそれぞれ規定する開口要素間に位置ずれ(芯ずれ)が生じることを、抑制することができる。その結果、当該位置ずれに起因して誘電体層の上下の一対の電極層間がショートすることを抑制することができる。
このような効果について、積層体開口部10P2を例として、さらに説明する。図16は、図10に示す断面図の積層体開口部10P2近傍の拡大模式図である。図16に示すように、積層体開口部10P2は、電極層9によって規定される開口要素9P2、誘電体層8によって規定される開口要素8P2、電極層7によって規定される開口要素7P2、及び、誘電体層6によって規定される開口要素6P2からなる。
本実施形態では、積層体開口部10P2は平面視で略円形状であるため、開口要素9P2、8P2、7P2、6P2も平面視で略円形状である。そして、開口要素9P2の中心軸9X、開口要素8P2の中心軸8X、開口要素7P2の中心軸7X、及び、開口要素6P2の中心軸6Xは、それぞれ積層体10の積層方向に沿って延びるが、積層体10の積層面方向において、互いに完全には一致せず、互いに位置ずれが生じる可能性がある。
しかし、本実施形態の薄膜キャパシタを製造する方法によれば、上述のような理由により積層体10の積層面方向において開口要素9P2、8P2、7P2、6P2間の位置ずれが生じることを抑制可能なため、積層体10の積層面方向における中心軸9X、8X、7X、6X間の位置ずれ(芯ずれ)を非常に小さくすることができる。具体的には、積層体10の積層面方向における中心軸9X、8X、7X、6X間の最大の位置ずれ(芯ずれ)量を、1μm以下、好ましくは0.8μm以下、さらに好ましくは0.5μm以下とすることができる。
なお、電極層9の中心軸9Xについて、電極層9の厚さ方向で開口要素9P2の中心軸の位置が変わる場合、電極層9の厚さ方向の各位置についての各中心軸を算術平均した位置を中心軸9Xの位置とみなすことができる。誘電体層8の中心軸8X、電極層7の中心軸7X、及び、誘電体層6の中心軸6Xについても、同様である。
また、上述の本実施形態の薄膜キャパシタを製造する方法によれば、上述のように積層体開口部10P1、10P2、10P3、10P4を規定する当該複数の層がそれぞれ規定する開口要素間に位置ずれが生じることを抑制することができるため、複数の積層体開口部10P1、10P2、10P3、10P4を互いにより近接して設けることが可能となる。その結果、薄膜キャパシタの設計の自由度が向上する。
また、上述の本実施形態の薄膜キャパシタを製造する方法によれば、複数の積層体開口部10P1、10P2、10P3、10P4を形成するための積層体10のエッチングにおいて、1つのマスク11しか使用していない(図2〜図10参照)。そのため、マスクの形成及び除去が1回で済むため、製造工程数が削減され、生産性の向上とコスト削減を図ることができる。また、深さの異なる複数の積層体開口部10P1、10P2、10P3、10P4の形成を、部分的に重複させて同時に行っているため(図2〜図10参照)、その意味においても製造工程数が削減され、生産性の向上とコスト削減を図ることができる。
さらに、上述の本実施形態の薄膜キャパシタを製造する方法によれば、マスク11は、ポジ型レジストで形成され、積層体開口部10P1、10P2、10P3、10P4を形成する際、フォトリソグラフィー法によってマスク11に開口11P1、11P2、11P3、11P4がそれぞれ形成される(図2〜図9参照)。そのため、マスク11への開口11P1、11P2、11P3、11P4の形成が、いずれもフォトリソグラフィー法によって行われるため、製造工程がさらに簡略化され、さらなる生産性の向上と製造コストの削減が可能となる。
さらに、上述の本実施形態の薄膜キャパシタを製造する方法によれば、積層体開口部10P1、10P2、10P3、10P4を形成するための積層体10のエッチングにおいて、電極層に対するエッチングレートが、誘電体層に対するエッチングレートよりも大きいエッチング液を用いたウェットエッチング法によって積層体10をエッチングしている(図2〜図10参照)。これにより、積層体開口部10P1、10P2、10P3、10P4の側面において、電極層3、電極層5、電極層7の側面は、各電極層の上下の誘電体層の側面に対して窪む。これにより、誘電体層を積層方向に挟む一対の電極層間をショートさせる際に導通させるべき距離が長くなるため、当該一対の電極層間がショートすることを抑制することができる。ただし、そのような条件を満たさないエッチング液を用いたウェットエッチング法によって、積層体開口部10P1、10P2、10P3、10P4を形成するための積層体10のエッチングを行ってもよい。
また、上述のような本実施形態の薄膜キャパシタによれば、上述の各中心軸(例えば、積層体開口部10P2における電極層9の開口要素9P2の中心軸9X、誘電体層8の開口要素8P2の中心軸8X、電極層7の開口要素7P2の中心軸7X、及び、誘電体層6の開口要素6P2の中心軸6X)の、積層体10の積層面方向における位置ずれは1μm以下である(図16参照)。そのため、積層体10において、当該位置ずれに起因して誘電体層を積層方向に挟む一対の電極層間がショートし易くなることが抑制される。そのため、当該一対の電極層間がショートすることを抑制することができる。
さらに、上述のような本実施形態の薄膜キャパシタによれば、積層体開口部10P1、10P2、10P3、10P4は、積層体10の最上面から電極層1に向かう方向に向かって略テーパー形状を有する(図10参照)。これにより、積層体開口部10P1、10P2、10P3、10P4の側面において、積層体10の各層と、引き出し電極31、32、33、34との間を絶縁するために、各積層体開口部の奥の方の領域まで積層体10の当該各層の側面に絶縁材料21を漏れなく設け易くなる(図11)。そのため、これらの要素間の絶縁をより安定して実現することができる。
本発明は上述の実施形態に限定されず、様々な変形態様が可能である。
例えば、上述の実施形態では、マスク11はポジ型レジストで形成されており、開口11P1、11P2、11P3、11P4をフォトリソグラフィー法によって形成しているが(図2〜図9参照)、マスク11は、ネガ型レジスト又は感光性を有しない材料で形成されていてもよい。マスク11がネガ型レジストで形成されている場合、マスク11への開口11P1の形成をフォトリソグラフィー法で行い、以降の開口11P2、11P3、11P3の形成は、他の方法、例えばメタルマスクを用いたドライエッチング法によって行うことができる。マスク11が感光性を有しない材料(例えば、熱硬化性樹脂)で形成されている場合、マスク11への開口11P1、11P2、11P3、11P3の形成は、例えばレーザー加工によって行うことができる。
また、上述の実施形態では、積層体10に形成された積層体開口部10P1、10P2、10P3、10P4は、平面視で略円形状であったが(図10参照)、このような形状に限られず、例えば、平面視で楕円状、矩形状等であってもよい。その場合であっても、上述の理由と同様の理由に基づき、積層体開口部10P1、10P2、10P3、10P4を規定する複数の層がそれぞれ規定する開口要素間に位置ずれが生じることを抑制することができるため、積層体10において誘電体層の上下の一対の電極層間がショートすることを抑制することができる。
また、上述の実施形態では、積層体開口部10P1、10P2、10P3、10P4を形成するための積層体10のエッチングは、ウェットエッチング法によって行っているが(図2〜図9参照)、ドライエッチング法等の他の方法によって行ってもよい。
また、上述の実施形態では、積層体開口部10P1、10P2、10P3、10P4は、それぞれ積層体10の最上面から電極層1に向かう方向に向かって略テーパー形状を有するが(図10参照)、そのような形状に限られず、例えば積層体開口部10P1、10P2、10P3、10P4の側面が、積層体10の積層方向と略平行であるような形状であってもよい。
1、3、5、7、9…電極層、2、4、6、8…誘電体層、10…積層体、10P1、10P2、10P3、10P4…積層体の積層体開口部、11…マスク、11P1、11P2、11P3、11P4…マスクの開口、31、32、33、34…引き出し電極。

Claims (2)

  1. (a)少なくとも第1電極層と、第1誘電体層と、第2電極層と、第2誘電体層と、第3電極層と、がこの順に積層された積層体を形成する工程と、
    (b)前記積層体上にマスクを形成する工程と、
    (c)前記マスクに第1の開口を形成する工程と、
    (d)前記第3電極層に対するエッチングレートが、前記第2誘電体層に対するエッチングレートよりも大きいエッチング液を用いたウェットエッチング法によって、前記マスクを用いて前記第2電極層が露出するように前記積層体の前記第3電極層及び前記第2誘電体層をエッチングすることにより、前記第1の開口の下に前記第2電極層に至る深さの第1の積層体開口部を形成する工程と、
    (e)前記第1の開口と離間するように前記マスクに第2の開口を形成する工程と、
    (f)前記第2電極層に対するエッチングレートが、前記第1誘電体層に対するエッチングレートよりも大きいエッチング液を用いたウェットエッチング法によって、前記マスクを用いて前記第1電極層が露出するように前記積層体の前記第2電極層及び前記第1誘電体層をエッチングすることにより、前記第1の積層体開口部を前記第1電極層に至る深さまで深くすると共に、前記第2の開口の下に前記第2電極層に至る深さの第2の積層体開口部を形成する工程と、
    を有する薄膜キャパシタを製造する方法。
  2. 前記マスクは、ポジ型レジストで形成され、
    前記工程(c)及び前記工程(e)では、フォトリソグラフィー法によって前記マスクに前記第1の開口及び前記第2の開口がそれぞれ形成される、請求項1に記載の方法。
JP2016200168A 2016-10-11 2016-10-11 薄膜キャパシタを製造する方法 Active JP6784131B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016200168A JP6784131B2 (ja) 2016-10-11 2016-10-11 薄膜キャパシタを製造する方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016200168A JP6784131B2 (ja) 2016-10-11 2016-10-11 薄膜キャパシタを製造する方法

Publications (2)

Publication Number Publication Date
JP2018063990A JP2018063990A (ja) 2018-04-19
JP6784131B2 true JP6784131B2 (ja) 2020-11-11

Family

ID=61967989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016200168A Active JP6784131B2 (ja) 2016-10-11 2016-10-11 薄膜キャパシタを製造する方法

Country Status (1)

Country Link
JP (1) JP6784131B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7471861B2 (ja) * 2020-02-27 2024-04-22 Tdk株式会社 薄膜キャパシタ及びこれを内蔵する回路基板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3498190B2 (ja) * 1994-06-06 2004-02-16 株式会社村田製作所 薄膜積層電極の製造方法
JPH11233732A (ja) * 1998-02-13 1999-08-27 Toshiba Corp 薄膜キャパシタ
JP4206669B2 (ja) * 2002-01-23 2009-01-14 セイコーエプソン株式会社 エッチングパターン形成方法
JP2008210843A (ja) * 2007-02-23 2008-09-11 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
WO2009078225A1 (ja) * 2007-12-14 2009-06-25 Murata Manufacturing Co., Ltd. 薄膜積層キャパシタの製造方法
JP5267251B2 (ja) * 2008-03-31 2013-08-21 Tdk株式会社 薄膜コンデンサ、及び薄膜コンデンサの製造方法
JP5929540B2 (ja) * 2012-06-19 2016-06-08 株式会社村田製作所 電子部品
JP2015138934A (ja) * 2014-01-24 2015-07-30 芝浦メカトロニクス株式会社 基板加工装置、基板加工方法及び基板製造方法
JP2018063989A (ja) * 2016-10-11 2018-04-19 Tdk株式会社 薄膜キャパシタ

Also Published As

Publication number Publication date
JP2018063990A (ja) 2018-04-19

Similar Documents

Publication Publication Date Title
US10529495B2 (en) Thin-film capacitor
JP6927544B2 (ja) 薄膜キャパシター及びその製造方法
US9824821B2 (en) Thin film capacitor with intermediate electrodes
KR20160000753A (ko) 박막형 커패시터 소자 및 이의 제조 방법
WO2016158228A1 (ja) 薄膜キャパシタ
US10319524B2 (en) Thin-film capacitor
JP6784131B2 (ja) 薄膜キャパシタを製造する方法
JP6897139B2 (ja) 電子部品内蔵基板及び基板実装構造体
JP7019969B2 (ja) 薄膜コンデンサ
US10199167B2 (en) Thin-film ceramic capacitor
US10079109B2 (en) Thin film capacitor
US11676767B2 (en) Thin film capacitor having a dielectric layer having a through hole whose inner surface has first and second tapered surfaces, circuit board incorporating the same, and thin film capacitor manufacturing method
JP6784132B2 (ja) 薄膜キャパシタを製造する方法
JP7272003B2 (ja) 薄膜電子部品搭載基板及びその製造方法
US10446324B2 (en) Thin film capacitor
JP2021132122A (ja) 薄膜キャパシタ及びこれを内蔵する回路基板、並びに、薄膜キャパシタの製造方法
KR100816533B1 (ko) 적층 커패시터 소자 및 적층 배리스터 소자와, 이의 제조방법
JP6844417B2 (ja) 薄膜コンデンサシート
JP7569258B2 (ja) 薄膜キャパシタ及びその製造方法
US10418179B2 (en) Multilayer thin-film capacitor
JP6922476B2 (ja) 薄膜コンデンサ及び電子部品内蔵基板
KR100865760B1 (ko) 적층 커패시터 소자 및 적층 배리스터 소자와, 이의 제조방법
JP6904085B2 (ja) 電子部品内蔵基板
JP2019071388A (ja) 薄膜コンデンサおよびその製造方法
JP2019207988A (ja) 薄膜コンデンサ及び電子部品内蔵基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190612

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200923

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201006

R150 Certificate of patent or registration of utility model

Ref document number: 6784131

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250