JP6784132B2 - 薄膜キャパシタを製造する方法 - Google Patents

薄膜キャパシタを製造する方法 Download PDF

Info

Publication number
JP6784132B2
JP6784132B2 JP2016200169A JP2016200169A JP6784132B2 JP 6784132 B2 JP6784132 B2 JP 6784132B2 JP 2016200169 A JP2016200169 A JP 2016200169A JP 2016200169 A JP2016200169 A JP 2016200169A JP 6784132 B2 JP6784132 B2 JP 6784132B2
Authority
JP
Japan
Prior art keywords
opening
electrode layer
dielectric layer
laminate
laminated body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016200169A
Other languages
English (en)
Other versions
JP2018063991A (ja
Inventor
孝一 近藤
孝一 近藤
吉田 健一
健一 吉田
吉川 和弘
吉川  和弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2016200169A priority Critical patent/JP6784132B2/ja
Publication of JP2018063991A publication Critical patent/JP2018063991A/ja
Application granted granted Critical
Publication of JP6784132B2 publication Critical patent/JP6784132B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、薄膜キャパシタ及び薄膜キャパシタを製造する方法に関する。
薄膜キャパシタは、電極層と誘電体層とが交互に複数回積層された積層部を有する。当該積層部には、上面から内部の各電極層に至る複数の開口部が形成されており、各開口部に各電極層に電圧を印加するための引き出し電極が形成されている。これにより、積層部内には、複数のキャパシタが形成される。
国際公開第2009/078225号
薄膜キャパシタの大容量化を図るためには、積層部において、一対の電極層に挟まれている誘電体層を薄層化する必要がある。しかし、誘電体層を薄層化すると、当該誘電体層の上下の電極層間の距離が近づく。すると、積層体の開口部に隣接する当該誘電体層の側面に導電材料が付着するなどの理由により、当該上下の電極層間がショートする可能性が高くなってしまう。これにより、従来の薄膜キャパシタでは、特性不良を防ぎつつ大容量化を図ることが難しかった。
本発明は上述の課題に鑑みてなされたものであり、一対の電極層間がショートすることを抑制することが可能な薄膜キャパシタ及び薄膜キャパシタを製造する方法を提供することを目的とする。
上述の課題を解決するため、本発明に係る薄膜キャパシタは、少なくとも第1電極層と、第1誘電体層と、第2電極層と、第2誘電体層と、がこの順に積層された積層体であって、当該積層体の最上面から第1電極層に至る深さの第1の積層体開口部を有する積層体を備え、上記積層体の積層方向から見て、第1の積層体開口部は、略円形の外形を有し、上記積層体の積層方向から見て、第1の積層体開口部のうち第2電極層によって規定される開口要素の側面は、第1の積層体開口部のうち第1誘電体層によって規定される開口要素の側面よりも、第1の積層体開口部の半径方向外側に、その全周に亘って略同程度離間しており、かつ、第1の積層体開口部のうち第2誘電体層によって規定される開口要素の側面よりも、第1の積層体開口部の半径方向外側に、その全周に亘って略同程度離間している。
本発明に係る薄膜キャパシタによれば、上記積層体の積層方向から見て、第2電極層によって規定される開口要素の側面は、第1誘電体層によって規定される開口要素の側面よりも、第1の積層体開口部の半径方向外側に、その全周に亘って略同程度離間しており、かつ、第2誘電体層によって規定される開口要素の側面よりも、第1の積層体開口部の半径方向外側に、その全周に亘って略同程度離間しているため、そのように離間していない場合と比較して、第1電極層及び第2電極層間をショートさせる際に導通させるべき距離が長くなる。そのため、第2電極層によって規定される開口要素の側面の全周に亘って、第1電極層及び第2電極層間かショートすることを抑制することができる。
さらに、本発明に係る薄膜キャパシタでは、上記積層体は、当該積層体の最上面から第2電極層に至る深さの第2の積層体開口部をさらに有することができる。
さらに、本発明に係る薄膜キャパシタでは、上記積層体の積層方向から見て、第2電極層によって規定される開口要素の側面と、第2誘電体層によって規定される開口要素の側面との離間距離の、その全周における平均値からのばらつきは、±3μm以下であることが好ましい。これにより、第1電極層及び第2電極層間をショートさせる際に導通させるべき距離が十分に長くなるため、第1電極層及び第2電極層間がショートすることをより抑制することができる。
また、上述の課題を解決するため、本発明に係る薄膜キャパシタを製造する方法は、(a)少なくとも第1電極層と、第1誘電体層と、第2電極層と、第2誘電体層と、がこの順に積層された積層体を形成する工程と、(b)第2誘電体層の直上に開口を有する第1マスクを形成する工程であって、上記積層体の積層方向から見て当該開口は略円形の外形を有する工程と、(c)第1マスクを用いて第2誘電体層をエッチングすることにより、第1マスクの開口の下に第2電極層に至る深さの第1の積層体開口部を形成する工程と、(d)第1マスクと第2誘電体層の双方をマスクとして用いたウェットエッチング法によって第2電極層をエッチングすることにより、第1の積層体開口部を第1誘電体層に至る深さまで深くすると共に、上記積層体の積層方向から見て、第1の積層体開口部のうち第2電極層によって規定される開口要素の側面を、第1の積層体開口部のうち第2誘電体層によって規定される開口要素の側面よりも、第1の積層体開口部の半径方向外側に離間させる、工程と、(e)第1誘電体層上に第2マスクを形成する工程であって、第2マスクの一部は第1の積層体開口部内の第1誘電体層の直上に設けられて開口を規定し、上記積層体の積層方向から見て当該開口は略円形の外形を有し、第2マスクの他の一部は第2電極層及び第2誘電体層を覆う、工程と、(f)第2マスクを用いて第1誘電体層をエッチングすることにより、第1の積層体開口部を第1電極層に至る深さまで深くすると共に、上記積層体の積層方向から見て、第1の積層体開口部のうち前記第1誘電体層によって規定される開口要素の側面を、第1の積層体開口部のうち第2電極層によって規定される開口要素の側面よりも、第1の積層体開口部の半径方向内側に離間させる、工程と、を有する。
本発明に係る薄膜キャパシタを製造する方法によれば、第1マスクと第2誘電体層の双方をマスクとして用いた第2電極層のエッチングは、ウェットエッチング法によって行われる。そのため、当該エッチングによって、上記積層体の積層方向から見て、第1の積層体開口部のうち第2電極層によって規定される開口要素の側面を、第1の積層体開口部のうち第2誘電体層によって規定される開口要素の側面よりも、第1の積層体開口部の半径方向外側に、その全周に亘って略同程度離間させることができる。さらに、第2マスクを用いた第1誘電体層のエッチングは、上記積層体の積層方向から見て、第1の積層体開口部のうち第1誘電体層によって規定される開口要素の側面が、第1の積層体開口部のうち第2電極層によって規定される開口要素の側面よりも、第1の積層体開口部の半径方向内側に離間するように行われる。
これらにより、製造された薄膜キャパシタにおいて、上述のような離間が存在しない場合と比較して、第1電極層及び第2電極層間をショートさせる際に導通させるべき距離が長くなる。そのため、第2電極層によって規定される開口要素の側面の全周に亘って、第1電極層及び第2電極層間がショートすることを抑制することができる。
さらに、本発明に係る薄膜キャパシタを製造する方法は、(g)上記工程(a)の後に、第2誘電体層をエッチングすることにより、第2電極層に至る深さの第2の積層体開口部を形成する工程と、(h)上記工程(f)の後に、第1電極層と接するように第1の積層体開口部内に第1引き出し電極を形成する工程と、(i)上記工程(g)の後に、第2電極層と接するように第2の積層体開口部内に第2引き出し電極を形成する工程と、をさらに有することができる。
本発明によれば、一対の電極層間がショートすることを抑制することが可能な薄膜キャパシタ及び薄膜キャパシタを製造する方法が提供される。
本実施形態の薄膜キャパシタを製造する方法を説明するための一連の断面図の一つである。 本実施形態の薄膜キャパシタを製造する方法を説明するための一連の断面図の一つである。 本実施形態の薄膜キャパシタを製造する方法を説明するための一連の断面図の一つである。 本実施形態の薄膜キャパシタを製造する方法を説明するための一連の断面図の一つである。 本実施形態の薄膜キャパシタを製造する方法を説明するための一連の断面図の一つである。 本実施形態の薄膜キャパシタを製造する方法を説明するための一連の断面図の一つである。 本実施形態の薄膜キャパシタを製造する方法を説明するための一連の断面図の一つである。 本実施形態の薄膜キャパシタを製造する方法を説明するための一連の断面図の一つである。 本実施形態の薄膜キャパシタを製造する方法を説明するための一連の断面図の一つである。 本実施形態の薄膜キャパシタを製造する方法を説明するための一連の断面図の一つである。 本実施形態の薄膜キャパシタを製造する方法を説明するための一連の断面図の一つである。 本実施形態の薄膜キャパシタを製造する方法を説明するための一連の断面図の一つである。 図12のXIII−XIII線に沿った積層体の断面図である。 本実施形態の薄膜キャパシタを製造する方法を説明するための一連の断面図の一つである。 本実施形態の薄膜キャパシタを製造する方法を説明するための一連の断面図の一つである。
以下、添付図面を参照して、本発明を実施するための形態を詳細に説明する。なお、各図面において、可能な場合には同一要素には同一符号を用いる。また、図面中の構成要素内及び構成要素間の寸法比は、図面の見易さのため、それぞれ任意となっている。
本発明の実施形態に係る薄膜キャパシタを製造する方法及び薄膜キャパシタについて説明する。図1〜図12、図14〜図15は、本実施形態の薄膜キャパシタを製造する方法を説明するための一連の断面図である。
本実施形態の薄膜キャパシタを製造する方法では、まず、図1に示すように、金属箔である電極層1の主面上に、誘電体層2、電極層3、誘電体層4、電極層5、誘電体層6、電極層7、及び誘電体層8をこの順に、例えばスパッタ法によって積層して、積層体10を形成する。当該工程に代えて、基板上に、電極層1、誘電体層2、電極層3、誘電体層4、電極層5、誘電体層6、電極層7、及び誘電体層8をこの順に、例えばスパッタ法によって積層して積層体10を形成してもよい。
誘電体層2は、電極層1、3によって積層方向に挟まれてキャパシタを構成している。同様に、誘電体層4は、電極層3、5によって積層方向に挟まれてキャパシタを構成し、誘電体層6は、電極層5、7によって積層方向に挟まれてキャパシタを構成している。
なお、図1〜図12、図14〜図15は、電極層1の主面と直交する断面を示している。積層体10の積層方向は、電極層1の主面と略直交する方向である。
電極層1、3、5、7は、それぞれ、導電材料で構成され、例えば主成分としてニッケル(Ni)や白金(Pt)を含有する材料が好適に用いられ、Niが特に好適に用いられる。電極層1、3、5、7に主成分としてNiを含有する材料を用いる場合、その含有量は、電極層1、3、5、7全体に対して、50mol%以上であることが好ましい。また、電極層1、3、5、7の主成分がNiである場合、白金(Pt)、パラジウム(Pd)、イリジウム(Ir)、ロジウム(Rh)、ルテニウム(Ru)、オスミウム(Os)、レニウム(Re)、タングステン(W)、クロム(Cr)、タンタル(Ta)及び銀(Ag)からなる群より選ばれる少なくとも一種(以下、「添加元素」と記す。)を更に含有してもよい。電極層1、3、5、7が添加元素を含有することによって、特に電極層3、5、7の途切れが防止される。なお、電極層1、3、5、7は複数種の添加元素を含有してもよい。電極層1として金属箔を用いることができ、電極層1の積層方向の厚さは、例えば10nm以上、100μm以下とすることができる。電極層3、5、7の積層方向の厚さは、それぞれ例えば10nm以上、1000nm以下とすることができる。
誘電体層2、4、6、8は、それぞれ、BaTiO(チタン酸バリウム)、(Ba1−XSr)TiO(チタン酸バリウムストロンチウム)、(Ba1−XCa)TiO、PbTiO、Pb(ZrTi1−X)O等のペロブスカイト構造を持った(強)誘電体材料や、Pb(Mg1/3Nb2/3)O等に代表される複合ペロブスカイトリラクサー型強誘電体材料や、BiTi12、SrBiTa等に代表されるビスマス層状化合物、(Sr1−XBa)Nb、PbNb等に代表されるタングステンブロンズ型強誘電体材料等から構成される。ここで、ペロブスカイト構造、ペロブスカイトリラクサー型強誘電体材料、ビスマス層状化合物、タングステンブロンズ型強誘電体材料において、AサイトとBサイト比は、通常整数比であるが、特性向上のため、意図的に整数比からずらしても良い。なお、誘電体層2、4、6、8の特性制御のため、誘電体層2、4、6、8に適宜、副成分として添加物質が含有されていてもよい。誘電体層2、4、6、8の積層体10の積層方向の厚さは、それぞれ、例えば10nm以上、1000nm以下とすることができる。
続いて、「第1の積層体開口部を形成すべき領域の最上層にある誘電体層上にマスクを設け、当該マスクを用いて当該マスクの下の2つの層をエッチングする」工程(以下、「2層エッチング工程」という場合がある)を行う。
即ち、まず、図2に示すように、誘電体層8の直上に、開口21Sを有するマスク21を形成する。開口21Sは、マスク21を積層体10の積層方向に貫通しており、平面視で(即ち、積層体10の積層方向から見て)略円形状の外形を有する。このようなマスク21は、例えば、積層体10上の全面にレジストを塗布し、フォトリソグラフィー法によって開口を形成することにより、得ることができる。(後述のマスク23、25、27についても同様の方法で形成することができる。)
次に、図3に示すように、マスク21を用いて、誘電体層8をエッチングする。このエッチングは、例えばフッ化アンモニウム等をエッチング液として用いたウェットエッチングやCHF等をエッチングガスとして用いた反応性イオンエッチング法などのドライエッチング法によって行うことができる。(後述の誘電体層6、誘電体層4、誘電体層2のエッチングについても同様の方法でエッチングすることができる)これにより、積層体10に、積層体10の最上面(本実施形態では誘電体層8の上面)から電極層7に至る深さを有する第1の積層体開口部10P1を形成する。誘電体層8の開口要素8P1の側面8Sは、露出し、第1の積層体開口部10P1を規定する。この段階では、誘電体層8の開口要素8P1は、第1の積層体開口部10P1と等しい。
続いて、図4に示すように、マスク21と誘電体層8の双方をマスクとして用いて、塩化第二鉄、硝酸過水等をエッチング液として用いたウェットエッチング法によって、電極層7をエッチングする。これにより、第1の積層体開口部10P1は、誘電体層6に至る深さまで深くなる。また、このウェットエッチングの際、電極層7の第1の積層体開口部10P1に面する側面7Sがサイドエッチングされるように、エッチングの条件が選択される。ウェットエッチングの特性により、このサイドエッチングは、平面視で、第1の積層体開口部10P1のうち電極層7で規定される開口要素7P1の全周に亘って略均等に行われる。そのため、平面視で、電極層7の開口要素7P1の側面7Sは、第1の積層体開口部10P1のうち誘電体層8によって規定される開口要素8P1の側面8Sよりも、第1の積層体開口部10P1の半径方向外側に、その全周に亘って略同程度離間する。
その後、マスク21を除去することにより、2層エッチング工程が完了する。以下の工程では、第1の積層体開口部10P1の深さを深くするために、2層エッチング工程をさらに2回繰り返す。
即ち、次に、図5に示すように、誘電体層6上にマスク23を形成する。マスク23の一部は、第1の積層体開口部10P1の内部において、誘電体層6の直上に設けられており、当該一部は、開口23Sを規定する。開口23Sは、マスク23を積層体10の積層方向に貫通しており、平面視で略円形状の外形を有する。当該一部と連続するマスク23の残りの部分は、電極層7及び誘電体層8を覆う。
続いて、図6に示すように、マスク23を用いて誘電体層6をエッチングすることにより、第1の積層体開口部10P1を電極層5に至る深さまで深くする。また、マスク23が上述のように形成されているため、当該エッチングにより、平面視で、第1の積層体開口部10P1のうち誘電体層6によって規定される開口要素6P1の側面6Sは、電極層7の開口要素7P1の側面7Sよりも、第1の積層体開口部10P1の半径方向内側に離間する。
続いて、図7に示すように、マスク23と誘電体層6の双方をマスクとして用いて、塩化第二鉄、硝酸過水等をエッチング液として用いたウェットエッチング法によって、電極層5をエッチングする。これにより、第1の積層体開口部10P1は、誘電体層4に至る深さまで深くなる。また、上述のマスク21を用いて電極層7をウェットエッチング法によってエッチングした際と同様の理由に基づき(図4参照)、平面視で、第1の積層体開口部10P1のうち電極層5によって規定される開口要素5P1の側面5Sは、誘電体層6の開口要素6P1の側面6Sよりも、第1の積層体開口部10P1の半径方向外側に、その全周に亘って略同程度離間する。
次に、図8に示すように、誘電体層4上にマスク25を形成する。マスク25の一部は、第1の積層体開口部10P1の内部において、誘電体層4の直上に設けられており、当該一部は、開口25Sを規定する。開口25Sは、マスク25を積層体10の積層方向に貫通しており、平面視で略円形状の外形を有する。当該一部と連続するマスク25の残りの部分は、電極層5、誘電体層6、電極層7及び誘電体層8を覆う。
続いて、図9に示すように、マスク25を用いて誘電体層4をエッチングすることにより、第1の積層体開口部10P1を電極層3に至る深さまで深くする。また、マスク25が上述のように形成されているため、当該エッチングにより、平面視で、第1の積層体開口部10P1のうち誘電体層4によって規定される開口要素4P1の側面4Sは、電極層5の開口要素5P1の側面5Sよりも、第1の積層体開口部10P1の半径方向内側に離間する。
続いて、図10に示すように、マスク25と誘電体層4の双方をマスクとして用いて、塩化第二鉄、硝酸過水等をエッチング液として用いたウェットエッチング法によって、電極層3をエッチングする。これにより、第1の積層体開口部10P1は、誘電体層2に至る深さまで深くなる。また、上述のマスク21を用いて電極層7をウェットエッチング法によってエッチングした際と同様の理由に基づき(図4参照)、平面視で、第1の積層体開口部10P1のうち電極層3によって規定される開口要素3P1の側面3Sは、誘電体層4の開口要素4P1の側面4Sよりも、第1の積層体開口部10P1の半径方向外側に、その全周に亘って略同程度離間する。
その後、マスク25を除去することにより、2層エッチング工程を2回繰り返す工程が終了する。
次に、図11に示すように、誘電体層2上にマスク27を形成する。マスク27の一部は、第1の積層体開口部10P1の内部において、誘電体層2の直上に設けられており、当該一部は、開口27Sを規定する。開口27Sは、マスク27を積層体10の積層方向に貫通しており、平面視で略円形状の外形を有する。当該一部と連続するマスク27の残りの部分は、電極層3、誘電体層4、電極層5、誘電体層6、電極層7及び誘電体層8を覆う。
次に、図12に示すように、マスク27を用いて誘電体層2をエッチングすることにより、第1の積層体開口部10P1を電極層1に至る深さまで深くする。また、マスク27が上述のように形成されているため、当該エッチングにより、平面視で、第1の積層体開口部10P1のうち誘電体層2によって規定される開口要素2P1の側面2Sは、電極層3の開口要素3P1の側面3Sよりも、第1の積層体開口部10P1の半径方向内側に離間する。このようにして、当該積層体10の最上面から電極層1に至る深さの第1の積層体開口部10P1が積層体10に形成される。
このようにして形成された第1の積層体開口部10P1の構成について、さらに説明する。図13は、図12のXIII−XIII線に沿った積層体10の断面図である。図12に示すように、第1の積層体開口部10P1は、誘電体層8から誘電体層2までの各層によって規定される開口要素からなる。即ち、第1の積層体開口部10P1は、誘電体層8で規定される開口要素8P1、電極層7で規定される開口要素7P1、誘電体層6で規定される開口要素6P1、電極層5で規定される開口要素5P1、誘電体層4で規定される開口要素4P1、電極層3で規定される開口要素3P1、及び誘電体層2で規定される開口要素2P1で構成される。これらの開口要素を形成するために用いられたマスク21、23、25、27は、いずれも平面視で略円形状の外形を有するため(図2、5、8、11参照)、これらの開口要素も平面視で略円形状の外形を有する。ゆえに、第1の積層体開口部10P1も平面視で略円形状の外形を有する。
そして、上述のように電極層3、5、7のエッチングは、ウェットエッチング法によって当該電極層の側面3S、5S、7Sがサイドエッチングされるように行われるため(図4、7、10参照)、平面視で電極層3、5、7の開口要素3P1、5P1、7P1は、それぞれ誘電体層4、6、8の開口要素4P1、6P1、8P1よりも、第1の積層体開口部10P1の半径方向外側に、それぞれ離間距離3D、5D、7Dだけ離間する。離間距離3D、5D、7Dの値は、例えばそれぞれ1μm以上、5μm以下とすることができる。
ここで、特に電極層3の開口要素3P1及び誘電体層4の開口要素4P1によって規定される離間距離3Dに着目して説明すると、図13に示すように、平面視で電極層3の開口要素3P1の側面3Sは、誘電体層4の開口要素4P1の側面4Sよりも、第1の積層体開口部10P1の半径方向外側に、開口要素3P1の側面3Sの全周に亘って離間距離3Dだけ離間する。ただし、この離間距離3Dは、開口要素3P1の円周方向の位置によって、値がばらつく可能性がある。
しかし、上述のようにウェットエッチング法によって電極層3の側面3Sをサイドエッチングするため(図4参照)、ウェットエッチングの特性により、このサイドエッチングは、平面視で、電極層3の開口要素3P1の側面3Sの全周に亘って略均等に行われる。そのため、開口要素3P1の円周方向の位置における離間距離3Dのばらつきを非常に小さくすることができる。ゆえに、平面視で、電極層3の開口要素3P1の側面3Sは、誘電体層8の開口要素8P1の側面8Sよりも、第1の積層体開口部10P1の半径方向外側に、その全周に亘って略同程度離間する。
本実施形態では、平均値からの離間距離3Dのばらつきは、±3μm以下であり、好ましくは±1μm以下であり、より好ましくは±0.5μm以下である。ここで、「平均値からの離間距離3Dのばらつきが±Xμm以下」とは、開口要素3P1の側面3Sの全周における離間距離3Dの算術平均をAμmとしたとき、開口要素3P1の側面3Sの全周における離間距離3Dの最大値が(A+X)μm以下であり、開口要素3P1の側面3Sの全周における離間距離3Dの最小値が(A−X)μm以上であることを意味する。
図13を参照して電極層3の開口要素3P1及び誘電体層4の開口要素4P1によって規定される離間距離3Dについて説明した事項は、電極層5の開口要素5P1及び誘電体層6の開口要素6P1によって規定される離間距離5D、及び、電極層7の開口要素7P1及び誘電体層8の開口要素8P1によって規定される離間距離7Dについても、同様に当てはまる。
続いて、図12に示す工程の後に行われる残りの工程について説明する。図12に示す工程の後、図14に示すように、積層体10に第2の積層体開口部10P2及び第3の積層体開口部10P3を形成する。その後、必要に応じて、積層体10を構成する各層を結晶化させるための焼成処理をおこなう。第1〜第3の積層体開口部10P1、10P2、10P3は、互いに積層体10の積層面方向に離間している。第2の積層体開口部10P2は、積層体10の最上層から電極層3に至る深さを有する開口である。第3の積層体開口部10P3は、積層体10の最上層から電極層5に至る深さを有する開口である。
このような第2の積層体開口部10P2及び第3の積層体開口部10P3の形成方法は、上述の第1の積層体開口部10P1の形成方法において、2層エッチング工程を行う回数を変更したものに相当する。即ち、第1の積層体開口部10P1の形成方法においては、2層エッチング工程を3回行っていたが、当該形成方法における2層エッチング工程を行う回数を2回に変更することにより第2の積層体開口部10P2を形成することができ、当該形成方法における2層エッチング工程を行う回数を1回に変更することにより第3の積層体開口部10P3を形成することができる。
続いて、図15に示すように、積層体10を埋め込むように絶縁材料41を形成する。そして、絶縁材料41の第1〜第3の積層体開口部10P1、10P2、10P3に対応する位置に、それぞれ電極層1、3、5に至る開口を形成し、絶縁材料41の第1〜第3の積層体開口部10P1、10P2、10P3とは積層体10の積層面方向に離間した位置に電極層7に至る開口を形成する。そして、これらの開口を介して、電極層1に接続され絶縁材料41の表面まで延びる引き出し電極51、電極層3に接続され絶縁材料41の表面まで延びる引き出し電極52、電極層5に接続され絶縁材料41の表面まで延びる引き出し電極53、及び、電極層7に接続され絶縁材料41の表面まで延びる引き出し電極54をそれぞれ形成する。これにより、本実施形態に係る薄膜キャパシタ100が完成する。
上述のような本実施形態に係る薄膜キャパシタを製造する方法によれば、2層エッチング工程における電極層3、5、7のエッチングは、ウェットエッチング法によって行われる(図4、図7、及び図10参照)。そのため、当該エッチングによって、平面視で、第1の積層体開口部10P1のうち、電極層3、5、7によって規定される開口要素3P1、開口要素5P1、開口要素7P1の側面3S、5S、7Sのそれぞれを、第1の積層体開口部10P1のうち誘電体層4、6、8によって規定される開口要素4P1、6P1、8P1の側面4S、6S、8Sよりも、第1の積層体開口部10P1の半径方向外側に、その全周に亘って略同程度離間させることができる(図4、図7、図10、図12及び図13参照)。
さらに、マスク27、25、23を用いた誘電体層2、4、6のエッチングは、平面視で、第1の積層体開口部10P1のうち誘電体層2、4、6によって規定される開口要素2P1、4P1、6P1の側面2S、4S、6Sが、第1の積層体開口部10P1のうち電極層3、5、7によって規定される開口要素3P1、5P1、7P1の側面3S、5S、7Sよりも、第1の積層体開口部10P1の半径方向内側に離間するように行われる(図6、図9、及び図12参照)。
これらの結果、製造された薄膜キャパシタ100において、電極層3、5、7によって規定される開口要素3P1、5P1、7P1の側面3S、5S、7Sは、それぞれ、積層方向上下の一対の誘電体層間に形成された凹部の底面に対応することになる。そのため、上述のような離間が存在しない場合と比較して、電極層1及び電極層3間、電極層3及び電極層5間、電極層5及び電極層7間をショートさせる際に導通させるべき距離が長くなる。そのため、電極層3、5、7の開口要素3P1、5P1、7P1の側面3S、5S、7Sの全周に亘って、電極層1及び電極層3間、電極層3及び電極層5間、電極層5及び電極層7間がショートすることを抑制することができる。
また、上述のような本実施形態に係る薄膜キャパシタを製造する方法によれば、2層エッチング工程おいて、マスクを誘電体層の直上に設けており、電極層の直上には設けていない(図2、図5、図8、及び図11参照)。そのため、各電極層の材料と当該マスクの材料とが、相性の悪い組み合わせの場合(例えば、マスクの材料であるレジストが、各電極層の材料へ付着し難い場合)であっても、特に問題なく上述の工程を行うことができる。そのため、各電極層の材料とマスクの材料の選択について自由度が広がる。
また、上述のような本実施形態に係る薄膜キャパシタを製造する方法によれば、2層エッチング工程において、一つのマスクを用いて積層体10の2つの連続する層をエッチングしている(図2〜図12参照)。そのため、積層体10の当該2つの層を2つの別個のマスクを用いて個別にエッチングする場合と比較して、製造工程が簡略化されるため、生産性の向上とコスト削減を図ることができる。さらに、本実施形態では、当該2つの層を一つのマスクでエッチングしているため、当該2つの層がそれぞれ規定する開口要素の中心が、積層体10の積層面方向でずれること(芯ずれが生じること)を抑制することができる。
また、上述のような本実施形態に係る薄膜キャパシタによれば、平面視で、電極層3、5、7によって規定される開口要素3P1、5P1、7P1の側面3S、5S、7Sは、第1の積層体開口部10P1のうち誘電体層4、6、8によって規定される開口要素4P1、6P1、8P1の側面4S、6S、8Sよりも、第1の積層体開口部10P1の半径方向外側に、その全周に亘って略同程度離間しており、かつ、第1の積層体開口部10P1のうち誘電体層2、4、6によって規定される開口要素2P1、4P1、6P1の側面2S、4S、6Sよりも、第1の積層体開口部の半径方向外側に、その全周に亘って略同程度離間している(図12及び図13参照)。
そのため、そのように離間していない場合と比較して、電極層1及び電極層3間、電極層3及び電極層5間、電極層5及び電極層7間をショートさせる際に導通させるべき距離が長くなる。そのため、電極層3、5、7の開口要素3P1、5P1、7P1の側面3S、5S、7Sの全周に亘って、電極層1及び電極層3間、電極層3及び電極層5間、電極層5及び電極層7間がショートすることを抑制することができる。
さらに、本実施形態に係る薄膜キャパシタ100では、平面視で、電極層3、5、7の開口要素3P1、5P1、7P1の側面3S、5S、7Sと、誘電体層4、6、8によって規定される開口要素4P1、6P1、8P1の側面4S、6S、8Sのそれぞれとの離間距離3D、5D、7Dの、その全周における平均値からのばらつきは、それぞれ±3μm以下である(図13参照)。これにより、電極層1及び電極層3間、電極層3及び電極層5間、電極層5及び電極層7間をショートさせる際に導通させるべき距離が十分に長くなるため、電極層1及び電極層3間、電極層3及び電極層5間、電極層5及び電極層7間がショートすることをより抑制することができる。
1、3、5、7…電極層、2、4、6、8…誘電体層、2P1、3P1、4P1、5P1、6P1、7P1、8P1…開口要素、3S、5S、7S…電極層の側面、2S、4S、6S、8S…誘電体層の側面、10…積層体、10P1…第1の積層体開口部、21、23、25、27…マスク、21S、23S、25S、27S…マスクの開口、51、52、53、54…引き出し電極、100…薄膜キャパシタ100。

Claims (2)

  1. (a)少なくとも第1電極層と、第1誘電体層と、第2電極層と、第2誘電体層と、がこの順に積層された積層体を形成する工程と、
    (b)前記第2誘電体層の直上に開口を有する第1マスクを形成する工程であって、前記積層体の積層方向から見て当該開口は略円形の外形を有する工程と、
    (c)前記第1マスクを用いて前記第2誘電体層をエッチングすることにより、前記第1マスクの前記開口の下に前記第2電極層に至る深さの第1の積層体開口部を形成する工程と、
    (d)前記第1マスクと前記第2誘電体層の双方をマスクとして用いたウェットエッチング法によって前記第2電極層をエッチングすることにより、前記第1の積層体開口部を前記第1誘電体層に至る深さまで深くすると同時に、前記積層体の積層方向から見て、前記第1の積層体開口部のうち前記第2電極層によって規定される開口要素の側面を、前記第1の積層体開口部のうち前記第2誘電体層によって規定される開口要素の側面よりも、前記第1の積層体開口部の半径方向外側に離間させる、工程と、
    (e)前記第1誘電体層上に第2マスクを形成する工程であって、前記第2マスクの一部は前記第1の積層体開口部内の前記第1誘電体層の直上に設けられて開口を規定し、前記積層体の積層方向から見て当該開口は略円形の外形を有し、前記第2マスクの他の一部は前記第2電極層及び前記第2誘電体層を覆う、工程と、
    (f)前記第2マスクを用いて前記第1誘電体層をエッチングすることにより、前記第1の積層体開口部を前記第1電極層に至る深さまで深くすると同時に、前記積層体の積層方向から見て、前記第1の積層体開口部のうち前記第1誘電体層によって規定される開口要素の側面を、前記第1の積層体開口部のうち前記第2電極層によって規定される開口要素の側面よりも、前記第1の積層体開口部の半径方向内側に離間させる、工程と、
    を有する、薄膜キャパシタを製造する方法。
  2. (g)前記工程(a)の後に、前記第2誘電体層をエッチングすることにより、前記第2電極層に至る深さの第2の積層体開口部を形成する工程と、
    (h)前記工程(f)の後に、前記第1電極層と接するように前記第1の積層体開口部内に第1引き出し電極を形成する工程と、
    (i)前記工程(g)の後に、前記第2電極層と接するように前記第2の積層体開口部内に第2引き出し電極を形成する工程と、
    をさらに有する、請求項に記載の方法。
JP2016200169A 2016-10-11 2016-10-11 薄膜キャパシタを製造する方法 Active JP6784132B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016200169A JP6784132B2 (ja) 2016-10-11 2016-10-11 薄膜キャパシタを製造する方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016200169A JP6784132B2 (ja) 2016-10-11 2016-10-11 薄膜キャパシタを製造する方法

Publications (2)

Publication Number Publication Date
JP2018063991A JP2018063991A (ja) 2018-04-19
JP6784132B2 true JP6784132B2 (ja) 2020-11-11

Family

ID=61967990

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016200169A Active JP6784132B2 (ja) 2016-10-11 2016-10-11 薄膜キャパシタを製造する方法

Country Status (1)

Country Link
JP (1) JP6784132B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021193513A1 (ja) * 2020-03-24 2021-09-30 Tdk株式会社 コンデンサ部品及びこれを備える電子回路モジュール

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3498190B2 (ja) * 1994-06-06 2004-02-16 株式会社村田製作所 薄膜積層電極の製造方法
JPH11233732A (ja) * 1998-02-13 1999-08-27 Toshiba Corp 薄膜キャパシタ
JP2008210843A (ja) * 2007-02-23 2008-09-11 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
CN101896985B (zh) * 2007-12-14 2012-05-23 株式会社村田制作所 薄膜叠层电容器的制造方法
JP5267251B2 (ja) * 2008-03-31 2013-08-21 Tdk株式会社 薄膜コンデンサ、及び薄膜コンデンサの製造方法
JP5929540B2 (ja) * 2012-06-19 2016-06-08 株式会社村田製作所 電子部品
JP2018063989A (ja) * 2016-10-11 2018-04-19 Tdk株式会社 薄膜キャパシタ

Also Published As

Publication number Publication date
JP2018063991A (ja) 2018-04-19

Similar Documents

Publication Publication Date Title
JP5407775B2 (ja) 薄膜コンデンサの製造方法及び薄膜コンデンサ
JP5158061B2 (ja) 薄膜コンデンサ
JP2018037492A (ja) 積層セラミックコンデンサ及びその製造方法
JP5267268B2 (ja) 薄膜コンデンサ及びその製造方法
JP6737118B2 (ja) 薄膜コンデンサ
KR20160000753A (ko) 박막형 커패시터 소자 및 이의 제조 방법
JP2018063989A (ja) 薄膜キャパシタ
WO2016158228A1 (ja) 薄膜キャパシタ
US9824821B2 (en) Thin film capacitor with intermediate electrodes
JP2013229583A (ja) 薄膜コンデンサ
JP6784132B2 (ja) 薄膜キャパシタを製造する方法
US10319524B2 (en) Thin-film capacitor
JP7019969B2 (ja) 薄膜コンデンサ
JP7063019B2 (ja) 薄膜コンデンサの製造方法及び薄膜コンデンサ
JP6784131B2 (ja) 薄膜キャパシタを製造する方法
JP2019161235A (ja) 積層セラミックコンデンサ及びその製造方法
JP2019165070A (ja) 薄膜コンデンサおよび薄膜コンデンサの製造方法
JP2018063980A (ja) 薄膜コンデンサ
JP7225721B2 (ja) 薄膜キャパシタ及びその製造方法、並びに、薄膜キャパシタを内蔵する回路基板
JP2019071336A (ja) 薄膜コンデンサおよびその製造方法
JP6844417B2 (ja) 薄膜コンデンサシート
JP2019165069A (ja) 薄膜コンデンサおよび薄膜コンデンサの製造方法
KR100346731B1 (ko) 다층 세라믹 커패시터 및 그 제조 방법
JP2016086090A5 (ja)
KR102519283B1 (ko) 커패시터 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190612

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200310

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200923

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201006

R150 Certificate of patent or registration of utility model

Ref document number: 6784132

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150