CN107403693B - 薄膜电容器及其制造方法 - Google Patents

薄膜电容器及其制造方法 Download PDF

Info

Publication number
CN107403693B
CN107403693B CN201710064214.9A CN201710064214A CN107403693B CN 107403693 B CN107403693 B CN 107403693B CN 201710064214 A CN201710064214 A CN 201710064214A CN 107403693 B CN107403693 B CN 107403693B
Authority
CN
China
Prior art keywords
electrode
vias
film capacitor
connection
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710064214.9A
Other languages
English (en)
Other versions
CN107403693A (zh
Inventor
林承模
申铉浩
李尚钟
康崙盛
郑雄图
金成善
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN107403693A publication Critical patent/CN107403693A/zh
Application granted granted Critical
Publication of CN107403693B publication Critical patent/CN107403693B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/236—Terminals leading through the housing, i.e. lead-through
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

提供一种薄膜电容器及其制造方法。所述薄膜电容器包括主体，所述主体是通过在基板上以介电层位于第一电极层和第二电极层之间的方式交替地堆叠第一电极层和第二电极层而形成的。多个第一通路设置在主体中且电连接到第一电极层。多个第二通路设置在主体中、电连接到第二电极层且与第一通路交替地设置。第一连接电极设置在主体的上表面上且连接到多个第一通路，第二连接电极设置在主体的上表面上且连接到多个第二通路，第一电极垫和第二电极垫分别设置在第一连接电极和第二连接电极上，且形成为不与多个第一通路或多个第二通路重叠。

Description

薄膜电容器及其制造方法
本申请要求于2016年5月19日在韩国知识产权局提交的10-2016-0061227号韩国专利申请的优先权的权益，该申请的全部公开内容通过引用包含于此。
技术领域
本公开涉及一种薄膜电容器及其制造方法。
背景技术
近年来，根据智能手机的应用处理器(AP)的纤薄化，对于比多层陶瓷电容器(MLCC)薄的薄膜电容器存在增长的需求。
尽管可通过在使用薄膜技术的薄膜电容器中实现减小的厚度，但是这与MLCC相比可能会显著限制可堆叠的介电层的数量，这可能会使得难以实现高电容。
为了有效地传输或处理高频信号，需要具有显著减小的阻抗的薄膜电容器，但是由于电容器在高频时的特性而可能导致产生高电感。因此，电容器应当被制造成具有低等效串联电感(ESL，equivalent series inductance)。
其中，电极经由通路(via)将介电层彼此连接，可形成具有凹陷部(dimple)的通路，且电极垫(electrode pad)可形成在通路上。在这种情况下，基于通路的形状来形成电极垫，使得可在电极垫中产生凹陷部。这可减小在将薄膜电容器安装在板上时电极接触板的面积，这可导致诸如接触缺陷的问题。
需要有效地且稳定地将多个介电层连接到外电极的方法。
日本专利特开2010-225849号、日本专利特开2014-090077号和日本专利特开2015-070058号涉及薄膜电容器。
发明内容
本公开的示例性实施例可提供一种薄膜电容器及其制造方法，在所述薄膜电容器中，电极垫可与平行设置的通路相邻地形成，以在减小等效串联电感(ESL)和等效串联电阻(ESR)的同时防止在通路中发生缺陷。
根据本公开的示例性实施例，一种薄膜电容器可包括主体，所述主体包括位于基板上方的与介电层交替堆叠的第一电极层和第二电极层。多个第一通路可设置在主体中且电连接到第一电极层。多个第二通路可设置在主体中、电连接到第二电极层且与第一通路交替地设置。第一连接电极可设置在主体的上表面上且连接到多个第一通路，第二连接电极可设置在主体的上表面上且连接到多个第二通路。第一电极垫和第二电极垫可分别设置在第一连接电极和第二连接电极上，且形成为在主体的堆叠方向上不与多个第一通路或多个第二通路重叠，由此可减小薄膜电容器的等效串联电感(ESL)和等效串联电阻(ESR)。
根据本公开的示例性实施例，一种制造薄膜电容器的方法可包括：以介电层位于第一电极层和第二电极层之间的方式交替地堆叠第一电极层和第二电极层，以形成主体；在所述主体的堆叠方向上在所述主体中形成多个第一通路和多个第二通路，使得所述多个第一通路电连接到所述第一电极层，且使得所述多个第二通路电连接到所述第二电极层并与所述第一通路交替地设置；在所述主体的上表面上形成第一连接电极和第二连接电极，所述第一连接电极连接到所述多个第一通路，所述第二连接电极连接到所述多个第二通路；以及形成分别连接到所述第一连接电极和所述第二连接电极且设置在沿所述主体的堆叠方向不与所述多个第一通路或所述多个第二通路重叠的位置的第一电极垫和第二电极垫。
根据本公开的示例性实施例，一种薄膜电容器可包括：主体，包括与介电层交替堆叠的多个第一电极层和多个第二电极层；多个第一通路和多个第二通路，所述多个第一通路和所述多个第二通路分别电连接到所述多个第一电极层和所述多个第二电极层；其中，所述多个第一通路和所述多个第二通路沿直线交替地设置且对齐。
根据本公开的示例性实施例，一种薄膜电容器可包括：主体，包括与介电层交替堆叠的多个第一电极层和多个第二电极层；多个第一通路，各第一通路电连接到所述多个第一电极层且具有在所述多个第一电极层的上表面呈台阶的台阶形状；多个第二通路，各第二通路电连接到所述多个第二电极层且具有在所述多个第二电极层的上表面呈台阶的台阶形状；以及第一电极垫和第二电极垫，所述第一电极垫和所述第二电极垫分别电连接到所述多个第一通路和所述多个第二通路。
附图说明
本公开的以上和其他方面、特征和优点将通过结合附图的以下具体实施方式被更加清楚地理解，其中：
图1是示出根据本公开的示例性实施例的薄膜电容器的示意性透视图；
图2是示出根据本公开的示例性实施例的薄膜电容器的示意性平面图；
图3是根据本公开的示例性实施例的薄膜电容器沿着图1的线I-I’截取的示意性剖视图；
图4A和图4B分别是沿着图1的线II-II’和III-III’截取的剖视图；
图5A和图5B分别是图4A的部分A和图4B的部分B的放大图；
图6和图7是示出根据本公开的其他示例性实施例的薄膜电容器的示意性平面图；
图8是示出根据本公开的另一示例性实施例的薄膜电容器的示意性平面图；
图9A至图9F是示出根据本公开的示例性实施例的薄膜电容器的制造过程的沿着图8的线IV-IV’截取的示意性剖视图。
具体实施方式
以下，此刻将参照附图详细地描述本公开的示例性实施例。
以下，将描述根据本公开的示例性实施例的薄膜电容器。
图1是示出根据本公开的示例性实施例的薄膜电容器的示意性透视图。图2是示出根据本公开的示例性实施例的薄膜电容器的示意性平面图。
参照图1和图2，根据本公开的示例性实施例的薄膜电容器100可包括主体20，主体20是通过在基板10上以介电层23位于第一电极层21和第二电极层22之间的方式交替地堆叠第一电极层21和第二电极层22而形成的。多个第一通路31设置在主体20中并电连接到第一电极层21。多个第二通路32设置在主体20中、电连接到第二电极层22并与第一通路31交替地设置。第一电极垫51和第二电极垫52在沿主体的堆叠方向不与第一通路31和第二通路32重叠的位置设置在主体20之上。第一连接电极41设置在主体20上并将第一电极垫51连接到第一通路31。第二连接电极42设置在主体20上并将第二电极垫52连接到第二通路32。
基板10可与电极层绝缘，并可由从由Al2O3、SiO2/Si、MgO、LaAlO3和SrTiO3构成的组选出的材料形成，但是不限于此。基板10可具有足够的平坦度(flatness)和表面粗糙度(surface roughness)。
图3是根据本公开的示例性实施例的薄膜电容器沿着图1的线I-I’截取的示意性剖视图。图4A是沿着图1的线II-II’截取的剖视图。图4B是沿着图1的线III-III’截取的剖视图。
参照图3、图4A和图4B，主体20可具有第二电极层22形成在基板10上、介电层23形成在第二电极层22上且第一电极层21形成在介电层23上的堆叠结构。多个第一电极层21和第二电极层22如此与介于其之间的对应介电层23交替地堆叠。然而，第一电极层21、第二电极层22和介电层23的数量不限于图中所示的数量。
随着第一电极层21、第二电极层22和介电层23的数量增加，薄膜电容器的等效串联电阻(ESR，equivalent series resistance)可减小。
第一电极层21、第二电极层22可以是不具有预定图案的层。
第一电极层21、第二电极层22可由导电材料形成。
导电材料可以是铜(Cu)、铝(Al)、金(Au)、银(Ag)、铂(Pt)、铱(Ir)、钌(Ru)、IrO2、RuO2等，但是不限于此。
在形成介电层(即，具有高介电常数的薄膜)时可能会产生高温。结果，电极层可扩散到介电层中或与介电层反应，这可能会增大在所产生的电容器中的泄漏电流。
第一电极层21和第二电极层22可由作为高熔点材料的铂(Pt)形成，以抑制铂(Pt)扩散到介电层中或与介电层反应。
介电层23可包括作为具有高介电常数的材料的钙钛矿材料(perovskitematerial)。
钙钛矿材料可以是可显著改变介电常数的介电材料，诸如钛酸钡(BaTiO3)基材料、钛酸锶(SrTiO3)基材料、(Ba,Sr)TiO3基材料、锆钛酸铅(PZT)基材料等，但是不限于此。
图5A是图4A的部分A的放大图。图5B是图4B的部分B的放大图。
在本公开中，术语“第一”和“第二”指示不同的极性。
参照图5A和图5B，第一通路31可电连接到第一电极层21，第二通路32可电连接到第二电极层22，第一通路31和第二通路32可彼此电绝缘。
第一通路31和第二通路32可由导电材料形成，且可通过电镀工艺形成。因此，可在第一通路31和第二通路32的上表面中形成凹陷部。
导电材料可以是铜(Cu)、铝(Al)、金(Au)、银(Ag)、铂(Pt)等，但是不限于此。
第一通路31和第二通路32可分别形成为多个。当第一通路31和第二通路32形成为多个时，第一通路31的接触第一电极层21的接触面和第二通路32的接触第二电极层22的接触面可分别增大，以减小薄膜电容器的ESR。
第一连接电极41和第二连接电极42可将第一通路31和第二通路32分别连接到对应的第一电极垫51和第二电极垫52。
第一连接电极41和第二连接电极42可由导电材料形成，且可通过电镀工艺形成。
导电材料可以是铜(Cu)、铝(Al)、金(Au)、银(Ag)、铂(Pt)等，但是不限于此。
第一电极垫51和第二电极垫52可包括导电材料。
导电材料可以是铜(Cu)、铝(Al)、金(Au)、银(Ag)、铂(Pt)等，但是不限于此。
第一电极垫51可包括种子层51a和位于种子层51a上的电极层51b，第二电极垫52可包括种子层52a和位于种子层52a上的电极层52b。
第一电极垫51和第二电极垫52可设置在沿主体的堆叠方向不与第一通路31或第二通路32重叠的位置。
第一电极垫51和第二电极垫52可分别与第一连接电极41和第二连接电极42一体化或可分别设置在第一连接电极41和第二连接电极42上。
根据现有技术，当使用通路将电极彼此连接时，在形成具有凹陷部的通路之后，电极垫形成在通路上。如此基于通路的形状形成电极垫，这可在电极垫中产生凹陷部。这可减小当将薄膜电容器安装在板上时电极接触板的面积且可引起诸如接触缺陷的问题。
相反，根据本公开的示例性实施例，第一电极垫51和第二电极垫52可形成在不与第一通路31或第二通路32重叠的位置处，如此，所述位置能够成为不会在第一电极垫和第二电极垫中导致形成凹陷部的平坦表面。因此，可解决诸如在将薄膜电容器安装在板上时电极和板之间的接触缺陷和通路与薄膜电容器分层(delamination)的问题。
第一通路31和第二通路32可分别与第一电极垫51和第二电极垫52分开相同的距离。因此，来自在将薄膜电容器安装在板上时的压力的应力可集中在第一电极垫51和第二电极垫52上，这能够减小或消除被施加到第一通路31和第二通路32的应力。这可抑制由在安装薄膜电容器时的压力所引起的通路的分层。
多个第一通路31和第二通路32可在一个方向上交替地设置，且可减小薄膜电容器的等效串联电感(ESL)。
可基于目标薄膜电容器的长度或宽度改变设置多个第一通路31和第二通路32的方向。例如，多个第一通路31和第二通路32可在长度方向或宽度方向上交替地设置。
第一通路31和第二通路32可设置为彼此尽可能接近，这可抑制由在第一通路31和第二通路32中流动的电流产生磁感应。
也就是说，当电流沿相反方向流动的第一通路31和第二通路32彼此接近时，磁感应抵消，如此被抑制，这就减小了薄膜电容器的ESL。
因此，使第一通路31和第二通路32彼此尽可能接近产生了优异的ESL减小效果。图2示出了第一通路31和第二通路32沿直线交替地设置且对齐的示例。
由于第一通路31和第二通路32的布置，第一连接电极41和第二连接电极42可具有梳子形状。第一连接电极41的梳齿部和第二连接电极42的梳齿部可彼此接合且可交替地设置。
第一连接电极41可包括分别连接到多个第一通路的多个第一连接部和连接到多个第一连接部的第一电极部。第二连接电极42可包括分别连接到多个第二通路的多个第二连接部和连接到多个第二连接部的第二电极部。
由于第一连接电极和第二连接电极具有彼此相反的极性，因此当第一连接电极和第二连接电极彼此尽可能接近时，可确保优异的ESL减小效果。
多个第一连接部和第二连接部可具有分别从多个第一通路和多个第二通路延伸的分支形式。
第一电极部可以是将多个第一连接部彼此连接的一个电极，第二电极部可以是将多个第二连接部彼此连接的一个电极。在这种情况下，第一电极垫51和第二电极垫52可分别形成在第一电极部和第二电极部上。
参照图5A和图5B，第一通路31和第二通路32需要分别连接到多个第一电极层21和第二电极层22。因此，第一通路31和第二通路32可在其两侧表面具有台阶形状。
第一通路31和第二通路32的面对基板的具有台阶形状的表面可分别接触第一电极层21和第二电极层22，从而使第一通路31和第二通路32分别电连接到第一电极层21和第二电极层22。
为了使第一通路31和第二通路32分别仅电连接到第一电极层21和第二电极层22，可形成绝缘层27。
绝缘层27可形成为使得绝缘层27在第一通路31和介电层23之间以及在第一通路31和第二电极层22之间。绝缘层27还可形成在第二通路32和介电层23之间以及在第二通路32和第一电极层21之间。
也就是说，绝缘层27可使第一通路31与第二电极层22绝缘且使第二通路32与第一电极层21绝缘。绝缘层27可形成在介电层23的表面上以减小在介电层23中产生的寄生电容(parasitic capacitance)。
绝缘层27可由诸如苯并环丁烯(BCB)、聚酰亚胺等的有机材料或诸如SiO2、Si3N4等的无机材料形成，且绝缘层27可由介电常数比介电层23的介电常数低的材料形成，从而提高绝缘性能且减小寄生电容。
可通过按照三维复杂形状以均一厚度形成层的化学气相沉积(CVD，chemicalvapor deposition)法来形成绝缘层27。
为了防止主体20和第一连接电极41、第二连接电极42由于外部湿气或与外部氧气的化学反应而劣化或被污染，且防止主体20和第一连接电极41、第二连接电极42在将薄膜电容器安装在板上时损坏，可形成保护层25。
保护层25可由具有高耐热性的材料形成，例如为诸如聚酰亚胺的光固化材料或有机热固性材料。
图6和图7是示出根据本公开的其他示例性实施例的薄膜电容器的示意性平面图。
以下省略在图1至图5B中所示的上述组件的重复描述。
参照图6，薄膜电容器可包括：在一个方向上按照Z字(zigzag)形式交替设置的多个第一通路131和多个第二通路132；和分别将多个第一通路131彼此连接和将多个第二通路132彼此连接的第一连接电极141和第二连接电极142。第一连接电极可以是将多个第一通路131彼此连接的一个电极，第二连接电极可以是将多个第二通路132彼此连接的一个电极。
参照图7，薄膜电容器可包括在一个方向上按照Z字(zigzag)形式交替设置的多个第一通路231和多个第二通路232，第一连接电极241和第二连接电极242可具有梳子形状。由于第一连接电极241和第二连接电极242彼此尽可能接近，因此可确保ESL减小效果。
以下，将描述根据本公开的制造薄膜电容器的方法。
图8是示出根据本公开的示例性实施例的薄膜电容器的示意性平面图。图9A至图9F是示出根据本公开的示例性实施例的薄膜电容器的制造过程的沿着图8的线IV-IV’截取的示意性剖视图。
参照图9A至图9F，根据本公开的示例性实施例的制造薄膜电容器的方法可包括交替地堆叠第一电极层21、第二电极层22和介电层23以形成主体20。可按照多个第一通路31电连接到第一电极层21且多个第二通路32电连接到第二电极层22并与第一通路31交替设置的方式，在主体20的堆叠方向上在主体20中形成多个第一通路31和多个第二通路32。可按照第一连接电极41连接到多个第一通路31且第二连接电极42连接到多个第二通路32的方式，在主体20的上表面上形成第一连接电极41和第二连接电极42。第一电极垫51和第二电极垫52可形成为使得将第一电极垫51和第二电极垫52分别连接到第一连接电极41和第二连接电极42且设置在沿堆叠方向不与第一通路31或第二通路32重叠的位置。
参照图9A，可在基板10上交替地堆叠第一电极层21、第二电极层22和介电层23，以形成主体20。
基板10可与电极层绝缘，且可由从由Al2O3、SiO2/Si、MgO、LaAlO3和SrTiO3构成的组选出的材料形成，但是不限于此。基板10可具有足够的平坦度和表面粗糙度。
第一电极层21和第二电极层22可由导电材料形成。所述导电材料可以例如是铜(Cu)、铝(Al)、金(Au)、银(Ag)、铂(Pt)、铱(Ir)、钌(Ru)、IrO2、RuO2等。
可通过诸如溅镀法(sputtering method)、气相沉积法等的气相合成法来形成第一电极层21和第二电极层22，且可通过光刻工艺(photolithography process)和干法刻蚀工艺(dry etching process)对第一电极层21和第二电极层22进行处理。
介电层23可包括作为具有高介电常数的材料的钙钛矿材料形成。
钙钛矿材料可以是可显著改变介电常数的介电材料，诸如钛酸钡(BaTiO3)基材料、钛酸锶(SrTiO3)基材料、(Ba,Sr)TiO3基材料、锆钛酸铅(PZT)基材料等，但是不限于此。
可通过溶胶-凝胶法(sol-gel method)、溅镀法、激光烧蚀法(laser ablationmethod)等形成介电层23。
可对第一电极层、第二电极层或介电层进行表面处理。
表面处理(即，使表面平整的工艺)可通过蚀刻和抛光来执行，并且可以是例如诸如离子束蚀刻法或化学机械抛光(CMP，chemical mechanical polishing)法的干法刻蚀法，但是不限于此。
接下来，参照图9B至图9D，在主体20的堆叠方向上在主体20中形成分别电连接到第一电极层21和第二电极层22且交替设置的多个第一通路31和多个第二通路32。随后，可形成分别连接到第一通路31和第二通路32的第一连接电极41和第二连接电极42。
可在一个方向上交替地设置第一通路31和第二通路32，且可在同一线上交替地设置第一通路31和第二通路32。当第一通路31和第二通路32彼此接近时，可在使磁感应抵消的方向上产生电流，使得可抑制磁感应，由此减小薄膜电容器的ESL。
可在一个方向上按照Z字形式交替地设置第一通路31和第二通路32。
可通过在主体20的堆叠方向上，在主体20中沿一个方向交替地形成多个第一通路孔(via hole)61和第二通路孔62(参见图9B)且利用导电材料充填第一通路孔和第二通路孔来形成第一通路31和第二通路32(参见图9D)。
可通过电镀来执行利用导电材料充填第一通路孔和第二通路孔的方法。
可通过激光穿孔法或机械穿孔法来形成第一通路孔和第二通路孔，但是不限于此。
导电材料可以是铜(Cu)、铝(Al)、金(Au)、银(Ag)、铂(Pt)等，但是不限于此。
参照图9C，在利用导电材料充填第一通路孔和第二通路孔之前，可在第一通路孔和第二通路孔中形成绝缘层27。
可在第一通路孔61中形成绝缘层27以覆盖介电层23和第二电极层22，且可在第二通路孔62中形成绝缘层27以覆盖介电层23和第一电极层21。
绝缘层27可由诸如苯并环丁烯(BCB)、聚酰亚胺等的有机材料或诸如SiO2、Si3N4等的无机材料形成，且绝缘层27可由介电常数比介电层23的介电常数低的材料形成，从而提高绝缘性能且减小寄生电容。
可通过化学气相沉积(CVD)法来形成绝缘层27。
参照图9D，可形成分别连接到多个第一通路31和多个第二通路32的第一连接电极41和第二连接电极42。
由于第一通路31和第二通路32的布置，第一连接电极41和第二连接电极42可具有梳子形状。第一连接电极41的梳齿部和第二连接电极42的梳齿部可彼此接合且交替设置。
第一连接电极41和第二连接电极42可由导电材料形成，且可使用电镀工艺来形成。
导电材料可以是铜(Cu)、铝(Al)、金(Au)、银(Ag)、铂(Pt)等，但是不限于此。
接下来，参照图9E，可形成保护层25，以覆盖主体20、第一连接电极和第二连接电极。
保护层25可由具有高耐热性的材料形成，例如诸如聚酰亚胺的光固化材料或有机热固性材料。
可通过光阻剂(photoresist)的曝光与显影工艺、喷射涂布工艺、使用低粘度聚合物涂覆溶液的浸渍法来形成保护层25，但是不限于此。
接下来，参照图9F，可形成分别连接到第一连接电极41和第二连接电极42且设置在不与第一通路31或第二通路32重叠的位置的第一电极垫51和第二电极垫52。
第一电极垫51和第二电极垫52可包括导电材料且可通过电镀工艺形成。
可在不与第一通路31或第二通路32重叠的平坦表面上形成第一电极垫51和第二电极垫52，使得第一电极垫51和第二电极垫52未形成有凹陷部。因此，可解决诸如在将薄膜电容器安装在板上时电极和板之间的接触缺陷和通路与薄膜电容器分层的问题。
另外，由于第一电极垫51和第二电极垫52未形成在第一通路31和第二通路32上，因此可省去用于消除通路的凹陷部的抛光工艺，使得可显著减小工艺的数量且可减小制造成本。
第一电极垫51和第二电极垫52可分别与第一连接电极41和第二连接电极42一体化或者可分别设置在第一连接电极41和第二连接电极42上。
可通过电镀工艺形成种子层51a和52a且随后分别在种子层51a和52a上形成电极层51b和52b来形成第一电极垫51和第二电极垫52。
导电材料可以是铜(Cu)、铝(Al)、金(Au)、银(Ag)、铂(Pt)等，但是不限于此。
如以上所提出的，在根据本公开的示例性实施例的薄膜电容器中，电极垫被设置成不与通路重叠，从而在减小薄膜电容器的ESL和ESR的同时防止缺陷发生。
尽管以上已示出且描述了示例性实施例，但是对于本领域的技术人员将显而易见的是，在不脱离如所附权利要求所限定的本发明的范围的情况下，可做出变型和变化。

Claims (27)

1.一种薄膜电容器，包括：
主体，具有与介电层交替堆叠的第一电极层和第二电极层；
多个第一通路，设置在所述主体中且电连接到所述第一电极层；
多个第二通路，设置在所述主体中、电连接到所述第二电极层且与所述多个第一通路交替地设置；
第一电极垫和第二电极垫，所述第一电极垫和所述第二电极垫在沿所述主体的堆叠方向不与所述多个第一通路或所述多个第二通路重叠的位置设置在所述主体之上；
第一连接电极，设置在所述主体上且将所述第一电极垫连接到所述多个第一通路；以及
第二连接电极，设置在所述主体上且将所述第二电极垫连接到所述多个第二通路，
其中，所述多个第一通路中的每个具有仅在所述第一电极层的上表面呈台阶的台阶形状，以接触并电连接到所述第一电极层中的每个；并且所述多个第二通路中的每个具有仅在所述第二电极层的上表面呈台阶的台阶形状，以接触并电连接到所述第二电极层中的每个。
2.根据权利要求1所述的薄膜电容器，其中，所述第一通路和所述第二通路在一个方向上交替地设置，所述多个第一通路和所述多个第二通路中的每个的上表面中形成有凹陷部，并且所述第一电极垫和所述第二电极垫未覆盖所述凹陷部。
3.根据权利要求2所述的薄膜电容器，其中，所述第一通路和所述第二通路沿直线交替地设置且对齐。
4.根据权利要求2所述的薄膜电容器，其中，所述第一通路和所述第二通路在一个方向上按照Z字形式交替地设置。
5.根据权利要求2所述的薄膜电容器，其中，所述第一通路和所述第二通路在所述薄膜电容器的长度方向上交替地设置。
6.根据权利要求2所述的薄膜电容器，其中，所述第一通路和所述第二通路在所述薄膜电容器的宽度方向上交替地设置。
7.根据权利要求1所述的薄膜电容器，其中，所述第一通路和所述第二通路分别与所述第一电极垫和所述第二电极垫分开相同距离。
8.根据权利要求1所述的薄膜电容器，其中，所述第一连接电极和所述第二连接电极具有梳子形状。
9.根据权利要求8所述的薄膜电容器，其中，所述第一连接电极的梳齿部和所述第二连接电极的梳齿部彼此接合且交替地设置。
10.根据权利要求1所述的薄膜电容器，其中，
所述第一连接电极包括分别连接到所述多个第一通路的多个第一连接部和连接到所述多个第一连接部的第一电极部；并且
所述第二连接电极包括分别连接到所述多个第二通路的多个第二连接部和连接到所述多个第二连接部的第二电极部。
11.根据权利要求1所述的薄膜电容器，其中，所述第一电极垫和所述第二电极垫分别形成在所述第一连接电极和所述第二连接电极上方。
12.一种制造薄膜电容器的方法，包括：
以介电层位于第一电极层和第二电极层之间的方式交替地堆叠第一电极层和第二电极层，以形成主体；
在所述主体的堆叠方向上在所述主体中形成多个第一通路和多个第二通路，使得所述多个第一通路电连接到所述第一电极层，且使得所述多个第二通路电连接到所述第二电极层并与所述第一通路交替地设置；
在所述主体的上表面上形成第一连接电极和第二连接电极，所述第一连接电极连接到所述多个第一通路，所述第二连接电极连接到所述多个第二通路；以及
形成分别连接到所述第一连接电极和所述第二连接电极且设置在沿所述主体的堆叠方向不与所述多个第一通路或所述多个第二通路重叠的位置的第一电极垫和第二电极垫，
其中，所述多个第一通路中的每个具有仅在所述第一电极层的上表面呈台阶的台阶形状，以接触并电连接到所述第一电极层中的每个；所述多个第二通路中的每个具有仅在所述第二电极层的上表面呈台阶的台阶形状，以接触并电连接到所述第二电极层中的每个。
13.根据权利要求12的方法，其中，在一个方向上交替地设置所述第一通路和所述第二通路。
14.根据权利要求13的方法，其中，沿直线交替地设置所述第一通路和所述第二通路且使所述第一通路和所述第二通路对齐。
15.根据权利要求13的方法，其中，在一个方向上按照Z字形式交替地设置所述第一通路和所述第二通路。
16.根据权利要求12的方法，其中，所述第一通路和所述第二通路分别与所述第一电极垫和所述第二电极垫分开相同距离。
17.根据权利要求12的方法，其中，所述第一连接电极和所述第二连接电极具有梳子形状。
18.根据权利要求17的方法，其中，使所述第一连接电极的梳齿部和所述第二连接电极的梳齿部彼此接合且交替地设置。
19.根据权利要求12的方法，其中，形成多个第一通路和多个第二通路包括：
在所述主体的堆叠方向上在所述主体中形成多个第一通路孔和多个第二通路孔；以及
利用导电材料充填所述多个第一通路孔和所述多个第二通路孔，以形成多个第一通路和多个第二通路，
其中，所述多个第一通路和所述多个第二通路中的每个的上表面中形成有凹陷部，并且所述第一电极垫和所述第二电极垫未覆盖所述凹陷部。
20.根据权利要求12的方法，其中，分别在所述第一连接电极和所述第二连接电极上方形成所述第一电极垫和所述第二电极垫。
21.一种薄膜电容器，包括：
主体，包括与介电层交替堆叠的多个第一电极层和多个第二电极层；
多个第一通路和多个第二通路，所述多个第一通路和所述多个第二通路分别电连接到所述多个第一电极层和所述多个第二电极层；
第一电极垫和第二电极垫，所述第一电极垫和所述第二电极垫分别电连接到所述多个第一通路和所述多个第二通路，
其中，所述多个第一通路和所述多个第二通路沿直线交替地设置且对齐，
其中，所述多个第一通路中的每个具有在所述第一电极层的上表面呈台阶的台阶形状，以接触并电连接到所述第一电极层中的每个；所述多个第二通路中的每个具有在所述第二电极层的上表面呈台阶的台阶形状，以接触并电连接到所述第二电极层中的每个。
22.根据权利要求21所述的薄膜电容器，
其中，所述第一电极垫和所述第二电极垫位于所述主体的上方且在主体的堆叠方向上不与所述多个第一通路或所述多个第二通路重叠，
其中，所述多个第一通路和所述多个第二通路中的每个的上表面中形成有凹陷部，并且所述第一电极垫和所述第二电极垫未覆盖所述凹陷部。
23.根据权利要求22所述的薄膜电容器，所述薄膜电容器还包括：
第一连接电极，位于所述主体的上方且将各第一通路连接到所述第一电极垫；以及
第二连接电极，位于所述主体的上方且将各第二通路连接到所述第二电极垫，
其中，所述第一连接电极和所述第二连接电极具有彼此接合的梳子形状。
24.一种薄膜电容器，包括：
主体，包括与介电层交替堆叠的多个第一电极层和多个第二电极层；
多个第一通路，各第一通路电连接到所述多个第一电极层中的每个且具有仅在所述多个第一电极层的上表面呈台阶的台阶形状；
多个第二通路，各第二通路电连接到所述多个第二电极层中的每个且具有仅在所述多个第二电极层的上表面呈台阶的台阶形状；以及
第一电极垫和第二电极垫，所述第一电极垫和所述第二电极垫分别电连接到所述多个第一通路和所述多个第二通路。
25.根据权利要求24所述的薄膜电容器，其中，所述第一电极垫和所述第二电极垫位于所述主体的上方且在堆叠方向上不与所述多个第一通路或所述多个第二通路重叠，
其中，所述多个第一通路和所述多个第二通路中的每个的上表面中形成有凹陷部，并且所述第一电极垫和所述第二电极垫未覆盖所述凹陷部。
26.根据权利要求24所述的薄膜电容器，所述薄膜电容器还包括：
绝缘层，沿所述主体的堆叠方向位于所述多个第一通路和所述多个第二通路的侧面上。
27.根据权利要求24所述的薄膜电容器，所述薄膜电容器还包括：
第一连接电极，将各第一通路电连接到所述第一电极垫；以及
第二连接电极，将各第二通路电连接到所述第二电极垫，
其中，所述第一通路和所述第二通路沿直线交替地设置且对齐，
其中，所述第一连接电极和所述第二连接电极具有彼此接合的梳子形状。
CN201710064214.9A 2016-05-19 2017-02-04 薄膜电容器及其制造方法 Active CN107403693B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160061227A KR101792414B1 (ko) 2016-05-19 2016-05-19 박막 커패시터 및 그 제조방법
KR10-2016-0061227 2016-05-19

Publications (2)

Publication Number Publication Date
CN107403693A CN107403693A (zh) 2017-11-28
CN107403693B true CN107403693B (zh) 2021-03-23

Family

ID=60330422

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710064214.9A Active CN107403693B (zh) 2016-05-19 2017-02-04 薄膜电容器及其制造方法

Country Status (4)

Country Link
US (1) US10410793B2 (zh)
JP (1) JP6927544B2 (zh)
KR (1) KR101792414B1 (zh)
CN (1) CN107403693B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101933414B1 (ko) 2016-11-11 2018-12-28 삼성전기 주식회사 다층 박막 커패시터
KR101942729B1 (ko) * 2016-11-24 2019-01-28 삼성전기 주식회사 박막 커패시터
KR102068809B1 (ko) * 2018-01-29 2020-01-22 삼성전기주식회사 박막 커패시터 및 박막 커패시터의 제조방법
JP7150571B2 (ja) * 2018-11-13 2022-10-11 ローム株式会社 チップコンデンサおよびチップコンデンサの製造方法
JPWO2021193512A1 (zh) * 2020-03-23 2021-09-30
CN111627696A (zh) * 2020-06-17 2020-09-04 桂林理工大学 一种无间隙层叠式薄膜电容器的制备工艺
JP7322833B2 (ja) * 2020-08-05 2023-08-08 株式会社村田製作所 コモンモードチョークコイル
WO2023182051A1 (ja) * 2022-03-23 2023-09-28 株式会社村田製作所 電子部品

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101203924A (zh) * 2005-06-21 2008-06-18 世向产业株式会社 多层片状电容器及其制造方法和制造设备
US8498095B2 (en) * 2009-11-30 2013-07-30 Tdk Corporation Thin-film capacitor with internally hollow through holes
US8564181B2 (en) * 2010-12-07 2013-10-22 Samsung Electronics Co., Ltd. Electroactive polymer actuator and method of manufacturing the same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07326536A (ja) * 1994-05-31 1995-12-12 Kyocera Corp セラミックコンデンサ
US6829135B2 (en) 2000-04-14 2004-12-07 Matsushita Electric Industrial Co., Ltd. Layered product, capacitor, electronic component and method and apparatus manufacturing the same
JP4523299B2 (ja) 2003-10-31 2010-08-11 学校法人早稲田大学 薄膜コンデンサの製造方法
WO2007046173A1 (ja) * 2005-10-18 2007-04-26 Murata Manufacturing Co., Ltd. 薄膜キャパシタ
US20100025252A1 (en) * 2006-09-27 2010-02-04 Shinsuke Mochizuki Ceramics coating metal material and manufacturing method of the same
JP2008243931A (ja) * 2007-03-26 2008-10-09 Taiyo Yuden Co Ltd 積層型薄膜コンデンサの製造方法及び積層型薄膜コンデンサ
WO2009078225A1 (ja) * 2007-12-14 2009-06-25 Murata Manufacturing Co., Ltd. 薄膜積層キャパシタの製造方法
KR101595788B1 (ko) * 2009-03-18 2016-02-22 삼성전자주식회사 커패시터 구조물 및 그 제조 방법
JP2010225849A (ja) 2009-03-24 2010-10-07 Murata Mfg Co Ltd 薄膜キャパシタ
JP5482062B2 (ja) 2009-09-29 2014-04-23 Ｔｄｋ株式会社 薄膜コンデンサ及び薄膜コンデンサの製造方法
CN103249416B (zh) * 2010-10-18 2019-06-04 大日本住友制药株式会社 注射用缓释制剂
DE102011009859B4 (de) * 2011-01-31 2012-09-20 Heraeus Precious Metals Gmbh & Co. Kg Keramikdurchführung mit Filter
JP6430686B2 (ja) 2012-10-30 2018-11-28 株式会社村田製作所 薄膜キャパシタおよびその製造方法
JP2015070058A (ja) 2013-09-27 2015-04-13 株式会社村田製作所 積層薄膜キャパシタの製造方法
WO2016158228A1 (ja) * 2015-04-02 2016-10-06 太陽誘電株式会社 薄膜キャパシタ
KR101813374B1 (ko) * 2016-05-13 2017-12-28 삼성전기주식회사 박막 커패시터 및 그 제조방법
US20170338042A1 (en) * 2016-05-17 2017-11-23 Samsung Electro-Mechanics Co., Ltd. Thin-film capacitor and method of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101203924A (zh) * 2005-06-21 2008-06-18 世向产业株式会社 多层片状电容器及其制造方法和制造设备
US8498095B2 (en) * 2009-11-30 2013-07-30 Tdk Corporation Thin-film capacitor with internally hollow through holes
US8564181B2 (en) * 2010-12-07 2013-10-22 Samsung Electronics Co., Ltd. Electroactive polymer actuator and method of manufacturing the same

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Local elastic and thermal behaviors of dielectric breakdown regions in multilayer ceramic capacitors;Xu, KQ 等;《PHYSICA STATUS SOLIDI-RAPID RESEARCH LETTERS》;20151231;第9卷(第12期);第745-748页 *
多层陶瓷电容器及其发展趋势;张宇等;《江西科学》;20050830(第04期);第374-376页 *
片式化高压电容器的内电极结构及优化;王永力等;《功能材料》;20030825(第04期);第414-417页 *

Also Published As

Publication number Publication date
CN107403693A (zh) 2017-11-28
JP2017208528A (ja) 2017-11-24
KR101792414B1 (ko) 2017-11-01
US20170338039A1 (en) 2017-11-23
JP6927544B2 (ja) 2021-09-01
US10410793B2 (en) 2019-09-10

Similar Documents

Publication Publication Date Title
CN107403693B (zh) 薄膜电容器及其制造方法
CN107689299B (zh) 薄膜陶瓷电容器
US8638542B2 (en) Capacitor containing a large number of filamentous conductors and method of manufacturing the same
JP6489202B2 (ja) キャパシタ
JP5924461B1 (ja) 複合電子部品
US20170330688A1 (en) Thin film capacitor and manufacturing method thereof
US10720280B2 (en) Thin-film ceramic capacitor having capacitance forming portions separated by separation slit
US10141115B2 (en) Thin film capacitor including alternatively disposed dielectric layers having different thicknesses
US10332682B2 (en) Thin-film capacitor having vias connected to respective electrode layers
US10340088B2 (en) Thin-film capacitor
US10199167B2 (en) Thin-film ceramic capacitor
US10079109B2 (en) Thin film capacitor
US10297389B2 (en) Thin-film capacitor having asymmetric shaped vias
US10395842B2 (en) Thin film capacitor and manufacturing method thereof
KR101942729B1 (ko) 박막 커패시터
US11114249B2 (en) Thin-film capacitor
KR101853196B1 (ko) 박막 커패시터

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant