JP2008243931A

JP2008243931A - 積層型薄膜コンデンサの製造方法及び積層型薄膜コンデンサ

Info

Publication number: JP2008243931A
Application number: JP2007079018A
Authority: JP
Inventors: Hideo Ichinose; 秀夫市之瀬; Tomoyuki Takahashi; 智之高橋
Original assignee: Taiyo Yuden Co Ltd
Current assignee: Taiyo Yuden Co Ltd
Priority date: 2007-03-26
Filing date: 2007-03-26
Publication date: 2008-10-09

Abstract

【課題】段差の拡大による電極切れを防止するとともに、量産時の静電容量の制御が容易な積層型薄膜コンデンサの製造方法と、その製造方法によって製造される積層型薄膜コンデンサを提案する。
【解決手段】前記第一の容量電極膜３ａ、３ｂ、前記第二の容量電極膜５ａ、５ｂ及び前記誘電体薄膜４ａ、４ｂ、４ｃの端面は絶縁膜６ａ、６ｂ、６ｃ、６ｄ、６ｅで覆われており、前記第一の容量電極膜３ａ、３ｂと前記第一の接続導体７ａは前記第一の容量電極膜３ａ、３ｂの一方の側の端面付近の平面部で接続され、前記第ニの容量電極膜５ａ、５ｂと第ニの接続導体７ｂは前記第ニ容量電極膜５ａ、５ｂの他方の側の端面付近の平面部で接続されている。
【選択図】図１

Description

本発明は、誘電体膜を介して一対の容量電極が相対向する構造を有し、ＣＶＤ法、蒸着法、スパッタリング法やスピンコート法等の薄膜形成方法によって形成された積層型薄膜コンデンサとその製造方法に関するものである。

近年、電子機器の小型化及び高機能化に伴い、この電子機器を構成する電子回路が高密度化してきている。そしてこの電子回路に用いられるコンデンサも小型で静電容量の大きなものが望まれてきている。このような要求に応えるコンデンサとして、積層セラミックコンデンサがある。この積層セラミックコンデンサは、一対の容量電極が誘電体セラミック層を介して交互に多数層積み重ねられた構造を有しており、誘電体セラミック層を可能な限り薄くして、多数積み重ねることにより単位体積当りの静電容量を大きくすることができるもので、セラミックグリーンシート上にスクリーン印刷などで導電ペーストを塗布して内部電極を形成し、このセラミックグリーンシートを積み重ねて圧着し、焼成することにより得られる。

しかし、このような積層セラミックコンデンサはさらなる小型化及び大容量化を実現するには、（イ）セラミックグリーンシートをより薄く均一な厚みに形成すること、（ロ）薄いセラミックグリーンシートを破れやしわが生じないように取り扱い、高い精度で積み重ねること、及び（ハ）セラミック積層体をデラミネーションやクラックを生じないように焼成すること、という技術的課題がある。これらの技術的課題のため、現状では誘電体セラミック層の一層の厚みが１μｍよりも薄い積層セラミックコンデンサを得ることが困難であり、解決にはまだ時間がかかると考えられる。

そこで、ＣＶＤ法、蒸着法、スパッタリング法やスピンコート法等の各種薄膜形成方法を用いて誘電体薄膜と容量電極膜を交互に積み重ねて形成される積層型薄膜コンデンサが提案されている。この積層型薄膜コンデンサは、ＣＶＤ法、蒸着法、スパッタリング法やスピンコート法等の薄膜形成方法にて誘電体薄膜を形成するので、１μｍよりも薄い誘電体薄膜を均一な厚みに形成することが容易に行うことができる。また、積層セラミックコンデンサのようにセラミックグリーンシートを打ち抜いたり搬送したりする必要がないので、破れやしわを生じさせることがなく、誘電体薄膜と容量電極膜とを高い精度で積み重ねることができる。またさらに、積層型薄膜コンデンサは焼成する必要がないので、先述の積層セラミックコンデンサの技術的課題を克服できるものである。

しかしながら、このような積層型薄膜コンデンサでは、各容量電極膜を互い違いに導通させる必要があるため、容量電極膜の面積を誘電体薄膜の面積よりも小さくしなければならない。その結果、各容量電極膜を互い違いにずらして配置していくと、最終的には、コンデンサの端部における厚みが、コンデンサの中央部における厚みより薄いものとなって段差を生じ、積層数を増すごとに段差が拡大してしまう。このような段差の拡大が生じると、段差による電極切れを引き起こし、製品の信頼性を著しく低下させるものとなる。そのため、積層数を増加させることは困難であった。このような問題を解決するため、例えば特開平５−２５１２５９号公報に開示された方法では、図２２に示されているように、コンデンサの端部をなだらかにすることにより段差の拡大による電極切れを防止する方法が提案されている。

特開平５−２５１２５９号公報

このようにコンデンサの端部をなだらかにする方法では、形成された薄膜に厚みの異なる部分が発生する。例えば誘電体薄膜に厚みの異なる部分ができてバラツキが生じると、得られる静電容量にバラツキが生じる。このため積層型薄膜コンデンサの量産時に静電容量の制御が困難になるという問題が生じてしまう。また、特開平５−２５１２５９号公報に開示された方法においても、段差の拡大は生じる。積層型薄膜コンデンサの積層数が２〜３層のように少ない場合は問題ないが、積層数が例えば数十層と大幅に増加した場合、それにつれて段差がさらに拡大するので、電極切れの問題が依然として残るものであった。

本発明は、積層数が増加した場合の段差の拡大による電極切れを防止するとともに、量産時の静電容量の制御が容易な積層型薄膜コンデンサの製造方法と、その製造方法によって製造される積層型薄膜コンデンサを提案するものである。

本発明では、基板上に、第一の容量電極膜と第二の容量電極膜が誘電体薄膜を介して交互に多数積み重ねられかつ相対向する端面及び側面を有する積層体が形成されており、前記積層体の一方の端面側に形成されかつ前記第一の容量電極膜同士を電気的に接続する第一の接続導体と、前記積層体の他方の端面側に形成されかつ前記第二の容量電極膜同士を電気的に接続する第二の接続導体と、を有する積層型薄膜コンデンサの製造方法において、前記第一の容量電極膜、前記誘電体薄膜及び前記第二の容量電極膜を前記基板上に順次積層する工程と、前記第一の容量電極膜の一方の端面付近の平面部を露出させて前記積層体の一方の端面を階段状に形成する工程と、前記第二の容量電極膜の他方の端面付近の平面部を露出させて前記積層体の他方の端面を階段状に形成する工程と、前記積層体を絶縁層で覆って、次いで前記絶縁層のうち前記第一の容量電極膜及び前記第二の容量電極膜の平坦部を覆っている絶縁層のみを除去して前記積層体の端面及び側面を絶縁膜で覆う工程と、前記積層体の一方の端面に前記第一の接続導体を形成して前記第一の容量電極膜の一方の側の端面付近の平面部同士を電気的に接続し、前記積層体の他方の端面に前記第ニの接続導体を形成して前記第ニの容量電極膜の他方の側の端面付近の平面部同士を電気的に接続する工程と、を有する積層型薄膜コンデンサの製造方法を提案する。

本製造方法では、まず基板上に第一の容量電極膜、誘電体薄膜及び第二の容量電極膜を必要な層数を積層する。このとき各層は均一な厚みで形成されるため、厚みバラツキによる静電容量のバラツキが少なくなる。よって静電容量の制御が容易になる。また、最初に各層の厚みが決定されてさらに一方の端面及び他方の端面が階段状に形成されるため、第一の容量電極膜同士の間の段差及び第ニの容量電極膜同士の間の段差の拡大が生じないので、電極切れを防止することができる。

また、本発明では、基板上に、第一の容量電極膜と第二の容量電極膜が誘電体薄膜を介して交互に多数積み重ねられかつ相対向する端面及び側面を有する積層体が形成されており、前記積層体の一方の端面側に形成されかつ前記第一の容量電極膜同士を電気的に接続する第一の接続導体と、前記積層体の他方の端面側に形成されかつ前記第二の容量電極膜同士を電気的に接続する第二の接続導体と、を有する積層型薄膜コンデンサにおいて、前記積層体の一方の端面は階段状に形成されて前記第一の容量電極膜の端面付近に平面部が形成されており、前記積層体の他方の端面は階段状に形成されて前記第ニの容量電極膜の端面付近に平面部が形成されており、前記第一の容量電極膜、前記第二の容量電極膜及び前記誘電体薄膜の端面及び側面は絶縁膜で覆われており、前記第一の容量電極膜と前記第一の接続導体は前記第一の容量電極膜の一方の側の端面付近の平面部で接続され、前記第ニの容量電極膜と第ニの接続導体は前記第ニ容量電極膜の他方の側の端面付近の平面部で接続されている積層型薄膜コンデンサを提案する。

本発明の積層型薄膜コンデンサでは、各容量電極膜の端面及び側面が絶縁層で覆われていて、各接続導体との接続は端面付近の平面部で行われる。これによって第一の容量電極膜と第二の接続導体との間、及び第ニの容量電極膜と第一の接続導体との間の絶縁を確保するとともに、第一の容量電極膜同士の間の段差及び第ニの容量電極膜同士の間の段差をほぼ一定にすることができる。よって段差の拡大が生じないので、電極切れを防止することができる。

本発明によれば、段差の拡大による電極切れを防止することができる積層型薄膜コンデンサを得ることができる。また、本発明の製造方法によれば、積層型薄膜コンデンサの量産時の静電容量の制御が容易にできる。

本発明の積層型薄膜コンデンサに係る実施形態について、図面に基づいて説明する。図１は本発明の積層型薄膜コンデンサの基本構成を示す模式断面図であり、以下誘電体薄膜３層、容量電極膜４層の積層型薄膜コンデンサを例にとって説明する。

この積層型薄膜コンデンサ１は、基板２の上に第一の容量電極膜３ａ、誘電体薄膜４ａ、第二の容量電極膜５ａ、誘電体薄膜４ｂ、第一の容量電極膜３ｂ、誘電体薄膜４ｃ、第二の容量電極膜５ｂが順次形成されており、第一の容量電極膜３ａと誘電体薄膜４ａと第二の容量電極膜５ａとで構成される単位コンデンサと、第二の容量電極膜５ａと誘電体薄膜４ｂと第一の容量電極膜３ｂとで構成される単位コンデンサと、第一の容量電極膜３ｂと誘電体薄膜４ｃと第二の容量電極膜５ｂとで構成される単位コンデンサが積み重ねられて形成されている。

この積層型薄膜コンデンサ１の一方の側すなわち図の左側は第一の容量電極膜３ａ、３ｂの端面付近の平面部が露出するように階段状に形成されており、他方の側すなわち図の右側は第ニの容量電極膜５ａ、５ｂの端面付近の平面部が露出するように階段状に形成されている。第一の容量電極膜３ａ、３ｂ、誘電体薄膜４ａ、４ｂ、４ｃ及び第二の容量電極膜５ａ、５ｂの各々の端面すなわち垂直面は絶縁膜６ａ、６ｂ、６ｃ、６ｄ、６ｅで覆われている。また、積層型薄膜コンデンサ１の一方の側には、第一の接続導体７ａが絶縁膜６ａ、６ｃに沿って連続しかつ第一の容量電極膜３ａ及び３ｂと、各々の端面付近の平面部で電気的に接続されている。また、積層型薄膜コンデンサ１の他方の側には、第ニの接続導体７ｂが絶縁膜６ｂ、６ｄに沿って連続しかつ第ニの容量電極膜５ａ及び５ｂと、各々の端面付近の平面部で電気的に接続されている。この第一の接続導体７ａ及び第二の接続導体７ｂを介して外部の回路と接続される。なお、基板２と第一の容量電極膜３ａとの間には必要に応じて絶縁層２ａが形成されていても良い。また、この積層型薄膜コンデンサの側面は全面が絶縁膜６ａ、６ｂ、６ｃ、６ｄ、６ｅを構成する絶縁膜で覆われている垂直面になっている。

基板２は、Ａｌ_２Ｏ_３、ＳｉＯ_２、ＳｉＣ等の絶縁体基板の他、シリコン基板等の半導体基板が用いられる。なお、絶縁体基板を用いる場合は、そのまま使用しても良いが、シリコン基板の場合は、コンデンサを形成する面を絶縁する必要があるため、絶縁層２ａを形成する必要がある。この絶縁層２ａはスパッタ法、ＣＶＤ法または熱酸化法で形成される。絶縁層２ａに用いられる絶縁体としては、Ａｌ_２Ｏ_３、ＳｉＯ_２、ＳｉＣ、Ｓｉ_３Ｎ_４等がある。

誘電体薄膜４ａ、４ｂ、４ｃは、ＢａＴｉＯ_３、ＳｒＴｉＯ_３、ＢａＳｒＴｉＯ_３（ＢＳＴ）、ＰｂＺｒＴｉＯ_３（ＰＺＴ）等の誘電体材料の他、Ａｌ_２Ｏ_３やＳｉＯ_２等の絶縁体を骨材としたガラスセラミックス等で構成される。誘電体薄膜４ａ、４ｂ、４ｃはこれらの材料をスパッタ法、ＣＶＤ法またはスピンコート法で成膜することによって形成される。

第一の容量電極膜３ａ、３ｂ及び第二の容量電極膜５ａ、５ｂはＰｔ、Ｒｕ、Ｉｒ、Ａｇ、Ｐｄ、Ｎｉ、Ｃｕ等の金属の他、ＩｒＯ_２、ＲｕＯ_２、ＳｒＲｕＯ_３、ＬａＮｉＯ_３等の導電性金属酸化物が用いられる。第一の容量電極膜３ａ、３ｂ及び第二の容量電極膜５ａ、５ｂはこれらの材料をスパッタ法、蒸着法、ＣＶＤ法またはスピンコート法で成膜することによって形成される。

絶縁膜６ａ、６ｂ、６ｃ、６ｄ、６ｅはＡｌ_２Ｏ_３、ＳｉＯ_２、ＳｉＣ、Ｓｉ_３Ｎ_４等の絶縁体が用いられる。絶縁膜６ａ、６ｂ、６ｃ、６ｄ、６ｅはこれらの絶縁体材料を斜入射スパッタ法によって全面に成膜した後、平面部の膜のみをエッチングによって除去して、端面すなわち垂直面の膜のみを残すことによって形成される。

第一の接続導体７ａ及び第二の接続導体７ｂはＰｔ、Ｒｕ、Ｉｒ、Ａｇ、Ｐｄ、Ｎｉ、Ｃｕ等の金属が用いられる。この第一の接続導体７ａ及び第二の接続導体７ｂは絶縁膜６ａ、６ｂ、６ｃ、６ｄ、６ｅも覆うので、垂直面にも十分な厚みの金属膜を形成するために、蒸着法によって形成される。

ここで、本発明の積層型薄膜コンデンサの製造方法について図２乃至図２０に基づいて説明する。図２乃至図２０は本発明の積層型薄膜コンデンサの製造プロセスを示す模式断面図である。ここでは３．２ｍｍ×１．６ｍｍサイズで誘電体薄膜３層、容量電極膜４層の積層型薄膜コンデンサを例にとって説明する。まず、図２に示すように、１００ｍｍ×１００ｍｍで厚さ０．５ｍｍのシリコンの基板２を用意し、この基板２上全面にＣＶＤ法によって厚さ３μｍのＳｉＯ_２の絶縁層２ａを形成する。

次に図３に示すように、基板２の絶縁層２ａ上に、Ｐｔの第一の容量電極膜３ａ、ＢＳＴの誘電体薄膜４ａ、Ｐｔの第二の容量電極膜５ａ、ＢＳＴの誘電体薄膜４ｂ、Ｐｔの第一の容量電極膜３ｂ、ＢＳＴの誘電体薄膜４ｃ、Ｐｔの第二の容量電極膜５ｂの順に同一チャンバー内で連続スパッタ成膜を行う。膜の厚みは第一の容量電極膜３ａが１５０ｎｍ、誘電体薄膜４ａが２５０ｎｍ、第二の容量電極膜５ａが１５０ｎｍ、誘電体薄膜４ｂが２５０ｎｍ、第一の容量電極膜３ｂが１５０ｎｍ、誘電体薄膜４ｃが２５０ｎｍ、第二の容量電極膜５ｂが１５０ｎｍであり、基板２の絶縁層２ａ上の全面に成膜する。成膜後、６５０℃でリカバリーアニールを行う。

次に図４に示すように、第二の容量電極膜５ｂ上にレジスト膜１０ａを形成する。０．４ｍｍ間隔で格子状に並べられた、２．８ｍｍ×１．２ｍｍで厚さ１．５μｍのレジスト膜１０ａを、第二の容量電極膜５ｂ上に形成し、次いで１００℃でポストアニールを行い、次いで紫外線照射して硬化させた。

次に図５に示すように、レジスト膜１０ａをマスクにしてＢＣｌ_３ガスをプロセスガスに使用して、異方性エッチングの一種であるＲＩＥ（ＲｅａｃｔｉｖｅＩｏｎＥｔｃｈｉｎｇ）を行い、レジスト膜１０ａに覆われていない部分の第一の容量電極膜３ａ、誘電体薄膜４ａ、第二の容量電極膜５ａ、誘電体薄膜４ｂ、第一の容量電極膜３ｂ、誘電体薄膜４ｃ及び第二の容量電極膜５ｂを除去する。このようにして、誘電体薄膜及び容量電極膜の積層体を個別のコンデンサの大きさに形成する。次いで図６に示すように、酸素ガス主体のアッシング及びウェット洗浄によりレジスト１０ａを剥離して除去する。

次に図７に示すように、積層体の一方の側の一部が長さ０．４ｍｍ程度露出するように、第二の容量電極膜５ｂ上に厚さ１．５μｍのレジスト１０ｂを形成する。このとき積層体の他方の側はレジスト１０ｂで覆っている。次いで１００℃でポストアニールを行い、次いで紫外線照射して硬化させた。

次に図８に示すように、レジスト膜１０ｂをマスクにしてＢＣｌ_３ガスをプロセスガスに使用して、ＲＩＥを行い、レジスト膜１０ａに覆われていない部分の誘電体薄膜４ｃ及び第二の容量電極膜５ｂを除去する。そして第一の容量電極膜３ａ、誘電体薄膜４ａ、第二の容量電極膜５ａ、誘電体薄膜４ｂ及び第一の容量電極膜３ｂを残してエッチングを終了する。このようにして第一の容量電極膜３ｂの端面付近の平面部を露出させる。次いで図９に示すように、酸素ガス主体のアッシング及びウェット洗浄によりレジスト１０ｂを剥離して除去する。

次に図１０に示すように、第一の容量電極膜３ｂの一方の側の一部が長さ０．２ｍｍ程度露出するように、第一の容量電極膜３ｂ及び第二の容量電極膜５ｂ上に厚さ１．５μｍのレジスト１０ｃを形成する。このとき積層体の他方の側はレジスト１０ｃで覆っている。次いで１００℃でポストアニールを行い、次いで紫外線照射して硬化させた。

次に図１１に示すように、レジスト膜１０ｃをマスクにしてＢＣｌ_３ガスをプロセスガスに使用して、ＲＩＥを行い、レジスト膜１０ｃに覆われていない部分の誘電体薄膜４ａ、第二の容量電極膜５ａ、誘電体薄膜４ｂ及び第一の容量電極膜３ｂを除去する。そして第一の容量電極膜３ａを残してエッチングを終了する。このようにして第一の容量電極膜３ａの端面付近の平面部を露出させる。次いで図１２に示すように、酸素ガス主体のアッシング及びウェット洗浄によりレジスト１０ｃを剥離して除去する。

次に図１３に示すように、積層体の他方の側の一部が長さ０．２ｍｍ程度露出するように、第二の容量電極膜５ｂ上に厚さ１．５μｍのレジスト１０ｄを形成する。このとき積層体の一方の側はレジスト１０ｄで覆っている。次いで１００℃でポストアニールを行い、次いで紫外線照射して硬化させた。

次に図１４に示すように、レジスト膜１０ｄをマスクにしてＢＣｌ_３ガスをプロセスガスに使用して、ＲＩＥを行い、レジスト膜１０ｄに覆われていない部分の誘電体薄膜４ｂ、第一の容量電極膜３ｂ、誘電体薄膜４ｃ及び第二の容量電極膜５ｂを除去する。そして第一の容量電極膜３ａ、誘電体薄膜４ａ及び第二の容量電極膜５ａを残してエッチングを終了する。このようにして第ニの容量電極膜５ａの端面付近の平面部を露出させる。次いで図１５に示すように、酸素ガス主体のアッシング及びウェット洗浄によりレジスト１０ｄを剥離して除去する。

次に図１６に示すように、厚さ７００ｎｍのＳｉ_３Ｎ_４の絶縁膜６を、基板２上を水平方向に回転させながら、その全面に斜入射スパッタ法により成膜する。斜入射スパッタ法による成膜なので、積層体の端面すなわち垂直面にも平面と略同じ厚みの絶縁膜が形成される。

次に図１７に示すように、Ｃ_４Ｆ_８／Ｏ_２／Ｎ_２ガスを用いたＲＩＥにより、絶縁膜６をエッチングし、平面部の絶縁膜を除去し、端面の絶縁膜６ａ、６ｂ、６ｃ、６ｄ、６ｅを形成する。この工程では終点検出器の使用もしくは時間制御によりエッチングを制御する。そしてさらにオーバーエッチングにより各絶縁膜の最上部の高さが各端面の高さと同じになるように形成する。なお、各絶縁膜の上部は、外側に向かって下がる傾斜面またはＲ面を形成しても良い。

次に図１８に示すように、第一の接続導体７ａ及び第二の接続導体７ｂを形成するためのレジスト膜１０ｅを形成する。このレジスト膜１０ｅは次のようにして形成される。まず、紫外線硬化性のレジストを第二の容量電極膜５ｂ上で１．５μｍになるように基板２上の全面に塗布する。次に第一の接続導体７ａ及び第二の接続導体７ｂが形成される位置以外の部分に紫外線を照射して硬化させる。未硬化のレジストを除去すると、レジスト膜１０ｅが形成される。レジスト膜１０ｅは上部にひさし状の突起部がある形状が好ましい。この形状によればレジスト膜側面に金属膜が成膜されにくくなり、レジスト除去時に金属膜が剥離したり、余分な金属膜が形成されるのを防止することができる。この突起部を形成するには例えば２種類のレジストを用い、開口部の大きさが異なるように紫外線照射、レジスト除去を行うことによって形成される。

次に図１９に示すように、厚さ３００ｎｍのＰｔ膜を蒸着法で形成して、第一の接続導体７ａ及び第二の接続導体７ｂを形成する。第一の接続導体７ａは絶縁膜６ａ及び絶縁膜６ｃに沿って連続して形成され、第一の容量電極膜３ａの端面付近の平面部及び第一の容量電極膜３ｂの端面付近の平面部と電気的に接続される。また、第ニの接続導体７ｂは絶縁膜６ｂ及び絶縁膜６ｄに沿って連続して形成され、第ニの容量電極膜５ａの端面付近の平面部及び第ニの容量電極膜５ｂの端面付近の平面部と電気的に接続される。

次に図２０に示すように、レジスト膜１０ｅをウェット剥離液で除去し、積層型薄膜コンデンサが形成される。基板２をダイシングソー等で３．２ｍｍ×１．６ｍｍに切断分割すると、図１の積層型薄膜コンデンサ１が得られる。

こうして得られた積層型薄膜コンデンサ１は、各容量電極膜及び各誘電体薄膜を最初に積層して形成するので、各々の厚みは略均一になり、バラツキが少なくなる。よって、厚みのバラツキに起因する静電容量のバラツキが低減されるため、積層型薄膜コンデンサの静電容量の制御が容易になる。

また、積層型薄膜コンデンサ１は各容量電極膜及び各誘電体薄膜の厚みが略均一であるため、例えば第一の容量電極膜３ａと３ｂとの間の段差と第ニの容量電極膜５ａと５ｂとの間の段差がほぼ同じになる。よって積層数の増加に伴う段差の拡大が少ないので、段差の拡大による電極切れを防止することができる。

なお、本発明の積層型薄膜コンデンサの別の実施形態としては、図２１に示したようなものがある。これは積層型薄膜コンデンサ１をＳｉＯ_２等の絶縁体８で被覆し、エッチングによりビアホール９ａ、９ｂを形成し、このビアホール９ａ、９ｂに導電体を充填して第一の接続導体７ａ及び第二の接続導体７ｂに接続するコンタクトプラグ９ｃ、９ｄを形成したものである。

また、本発明の積層型薄膜コンデンサの別の実施形態としてはさらに、図２２に示した積層薄膜コンデンサ１‘のようなものがある。これは第一の接続導体７ａ及び第二の接続導体７ｂが基板面２または基板２上の絶縁層２ａに接触しない形状である。このような形状であれば寄生容量が小さくなり、高周波応答性が優れた積層薄膜コンデンサとなる。このように、本発明の範囲内であれば積層型薄膜コンデンサは様々な形状を採用することが可能である。

本発明の積層型薄膜コンデンサの基本構成を示す模式断面図である。本発明の積層型薄膜コンデンサの製造プロセスを示す模式断面図である。本発明の積層型薄膜コンデンサの製造プロセスを示す模式断面図である。本発明の積層型薄膜コンデンサの製造プロセスを示す模式断面図である。本発明の積層型薄膜コンデンサの製造プロセスを示す模式断面図である。本発明の積層型薄膜コンデンサの製造プロセスを示す模式断面図である。本発明の積層型薄膜コンデンサの製造プロセスを示す模式断面図である。本発明の積層型薄膜コンデンサの製造プロセスを示す模式断面図である。本発明の積層型薄膜コンデンサの製造プロセスを示す模式断面図である。本発明の積層型薄膜コンデンサの製造プロセスを示す模式断面図である。本発明の積層型薄膜コンデンサの製造プロセスを示す模式断面図である。本発明の積層型薄膜コンデンサの製造プロセスを示す模式断面図である。本発明の積層型薄膜コンデンサの製造プロセスを示す模式断面図である。本発明の積層型薄膜コンデンサの製造プロセスを示す模式断面図である。本発明の積層型薄膜コンデンサの製造プロセスを示す模式断面図である。本発明の積層型薄膜コンデンサの製造プロセスを示す模式断面図である。本発明の積層型薄膜コンデンサの製造プロセスを示す模式断面図である。本発明の積層型薄膜コンデンサの製造プロセスを示す模式断面図である。本発明の積層型薄膜コンデンサの製造プロセスを示す模式断面図である。本発明の積層型薄膜コンデンサの製造プロセスを示す模式断面図である。本発明の積層型薄膜コンデンサの別例を示す模式断面図である。本発明の積層型薄膜コンデンサの別例を示す模式断面図である。従来の積層型薄膜コンデンサの構造を示す模式断面図である。

符号の説明

１、１‘、１１積層型薄膜コンデンサ
２、１２基板
２ａ絶縁層
３ａ、３ｂ、１３ａ、１３ｂ第一の容量電極膜
４ａ、４ｂ、４ｃ、１４ａ、１４ｂ、１４ｃ誘電体薄膜
５ａ、５ｂ、１５ａ、１５ｂ第ニの容量電極膜
６、６ａ、６ｂ、６ｃ、６ｄ、６ｅ絶縁膜
７ａ第一の接続導体
７ｂ第ニの接続導体
８絶縁体
９ａ、９ｂビアホール
９ｃ、９ｄコンタクトプラグ
１０ａ、１０ｂ、１０ｃ、１０ｄ、１０ｅレジスト膜

Claims

基板上に、第一の容量電極膜と第二の容量電極膜が誘電体薄膜を介して交互に多数積み重ねられかつ相対向する端面及び側面を有する積層体が形成されており、前記積層体の一方の端面側に形成されかつ前記第一の容量電極膜同士を電気的に接続する第一の接続導体と、前記積層体の他方の端面側に形成されかつ前記第二の容量電極膜同士を電気的に接続する第二の接続導体と、を有する積層型薄膜コンデンサの製造方法において、
前記第一の容量電極膜、前記誘電体薄膜及び前記第二の容量電極膜を前記基板上に順次積層する工程と、
前記第一の容量電極膜の一方の端面付近の平面部を露出させて前記積層体の一方の端面を階段状に形成する工程と、
前記第二の容量電極膜の他方の端面付近の平面部を露出させて前記積層体の他方の端面を階段状に形成する工程と、
前記積層体を絶縁層で覆って、次いで前記絶縁層のうち前記第一の容量電極膜及び前記第二の容量電極膜の平坦部を覆っている絶縁層のみを除去して前記積層体の端面及び側面を絶縁膜で覆う工程と、
前記積層体の一方の端面に前記第一の接続導体を形成して前記第一の容量電極膜の一方の端面付近の平面部同士を電気的に接続し、前記積層体の他方の端面に前記第ニの接続導体を形成して前記第ニの容量電極膜の他方の端面付近の平面部同士を電気的に接続する工程と、
を有することを特徴とする積層型薄膜コンデンサの製造方法。
基板上に、第一の容量電極膜と第二の容量電極膜が誘電体薄膜を介して交互に多数積み重ねられかつ相対向する端面及び側面を有する積層体が形成されており、前記積層体の一方の端面側に形成されかつ前記第一の容量電極膜同士を電気的に接続する第一の接続導体と、前記積層体の他方の端面側に形成されかつ前記第二の容量電極膜同士を電気的に接続する第二の接続導体と、を有する積層型薄膜コンデンサにおいて、
前記積層体の一方の端面は階段状に形成されて前記第一の容量電極膜の端面付近に平面部が形成されており、前記積層体の他方の端面は階段状に形成されて前記第ニの容量電極膜の端面付近に平面部が形成されており、前記第一の容量電極膜、前記第二の容量電極膜及び前記誘電体薄膜の端面及び側面は絶縁膜で覆われており、前記第一の容量電極膜と前記第一の接続導体は前記第一の容量電極膜の一方の端面付近の平面部で接続され、前記第ニの容量電極膜と第ニの接続導体は前記第ニ容量電極膜の他方の端面付近の平面部で接続されている
ことを特徴とする積層型薄膜コンデンサ。