JP6489202B2 - キャパシタ - Google Patents

キャパシタ Download PDF

Info

Publication number
JP6489202B2
JP6489202B2 JP2017502301A JP2017502301A JP6489202B2 JP 6489202 B2 JP6489202 B2 JP 6489202B2 JP 2017502301 A JP2017502301 A JP 2017502301A JP 2017502301 A JP2017502301 A JP 2017502301A JP 6489202 B2 JP6489202 B2 JP 6489202B2
Authority
JP
Japan
Prior art keywords
electrode
lower electrode
connection
upper electrode
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017502301A
Other languages
English (en)
Other versions
JPWO2016136564A1 (ja
Inventor
俊幸 中磯
俊幸 中磯
卓 小宮山
卓 小宮山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2016136564A1 publication Critical patent/JPWO2016136564A1/ja
Application granted granted Critical
Publication of JP6489202B2 publication Critical patent/JP6489202B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/40Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、電子機器に組み込まれるキャパシタに関し、特に低ESRに適したキャパシタに関する。
誘電体層およびそれを挟む内部電極が薄膜プロセスで形成された薄膜キャパシタは、一般に、小型でESL(等価直列インダクタンス)が低く、高周波回路におけるフィルタや整合回路に用いられる。
従来の薄膜キャパシタは、例えば特許文献1に示されるように、高誘電率の(BaxSr1-x)TiO3膜(以下、「BST膜」という。)の上部電極と下部電極とで挟み込む構造を備える。
BST膜は酸化性雰囲気中、800℃以上1000℃以下程度の高温で焼成される。そのため、内部電極にはスパッタリングによるPt(プラチナ)薄膜が用いられる。W(タングステン)も上記焼成条件に適しているが、導電率が低い点で低ESR性の観点からは適さない。
特開2010−21234号公報
薄膜キャパシタは、非常に小型でありながら高容量のチップコンデンサとして用いることができる。しかし、例えばフィルタ回路のQ値や挿入損失の特性には上記薄膜キャパシタのESR(等価直列抵抗)が大きな因子となる場合がある。薄膜キャパシタは、上述のとおり、上部電極および下部電極にPt薄膜を用いているので、これら電極の導電率の低さによって低ESR性が得られない。
ここで、下部電極に流れる電流配向の例を図15に示す。図15において、基板10に下部共通電極40が形成されている。この下部共通電極40の上部に第1上部電極および第2上部電極が配置されている。第1領域Z1は第1上部電極が対向する領域、第2領域Z2は第2上部電極が対向する領域である。図15中の矢印線は第1領域Z1から第2領域Z2へ流れる電流の経路の例を示す。第1領域Z1と第2領域Z2とが平面内で対向する箇所に電流は集中するが、第1領域および第2領域Z2の外側へも電流経路は分布する。特に、下部共通電極40の長手方向の両側の縁端部にも電流は集中する。そのため、下部共通電極40の面内方向のシート抵抗が重要である。
本発明の目的は、導体部の形状および配置に工夫を加えて、ESRの低減により有効なキャパシタを提供することにある。
(1)本発明のキャパシタは、
第1下部電極と、
第2下部電極と、
前記第1下部電極に対向配置された第1上部電極と、
前記第1下部電極と前記第1上部電極との間に配置された第1誘電体層と、
前記第2下部電極に対向配置された第2上部電極と、
前記第2下部電極と前記第2上部電極との間に配置された第2誘電体層と、
前記第1上部電極に接続された第1接続電極と、
前記第1接続電極と同じ層に設けられ、前記第2上部電極に接続された第2接続電極と、
前記第1下部電極および前記第2下部電極が設けられた層とは別の層に設けられ、前記第1下部電極と前記第2下部電極とを接続する補助電極と、
を有し、
前記第1下部電極が第1層間接続導体を介して前記補助電極に接続されるとともに、前記第2下部電極が第2層間接続導体を介して前記補助電極に接続されて、
前記第1上部電極と前記第2上部電極との間に複数の電流経路が形成される、ことを特徴とする。
上記構成により、第1下部電極および第2下部電極に対して補助電極が並列接続されるので、第1、第2の下部電極と補助電極とによる実効的なシート抵抗が低下する。これよりESRが低減される。
(2)上記(1)において、前記補助電極は前記第1下部電極および前記第2下部電極よりもシート抵抗が低いことが好ましい。これにより、補助電極が比較的小さくても、下部共通電極および補助電極による並列接続回路の抵抗値が効果的に下がるので、素子の大型化が避けられる。
(3)上記(1)または(2)において、前記補助電極の主要部は、前記第1接続電極および前記第2接続電極が設けられた層と同じ層に設けられる構成であることが好ましい。これにより、特に補助電極形成層を設けることなく、キャパシタを構成でき、大型化、高コスト化することはない。
(4)上記(1)〜(3)のいずれかにおいて、前記補助電極は、前記第1下部電極および前記第2下部電極にそれぞれ複数箇所で接続されることが好ましい。このことにより第1下部電極および第2下部電極から補助電極への電流のバイパス経路が多くなって、ESR低減効果が高まる。
(5)上記(1)〜(4)のいずれかにおいて、前記補助電極は、前記第1上部電極および前記第2上部電極に設けられた開口を通って前記第1下部電極および前記第2下部電極に接続されることが好ましい。このことにより、第1下部電極および第2下部電極から補助電極の主要な電流路までの経路長を短縮化でき、ESR低減効果が高まる。
(6)上記(1)〜(5)のいずれかにおいて、前記補助電極は、平面視で前記第1接続電極および前記第2接続電極の形成領域より外側に配置されることが好ましい。このことにより、縁端効果により第1下部電極および第2下部電極の縁端部に集中して流れようとする電流が補助電極に効果的にバイパスするので、小面積の補助導体であってもESR低減効果が高まる。
(7)上記(1)〜(6)のいずれかにおいて、前記第1下部電極および前記第2下部電極はPtを主成分とする金属であり、前記第1接続電極、前記第2接続電極および前記補助電極はCuまたはAlを主成分とする金属であることが好ましい。これにより、誘電体層を挟み込む電極である第1、第2の下部電極および第1、第2の上部電極には、それに適した電極材料を用いつつ低ESR化できる。
(8)上記(1)〜(7)のいずれかにおいて、前記第1下部電極、前記第2下部電極、前記第1上部電極、前記第2上部電極、前記第1接続電極、前記第2接続電極、前記補助電極、前記第1誘電体層および前記第2誘電体層を支持する基板を備え、
前記第1下部電極、前記第2下部電極、前記第1上部電極、前記第2上部電極、前記第1接続電極、前記第2接続電極および前記補助電極は、薄膜プロセスによって形成される金属薄膜であり、前記第1誘電体層および前記第2誘電体層は、薄膜プロセスによって形成される誘電体薄膜であることが好ましい。このことにより、小型で大容量のキャパシタが得られる。
(9)上記(1)〜(8)のいずれかにおいて、前記第1下部電極および前記第2下部電極は同一層で連続していることが好ましい。これにより、下部電極に必要な層数が少なく、パターンが単純化され、小型化、製造容易性が高まる。
(10)上記(1)〜(9)のいずれかにおいて、前記第1下部電極および前記第2下部電極は分離されていてもよい。前記第1下部電極および前記第2下部電極は補助電極を介して電気的に接続される。
(11)上記(1)〜(10)のいずれかにおいて、前記第1誘電体層および前記第2誘電体層は強誘電体層であって、前記第1下部電極と前記第1上部電極との間に印加される電圧によって前記第1下部電極と前記第1上部電極との間の容量が変化し、前記第2下部電極と前記第2上部電極との間に印加される電圧によって前記第2下部電極と前記第2上部電極との間の容量が変化することが好ましい。これにより、低ESRの可変容量素子としてのキャパシタが構成される。
(12)上記(11)において、異なる抵抗値を有する複数の抵抗素子を含み、前記第1下部電極と前記第1上部電極との間に印加される電圧および前記第2下部電極と前記第2上部電極との間に印加される電圧が複数通りに異なる制御電圧を印加する制御電圧印加回路を備えることが好ましい。これにより、外部から印加される制御電圧で容量値が制御される可変容量素子としてのキャパシタが構成される。
本発明によれば、面内方向に多くの電流が流れる下部電極に対して補助電極が並列接続され、電流経路上の抵抗成分が低減されるので、低ESRのキャパシタが得られる。
図1は第1の実施形態に係るキャパシタ101の斜視図である。 図2はキャパシタ101の概略分解斜視図である。 図3はキャパシタ101の平面図である。 図4(A)は図3におけるA−A部分の断面図、図4(B)は図3におけるB−B部分の断面図、図4(C)は図3におけるC−C部分の断面図である。 図5は、キャパシタ101のインピーダンスの周波数特性を示す図である。 図6はキャパシタ101のQ値の周波数特性を示す図である。 図7は第2の実施形態に係るキャパシタ102の概略分解斜視図である。 図8(A)はキャパシタ102の平面図である。図8(B)は図8(A)におけるA−A部分の断面図である。 図9は第3の実施形態に係るキャパシタ103の平面図である。 図10(A)は図9におけるA−A部分の断面図、図10(B)は図9におけるB−B部分の断面図である。 図11(A)は、第4の実施形態に係るキャパシタ104Aの主要部の断面図であり、図11(B)はキャパシタ104Aの主要部の部分平面図である。 図12(A)は、第4の実施形態に係る別のキャパシタ104Bの主要部の断面図であり、図12(B)はキャパシタ104Bの主要部の部分平面図である。 図13はキャパシタ104Aの内部の全体の回路図である。 図14は適用回路に対するキャパシタ101の接続例を示す図である。 図15は従来のキャパシタにおける下部共通電極に流れる電流配向の例を示す図である。
以降、図を参照して幾つかの具体的な例を挙げて、本発明を実施するための複数の形態を示す。各図中には同一箇所に同一符号を付す。第2の実施形態以降では第1の実施形態と共通の事柄についての記述を省略し、異なる点について説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
《第1の実施形態》
図1は第1の実施形態に係るキャパシタ101の斜視図である。図2はキャパシタ101の概略分解斜視図である。図3はキャパシタ101の平面図である。図4(A)は図3におけるA−A部分の断面図、図4(B)は図3におけるB−B部分の断面図、図4(C)は図3におけるC−C部分の断面図である。
キャパシタ101は、図1における上面が実装面であり、回路基板へ表面実装される。
キャパシタ101は、次に列挙する要素を備える。
(a)第1領域Z1および第2領域Z2を有する下部共通電極40、
(b)第1領域Z1に対向配置された第1上部電極41、
(c)第1領域Z1と第1上部電極41との間に配置された第1誘電体層21、
(d)第1上部電極41と同じ層に設けられ、第2領域Z2に対向配置された第2上部電極42、
(e)第2領域Z2と第2上部電極42との間に配置された第2誘電体層22、
(f)第1上部電極41に接続された第1接続電極51、
(g)第1接続電極51と同じ層に設けられ、第2上部電極42に接続された第2接続電極52、
(h)下部共通電極40が設けられた層とは別の層に設けられ、下部共通電極40の第1領域Z1と下部共通電極40の第2領域Z2とを接続する補助電極43,44。
上記第1領域Z1は下部共通電極40の第1上部電極41が対向する領域であり、第2領域Z2は下部共通電極40の第2上部電極42が対向する領域である。下部共通電極40の第1領域Z1は、本発明の「第1下部電極」に相当し、下部共通電極40の第2領域Z2は、本発明の「第2下部電極」に相当する。
下部共通電極40の第1領域Z1、第1上部電極41および第1誘電体層21によって第1キャパシタ部が構成される。同様に、下部共通電極40の第2領域Z2、第2上部電極42および第2誘電体層22によって第2キャパシタ部が構成される。図2では第1キャパシタ部をコンデンサC1、第2キャパシタ部をコンデンサC2でそれぞれ表している。
第1上部電極41は層間接続導体81を介して第1接続電極51に接続されている。同様に、第2上部電極42は層間接続導体82を介して第2接続電極52に接続されている。そのため、第1接続電極51と第2接続電極52との間に、上記第1キャパシタ部(コンデンサC1)と上記第2キャパシタ部(コンデンサC2)の直列回路が接続された構成となっている。第1接続電極51および第2接続電極52は、例えば回路基板の表面に形成された実装電極に、導電性接合材を介してそれぞれ接続される。
下部共通電極40は基板10の第1主面に形成されている。上記第1キャパシタ部および第2キャパシタ部の周囲は絶縁層3で封止されている。絶縁層3の上面には、第1接続電極51および第2接続電極52を露出させ、その他の領域を覆う、ソルダーレジスト等による保護層33が形成されている。
補助電極43,44は、下部共通電極40が設けられた層よりも上層側に設けられており、本例では、第1接続電極51および第2接続電極52が設けられた層と同じ層に設けられている。
図2、図4(B)に表れているように、補助電極43,44は、第1上部電極41および第2上部電極42に設けられた開口を通って下部共通電極40に接続されている。つまり、各補助電極はそれぞれ複数の層間接続導体を介して下部共通電極に接続されている。
また、図2、図3に表れているように、補助電極43,44は、平面視で第1接続電極51および第2接続電極52の形成領域より外側に配置されている。補助電極43,44は、第1上部電極41,第2上部電極42の配列方向に沿って延びる長尺状パターンである。言い換えると、後述の電流経路に沿って延びる帯状パターンである。その長さ寸法は、下部共通電極40の長さ寸法はほぼ等しい。また、補助電極43,44は、第1上部電極41の中心と第2上部電極42の中心とを結ぶ仮想線に関して対称に配置されている。
図2、図3に表れているように、下部共通電極40の第1領域Z1には、層間接続導体71A,71B,71C,71Dを介して補助電極43,44が接続されている。同様に、下部共通電極40の第2領域Z2には、層間接続導体72A,72B,72C,72Dを介して補助電極43,44が接続されている。
基板10は、表面に絶縁膜が形成されたSi基板である。下部共通電極40、第1上部電極41および第2上部電極42はそれぞれPt薄膜である。第1誘電体層21および第2誘電体層22はBST薄膜である。補助電極43,44、層間接続導体71A,71B,71C,71D,72A,72B,72C,72D、第1接続電極51および第2接続電極52はいずれもCu薄膜である。これらはAl薄膜であってもよい。
キャパシタ101には、第1接続電極51および第2接続電極52から電流が出入りする。ここで、補助電極43,44が無いとすると、例えば、電流が第1接続電極51から流入し、第2接続電極52から流出する場合、第1接続電極51→層間接続導体81→第1上部電極41→第1誘電体層21→下部共通電極40→第2誘電体層22→第2上部電極42→層間接続導体82→第2接続電極52の経路でのみ電流が流れる。
本実施形態のキャパシタ101では、補助電極43,44および層間接続導体71A,71B,71C,71D,72A,72B,72C,72Dを備えるので、2つの電流経路が生じる。電流が第1接続電極51から流入し、第2接続電極52から流出する場合の電流経路は次のとおりである。
[電流経路1]
第1接続電極51→層間接続導体81→第1上部電極41→第1誘電体層21→下部共通電極40→第2誘電体層22→第2上部電極42→層間接続導体82→第2接続電極52。
[電流経路2]
第1接続電極51→層間接続導体81→第1上部電極41→第1誘電体層21→下部共通電極40→層間接続導体71A,71B,71C,71D→補助電極43,44→層間接続導体72A,72B,72C,72D→下部共通電極40→第2誘電体層22→第2上部電極42→層間接続導体82→第2接続電極52。
すなわち、層間接続導体71A,71B,71C,71D,72A,72B,72C,72Dおよび補助電極43,44によるバイパス電流経路が下部共通電極40に並列接続される。
下部共通電極40がPt薄膜であるのに対し、補助電極43,44はCu薄膜である。したがって、補助電極43,44は下部共通電極40よりシート抵抗(面抵抗率)が低い。補助電極43,44の抵抗値をより小さくするため、補助電極43,44の厚みは下部共通電極40の厚みより大きくしてもよい。また、層間接続導体71A,71B,71C,71D,72A,72B,72C,72Dの電流経路方向での抵抗値は補助電極43,44の電流経路方向での抵抗値より低い、または同等である。したがって、上記電流経路2に流れる電流(バイパス電流)は、上記電流経路1より大きい、または同等である。
なお、第1誘電体層21と第2誘電体層22とは、図4(A)に表れているように、分離されていてもよいが、連続した1つの誘電体層であってもよい。
図5は、キャパシタ101のインピーダンスの周波数特性を示す図である。図6はキャパシタ101のQ値の周波数特性を示す図である。図5、図6において、特性カーブAはキャパシタ101の特性、特性カーブBは比較例の特性である。比較例は、補助電極43,44を設けない構造のキャパシタである。
図5に表れているように、本実施形態のキャパシタ101によれば、周波数約250MHzでインピーダンスは最低となる。この周波数でのインピーダンスがESRに相当し、ESRは約0.7Ωである。比較例のESRは約1.1Ωであるので、比較例に比べて約0.4Ω改善されている。
また、Q値は、(インピーダンスの虚部)/(インピーダンス実部)で算出され、自己共振周波数よりも低周波数側では、Q値≒1/(ωC・(ESR+誘電体の誘電損失))となる。そのため、図6に示すように、実施例、比較例いずれも高周波になるにつれてQ値は低くなるが、本実施形態のキャパシタ101はそのESRの低下に伴って、1MHzから11MHzまで、比較例に比べ、Q値は16以上改善されている。
本発明のキャパシタ(本実施形態においてはキャパシタ101)は、例えば図14に示すように、半導体集積回路300の電源端子Vddおよびグランド端子GNDの付近に接続されるデカップリングコンデンサ(バイパスコンデンサ)として用いられる。
本実施形態によれば、次のような特徴を備える。
(a)補助電極43,44は下部共通電極40よりもシート抵抗が低いので、補助電極43,44が比較的小さくても、下部共通電極40および補助電極43,44による並列接続回路の抵抗値が効果的に下がる。したがって、素子(キャパシタ)の大型化が避けられる。
(b)補助電極43,44の主要部は、第1接続電極51および第2接続電極52が設けられた層と同じ層に設けられているので、特に補助電極形成用の層を設けることなく、キャパシタを構成でき、大型化、高コスト化することはない。
(c)補助電極43,44は、下部共通電極40の第1領域Z1および第2領域Z2にそれぞれ複数箇所で接続されているので、下部共通電極40から補助電極43,44への電流のバイパス経路が多く、ESR低減効果が高い。
(d)補助電極43,44は、第1上部電極41および第2上部電極42に設けられた開口を通って下部共通電極40に接続されているので、下部共通電極40から補助電極43,44の主要な電流路までの経路長を短縮化でき、ESR低減効果が高い。
(e)補助電極43,44は、平面視で第1接続電極51および第2接続電極52の形成領域より外側に配置されているので、縁端効果により下部共通電極40の縁端部(図2に示す縁端部EG3,EG4)に集中して流れようとする電流が補助電極43,44に効果的にバイパスするので、小面積の補助電極43,44であってもESR低減効果が高い。
(f)下部共通電極40はPtを主成分とする金属であり、第1接続電極51、第2接続電極52および補助電極43,44はCuまたはAlを主成分とする金属であるので、誘電体層21,22を挟み込む電極である下部共通電極および第1第2の上部電極には、それに適した電極材料を用いつつ低ESR化できる。
(g)下部共通電極40、第1上部電極41、第2上部電極42、第1接続電極51、第2接続電極52、補助電極43,44は、薄膜プロセスによって形成される金属薄膜であり、第1誘電体層21および第2誘電体層22は、薄膜プロセスによって形成される誘電体薄膜であるので、小型で大容量のキャパシタが得られる。
(h)第1上部電極41と第2上部電極42とは同一層に形成されるので、これらは同一プロセス、同一材料、同一厚みで構成される。そのため、第1キャパシタ部、第2キャパシタ部の特性を容易に等しくできる。
なお、第1接続電極51、第2接続電極52の表面に、Cuのめっき膜、またはさらにNi/Auめっき膜を施してもよい。
本実施形態では、第1上部電極41に第1接続電極51が層間接続導体81を介して直接的に接続された例を示したが、第1接続電極51はキャパシタ素子等の他の素子を介して第1上部電極41に接続(すなわち間接的に接続)されていてもよい。第2上部電極42と第2接続電極52との関係についても同様であり、第2接続電極52は第2上部電極42に間接的に接続されていてもよい。このように、上部電極と接続電極とが何らかの素子を介して間接的に接続されてもよいことは、以降に示す各実施形態においても同様である。
《第2の実施形態》
第2の実施形態では、下部電極の構成が第1の実施形態で示した例とは異なるキャパシタについて示す。
図7は第2の実施形態に係るキャパシタ102の概略分解斜視図である。図8(A)はキャパシタ102の平面図である。図8(B)は図8(A)におけるA−A部分の断面図である。
キャパシタ101は、次に列挙する要素を備える。
(a)第1下部電極91、第2下部電極92、
(b)第1下部電極91に対向配置された第1上部電極41、
(c)第1下部電極91と第1上部電極41との間に配置された第1誘電体層21、
(d)第1上部電極41と同じ層に設けられ、第2下部電極92に対向配置された第2上部電極42、
(e)第2下部電極92と第2上部電極42との間に配置された第2誘電体層22、
(f)第1上部電極41に接続された第1接続電極51、
(g)第1接続電極51と同じ層に設けられ、第2上部電極42に接続された第2接続電極52、
(h)第1下部電極91および第2下部電極92が設けられた層とは別の層に設けられ、第1下部電極91と第2下部電極92とを接続する補助電極43,44。
第1の実施形態で図2に示したキャパシタ101とは、下部共通電極40に代えて第1下部電極91および第2下部電極92を備える点で異なる。その他の基本的な構成はキャパシタ101と同じである。
第1下部電極91、第1上部電極41および第1誘電体層21によって第1キャパシタ部が構成される。同様に、第2下部電極92、第2上部電極42および第2誘電体層22によって第2キャパシタ部が構成される。図7では第1キャパシタ部をコンデンサC1、第2キャパシタ部をコンデンサC2でそれぞれ表している。
第1下部電極91は層間接続導体71A,71B,71C,71Dを介して補助電極43,44に接続されている。同様に、第2下部電極92は層間接続導体72A,72B,72C,72Dを介して補助電極43,44に接続されている。そのため、第1下部電極91と第2下部電極92とは電気的に接続される。
本実施形態のように、第1下部電極91と第2下部電極92とは分離されていてもよい。また、第1下部電極91と第2下部電極92とは異なる層に形成されていてもよい。
本実施形態のように、下部電極を第1下部電極91と第2下部電極92とに分けると、下部電極を下部共通電極で構成する場合に比べて、ESR低減効果の面で不利であるが、第1下部電極91および第2下部電極92の面積を小さくできる。それにより、製造時の電極材料の収縮にともなう反りや歪みを少なくできる。
なお、第1下部電極91と第2下部電極92とは同一層に形成されるので、これらは同一プロセス、同一材料、同一厚みで構成される。そのため、第1キャパシタ部、第2キャパシタ部の特性を容易に等しくできる。
《第3の実施形態》
第3の実施形態では、補助電極と下部共通電極とを積層方向に接続する層間接続構造が第1の実施形態とは異なる例を示す。
図9は第3の実施形態に係るキャパシタ103の平面図である。図10(A)は図9におけるA−A部分の断面図、図10(B)は図9におけるB−B部分の断面図である。
図10(A)に表れているように、第1接続電極51は層間接続部51Vが下方に延び、第1上部電極41に接続されている。同様に、第2接続電極52は層間接続部52Vが下方に延び、第2上部電極42に接続されている。
また、図10(B)に表れているように、補助電極43は層間接続部431A,431B,432A,432Bが下方に延び、下部共通電極40に接続されている。同様に、補助電極44は図9に表れている層間接続部431C,431D,432C,432Dが下方に延び、下部共通電極40に接続されている。
第1キャパシタ部および第2キャパシタ部の構成は第1の実施形態で示したキャパシタ101と同様である。但し、キャパシタ103では、第1誘電体層21、第2誘電体層22は一体の(連続した)誘電体層で構成されている。
以降、図10(A)(B)を参照して、このキャパシタ103の製造方法を順に説明する。
(1)基板10は、半導体基板または絶縁体基板であり、代表的には、表面にSiO2膜およびSiN絶縁膜が形成されたSi基板である。この基板10に、(BaxSr1-x)TiO3膜(BST膜)を密着層11として形成する。
(2)密着層11(BST膜)の表面に、下部共通電極40としてのPt電極膜、誘電体層21,22としてのBST膜、第1上部電極41および第2上部電極42としてのPt電極膜を順に形成する。
例えば、上記BST膜はスピンコート工程と焼成工程とにより形成し、Pt電極膜はスパッタリング法により成膜する。密着層11は、SiO2絶縁膜に対する電極膜の密着性を向上させるための密着層として作用する膜であればBST膜以外でもよい。また、必ずしも密着層11が必要なわけでもない。また、上記電極膜には、導電性が良好で耐酸化性に優れた高融点の他の貴金属材料、例えばAuを用いることもできる。
(3)無機絶縁層30としてSiO2膜をCVD法やスパッタリング法により形成し、その上に自動コーター等によってPBO(ポリベンゾオキサゾール)膜を塗布し、焼成することで、第1有機保護層31としてのPBO膜を形成する。そして、例えば誘導結合型プラズマ反応性イオンエッチング(ICP-RIE)によって、PBO膜にコンタクトホールとなる開口を形成する。なお、無機絶縁層はSiO2に限られるものではないし、第1有機保護層もPBO膜に限られるものではない。
(4)スパッタリング法等により、上記開口内およびPBO膜の表面に例えば0.1μm/1.0μm/0.1μmのTi/Cu/Ti膜を成膜する。
(5)上記Ti/Cu/Ti膜をパターンニングすることで、第1接続電極51、第2接続電極52、補助電極43,44を形成する。なお、各中間電極はスパッタリング法によるTi/Cu/Ti膜に限定されるものではなく、例えばめっき法によるCu膜等を利用してもよい。
(9)第2有機保護層32としてソルダーレジスト膜を塗布形成する。
(10)上記ソルダーレジスト膜に開口を形成し、その開口内にNiめっき、続いてAuめっきを行うことで、表面がNi/Auめっきされた第1端子電極61および第2端子電極62を形成する。なお、めっき膜はNi/Auに限られるものではなく、Ni/Sn等のめっき膜であってもよい。
このように、本実施形態のキャパシタは、薄膜プロセスを利用した薄膜キャパシタである。この薄膜キャパシタにおいて、第1上部電極41および第2上部電極42C等を、Ptを主成分とする高融点金属で構成すれば、誘電体層21,22である高誘電率材料のBSTを酸化性雰囲気中、800℃以上1000℃以下程度の高温で焼成できる。
補助電極43,44はCuを主成分とする金属膜のように比抵抗の小さな材料で構成し、しかも膜厚を厚くすれば、下部共通電極40(Pt)よりシート抵抗を低くすることができる。なお、補助電極43,44はCu以外にAlを主成分とする金属であってもよい。このことにより、誘電体層21,22を挟み込む電極である第1上部電極41、第2上部電極42および下部共通電極40には、それらに適した電極材料を用いつつキャパシタを低ESR化できる。
本実施形態では、第1接続電極51および第2接続電極52に、CuまたはCu表面にNi/Auめっき膜が形成された金属膜による第1端子電極61および第2端子電極62が形成されているので、端子電極の導電率を高く、且つ耐環境性が高い。
なお、補助電極43,44の上面にCuめっき膜、更にはその表面にNi/Auめっき膜を形成してもよい。そのことによって、補助電極43,44のシート抵抗を更に低減できる。
本実施形態では、下部共通電極40の下地として、連続した密着層11が形成された例を示したが、下部電極が第1下部電極と第2下部電極とに分離されている場合には、第1下部電極の下地の密着層と第2下部電極の下地の密着層とは分離されていてもよい。
なお、本実施形態では、図10(A)に表れているように、第1接続電極51の表面に形成された第1端子電極61、および第2接続電極52の表面に形成された第2端子電極62をそれぞれ外部接続用の電極として用いるが、第1端子電極61、第2端子電極62を設けることなく、第1接続電極51、第2接続電極52を外部接続用の電極として用いてもよい。
また、外部接続用の電極は、最表面層(本実施形態では第2有機保護層32)より突出していなくてもよく、最表面層(第2有機保護層32)と同一面であってもよい。また、第1の実施形態で図4(A)(B)(C)に示したように、最表面層(保護層33)より凹んでいてもよい。
《第4の実施形態》
第4の実施形態では、制御電圧によって容量値が定める可変容量素子の例を示す。
図11(A)は可変容量素子としてのキャパシタ104Aの主要部の断面図である。図11(B)はキャパシタ104Aの内部の部分平面図である。但し、図11(B)においては、後に示す耐湿保護膜PC1を除いた状態で表している。
図11(A)(B)において基板SIは表面にSiO2膜が形成されたSi基板である。この基板SI上に強誘電体膜FS1、キャパシタ電極PT1、強誘電体膜FS2、キャパシタ電極PT2、強誘電体膜FS3の順に強誘電体膜とPt膜が交互に形成されてキャパシタ部が構成されている。
これらの強誘電体膜FS1,FS2,FS3およびキャパシタ電極PT1,PT2の積層膜の上部には耐湿保護膜PC1が被覆されている。この耐湿保護膜PC1の上部には更に有機保護膜PC2が形成されている。
有機保護膜PC2の上部には配線膜TI1が形成されている。また、この配線膜TI1によって、第1接続電極51,53、第2接続電極52,54、および補助電極43,44が形成される。これら接続電極51〜54はコンタクトホールを介してキャパシタ電極PT2の所定箇所に接続される。また、補助電極43,44はコンタクトホールを介してキャパシタ電極PT1の所定箇所に接続される。配線膜TI1は、耐湿保護膜PC1および有機保護膜PC2の周囲を覆うように形成されている。
図11(B)に表れている、第1上部電極41、第2上部電極42は、上記キャパシタ電極PT2で構成されている。また、下部共通電極40は、上記キャパシタ電極PT1で構成されている。
配線膜TI1の表面には層間絶縁膜SR1が形成されている。この層間絶縁膜SR1の表面に抵抗膜パターンRE1が形成されている。この抵抗膜パターンRE1の表面は層間絶縁膜SR2で被覆されていて、この層間絶縁膜SR2の表面に抵抗膜パターンRE2が形成されている。この抵抗膜パターンRE2の表面は層間絶縁膜SR3で被覆されている。
これらの抵抗膜パターンRE1,RE2の抵抗膜は、薄膜プロセス(フォトリソグラフィおよびエッチング技術を利用したプロセス)または厚膜プロセス(スクリーン印刷等の印刷技術を利用したプロセス)で形成されている。各抵抗素子の抵抗値は、抵抗膜パターンの幅、長さおよび厚みによって定められる。
層間絶縁膜SR3の表面には配線膜TI2が形成されている。また、この配線膜TI2は、層間絶縁膜SR1,SR2,SR3に形成されたコンタクトホールを介して配線膜TI1に接続されている。
層間絶縁膜SR3の表面にはソルダーレジスト膜SR4が被覆されている。そして、このソルダーレジスト膜SR4の開口で且つ配線膜TI2の表面には外部接続電極EEが形成されている。
前記強誘電体膜FS1は基板SIおよび耐湿保護膜PC1に対する密着用・拡散防止用の絶縁膜である。また、強誘電体膜FS3は耐湿保護膜PC1に対する密着用の絶縁膜である。前記キャパシタ電極PT1,PT2に使用される導電性材料としては、導電性が良好で耐酸化性に優れた高融点の貴金属材料、例えば、Pt,Auを用いることができる。
また、前記強誘電体膜FS1,FS2,FS3に使用される薄膜材料としては、高誘電率を有する誘電体材料が使用される。具体的には、(Ba,Sr)TiO3 (BST)、SrTiO3、BaTiO3、Pb(Zr,Ti)O3等のペロブスカイト化合物、SrBi4Ti4O15等のビスマス層状化合物等を使用することができる。
また、配線膜TI1,TI2は、Ti/Cu/Tiの三層からなり、Ti層は例えば100nmに形成され、Cu層は、例えば1000nmに形成される。
また、外部接続電極EEは、Au/Niの二層からなり、第1層のNi層は、例えば2000nmに形成され、第2層のAu層は例えば200nmに形成される。
前記耐湿保護膜PC1は有機保護膜PC2から放出される水分がキャパシタ部に浸入するのを防止する。この耐湿保護膜PC1としては、SiNx、SiO2、Al2O3、TiO2等を使用することができる。また、有機保護膜PC2は外部からの機械的応力を吸収する。この有機保護膜PC2としては、PBO(ポリベンゾオキサゾール)樹脂、ポリイミド樹脂、エポキシ樹脂等を使用することができる。
前記抵抗膜パターンRE1,RE2の抵抗材料は例えばニクロムである。
図11(A)(B)に示す構造によって、接続電極51,52,53,54を介して直列接続された容量素子(後に示す容量素子C11,C12,C13,C14,C15,C16)が構成される。
図12(A)(B)は、可変容量素子としてのキャパシタ104Bの主要部の断面図である。図11(A)(B)に示したキャパシタ104Aとは、下部電極の構成が異なる。キャパシタ104Bでは、第1下部電極91、第2下部電極92が分離されている。その他の構成はキャパシタ104Aと同じである。
図13はキャパシタ104Aの内部の回路図である。抵抗素子R11〜R17,R21〜R25は上記抵抗膜パターンRE1,RE2で構成される抵抗である。キャパシタ104Aは制御電圧印加回路14Rおよび可変容量部14Cを備えている。可変容量部14CはA点−B点間への印加電圧に応じてポートP11−P12間の容量値が定まる。制御電圧印加回路14RのポートP21〜P25には、制御回路のGPIOポート(GPIO0〜GPIO4)が接続される。これらのポートP21〜P25には、抵抗素子R21〜R25の一方端が接続され、抵抗素子R21〜R25の他方端がA点で共通接続されている。例えば、抵抗素子R21,R22,R23,R24,R25の抵抗値の比率は1:2:4:8:16に定められている。
ポートP21〜P25は選択的にハイレベル(電源電圧)またはローレベル(グランド電圧)に設定される。可変容量部14CのポートPcはグランドに接続される。したがって、ポートP21〜P25のレベルに応じて、抵抗素子R21〜R25は抵抗分圧回路として作用し、その分圧比と電源電圧とに応じた制御電圧が可変容量部14CのA点−B点間に印加される。
可変容量部14Cにおいて、容量素子C11,C12,C13,C14,C15,C16のそれぞれの両端にはRF抵抗素子R11〜R17を介して制御電圧が印加される。容量素子C11〜C16は、対向する電極間に強誘電体膜が挟み込まれた強誘電体キャパシタである。強誘電体膜は印加される電界の強度に応じて分極量が変化して、見かけ上の誘電率が変化するので、制御電圧によって容量値を定められる。
なお、図11(A)(B)、図12(A)(B)に示した例では、制御電圧印加回路14Rを構成する抵抗素子がキャパシタ104A,104B内に一体化されているが、制御電圧印加回路14Rを構成する抵抗素子はキャパシタ104A,104Bの外部の設けてもよい。すなわち、図13に示した可変容量部14Cを一つの部品として構成してもよい。
《他の実施形態》
以上に示した各実施形態では補助電極43,44をそれぞれ1層で構成したが、これらを複数層で構成されていてもよい。また、補助電極43と補助電極44は異なる層に形成されていてもよい。
以上に示した各実施形態では2つの補助電極43,44を設けたが、一方のみを設けてもよい。また、補助電極43,44は平面内で連続して導通していてもよい。
最後に、上述の実施形態の説明は、すべての点で例示であって、制限的なものではない。当業者にとって変形および変更が適宜可能である。例えば、異なる実施形態で示した構成の部分的な置換または組み合わせが可能である。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲内と均等の範囲内での実施形態からの変更が含まれる。
EG3,EG4…縁端部
Z1…第1領域
Z2…第2領域
3…絶縁層
10…基板
11…密着層
21…第1誘電体層
22…第2誘電体層
30…無機絶縁層
31…第1有機保護層
32…第2有機保護層
33…保護層
40…下部共通電極
41…第1上部電極
42…第2上部電極
43,44…補助電極
51…第1接続電極
52…第2接続電極
51V,52V…層間接続部
61…第1端子電極
62…第2端子電極
71A,71B,71C,71D,72A,72B,72C,72D…層間接続導体
81,82…層間接続導体
91…第1下部電極
92…第2下部電極
101,102,103,104A,104B…キャパシタ
300…半導体集積回路
431A,431B,432A,432B…層間接続部
431C,431D,432C,432D…層間接続部

Claims (11)

  1. 第1下部電極と、
    第2下部電極と、
    前記第1下部電極に対向配置された第1上部電極と、
    前記第1下部電極と前記第1上部電極との間に配置された第1誘電体層と、
    前記第2下部電極に対向配置された第2上部電極と、
    前記第2下部電極と前記第2上部電極との間に配置された第2誘電体層と、
    前記第1上部電極に接続された第1接続電極と、
    前記第1接続電極と同じ層に設けられ、前記第2上部電極に接続された第2接続電極と、
    前記第1下部電極および前記第2下部電極が設けられた層とは別の層に設けられ、前記第1下部電極と前記第2下部電極とを接続する補助電極と、
    を有し、
    前記第1下部電極が第1層間接続導体を介して前記補助電極に接続されるとともに、前記第2下部電極が第2層間接続導体を介して前記補助電極に接続されて、
    前記第1上部電極と前記第2上部電極との間に複数の電流経路が形成され
    前記補助電極は、前記第1上部電極および前記第2上部電極に設けられた開口を通って前記第1下部電極および前記第2下部電極に接続される、キャパシタ。
  2. 前記第1下部電極および前記第2下部電極は分離されている、請求項1に記載のキャパシタ。
  3. 第1下部電極と、
    第2下部電極と、
    前記第1下部電極に対向配置された第1上部電極と、
    前記第1下部電極と前記第1上部電極との間に配置された第1誘電体層と、
    前記第2下部電極に対向配置された第2上部電極と、
    前記第2下部電極と前記第2上部電極との間に配置された第2誘電体層と、
    前記第1上部電極に接続された第1接続電極と、
    前記第1接続電極と同じ層に設けられ、前記第2上部電極に接続された第2接続電極と、
    前記第1下部電極および前記第2下部電極が設けられた層とは別の層に設けられ、前記第1下部電極と前記第2下部電極とを接続する補助電極と、
    を有し、
    前記第1下部電極が第1層間接続導体を介して前記補助電極に接続されるとともに、前記第2下部電極が第2層間接続導体を介して前記補助電極に接続されて、
    前記第1上部電極と前記第2上部電極との間に複数の電流経路が形成され
    前記第1下部電極および前記第2下部電極は同一層で連続している、キャパシタ。
  4. 前記補助電極は前記第1下部電極および前記第2下部電極よりもシート抵抗が低い、請求項1から3のいずれかに記載のキャパシタ。
  5. 前記補助電極の主要部は、前記第1接続電極および前記第2接続電極が設けられた層と同じ層に設けられる、請求項1から4のいずれかに記載のキャパシタ。
  6. 前記補助電極は、前記第1下部電極および前記第2下部電極にそれぞれ複数箇所で接続される、請求項1からのいずれかに記載のキャパシタ。
  7. 前記補助電極は、平面視で前記第1接続電極および前記第2接続電極の形成領域より外側に配置される、請求項1からのいずれかに記載のキャパシタ。
  8. 前記第1下部電極および前記第2下部電極はPtを主成分とする金属であり、前記第1接続電極、前記第2接続電極および前記補助電極はCuまたはAlを主成分とする金属である、請求項1からのいずれかに記載のキャパシタ。
  9. 前記第1下部電極、前記第2下部電極、前記第1上部電極、前記第2上部電極、前記第1接続電極、前記第2接続電極、前記補助電極、前記第1誘電体層および前記第2誘電体層を支持する基板を備え、
    前記第1下部電極、前記第2下部電極、前記第1上部電極、前記第2上部電極、前記第1接続電極、前記第2接続電極および前記補助電極は、薄膜プロセスによって形成される金属薄膜であり、前記第1誘電体層および前記第2誘電体層は、薄膜プロセスによって形成される誘電体薄膜である、請求項1からのいずれかに記載のキャパシタ。
  10. 前記第1誘電体層および前記第2誘電体層は強誘電体層であり、前記第1下部電極と前記第1上部電極との間に印加される電圧によって前記第1下部電極と前記第1上部電極との間の容量が変化し、前記第2下部電極と前記第2上部電極との間に印加される電圧によって前記第2下部電極と前記第2上部電極との間の容量が変化する、請求項1からのいずれかに記載のキャパシタ。
  11. 異なる抵抗値を有する複数の抵抗素子を含み、前記第1下部電極と前記第1上部電極との間に印加される電圧および前記第2下部電極と前記第2上部電極との間に印加される電圧が複数通りに異なる制御電圧を印加する制御電圧印加回路を備える、請求項10に記載のキャパシタ。
JP2017502301A 2015-02-27 2016-02-18 キャパシタ Active JP6489202B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015038013 2015-02-27
JP2015038013 2015-02-27
PCT/JP2016/054638 WO2016136564A1 (ja) 2015-02-27 2016-02-18 キャパシタ

Publications (2)

Publication Number Publication Date
JPWO2016136564A1 JPWO2016136564A1 (ja) 2017-09-28
JP6489202B2 true JP6489202B2 (ja) 2019-03-27

Family

ID=56788465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017502301A Active JP6489202B2 (ja) 2015-02-27 2016-02-18 キャパシタ

Country Status (4)

Country Link
US (1) US10424440B2 (ja)
JP (1) JP6489202B2 (ja)
CN (1) CN207149415U (ja)
WO (1) WO2016136564A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6562161B2 (ja) 2017-02-17 2019-08-21 株式会社村田製作所 薄膜デバイスおよび薄膜デバイスの製造方法
CN209418326U (zh) * 2017-05-26 2019-09-20 株式会社村田制作所 电容器
KR102436125B1 (ko) * 2017-09-29 2022-08-26 삼성전기주식회사 에어로젤 커패시터 및 이의 제조 방법
US10607788B2 (en) * 2017-09-29 2020-03-31 Samsung Electro-Mechanics Co., Ltd. Aerogel capacitor and method for manufacturing the same
JP6547926B1 (ja) * 2018-05-22 2019-07-24 株式会社村田製作所 キャパシタ
WO2019225043A1 (ja) * 2018-05-22 2019-11-28 株式会社村田製作所 キャパシタ
JP6583591B1 (ja) * 2018-07-11 2019-10-02 株式会社村田製作所 容量素子
KR20210145999A (ko) * 2020-05-26 2021-12-03 에스케이하이닉스 주식회사 반도체 장치의 커패시터 및 이의 분포 모델 회로
US11605721B2 (en) * 2020-08-30 2023-03-14 Kaixuan Shi Sputtering electrode with multiple metallic-layer structure for semiconductor device and method for producing same
WO2022239717A1 (ja) * 2021-05-10 2022-11-17 株式会社村田製作所 半導体装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60158612A (ja) 1984-01-27 1985-08-20 富士通株式会社 多層セラミツクコンデンサ
JPH0547586A (ja) 1991-08-16 1993-02-26 Toshiba Corp コンデンサ部品
JP3045419B2 (ja) 1991-11-08 2000-05-29 ローム株式会社 誘電体膜コンデンサ
US6066537A (en) * 1998-02-02 2000-05-23 Tritech Microelectronics, Ltd. Method for fabricating a shielded multilevel integrated circuit capacitor
US7002435B2 (en) * 2002-09-27 2006-02-21 Kyocera Corporation Variable capacitance circuit, variable capacitance thin film capacitor and radio frequency device
US7092232B2 (en) * 2004-06-28 2006-08-15 Kyocera Corporation Variable capacitance capacitor, circuit module, and communications apparatus
JP4343085B2 (ja) * 2004-10-26 2009-10-14 Necエレクトロニクス株式会社 半導体装置
JP4499548B2 (ja) * 2004-12-24 2010-07-07 新光電気工業株式会社 キャパシタ部品
JP2006210589A (ja) 2005-01-27 2006-08-10 Kyocera Corp 薄膜コンデンサ
JP4512497B2 (ja) * 2005-01-31 2010-07-28 イビデン株式会社 コンデンサ内蔵パッケージ基板及びその製法
JP4674606B2 (ja) * 2005-10-18 2011-04-20 株式会社村田製作所 薄膜キャパシタ
JP5369519B2 (ja) 2008-07-09 2013-12-18 株式会社村田製作所 コンデンサ
JP5429019B2 (ja) * 2010-04-16 2014-02-26 富士通株式会社 キャパシタ及びその製造方法
JP5589617B2 (ja) 2010-06-30 2014-09-17 Tdk株式会社 薄膜コンデンサ及びその製造方法
CN103891047B (zh) * 2011-10-26 2017-04-05 株式会社村田制作所 可变电容元件以及高频器件
CN204442303U (zh) * 2012-06-08 2015-07-01 株式会社村田制作所 可变电容元件、高频设备以及通信装置
JP2013258224A (ja) 2012-06-12 2013-12-26 Taiyo Yuden Co Ltd 可変容量コンデンサ素子
JP6091855B2 (ja) * 2012-11-16 2017-03-08 太陽誘電株式会社 可変容量複合部品
JP6301238B2 (ja) * 2014-11-19 2018-03-28 太陽誘電株式会社 可変容量デバイス及びアンテナ装置

Also Published As

Publication number Publication date
US20170345577A1 (en) 2017-11-30
WO2016136564A1 (ja) 2016-09-01
US10424440B2 (en) 2019-09-24
CN207149415U (zh) 2018-03-27
JPWO2016136564A1 (ja) 2017-09-28

Similar Documents

Publication Publication Date Title
JP6489202B2 (ja) キャパシタ
JP6332547B2 (ja) キャパシタおよび電子機器
CN107403693B (zh) 薄膜电容器及其制造方法
KR101309499B1 (ko) 관통형 적층 콘덴서
JP4502609B2 (ja) 可変コンデンサ
JP4566012B2 (ja) 可変容量コンデンサ,回路モジュールおよび通信装置
JP4749052B2 (ja) 可変容量コンデンサ,回路モジュールおよび通信装置
JP4539715B2 (ja) 積層コンデンサアレイ
US10340088B2 (en) Thin-film capacitor
JP6788847B2 (ja) キャパシタ
US20090034153A1 (en) Feedthrough multilayer capacitor
WO2018216528A1 (ja) キャパシタ
US20090015982A1 (en) Feedthrough multilayer capacitor
JP2006303389A (ja) 薄膜コンデンサ素子および薄膜コンデンサアレイ
US11114249B2 (en) Thin-film capacitor
JP2008211064A (ja) 可変容量コンデンサアレイ及び可変容量コンデンサリレー
JP6819894B2 (ja) 電子部品
JP4959366B2 (ja) コンデンサ
JP4412386B2 (ja) 貫通型積層コンデンサ
JP4738182B2 (ja) 薄膜コンデンサ
JP6416102B2 (ja) 可変容量デバイスおよび通信装置
JP4493405B2 (ja) 可変コンデンサ,回路モジュールおよび通信装置
JP6583591B1 (ja) 容量素子
JP4952779B2 (ja) 積層コンデンサアレイ
US20100309608A1 (en) Buried Capacitor Structure

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170601

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180719

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181221

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190211

R150 Certificate of patent or registration of utility model

Ref document number: 6489202

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150