しかしながら、この可変コンデンサ200においては、図19(a)に等価回路図を示すように、バイアス信号は、薄膜コンデンサ200が実装される配線基板に形成した外部回路(バイアス供給回路)Gで供給されていた。すなわち、特許文献1に記載の薄膜コンデンサを利用する際には、この薄膜コンデンサ200以外に、配線基板上に、薄膜コンデンサ200の構造および特性に応じたバイアス供給回路Gを用意しなくてはならなかった。
このように、薄膜誘電体層を用いた従来の可変コンデンサ200においては、配線基板に実装される薄膜コンデンサ200に対応したバイアス供給回路Gを用意する必要があり、薄膜コンデンサ200の構造は簡素的な構造であっても、実装される薄膜コンデンサ200を考慮して、バイアス供給回路Gを設計する必要があり、その調整に非常に複雑な手間が必要となるという問題点があった。さらに、薄膜コンデンサ200とバイアス供給回路Gとが別々に構成されるため、全体として大型化してしまうという問題点もあった。
ところで、バイアス供給回路Gとしては、例えば図19(a)および図19(b)に示す等価回路図において点線部分で示したような回路構成が考えられる。
図19(a)では、薄膜コンデンサ200とバイアス供給回路Gとの接続点Aと、バイアス端子Vとの間に、インダクタンス成分としてのチョークコイル205が配置されている。
また、図19(b)では、バイアス供給回路Gに、薄膜コンデンサ200で動作させる高周波信号の波長λに対してλ/4線路長のストリップ線路206を形成している。そして、そのストリップ線路206のバイアス端子V側の一端は接地されており、さらに、ストリップ線路206のバイアス端子V側の一端と接地との間に直流制限容量素子208を形成していた。
これらのようなバイアス供給回路Gは、チョークコイル205やストリップ線路206により十分に高いインピーダンスになっており、薄膜コンデンサ200で動作させる高周波信号の高周波帯のインピーダンスに悪影響を与えることはない。なお、図19(b)に示すようにストリップ線路206を用いる場合は、直流制限容量素子208により、十分低いインピーダンスとなっており、高周波的には先端短絡スタブとなっている。
以上のように、従来の薄膜コンデンサ(可変コンデンサ)200において、高周波信号端子とバイアス端子Vとは、共通で使用されているため、外部回路にてチョークコイル205等を用いて、高周波成分(高周波信号の信号成分)と直流成分(バイアス信号)とを切り分ける必要があった。
また、バイアス信号の印加により誘電率が変化する誘電体層203を有し、容量が大きく変化する薄膜コンデンサ200においては、誘電体層203の層厚を薄くする必要がある。しかし、容量Cは、C=ε0εr×(S/d)の式からも分かるように、低容量値を実現するために層厚dを薄くすると、容量発生部の第1電極層202および第2電極層204の電極面積Sが小さくなりすぎ、作製が困難になるという問題点があった。
また、上述のような薄膜コンデンサ200を高周波用電子部品として用いる場合は、薄膜コンデンサ200には容量可変用のバイアス信号(直流バイアス電圧)と、高周波信号の電圧(高周波電圧)とが同時に印加されることになる。このとき、高周波電圧が高い場合は、高周波電圧によっても薄膜コンデンサ200の容量が変化するようになる。このような薄膜コンデンサ200を高周波用電子部品等に用いると、高周波電圧によるコンデンサの容量変化の発生のため、波形歪みや相互変調歪み等が生じるようになる。これら波形歪みや相互変調歪み等を小さくするためには、高周波電界強度を下げ、高周波電圧による容量変化を小さくする必要があり、そのためには、誘電体層203の層厚を厚くすることが有効であるが、誘電体層200の層厚を厚くすると直流電界強度も小さくなるため、容量変化率も下がってしまうという問題点がある。
また、高周波領域ではコンデンサには電流が流れやすくなるため、コンデンサを高周波領域で使用中にはコンデンサの損失抵抗によりコンデンサが発熱し、破壊してしまうという問題がある。このような耐電力の問題に対しても、誘電体層203の層厚を厚くし、単位体積当たりの発熱量を小さくすることが有効であるが、前述のように単純に誘電体層203の厚みを厚くすると、直流電界強度も小さくなるため、直流バイアスによる容量変化率も下がってしまうという問題点がある。
本発明は、以上のような従来の技術における問題点に鑑みて案出されたものであり、その目的は、薄膜コンデンサを実装する配線基板上への外部のバイアス供給回路の形成を不要とし、取り扱いが容易な可変コンデンサを提供することにある。
また、本発明の別の目的は、可変コンデンサに対する要求特性が低容量の場合であっても作製しやすく、電圧印加により容量を大きく変化させることが可能な可変コンデンサを提供することにある。
本発明のさらに別の目的は、高周波信号による容量変化が小さく、相互変調歪みが小さく、耐電力に優れ、かつ直流バイアスにより容量を大きく変化させることが可能な可変コンデンサを提供することにある。
参考例の第1の可変コンデンサは、支持基板上に、第1信号端子が接続された第1電極および第2信号端子が接続された第2電極を備えた可変容量素子と、前記第1電極に接続された、抵抗成分およびインダクタ成分の少なくとも一方を含む第1バイアスラインと、前記第2電極に接続された、抵抗成分およびインダクタ成分の少なくとも一方を含む第2バイアスラインとが形成されていることを特徴とするものである。
また、本発明の第2の可変コンデンサは、支持基板と、前記支持基板上に形成された、直列に接続されたN個(ただし、N=2n+1、nは自然数)の可変容量素子と、前記支持基板上に形成された、1個目の可変容量素子の第1電極に接続された第1信号端子およびN個目の可変容量素子の第2電極に接続された第2信号端子と、前記支持基板上に形成された、1個目の可変容量素子の前記第1電極および(2i+1)個目(ただし、iはn以下の自然数)の可変容量素子の第1電極にそれぞれ一端が接続された、抵抗成分およびインダクタ成分の少なくとも一方を含む第1個別バイアスラインと、前記支持基板上に直接形成された、N個目の可変容量素子の前記第2電極および(2i−1)個目の可変容量素子の第2電極にそれぞれ一端が接続された、抵抗成分およびインダクタ成分の少なくとも一方を含む第2個別バイアスラインと、前記支持基板上に形成され、前記第1個別バイアスラインの他端が接続されるとともに、抵抗成分およびインダクタ成分の少なくとも一方を含む第1共通バイアスラインと、前記支持基板上に形成され、前記第2個別バイアスラインの他端が接続されるとともに、抵抗成分およびインダクタ成分の少なくとも一方を含む第2共通バイアスラインと、前記支持基板上に形成された、前記第1共通バイアスラインに接続された第1バイアス端子および前記第2共通バイアスラインに接続された第2バイアス端子と、を含み、前記第1および第2個別バイアスラインの抵抗成分およびインダクタ成分は、全て同じとしたことを特徴とするものである。
また、本発明の第2の可変コンデンサは、上記構成において、前記第1個別バイアスラインの他端が第1共通バイアスラインに接続され、前記第2個別バイアスラインの他端が第2共通バイアスラインに接続されていることを特徴とするものである。
また、本発明の第2の可変コンデンサは、上記構成において、前記第1共通バイアスラインおよび前記第2共通バイアスラインは、それぞれ抵抗成分およびインダクタ成分の少なくとも一方を含むことを特徴とするものである。
また本発明の第3の可変コンデンサは、支持基板と、前記支持基板上に形成された、直列に接続されたM個(ただし、M=2n、nは自然数)の可変容量素子と、前記支持基板上に形成された、1個目の可変容量素子の第1電極に接続された第1信号端子およびM個目の可変容量素子の第2電極に接続された第2信号端子と、前記支持基板上に形成された、1個目の可変容量素子の前記第1電極および2i個目(ただし、iはn以下の自然数)の可変容量素子の第2電極にそれぞれ一端が接続された、抵抗成分およびインダクタ成分の少なくとも一方を含む第1個別バイアスラインと、(2i−1)個目の可変容量素子の第2電極にそれぞれ一端が接続された、抵抗成分およびインダクタ成分の少なくとも一方を含む第2個別バイアスラインと、前記支持基板上に形成され、前記第1個別バイアスラインの他端が接続されるとともに、抵抗成分およびインダクタ成分の少なくとも一方を含む第1共通バイアスラインと、前記支持基板上に形成され、前記第2個別バイアスラインの他端が接続されるとともに、抵抗成分およびインダクタ成分の少なくとも一方を含む第2共通バイアスラインと、前記支持基板上に形成された、前記第1共通バイアスラインに接続された第1バイアス端子および前記第2共通バイアスラインに接続された第2バイアス端子と、を含み、前記第1および第2個別バイアスラインの抵抗成分およびインダクタ成分は、全て同じとしたことを特徴とするものである。
また、本発明の第3の可変コンデンサは、上記構成において、前記第1個別バイアスラインの他端が第1共通バイアスラインに接続され、前記第2個別バイアスラインの他端が第2共通バイアスラインに接続されていることを特徴とするものである。
また、本発明の第3の可変コンデンサは、上記構成において、前記第1共通バイアスラインおよび前記第2共通バイアスラインは、それぞれ抵抗成分およびインダクタ成分の少なくとも一方を含むことを特徴とするものである。
また、本発明の第1乃至第3の可変コンデンサは、上記各構成において、前記可変容量素子は、(Bax,Sr1−x)yTi1−yO3−zから成る薄膜誘電体層を備えていることを特徴とするものである。
本発明の第1の可変コンデンサにおいては、支持基板上に、第1信号端子が接続された第1電極および第2信号端子が接続された第2電極を備えた可変容量素子と、前記第1電極に接続された、抵抗成分およびインダクタ成分の少なくとも一方を含む第1バイアスラインと、前記第2電極に接続された、抵抗成分およびインダクタ成分の少なくとも一方を含む第2バイアスラインとが形成されている。
例えば、支持基板上に形成された単独の可変容量素子については、第1のバイアスラインから供給されるバイアス信号は、第1のバイアスラインを介して可変容量素子に印加され、その後、第2のバイアスラインを介して、例えば接地側に抜けることになる。また、複数の可変容量素子が形成され、並列的および/または直列的に接続されて構成されている場合も同様である。
すなわち、直流的には、可変容量素子に電圧が印加される。また、高周波的には、第1および第2バイアスラインは抵抗成分およびインダクタ成分の少なくとも一方を含むことから十分に高いインピーダンスになっており、高周波帯のインピーダンスに悪影響を与えない。また、可変容量素子の高周波信号は、これら第1および第2バイアスラインを介して漏れることがない。これによって、本発明の第1の可変コンデンサによれば、バイアス信号を安定して可変容量素子に印加することができるので、可変容量素子を誘電体薄膜を用いて形成したときにもその誘電率を所定値に変化させることができて、所望の容量成分を得ることができる。
また、本発明の第1の可変コンデンサによれば、このような可変容量素子ならびに第1および第2バイアスラインが1つの支持基板上に一体的に配置されているため、従来のように外部の配線基板に実装していたバイアス供給回路が不要となり、可変容量素子の特性に応じた最適なバイアス供給回路を一体化させることができ、これにより、回路の小型化が図れるとともに、可変コンデンサの取り扱いが非常に容易となる。
本発明の第2の可変コンデンサにおいては、支持基板上に、直列に接続されたN個(ただし、N=2n+1、nは自然数)の可変容量素子と、1個目の可変容量素子の第1電極に接続された第1信号端子およびN個目の可変容量素子の第2電極に接続された第2信号端子と、1個目の可変容量素子の前記第1電極および(2i+1)個目(ただし、iはn以下の自然数)の可変容量素子の第1電極にそれぞれ一端が接続された、抵抗成分およびインダクタ成分の少なくとも一方を含む第1個別バイアスラインと、N個目の可変容量素子の前記第2電極および(2i−1)個目の可変容量素子の第2電極にそれぞれ一端が接続された、抵抗成分およびインダクタ成分の少なくとも一方を含む第2個別バイアスラインとが形成されている。
例えば、支持基板上に形成された可変容量素子については、第2個別バイアスラインから供給されるバイアス信号は、第2個別バイアスラインを介して可変容量素子に印加され、その後、第1個別バイアスラインを介して、例えば接地側に抜けることになる。
このとき、直列に接続されたN個の可変容量素子は、直流的には並列接続された可変容量素子と見ることができ、各々に所定のバイアス信号が印加される。また、高周波的には、第1および第2個別バイアスラインは抵抗成分およびインダクタ成分の少なくとも一方を含むことから十分に高いインピーダンスになっており、高周波帯のインピーダンスに悪影響を与えない。また、可変容量素子の高周波信号は、これら第1および第2個別バイアスラインを介して漏れることがない。これによって、本発明の第2の可変コンデンサによれば、バイアス信号を安定して可変容量素子に独立に印加することができる。これにより、バイアス信号による各々の可変容量素子の容量変化率を最大限に利用することができる。
また、直列に接続されたN個の可変容量素子は、高周波的には、直列接続された可変容量素子と見ることができる。従って、直列接続された可変容量素子に印加される高周波電圧が各々の可変容量素子に分圧されるので、個々の可変容量素子に印加される高周波電圧は減少することとなる。このことから、本発明の第2の可変コンデンサによれば、高周波信号に対する容量変動は小さく抑えることができ、波形歪みや相互変調歪み等を抑制することができる。
また、本発明の第2の可変コンデンサによれば、可変容量素子を直列接続したことにより、高周波的には、容量素子の誘電体層の層厚を厚くしたと同じ効果があり、可変コンデンサの損失抵抗による単位体積当りの発熱量を小さくすることができ、耐電力を向上することができる。また、可変容量素子を直列接続したことにより、低容量値を実現する際に、容量形成部の面積を大きくすることができ、作製が容易となる。
また、本発明の第2の可変コンデンサによれば、このような可変容量素子ならびに第1および第2個別バイアスラインが1つの支持基板上に一体的に配置されているため、従来のように外部の配線基板に実装していたバイアス供給回路が不要となり、可変容量素子の特性に応じた最適なバイアス供給回路を一体化させることができ、これにより、回路の小型化が図れるとともに、可変コンデンサの取り扱いが非常に容易となる。
本発明の第3の可変コンデンサにおいては、支持基板上に、直列に接続されたM個(ただし、M=2n、nは自然数)の可変容量素子と、1個目の可変容量素子の第1電極に接続された第1信号端子およびM個目の可変容量素子の第2電極に接続された第2信号端子と、1個目の可変容量素子の前記第1電極および2i個目(ただし、iはn以下の自然数)の可変容量素子の第2電極にそれぞれ一端が接続された、抵抗成分およびインダクタ成分の少なくとも一方を含む第1個別バイアスラインと、(2i−1)個目の可変容量素子の第2電極にそれぞれ一端が接続された、抵抗成分およびインダクタ成分の少なくとも一方を含む第2個別バイアスラインとが形成されている。
従って、本発明の第3の可変コンデンサによれば、直列に接続されたM個の可変容量素子によって、本発明の第2の可変コンデンサにおける直列に接続されたN個の可変容量素子の場合と同様の効果を得ることができる。
また、本発明の第2および第3の可変コンデンサによれば、第1個別バイアスラインの他端が第1共通バイアスラインに接続され、第2個別バイアスラインの他端が第2共通バイアスラインに接続されているときには、バイアス信号を共通に印加することができ、バイアス端子の数を削減することができる。
また、本発明の第2および第3の可変コンデンサによれば、第1共通バイアスラインおよび第2共通バイアスラインは、それぞれ抵抗成分およびインダクタ成分の少なくとも一方を含むときには、同じ大きさのバイアスラインの抵抗成分および/またはインダクタ成分を、個別バイアスラインのみだけで構成するよりも、共通バイアスラインを含む構成にした方がそれら抵抗成分およびインダクタンス成分の素子形状を小さくすることができるため、個別バイアスラインの抵抗成分および/またはインダクタ成分の大きさを素子形状等に対する制約のため大きくできない場合でも、それを補うことができる。
また、本発明の第2および第3の可変コンデンサによれば、可変容量素子は、(Bax,Sr1−x)yTi1−yO3−zから成る薄膜誘電体層を備えているものとしたときには、可変容量素子の容量変化率が大きく、しかも損失が小さい可変容量素子を作製することができる。
本発明の第1の可変コンデンサによれば、支持基板上に、第1信号端子が接続された第1電極および第2信号端子が接続された第2電極を備えた可変容量素子と、前記第1電極に接続された、抵抗成分およびインダクタ成分の少なくとも一方を含む第1バイアスラインと、前記第2電極に接続された、抵抗成分およびインダクタ成分の少なくとも一方を含む第2バイアスラインとが形成されていることから、支持基板上に形成した可変容量素子に、第1および第2バイアスラインによりバイアス信号を安定して印加することができるため、バイアス信号によって可変容量素子の誘電体層の誘電率を所定値に変化させることができて、所望の容量成分を得ることができる。また、この可変コンデンサが実装される配線基板に外部のバイアス供給回路を形成する必要がないので、回路の小型化が図れるとともに、取り扱いが容易な可変コンデンサとなる。
また、本発明の第2の可変コンデンサによれば、支持基板上に、直列に接続されたN個(ただし、N=2n+1、nは自然数)の可変容量素子と、1個目の可変容量素子の第1電極に接続された第1信号端子およびN個目の可変容量素子の第2電極に接続された第2信号端子と、1個目の可変容量素子の前記第1電極および(2i+1)個目(ただし、iはn以下の自然数)の可変容量素子の第1電極にそれぞれ一端が接続された、抵抗成分およびインダクタ成分の少なくとも一方を含む第1個別バイアスラインと、N個目の可変容量素子の前記第2電極および(2i−1)個目の可変容量素子の第2電極にそれぞれ一端が接続された、抵抗成分およびインダクタ成分の少なくとも一方を含む第2個別バイアスラインとが形成されていることから、直列に接続されたN個の可変容量素子は、直流的には並列接続された可変容量素子と見ることができ、各々に所定のバイアス信号が印加される。また、高周波的には、第1および第2個別バイアスラインは抵抗成分およびインダクタ成分の少なくとも一方を含むことから十分に高いインピーダンスになっており、高周波帯のインピーダンスに悪影響を与えない。また、可変容量素子の高周波信号は、これら第1および第2個別バイアスラインを介して漏れることがない。これによって、本発明の第2の可変コンデンサによれば、バイアス信号を安定して可変容量素子に独立に印加することができ、バイアス信号による各々の可変容量素子の容量変化率を最大限に利用することができる。
また、本発明の第2の可変コンデンサによれば、直列に接続されたN個の可変容量素子は、高周波的には直列接続された可変容量素子と見ることができ、従って、直列接続された可変容量素子に印加される高周波電圧が各々の可変容量素子に分圧されるので、個々の可変容量素子に印加される高周波電圧は減少することとなり、高周波信号に対する容量変動は小さく抑えることができ、波形歪みや相互変調歪み等を抑制することができる。
また、本発明の第2の可変コンデンサによれば、可変容量素子を直列接続したことにより、高周波的には、誘電体の膜厚を厚くしたと同じ効果があり、可変コンデンサの損失抵抗による単位体積当りの発熱量を小さくすることができ、耐電力を向上することができる。また、可変容量素子を直列接続することにより、低容量値を実現する際に、容量形成部の面積を大きくすることができ、作製が容易となる。
また、本発明の第2の可変コンデンサによれば、このような可変容量素子ならびに第1および第2個別バイアスラインが1つの支持基板上に一体的に配置されているため、従来のように外部の配線基板に実装していたバイアス供給回路が不要となり、可変容量素子の特性に応じた最適なバイアス供給回路を一体化させることができ、これにより、回路の小型化が図れるとともに、可変コンデンサの取り扱いが非常に容易となる。
本発明の第3の可変コンデンサによれば、支持基板上に、直列に接続されたM個(ただし、M=2n、nは自然数)の可変容量素子と、1個目の可変容量素子の第1電極に接続された第1信号端子およびM個目の可変容量素子の第2電極に接続された第2信号端子と、1個目の可変容量素子の前記第1電極および2i個目(ただし、iはn以下の自然数)の可変容量素子の第2電極にそれぞれ一端が接続された、抵抗成分およびインダクタ成分の少なくとも一方を含む第1個別バイアスラインと、(2i−1)個目の可変容量素子の第2電極にそれぞれ一端が接続された、抵抗成分およびインダクタ成分の少なくとも一方を含む第2個別バイアスラインとが形成されていることから、直列に接続されたM個の可変容量素子によって、本発明の第2の可変コンデンサにおける直列に接続されたN個の可変容量素子の場合と同様の効果を得ることができる。
また、本発明の第2および第3の可変コンデンサによれば、前記第1個別バイアスラインの他端が第1共通バイアスラインに接続され、前記第2個別バイアスラインの他端が第2共通バイアスラインに接続されているときには、バイアス信号を共通に印加することができ、バイアス端子を削減することができる。
また、本発明の第2および第3の可変コンデンサによれば、前記第1共通バイアスラインおよび前記第2共通バイアスラインは、それぞれ抵抗成分およびインダクタ成分の少なくとも一方を含むときには、同じ大きさのバイアスラインの抵抗成分または/およびインダクタ成分を、個別バイアスラインのみだけで構成するよりも、共通バイアスラインを含む構成にした方がそれら抵抗成分およびインダクタンス成分の素子形状を小さくすることができるため、個別バイアスラインの抵抗成分または/およびインダクタ成分の大きさを素子形状等の制約のため大きくできない場合でも、それを補うことができる。
また、本発明の第2および第3の可変コンデンサによれば、前記可変容量素子は、(Bax,Sr1−x)yTi1−yO3−zから成る薄膜誘電体層を備えているものとしたときには、可変容量素子の容量変化率が大きく、しかも損失が小さい可変容量素子を作製することができる。
以上により、本発明によれば、薄膜コンデンサを実装する配線基板上への外部のバイアス供給回路の形成を不要とし、取り扱いが容易な可変コンデンサを提供することができた。また、可変コンデンサに対する要求特性が低容量の場合であっても作製しやすく、電圧印加により容量を大きく変化させることが可能な可変コンデンサを提供することができた。さらに、高周波信号による容量変化が小さく、相互変調歪みが小さく、耐電力に優れ、かつ直流バイアスにより容量を大きく変化させることが可能な可変コンデンサを提供することができた。
以下、本発明の可変コンデンサについて図面を参照しつつ詳細に説明する。
図1〜図6は、1つの可変容量素子を有する場合の本発明の第1の可変コンデンサの実施の形態の一例を示すものであり、図1は透視状態の平面図、図2は作製途中の状態を示す平面図、図3は図1のA−A’線断面図、図4は図1のB−B’線断面図、図5は図1のC−C’線断面図であり、図6は等価回路図である。
図6の等価回路図において、符号C1は可変容量素子であり、B1は抵抗成分およびインダクタ成分の少なくとも一方を含む第1バイアスライン(図6では、抵抗成分R1を含んでいる。)であり、B2は抵抗成分およびインダクタ成分の少なくとも一方を含む第2バイアスライン(図6では、抵抗成分R2を含んでいる。)であり、C11,C12は直流制限容量素子である。また、符号I,Oは、例えば高周波信号の第1および第2信号端子であり、V1は第1バイアス端子、すなわちバイアス信号が供給される側の端子であり、V2は第2バイアス端子、すなわち可変容量素子C1に印加されたバイアス信号が接地側に落ちるための端子である。
第1および第2信号端子I,Oの間には、高周波信号が可変容量素子C1を介して流れることになる。このとき、第1および第2バイアスラインB1,B2の抵抗成分R1,R2は、可変容量素子C1の高周波信号の周波数領域でのインピーダンスに対して大きなインピーダンス成分となっており、高周波帯のインピーダンスに悪影響を与えない。また、高周波信号が第1バイアス端子V1および第2バイアス端子V2に漏れることはない。
可変容量素子C1の容量成分を制御するバイアス信号は、第1バイアス端子V1から供給され、可変容量素子C1を介して第2バイアス端子V2に流れる。この可変容量素子C1に印加される電圧によって、可変容量素子C1はそれに応じた誘電率となり、その結果、所望の容量成分を得ることができるものになる。
すなわち、可変容量素子C1の容量を所望の値に制御するバイアス信号を安定して可変容量素子C1のみに供給することができ、バイアス信号の印加によって可変容量素子C1の薄膜誘電体層における誘電率が所望通りに変動し、よって容量成分の制御が容易な可変コンデンサとなる。
また、可変容量素子C1と第1および第2信号端子I,Oとの間には、それぞれ直流制限容量素子C11,C12が配置されているため、バイアス信号が第1および第2信号端子I,O側に漏れることがない。なお、可変コンデンサに接続される外部回路に直流制限素子がある場合等には、これら直流制限容量素子C11,C12は、本発明の可変コンデンサには無くても構わない。
このような等価回路図で示される本発明の第1の可変コンデンサは、1つの支持基板上に形成されることになる。このため、この可変コンデンサを実装する配線基板には、従来のような外部のバイアス供給回路Gを形成する必要がなく、小型化でき、非常に取り扱いが容易なものとなる。
図1〜図5において、1は支持基板であり、2は下部電極層であり、31,32,33は導体ラインであり、4は薄膜誘電体層であり、5は上部電極層であり、61,62は薄膜抵抗であり、7は絶縁層であり、8は引き出し電極層であり、9は保護層であり、10は半田拡散防止層であり、111,112は半田端子部であり、113,114も半田端子部である。なお、この半田拡散防止層10と半田端子部111および112とで、第1信号端子Iおよび第2信号端子Oを構成している。また、半田拡散防止層10と半田端子部113および114とで、第1バイアス端子V1および第2バイアス端子V2を構成している。
支持基板1は、アルミナセラミックス等のセラミック基板や、サファイア等の単結晶基板等である。そして、支持基板1の上に下部電極層2,薄膜誘電体層4および上部電極層5を順次、支持基板1のほぼ全面に成膜する。これら各層の成膜終了後、上部電極層5,薄膜誘電体層4および下部電極層2を順次所定の形状にエッチングする。
下部電極層2は、薄膜誘電体層4の形成に高温スパッタが必要となるため、高融点であることが必要である。具体的には、Pt,Pd等の金属材料から成るものである。さらに、下部電極層2の高温スパッタによる形成後、薄膜誘電体層4のスパッタ温度である700〜900℃へ加熱され、薄膜誘電体層4のスパッタ開始まで一定時間保持することにより、平坦な膜となる。
下部電極層2の厚みは、抵抗成分と下部電極層2との連続性を考慮した場合、厚いほうが望ましいが、支持基板1との密着性を考慮した場合は、相対的に薄い方が望ましく、両方を考慮して決定される。具体的には、0.1μm〜10μmである。下部電極層2の厚みが0.1μmよりも薄くなると、電極自身の抵抗が大きくなるほか、電極の連続性が確保できなくなる可能性がある。一方、10μmより厚くすると、支持基板1との密着性が低下したり、支持基板1の反りを生じたりするおそれがある。
薄膜誘電体層4は、少なくともBa,Sr,Tiを含有するペロブスカイト型酸化物結晶粒子から成る高誘電率の誘電体層であることが好ましい。この薄膜誘電体層4は、上述の下部電極層2の表面に形成されている。例えば、ペロブスカイト型酸化物結晶粒子が得られる誘電体材料をターゲットとして、スパッタリング法による成膜を所望の厚みになるまで行なう。このとき、基板温度を高く、例えば800℃としてスパッタリングを行なうことにより、スパッタ後の熱処理を行なうことなく、高誘電率で容量変化率の大きい、低損失の薄膜誘電体層4が得られる。
上部電極層5の材料としては、電極の抵抗を下げるため、抵抗率の小さなAuが望ましいが、薄膜誘電体層4との密着性向上のために、Pt等を密着層として用いることが望ましい。この上部電極層5の厚みは0.1μm〜10μmとなっている。この厚みの下限については、下部電極層2と同様に、電極自身の抵抗を考慮して設定される。また厚みの上限については、薄膜誘電体層4との密着性を考慮して設定される。
第1バイアスラインB1は、導体ライン31と薄膜抵抗61とから構成されており、可変容量素子C1の第1電極(信号入力端子となる第1信号端子側の電極)に接続されている。また、第1信号端子(半田端子部111と半田拡散防止層10とで構成される)は、直流制限容量素子C11を介して、可変容量素子C1の第1電極に接続されている。同様に、第2バイアスラインB2は、導体ライン32,33と薄膜抵抗62とから構成され、可変容量素子C1の第2電極(信号出力端子となる第2信号端子側の電極)に接続されている。また、第2信号端子(半田端子部112と半田拡散防止層10とで構成される)は、直流制限容量素子C12を介して、可変容量素子C1の第2電極に接続されている。
この導体ライン31,32,33は、上述の下部電極層2,薄膜誘電体層4および上部電極層5を形成した後、新たに成膜することによって形成することができる。その際には、既に形成した下部電極層2,薄膜誘電体層4および上部電極層5を保護するために、リフトオフ法を用いることが望ましい。また、これら導体ライン31,32,33は、下部電極層2のパターニングの際に同時にこれら導体ライン31,32,33も形成するようにパターニングを行なうことによっても形成することができる。
この導体ライン31,32,33の材料としては、第1および第2バイアスラインの抵抗値のばらつきを抑制するために、低抵抗であるAuが望ましいが、薄膜抵抗61,62の抵抗が十分に高いので、Pt等を用いて、下部電極層2と同じ材料および同じ工程で形成してもよい。
次に、第1および第2バイアスラインB1,B2を構成する薄膜抵抗61,62の材料としては、タンタル(Ta)を含有し、かつその比抵抗は1mΩ・cm以上であるものが望ましい。具体的な材料としては、窒化タンタルやTaSiN,Ta−Si−Oを例示することができる。例えば、窒化タンタルの場合であれば、Taをターゲットとして、窒素を加えてスパッタリングを行なう、リアクティブスパッタ法により、所望の組成比および抵抗率の薄膜抵抗61,62を成膜することができる。
このスパッタリングの条件を適宜選択することにより、膜厚が40nm以上で、比抵抗が1mΩ・cm以上の薄膜抵抗61,62を形成することができる。さらに、スパッタリングの終了後、レジストを塗布して所定の形状に加工した後、反応性イオンエッチング(RIE)等のエッチングプロセスを行なうことにより、簡便にパターニングすることができる。
また、本発明の第1の可変コンデンサを周波数2GHzで使用し、可変容量素子C1の容量を7pFとした場合には、この周波数の1/10(200MHz)からインピーダンスに悪影響を与えないように薄膜抵抗61,62を可変容量素子C1のインピーダンスの10倍以上の抵抗値に設定するものとすると、必要な第1および第2バイアスラインB1,B2の抵抗値は、約2.1kΩ以上であればよい。本発明の第1の可変コンデンサにおける薄膜抵抗61,62の比抵抗率は1mΩ・cm以上が望ましいため、例えば第1および第2バイアスラインB1,B2の抵抗値として10kΩを得る場合であれば、薄膜抵抗61,62のアスペクト比(長さ/幅)は、膜厚を50nmとしたとき、50以下とできるため、素子形状を大きくすることなく実現可能なアスペクト比を有する薄膜抵抗61,62となる。
これら薄膜抵抗61,62を含む第1および第2バイアスラインB1,B2は、支持基板1上に直接形成されていることが望ましい。これにより、可変容量素子C1上に形成する際に必要となる、下部電極層2,上部電極層4および引き出し電極層8との絶縁を確保するための絶縁層が不要となり、可変容量素子C1を構成する層の数を低減することが可能となる。さらに、高抵抗の薄膜抵抗61,62を用いることにより、形状を大きくすることなく、可変容量素子C1を作製することができる。
次に、絶縁層7は、この上に形成する引き出し電極層8と下部電極層2との絶縁を確保するために必要である。さらに、この絶縁層7は、第1および第2バイアスラインB1,B2を被覆しており、薄膜抵抗61,62が酸化されるのを防止できるため、第1および第2バイアスラインB1,B2の抵抗値を経時的に一定とすることができ、これにより信頼性を向上させることができる。絶縁層7の材料は、耐湿性を向上させるために、窒化ケイ素および酸化ケイ素の少なくとも1種類よりなるものとするとよい。これらは、被覆性を考慮して、化学気相堆積(CVD)法等により、成膜することが望ましい。
また、絶縁層7は、通常のレジストを用いるドライエッチング法等により、所望の形状に加工することができる。そして、絶縁層7には、薄膜抵抗62と引き出し電極層8との接続を確保するために導体ライン33の一部を露出させるために、導体ライン33上の絶縁層7に導体ライン33に到達する貫通孔を設けている。その他でこの絶縁層7から露出させる部位としては、上部電極層4および半田端子部111,112,113,114のみとしておくことが、耐湿性向上の観点から好ましい。
次に、引き出し電極層8は、直流制限容量素子C11の上部電極層5と第1信号端子形成部111とを接続するとともに、上部電極層5同士を連結させることで、直流制限容量素子C11と可変容量素子C1と直流制限容量素子C12とを直列接続するものである。さらに、可変容量素子C1と直流制限容量素子C12とにまたがる引き出し電極層8は、絶縁層7の貫通孔を通って導体ライン33と接続している。この引き出し電極層8の材料としては、Au,Cu等の低抵抗な金属を用いることが望ましい。また、引き出し電極層8に対して、絶縁層7との密着性を考慮して、Ti,Ni等の密着層を使用してもよい。
次に、半田端子部111,112,113,114を露出させて全体を被覆するように、保護層9を形成する。保護層9は、可変容量素子C1を始めとする可変コンデンサの構成部材を機械的に保護するほか、薬品等による汚染から保護するためのものである。ただし、この保護層9の形成時には、半田端子部111,112,113,114を露出するようにする。保護層9の材料としては、耐熱性が高く、段差に対する被覆性が優れたものが良く、具体的には、ポリイミド樹脂やBCB(ベンゾシクロブテン)樹脂等を用いる。これらは、樹脂原料を塗布した後、所定の温度で硬化させることにより形成される。
半田拡散防止層10は、半田端子部111,112,113,114形成の際のリフローや実装の際に、半田端子部111,112,113,114の半田の下部電極層2への拡散を防止するために形成する。この半田拡散防止層10の材料としては、Niが好適である。また、半田拡散防止層10の表面には、半田濡れ性を向上させるために、半田濡れ性の高いAu,Cu等を0.1μm程度形成する場合もある。
最後に、半田端子部111,112,113,114を形成する。これは、可変コンデンサの外部の配線基板への実装を容易にするために形成する。これら半田端子部111,112,113,114は、半田端子部111,112,113,114に所定のマスクを用いて半田ペーストを印刷後、リフローを行なうことにより形成するのが一般的である。
以上述べた本発明の第1の可変コンデンサによれば、支持基板1上に、可変容量素子C1と、第1バイアスラインB1と、第2バイアスラインB2と、直流制限容量素子C11,C12と、外部の配線基板と接続するための半田端子部111,112,113,114とが形成されているだけであり、従来のように外部の配線基板に用意していたバイアス供給回路が不要となり、可変容量素子C1の特性に応じた最適なバイアス供給回路を一体化させることができ、これにより、回路の小型化および可変コンデンサの取り扱いが非常に容易となるだけでなく、可変容量素子C1の安定した誘電率の変化特性が得られるものとなる。
また、本発明の第1の可変コンデンサによれば、第1および第2バイアスラインB1,B2もしくはその一部に、窒化タンタルを含有し、かつ比抵抗が1mΩ・cm以上の薄膜抵抗61,62を用いることにより、薄膜抵抗61,62のアスペクト比を低減して可変コンデンサの小型化を実現している。さらには、第1および第2バイアスラインB1,B2を支持基板1上に直接形成することにより、可変容量素子C1等の各素子を構成する層の数が低減されている。また、各素子を構成する各導体層や誘電体層等の形成工程を共通化できるため、構造が比較的複雑であるにもかかわらず、非常に簡単に形成することができる。
上述の実施の形態の例では、可変コンデンサに1つの可変容量素子C1を用いているが、可変容量素子は、図7の等価回路図に示すように2つの可変容量素子C2,C3を並列に接続して構成しても構わない。また、可変容量素子は、図8の等価回路図に示すように2つの可変容量素子C2,C3を直列に接続して構成しても構わない。
次に、図9〜図12は、可変容量素子をN=5個(N=2n+1、nは自然数で、この場合は2)直列に接続し、個別バイアスラインおよび共通バイアスラインを有する、本発明の第2の可変コンデンサの実施の形態の一例を示すものであり、図9は透視状態の平面図、図10は作製途中の状態を示す平面図、図11は図9のA−A’線断面であり、図12は等価回路図である。なお、これらの図において、図1〜図6と同様の箇所には同じ符号を付してあり、それらについて重複する説明は省略する。
図12の等価回路図において、符号C1,C2,C3,C4,C5は、いずれも可変容量素子であり、B11,B12,B13は、抵抗成分およびインダクタ成分の少なくとも一方を含む第1個別バイアスライン(同図では、抵抗成分R11,R12,R13を示す。)であり、B21,B22,B23は、抵抗成分およびインダクタ成分の少なくとも一方を含む第2個別バイアスライン(同図では、抵抗成分R21,R22,R23を示す。)であり、BOは、抵抗成分およびインダクタ成分の少なくとも一方を含む第1共通バイアスライン(図では、抵抗成分ROを示す。)であり、BIは、抵抗成分およびインダクタ成分の少なくとも一方を含む第2共通バイアスライン(図では、抵抗成分RIを示す。)であり、C11,C12は、直流制限容量素子である。また、符号IおよびOは、例えば高周波信号の第1および第2信号端子であり、V2は第2バイアス端子、すなわちバイアス信号が供給される側の端子であり、V1は第1バイアス端子、すなわち可変容量素子C1,C2,C3,C4,C5に印加されたバイアス信号が接地側に落ちるための端子である。
この本発明の第2の可変コンデンサの例においては、第1個別バイアスラインB11は1個目の可変容量素子C1の、第1個別バイアスラインB12は3個目の可変容量素子C3の、第1個別バイアスラインB13は5個目の可変容量素子C5の、それぞれ第1電極(第1信号端子I側の電極)に一端が接続されており、第2個別バイアスラインB23は5個目の可変容量素子C5の、第2個別バイアスラインB22は3個目の可変容量素子C3の、第2個別バイアスラインB21は1個目の可変容量素子C1の、それぞれ第2電極(第2信号端子O側の電極)に一端が接続されている。
このような構成の本発明の第2の可変コンデンサにおいては、第1および第2信号端子I,Oの間には、高周波信号が、直列接続された可変容量素子C1,C2,C3,C4,C5を介して流れることになる。このとき、第1個別バイアスラインB11,B12,B13および第2個別バイアスラインB21,B22,B23の抵抗成分R11,R12,R13およびR21,R22,R23は、可変容量素子C1,C2,C3,C4,C5の高周波信号の周波数領域でのインピーダンスに対して大きなインピーダンス成分となっており、高周波帯のインピーダンスに悪影響を与えない。また、高周波信号が第2バイアス端子V2や第1バイアス端子V1に漏れることもない。
また、可変容量素子C1の容量成分を制御するバイアス信号は、第2バイアス端子V2から供給され、可変容量素子C1を介して第1バイアス端子V1に流れる。この可変容量素子C1に印加される電圧に応じて、可変容量素子C1は所定の誘電率となり、その結果、所望の容量成分が得られることになる。可変容量素子C2,C3,C4,C5についても、同様である。
その結果、可変容量素子C1,C2,C3,C4,C5の容量を所望の値に制御するためのバイアス信号を、安定してそれぞれ別々に可変容量素子C1,C2,C3,C4,C5に供給することができ、バイアス信号の印加による可変容量素子C1,C2,C3,C4,C5の薄膜誘電体層における誘電率を所望通りに変動させることができ、よって容量成分の制御が容易な可変コンデンサとなる。
この例においては、可変容量素子C1およびC5と第1および第2信号端子IおよびOとの間には、それぞれ直流制限容量素子C11およびC12が配置されているため、バイアス信号が第1および第2端子I,O側に漏れることがない。なお、可変コンデンサに接続される外部回路に直流制限素子がある場合等には、これら直流制限容量素子C11,C12は、本発明の可変コンデンサには無くても構わない。
本発明の第2の可変コンデンサにおいては、N個、ここでは5個(n=2の場合)の可変容量素子C1,C2,C3,C4,C5は、直流的には並列接続された可変容量素子と見ることができ、各々に概略のバイアス信号が印加される。また、高周波的には、第1個別バイアスラインB11,B12,B13および第2個別バイアスラインB21,B22,B23は、十分に高いインピーダンスになっており、高周波帯のインピーダンスに悪影響を与えない。また、可変容量素子C1,C2,C3,C4,C5の高周波信号は、第1個別バイアスラインB11,B12,B13および第2個別バイアスラインB21,B22,B23を介して漏れることがない。これによって、バイアス信号が安定して可変容量素子C1,C2,C3,C4,C5に独立に印加され、その結果、バイアス信号による各々の可変容量素子C1,C2,C3,C4,C5の容量変化率を最大限に利用することができるものとなる。
また、本発明の第2の可変コンデンサにおいては、N個、ここでは5個の可変容量素子C1,C2,C3,C4,C5は、高周波的には、直列接続された可変容量素子と見ることができる。
従って、直列接続された可変容量素子に印加される高周波電圧が各々の可変容量素子C1,C2,C3,C4,C5に分圧されるので、個々の可変容量素子C1,C2,C3,C4,C5に印加される高周波電圧は減少することとなる。このことから、高周波信号に対する容量変動は小さく抑えることができ、波形歪みや相互変調歪み等を抑制することができる。
また、可変容量素子C1,C2,C3,C4,C5を直列接続したことにより、高周波的には、誘電体層の層厚を厚くしたのと同じ効果があり、可変コンデンサの損失抵抗による単位体積当りの発熱量を小さくすることができ、耐電力を向上することができる。
また、可変容量素子C1,C2,C3,C4,C5を直列接続したことにより、低容量値を実現する際に、容量形成部の面積を大きくすることができるので、作製が容易な可変コンデンサとなる。
このような等価回路図で示される本発明の第2の可変コンデンサは、1つの支持基板1上に形成されることになる。このため、この可変コンデンサを実装する配線基板には、従来のような外部のバイアス供給回路Gを形成する必要がないので、小型化でき、非常に取り扱いが容易なものとなる。
図9〜図11において、1は支持基板であり、2は下部電極層であり、31,32,33,34,35は導体ラインであり、4は薄膜誘電体層であり、5は上部電極層であり、61,62,63,64,65,66,67,68は薄膜抵抗であり、7は絶縁層であり、8は引き出し電極層であり、9は保護層であり、10は半田拡散防止層であり、111,112は半田端子部であり、113,114も半田端子部である。なお、この半田拡散防止層10と半田端子部111および112とで、それぞれ第1信号端子Iおよび第2信号端子Oを構成している。また、半田拡散防止層10と半田端子部113および114とで、それぞれ第1バイアス端子V1および第2バイアス端子V2を構成している。
ここで、下部電極層2の厚みは、第2信号端子(半田端子部112および半田拡散防止層10)Oから直流制限容量素子C12までの抵抗成分や、直流制限容量素子C11から第1の可変容量素子C1,第2の可変容量素子C2から第3の可変容量素子C3,第4の可変容量素子C4から第5の可変容量素子C5までの抵抗成分と、下部電極層2との連続性を考慮した場合、厚いほうが望ましいが、支持基板1との密着性を考慮した場合は、相対的に薄い方が望ましく、両方を考慮して決定される。具体的には、0.1μm〜10μmである。
第1個別バイアスラインB11,B12,B13は、導体ライン31と薄膜抵抗66,67,68とから構成され、第1バイアス端子V1から第4の可変容量素子C4と第5の可変容量素子C5との接続点との間、第2の可変容量素子C2と第3の可変容量素子C3との接続点との間、および第1の可変容量素子C1と直流制限容量素子C11との接続点との間にそれぞれ設けられている。
そして、これら第1個別バイアスラインB11,B12,B13と第1バイアス端子V1との間には、共用する第1共通バイアスラインBOが設けられている。この例の第1共通バイアスラインBOは、導体ライン31と薄膜抵抗61とで構成されている。
同様に、第2個別バイアスラインB21,B22,B23は、導体ライン32,33,34,35と薄膜抵抗63,64,65とから構成され、第2バイアス端子V2から第1の可変容量素子C1と第2の可変容量素子C2との接続点、すなわち第1の可変容量素子C1の上部電極層5と第2の可変容量素子C2の上部電極層5とを接続する引き出し電極層8との間、第3の可変容量素子C3と第4の可変容量素子C4との接続点、すなわち第3の可変容量素子C3の上部電極層5と第4の可変容量素子C4の上部電極層5とを接続する引き出し電極層8との間、第5の可変容量素子C5と直流制限容量素子C12との接続点、すなわち第5の可変容量素子C5の上部電極層5と直流制限容量素子C12の上部電極層5とを接続する引き出し電極層8との間にそれぞれ設けられている。
そして、これら第2個別バイアスラインB21,B22,B23と第2バイアス端子V2との間には、共用する第2共通バイアスラインBIが設けられている。この例の第2共通バイアスラインBIは、導体ライン32と薄膜抵抗62とで構成されている。
本発明の第2の可変コンデンサを周波数2GHzで使用し、可変容量素子C1〜C5の容量を5pFとした場合には、この周波数の1/10(200MHz)からインピーダンスに悪影響を与えないように薄膜抵抗63〜68を可変容量素子C1〜C5のインピーダンスの10倍以上の抵抗値に設定するものとすると、必要な第1および第2個別バイアスラインB21,B22,B23,B21,B22,B23の抵抗値は、約3.2kΩ以上であればよい。本発明の第2の可変コンデンサにおける薄膜抵抗63〜68の比抵抗率は1mΩ・cm以上が望ましいため、例えば第1および第2個別バイアスラインB21,B22,B23,B21,B22,B23の抵抗値として10kΩを得る場合であれば、薄膜抵抗63〜68のアスペクト比(長さ/幅)は、膜厚を50nmとしたとき、50以下とできるため、素子形状を大きくすることなく実現可能なアスペクト比を有する薄膜抵抗63〜68となる。
これら薄膜抵抗63〜68を含む第1および第2個別バイアスラインB21,B22,B23,B21,B22,B23は、支持基板1上に直接形成されている。これにより、可変容量素子C1〜C5上に形成する際に必要となる、下部電極層2,上部電極層4および引き出し電極層8との絶縁を確保するための絶縁層が不要となり、可変容量素子C1〜C5を構成する層の数を低減することが可能となる。さらに、高抵抗の薄膜抵抗63〜68を用いることにより、形状を大きくすることなく、可変容量素子C1〜C5を作製することができる。
なお、このような薄膜抵抗63〜68に関することは、第1および第2共通バイアスラインBI,BOを構成する薄膜抵抗61,62に関しても同様である。
絶縁層7には、薄膜抵抗63〜65と引き出し電極層8との接続を確保するために導体ライン33〜35の一部を露出させるために導体ライン33〜35上の絶縁層7に導体ライン33〜35に到達する貫通孔を設けている。
次に、引き出し電極層8は、直流制限容量素子C11の上部電極層5と一方の端子形成部111とを、または上部電極層5同士を連結させて、直流制限容量素子C11を端子形成部111に接続するとともに、第1の可変容量素子C1と第2の可変容量素子C2と、第3の可変容量素子C3と第4の可変容量素子C4と、第5の可変容量素子C5と直流制限容量素子C12との各々を直列接続するものである。さらに、可変容量素子C1とC2と、C3とC4と、C5とC12との各々にまたがる引き出し電極層8は、絶縁層7の貫通孔を通ってそれぞれ導体ライン33,34,35と接続している。
以上述べた本発明の第2の可変コンデンサによれば、支持基板1上に、可変容量素子C1,C2,C3,C4,C5と、第1個別バイアスラインB11,B12、B13と、第2個別バイアスラインB21,B22,B23と、第1共通バイアスラインBOと、第2共通バイアスラインBIと、直流制限容量素子C11,C12と、外部の配線基板と接続するための半田端子部111,112,113,114とが形成されているだけであり、従来のように外部の配線基板に用意していたバイアス供給回路が不要となり、可変容量素子C1〜C5の特性に応じた最適なバイアス供給回路を一体化させることができ、これにより、回路の小型化および可変コンデンサの取り扱いが非常に容易となるだけでなく、可変容量素子C1〜C5の安定した誘電率の変化特性が得られるものとなる。
また、可変容量素子C1〜C5が、高周波的には直列接続され、しかも各可変容量素子C1〜C5は、主として薄膜抵抗61〜68で設定される抵抗値を有する各バイアスラインで接続されることにより、直流的には並列接続されている。
従って、バイアス信号が安定して、可変容量素子C1〜C5に独立に印加されることにより、バイアス信号による各々の可変容量素子C1〜C5の容量変化率を最大限に利用することができるものとなる。
また、直列接続された可変容量素子C1〜C5に印加される高周波電圧が各々の可変容量素子C1〜C5に分圧されるので、個々の可変容量素子C1〜C5に印加される高周波電圧は減少することとなる。このことから、高周波信号に対する容量変動は小さく抑えることができ、波形歪みや相互変調歪み等を抑制することができる。
なお、本発明の第2の可変コンデンサにおいては、第1個別バイアスラインB11,B12,B13および第2個別バイアスラインB21,B22,B23を、図13の等価回路図に示すように個別に第1バイアス端子V11,V12,V13および第2バイアス端子V21,V22,V23に接続して、可変容量素子C1とC2、C3とC4、C5のバイアス信号を別々に供給しても構わない。
また、上述の実施の形態の例では、第1共通バイアスラインBOおよび第2共通バイアスラインBIに薄膜抵抗61および62を用いているが、必要なバイアスラインのインピーダンスが第1個別バイアスラインB11,B12,B13および第2個別バイアスラインB21,B22,B23で満足できれば、図12の等価回路図において、RI=0Ω,RO=0Ωとしても構わない。すなわち、図10において薄膜抵抗61,62を導体ラインとしても構わない。
また、本発明の第3の可変コンデンサによれば、可変容量素子をM=4個(M=2n、nは自然数であり、この場合はn=2)直列に接続する場合は、図14および図15に示す等価回路図の構成にすれば、上述のN個の可変容量素子を直列に接続したものと同様の効果を得ることができる。なお、これらの図において、図12および図13と同様の箇所には同じ符号を付してある。
図14および図15の等価回路図において、符号C1,C2,C3,C4は、いずれも可変容量素子であり、B11,B12,B13は、抵抗成分およびインダクタ成分の少なくとも一方を含む第1個別バイアスライン(同図では、抵抗成分R11,R12,R13を示す。)であり、B21,B22は、抵抗成分およびインダクタ成分の少なくとも一方を含む第2個別バイアスライン(同図では、抵抗成分R21,R22を示す。)であり、BOは、抵抗成分およびインダクタ成分の少なくとも一方を含む第1共通バイアスライン(図では、抵抗成分ROを示す。)であり、BIは、抵抗成分およびインダクタ成分の少なくとも一方を含む第2共通バイアスライン(図では、抵抗成分RIを示す。)であり、C11,C12は、直流制限容量素子である。また、符号IおよびOは、例えば高周波信号の第1および第2信号端子であり、V2,V21,V22は第2バイアス端子、すなわちバイアス信号が供給される側の端子であり、V1,V11,V12,V13は第1バイアス端子、すなわち可変容量素子C1,C2,C3,C4に印加されたバイアス信号が接地側に落ちるための端子である。
この本発明の第3の可変コンデンサの例においては、第1個別バイアスラインB11は1個目の可変容量素子C1の第1電極(第1信号端子I側の電極)に、また第1個別バイアスラインB12は2個目の可変容量素子C2の、第1個別バイアスラインB13は4個目の可変容量素子C4の、それぞれ第2電極(第2信号端子O側の電極)に一端が接続されており、第2個別バイアスラインB21は1個目の可変容量素子C1の、第2個別バイアスラインB22は3個目の可変容量素子C3の、それぞれ第2電極(第2信号端子O側の電極)に一端が接続されている。
このような構成の本発明の第3の可変コンデンサにおいては、第1および第2信号端子I,Oの間には、高周波信号が、直列接続された可変容量素子C1,C2,C3,C4を介して流れることになる。このとき、第1個別バイアスラインB11,B12,B13および第2個別バイアスラインB21,B22の抵抗成分R11,R12,R13およびR21,R22は、可変容量素子C1,C2,C3,C4の高周波信号の周波数領域でのインピーダンスに対して大きなインピーダンス成分となっており、高周波帯のインピーダンスに悪影響を与えない。また、高周波信号が第2バイアス端子V2,V21,V22や第1バイアス端子V1,V11,V12,V13に漏れることもない。
また、可変容量素子C1の容量成分を制御するバイアス信号は、第2バイアス端子V2,V21から供給され、可変容量素子C1を介して第1バイアス端子V1,V11に流れる。この可変容量素子C1に印加される電圧に応じて、可変容量素子C1は所定の誘電率となり、その結果、所望の容量成分が得られることになる。可変容量素子C2,C3,C4,C5についても、同様である。
その結果、可変容量素子C1,C2,C3,C4,C5の容量を所望の値に制御するためのバイアス信号を、安定してそれぞれ別々に可変容量素子C1,C2,C3,C4,C5に供給することができ、バイアス信号の印加による可変容量素子C1,C2,C3,C4,C5の薄膜誘電体層における誘電率を所望通りに変動させることができ、よって容量成分の制御が容易な可変コンデンサとなる。
これらの例においても、可変容量素子C1およびC5と第1および第2信号端子IおよびOとの間には、それぞれ直流制限容量素子C11およびC12が配置されているため、バイアス信号が第1および第2端子I,O側に漏れることがない。なお、可変コンデンサに接続される外部回路に直流制限素子がある場合等には、これら直流制限容量素子C11,C12は、本発明の可変コンデンサには無くても構わない。
本発明の第3の可変コンデンサにおいては、M個、ここでは4個(n=2の場合)の可変容量素子C1,C2,C3,C4は、直流的には並列接続された可変容量素子と見ることができ、各々に概略のバイアス信号が印加される。また、高周波的には、第1個別バイアスラインB11,B12,B13および第2個別バイアスラインB21,B22は、十分に高いインピーダンスになっており、高周波帯のインピーダンスに悪影響を与えない。また、可変容量素子C1,C2,C3,C4の高周波信号は、第1個別バイアスラインB11,B12,B13および第2個別バイアスラインB21,B22を介して漏れることがない。これによって、バイアス信号が安定して可変容量素子C1,C2,C3,C4に独立に印加され、その結果、バイアス信号による各々の可変容量素子C1,C2,C3,C4の容量変化率を最大限に利用することができるものとなる。
また、本発明の第3の可変コンデンサにおいては、M個、ここでは4個の可変容量素子C1,C2,C3,C4は、高周波的には、直列接続された可変容量素子と見ることができる。
従って、直列接続された可変容量素子に印加される高周波電圧が各々の可変容量素子C1,C2,C3,C4に分圧されるので、個々の可変容量素子C1,C2,C3,C4に印加される高周波電圧は減少することとなる。このことから、高周波信号に対する容量変動は小さく抑えることができ、波形歪みや相互変調歪み等を抑制することができる。
また、可変容量素子C1,C2,C3,C4を直列接続したことにより、高周波的には、誘電体層の層厚を厚くしたのと同じ効果があり、可変コンデンサの損失抵抗による単位体積当りの発熱量を小さくすることができ、耐電力を向上することができる。
また、可変容量素子C1,C2,C3,C4を直列接続したことにより、低容量値を実現する際に、容量形成部の面積を大きくすることができるので、作製が容易な可変コンデンサとなる。
このような等価回路図で示される本発明の第3の可変コンデンサも、1つの支持基板上に形成されることになる。このため、この可変コンデンサを実装する配線基板には、従来のような外部のバイアス供給回路Gを形成する必要がないので、小型化でき、非常に取り扱いが容易なものとなる。