JP3958173B2 - 可変コンデンサ装置 - Google Patents
可変コンデンサ装置 Download PDFInfo
- Publication number
- JP3958173B2 JP3958173B2 JP2002284376A JP2002284376A JP3958173B2 JP 3958173 B2 JP3958173 B2 JP 3958173B2 JP 2002284376 A JP2002284376 A JP 2002284376A JP 2002284376 A JP2002284376 A JP 2002284376A JP 3958173 B2 JP3958173 B2 JP 3958173B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- transmission line
- capacitance element
- variable capacitance
- variable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【発明の属する技術分野】
本発明は、誘電損失が小さく高周波動作することができ、特に外部制御電圧(バイアス信号)の印加により誘電率が変化する薄膜誘電体層を有する可変コンデンサ装置に関するものである。
【0002】
【従来技術】
従来、常誘電体であるチタン酸ストロンチウム(SrTiO3)薄膜や、強誘電体であるチタン酸ストロンチウムバリウム(Ba,Sr)TiO3薄膜は、IC用誘電体薄膜キャパシタとして現在使われているSiO2薄膜、Si3N4薄膜、Ta2O5薄膜に比べ誘電率が高く、キャパシタの小面積化のための材料として期待されている。
【0003】
これらチタン酸ストロンチウムやチタン酸ストロンチウムバリウム等のペロブスカイト構造強誘電体酸化物薄膜を誘電体層として用いた薄膜コンデンサが提案されている(特許文献1参照)。
【0004】
特許文献1に記載の薄膜コンデンサでは、図6の断面図に示すように、支持基板上61上に、第1電極層62、薄膜誘電体層63、第2電極層64とを順次被着形成していた。具体的には、支持基板61上に第1電極層62となる導体層を、支持基板61の略全面に被着形成した後、パターン加工を行い、所定形状の第1電極層62を形成する。次に、第1電極層62上に薄膜誘電体層63を形成する。この薄膜誘電体層63は、所定位置にマスクを載置して薄膜技法により形成したり、また、スピンコート法により形成し、その後、所定形状にパターンニングする。尚、必要に応じて加熱硬化を行なう。第2電極層64は、薄膜誘電体層63上に導体層を形成した後、パターン加工を施していた。尚、ここで、薄膜誘電体層63のうち、実際に第1電極層62と第2の電極層64とで挟持される対向領域が容量発生領域となる。
【0005】
このような薄膜コンデンサにおいては、実際の使用時においては、薄膜誘電体層63に所定バイアス信号(バイアス電圧)を印加することにより、薄膜誘電体層63の誘電率を所定値に制御することができ、もって容量特性を制御することができる。具体的には、バイアス信号によって制御された所定容量成分する第1電極層62、第2電極層64は、そのままバイアス信号を供給する電極として兼用されていた。
【0006】
図7(a)の等価回路で示すように、バイアス信号は、薄膜コンデンサが実装される配線基板に形成した外部回路(バイアス供給回路)Gで供給されていた。即ち、特許文献1に記載された薄膜コンデンサを利用する際には、薄膜コンデンサ以外に、配線基板上に、薄膜コンデンサの構造、特性に応じたバイアス供給回路Gが用意しなくてはならなかった。
【0007】
【特許文献1】
特開平11−260667号公報
【0008】
【発明が解決しようとする課題】
以上のように、配線基板に実装される薄膜コンデンサに対応したバイアス供給回路Gを用意する必要があり、薄膜コンデンサの構造は簡素的な構造であっても、実装される薄膜コンデンサを考慮して、バイアス供給回路部Gを設計する必要があり、その調整が非常に複雑な手間が必要なとなり、さらに、薄膜コンデンサと、バイアス供給回路Gとが別々に構成されるため、全体として大型化してしまうという問題があった。
【0009】
また、バイアス回路部Gは、図7(a)及び図7(b)の点線部分で示される回路構成が考えられる。
【0010】
図7(a)では、薄膜コンデンサとバイアス回路部Gとの接続点Aと、バイアス端子Vとの間に、インダクタンス成分をチョークコイル65が配置されている。
【0011】
また、図7(b)では、薄膜コンデンサで動作させる高周波信号の波長λに対してλ/4線路長のストリップ線路66を形成していた。そして、そのストリップ線路66のバイアス端子側一端は接地されており、さらに、ストリップ線路66のバイアス端子側一端と接地との間に直流制限容量素子37を形成していた。
【0012】
チョークコイル65やストリップ線路66(両者を総称して伝送線路という)により十分に高いインピーダンス(50Ω≪ωL)になっており、薄膜コンデンサで動作させる高周波信号の高周波帯のインピーダンスに影響を与えない。尚、伝送線路の場合は、直流制限容量素子37により、十分低いインピーダンス(1/ωC≪50Ω)となっており、高周波的には、先端短絡スタブとなっている。
【0013】
即ち、薄膜コンデンサにおいて、高周波信号端子とバイアス端子は、共通で使用されており、外部回路にてチョークコイル等を用いて、高周波成分(高周波信号の信号成分)と直流成分(バイアス信号)を切り分ける必要があった。
【0014】
また、バイアス信号の印加により誘電率が変化する誘電体層を有し、容量が大きく変化する薄膜コンデンサにおいては、誘電体の膜厚を薄くする必要がある。しかし、容量Cは、C=ε0εr×(S/d)の式からもわかるように低容量値を実現するためには、このように膜厚dを薄くすると、容量発生部の第1電極層62、第2電極層64の電極面積Sが小さくなりすぎ、作製しにくいという問題点があった。
【0015】
また、容量発生部を直列接続することで、膜厚dを単体の容量形成部あるいは、並列接続される容量発生部と同じ薄さで、電極面積Sを大きくすることができるが、直列的に接続された容量発生部に印加されるバイアス信号の電圧は、それぞれに分圧され容量の変化量が減少してしまう問題点があった。
【0016】
本発明は、上述の問題点に鑑みて案出されたものであり、その目的は、薄膜コンデンサを形成した支持基板上にバイアス回路部を形成することにより、外部の回路の設計をなくし、取り扱いが容易な可変コンデンサ装置を提供するものである。
【0017】
また、別の目的は、可変コンデンサの要求特性が低容量でも作製しやすく、電圧印加による可変容量を大きく変化させることが可能な可変コンデンサ装置を提供することにある。
【0018】
【課題を解決するための手段】
本発明は、支持基板と、
前記支持基板の一方の主面上に第1電極層と薄膜誘電体層と第2電極層とが積層されて成る可変容量素子と、
前記第1電極層に接続され、且つ前記支持基板の一方の主面上に第1下部電極層と第1誘電体層と第1上部電極層とが積層されて成る第1直流制限容量素子と、
前記第2電極層に接続され、且つ前記支持基板の一方の主面上に第2下部電極層と第2誘電体層と第2上部電極層とが積層されて成る第2直流制限容量素子と、
前記支持基板の一方の主面上に設けられ、一端が前記可変容量素子を構成する前記第1電極層と前記第1直流制限容量素子を構成する第1下部電極層との間に接続され、且つ他端が第1バイアス端子となる第1の伝送線路と、
前記支持基板の一方の主面上に設けられ、一端が前記可変容量素子を構成する前記第2電極層と前記第2直流制限容量素子を構成する前記第2下部電極層との間に接続され、且つ他端が第2バイアス端子となる第2の伝送線路と、
前記第1バイアス端子と接地電位との間に接続され、且つ、前記支持基板の一方の主面上に第3下部電極層と第3誘電体層と第3上部電極層とが積層されて成り、前記第2の伝送線路を高周波的に先端短絡スタブとする容量素子と、を含む可変コンデンサ装置であって、
前記第1の伝送線路および前記第2の伝送線路がそれぞれ、前記第3誘電体層上に積層された導体層である可変コンデンサ装置に関する。
【0019】
また、前記第1及び第2の伝送線路は、可変容量素子に流れる高周波信号に対してインピーダンスが無限大となるインダクタンス成分を有する可変コンデンサ装置である。
【0020】
前記第1及び第2の伝送線路は、可変容量素子に流れる高周波信号に対してインピーダンスが無限大となるインダクタンス成分を有する可変コンデンサ装置である。
【0021】
さらに、前記第1及び第2の伝送線路は、前記可変容量素子に流れる高周波信号の波長λに対して、概略λ/4の線路長を有する可変コンデンサ装置である。また、本発明の可変容量コンデンサ装置は、前記第1上部電極層上に形成された高周波信号第1端子と、前記第2上部電極層上に形成された高周波信号第2端子と、をさらに含むことが好ましい。また、本発明の可変容量コンデンサ装置は、前記薄膜誘電体層と、前記第1誘電体層と、前記第2誘電体層と、が同一材料から形成されることが好ましい。
【0022】
さらに、前記可変容量素子を複数有するとともに、前記各可変容量素子において、前記第1電極層同士が互いに接続され、さらに前記第2電極層同士が互いに接続されていることが好ましい。
【0023】
また、本発明は、支持基板と、前記支持基板の一方の主面上に下部電極層と薄膜誘電体層と上部電極層とが積層されてなり、且つ直列接続されてなる第1可変容量素子及び第2可変容量素子と、
前記第1可変容量素子を構成する下部電極層に接続され、且つ前記支持基板の一方の主面上に第1下部電極層と第1誘電体層と第1上部電極層とが積層されて成る第1直流制限容量素子と、
前記第2可変容量素子を構成する前記第1下部電極層に接続され、且つ前記支持基板の一方の主面上に第2下部電極層と第2誘電体層と第2上部電極層とが積層されて成る第2直流制限容量素子と、
前記支持基板の一方の主面上に設けられ、一端が前記第1可変容量素子を構成する上部電極層と前記第2可変容量素子を構成する上部電極層との間に接続され、且つ他端が第1バイアス端子となる第1の伝送線路と、
前記支持基板の一方の主面上に設けられ、一端が前記第1の可変容量素子を構成する下部電極層と前記第1直流制限容量素子を構成する第1下部電極層との間に接続され、且つ他端が第2バイアス端子となる第2の伝送線路と、
前記支持基板の一方の主面上に設けられ、一端が前記第2の可変容量素子を構成する下部電極層と前記第2直流制限容量素子を構成する下部電極層との間に接続され、且つ他端が第3バイアス端子となる第3の伝送線路と、
前記第1バイアス端子と接地電位との間に接続され、且つ、前記支持基板の一方の主面上に第3下部電極層と第3誘電体層と第3上部電極層とが積層されて成り、前記第1の伝送線路を高周波的に先端短絡スタブとする容量素子と、を含む可変コンデンサ装置であって、
前記第1の伝送線路と前記第2の伝送線路と前記第3の伝送線路とがそれぞれ、前記第3誘電体層上に積層された導体層である可変コンデンサ装置に関する。
【0024】
【作用】
本発明に支持基板上に、可変容量素子を単独に、また並列接続しあう複数の可変容量素子、さらに、直列的に接続する複数の可変容量素子を配置して、それらの可変容量素子に安定したバイアス信号を供給できる構造を具備した可変容量素子に関するものである。
【0025】
例えば、支持基板上に形成された単独の可変容量素子においては、可変容量素子の両端に第1直流電流制限容量素子、第2直流制限容量素子が接続されており、さらに、可変容量素子の一端側と第1バイアス端子との間には、第1の伝送線路が配置されている。また、可変容量素子の他端と第2バイアス端子との間には、第2の伝送線路が配置されている。
【0026】
ここで、第1のバイアス端子から供給されるバイアス信号は、第1伝送線路を介して、可変容量素子に印加され、その後、第2伝送線路を介して、第2のバイアス端子から例えば接地側に抜けることになる。このとき、可変容量端子の一端側には、第1の直流制限容量素子が配置されているため、バイアス信号は、第1の直流制限容量素子を越えて、高周波信号が流れる入力端子から漏れることはない。同様に、可変容量端子の他端には、第2の直流制限容量素子が配置されているため、バイアス信号は、第2の直流制限容量素子を越えて、高周波信号が流れる出力端子から漏れることはない。また、第1バイアス端子と第1伝送線路との間に、第3の直流制限容量素子が接続されているため、バイアス信号が接地電位に漏れることがない。
【0027】
即ち、第1及び第2の伝送線路は、高周波信号の波長λのλ/4線路長の長さ、またはインダクタであるため、直流的には、電圧が印加される。また、高周波的には、λ/4線路長の伝送線路または、インダクタにより十分に高いインピーダンス(50Ω≪ωL)になっており、高周波帯のインピーダンスに影響を与えない。また、第1の伝送線路がλ/4線路長の伝送線路の場合は、第3の直流制限容量素子により、十分低いインピーダンス(1/ωC≪50Ω)となっており、高周波的には、先端短絡スタブとなっている。
【0028】
これによって、バイアス信号が安定して可変容量素子に印加されることにより、これにより、誘電体薄膜の誘電率が所定値に変化して、所定どおり容量成分を得ることができる。
【0029】
また、可変容量素子の高周波信号は、可変容量素子の両端とバイアス端子または接地側端子との間に配置した高周波信号の波長λに対して、概略λ/4の長さを有する伝送線路が夫々配置されているため、その高周波信号がバイアス端子を介して漏れることがない。
【0030】
また、このような可変容量素子、各直流制限容量素子、第1及び第2の伝送線路が1つの支持基板上に一体的に配置されているため、従来のように外部の配線基板に実装していたバイアス供給回路部が不要となり、可変容量素子の特性に応じた最適なバイアス供給回路を一体化させることができ、これにより、可変コンデンサ装置の取り扱いが非常に容易となる。
【0031】
可変容量素子が複数の可変容量素子であり、並列的に接続される場合、それぞれの第1電極層どうしが、また、第2電極層どうしが接続される。そして、バイアス信号の電圧が、各可変容量素子に対して一定に印加され、容量の変化率が一定とすることができる。
【0032】
さらに、複数の可変容量素子を直列接続する場合、両可変容量素子の接続部分に、第1の伝送線路を接続して、バイアス信号を供給し、各可変容量素子の端部側に第2の伝送線路、第3の伝送線路を介してバイアス信号を流すようにしている。これにより、可変容量素子であっても、各可変容量素子のおのおのに概略の電圧印加することができるため、容量の変化率はコンデンサ単体と同じに保てる。
【0033】
【発明の実施の形態】
以下、本発明の可変コンデンサ装置について図面に基づいて詳説する。
【0034】
図1(a)〜図1(c)及び図2は、1つの可変容量素子を有する可変コンデンサ装置を示すものであり、図1(a)は平面図、図1(b)は図1(a)のA−A線断面図、図1(c)は図1(a)のB−B線断面図であり、図2は等価回路図である。
【0035】
図2の等価回路図において、符号C1は、可変容量素子であり、L1は第1伝送線路であり、L2は、第2伝送線路であり、C11は、第1直流制限容量素子、C12は、第2直流制限容量素子、C13は、第3直流制限容量素子である。また符号I、Oは、例えば高周波信号の入出力端子であり、Vは第1バイアス端子、即ちバイアス信号が供給される側の端子であり、Eは第2のバイアス端子、即ち可変容量素子C1に印加されたバイアス信号が接地側に落ちるための端子である。
【0036】
入出力端子I、Oの間には、高周波信号が可変容量素子C1を介して流れることになる。このとき、第1伝送線路L1及び第2伝送線路L2は、例えば高周波信号の波長λの1/4の線路長とし、その一端を接地させているため、先端短絡スタブとして動作し、また、高周波信号に対してインピーダンスが大きいコイルとして動作しているため、高周波信号が第1バイアス端子V、第2バイアス端子Eに漏れることはない。
【0037】
尚、図1の等価回路において、第1伝送線路L1は、高周波的に第3直流制限容量素子C13により十分低いインピーダンス(1/ωC≪50Ω)とすることが重要である。
【0038】
可変容量素子C1の容量成分を制御するバイアス信号は、第1バイアス端子Vから供給され、可変容量素子C1を介して第2バイアス端子Eに流れる。この可変容量素子C1に印加される電圧によって、可変容量素子C1は所定誘電率となり、その結果、所定容量成分をえられることになる。この時、可変容量素子C1と入出力端子I、Oとの間には、それぞれ第1直流制限容量素子C11、第2直流制限容量素子C12が配置されているため、バイアス信号が入出力端子I、O側に漏れることがない。
【0039】
即ち、可変容量素子C1の容量を所定値に制御するバイアス信号が安定して可変容量素子C1のみに供給でき、バイアス信号の印加による可変容量素子C1の薄膜誘電体膜における誘電率が変動し、よって容量成分の制御が容易な可変コンデンサ装置となる。
【0040】
尚、第1バイアス端子Vに接続される第1伝送線路L1の一端が接地される場合、この接地にバイアス信号が漏れないように、第3直流制限容量素子C13が配置され、直流を制限している。
【0041】
このような等価回路図に示される可変コンデンサ装置は、1つの支持基板上に形成されることになる。このため、この可変コンデンサ装置を実装する配線基板には、従来のような外部のバイアス供給回路Gを形成する必要がなく、非常に取り扱いが容易となる。
【0042】
図1(a)〜図1(c)は、支持基板1上に、可変容量素子C1、第1直流制限容量素子C11、第2直流制限容量素子C12、第3直流制限容量素子C13、第1伝送線路L1、第2伝送線路L2が形成されている。第1伝送線路L1、第2伝送線路L2は、例えばその一端が接地され、且つ高周波信号に対してλ/4とのストリップ線路で示している。
【0043】
符号2は可変容量素子C1の下部電極となる第1電極層であり、3はバイアス信号によって誘電率が変化する薄膜誘電体層であり、4は上部電極となる第2電極層であり、7、8は入出力端子I、Oとなる端子部であり、15は第1の第1バイアス端子Vとなる端子部であり、14は第2バイアス端子Eとなる端子部である。
【0044】
尚、可変容量素子C1の容量発生領域は、薄膜誘電体層3を介して第1電極層2と第2電極層4とが対向する部分である。
【0045】
支持基板1は、絶縁性を有するものであれば何れでも良いが、特にAl2O3、サファイア、ガラス、MgO、LaAlO3、SrTiO3が好適である。
【0046】
この支持基板上1には、第1電極層2が形成されている。第1電極層2の導体材料としては、AuあるいはAgが好適であるが、Pt、Al、Cuなども適用で、その厚みは0.1〜5μmとなっている。例えば、0.1μmよりも小さくなると、電極自身の抵抗が大きくなると同時に、電極の連続性がなくなり、信頼性が劣るようになる。一方、5μm以上にすると段差被覆不良が発生し、第2電極層4と第1電極層2が短絡してしまう。
【0047】
薄膜誘電体層3は、スパッタリング等の薄膜技術により作製される。薄膜技術とは、スパッタリング以外にもCVD、真空蒸着、ゾルゲル液を用いたスピンコート法を含むものである。
【0048】
薄膜誘電体層3の材料としては、低いリーク電流と高い誘電率の変化特性を持つものが好ましく、例えばBaTiO3、SrTiO3、(Ba Sr)TiO3などが挙げられる。薄膜誘電体層3は、例えば、第1電極層2の表面を覆うように形成され、その後、容量発生領域を除いてエッチングにより除去される。
【0049】
第2電極層4は、導体材料としては、AuあるいはAgを用いて形成される。尚、その他に、Al、Cuなども使用できる。その厚みは0.1〜5μmとなっている。厚みの下限については第1電極層2と同様に、電極自身の抵抗を考慮して設定される。また、上限については第2電極層4を形成する際の下部に存在する部材との密着応力の集中による剥離の発生を防止するように設定される。
【0050】
また、この可変容量素子C1の両端には、第1直流制限容量素子C11、第2直流制限容量素子C12が接続されている。第1直流制限容量素子C11は、第1下部電極層52、第1誘電体層53、第1上部電極層54とが順次積層されて構成されている。また、第2直流制限容量素子C12は、第2下部電極層42、第2誘電体層43、第2上部電極層44とが順次積層されて構成されている。そして、可変容量素子C1の一方の電極層が、第1直流制限容量素子C11の第1下部電極層52と接続され、可変容量素子C1の他方の電極層が第2直流制限容量素子C12の第2下部電極層42に接続されている。図1では、可変容量素子C1の第1電極層2と第2直流制限容量素子C12の第2下部電極層42とが一体的に形成され、導通されている。また、可変容量素子C1の第2電極層4と第2直流制限容量素子C12の第1下部電極層52とが重畳して接続されている。また、第1誘電体層53、第2誘電体層43は、上述の薄膜誘電体層3と同一材料、同一に工程で形成されたり、また、上述の誘電体薄膜3の材料と異なる誘電体材料が用いられる。直流制限容量素子C11、C12は、バイアス信号を遮断するためのものであり、遮断に必要な容量成分がえられるものであれば、上述のBaTiO3、SrTiO3、(Ba Sr)TiO3であっても構わない。
【0051】
また、第1下部電極層52、第2下部電極層42、第1上部電極層54、第2上部電極層44も、可変容量素子C1を構成する第1電極層2、第2電極層4と同様の材料で、同一工程で形成される。
【0052】
また、第1直流制限容量素子C11、第2直流制限容量素子C12の各上部電極層は、入出力端子I、Oになるため、第2直流制限容量素子C12の第2上部電極層44上には、密着層5を介して半田などの端子部7が形成されている。また、第2直流制限容量素子C11の第1上部電極層54上には、密着層5を介して半田などの端子部8が形成されている。密着層5は、導体材料としては、Ptおよび/またはPdを用いて形成される。その厚みは0.01〜1μmとなっている。厚みの下限については保護膜の密着性を考慮して設定される。密着層5の持つ残留応力よる剥離の発生を防止するように設定される。
【0053】
上述には、図1(a)のA−A線断面部分のみであり、この部分で可変容量素子C1、第1直流制限容量素子C11、第2直流制限容量素子C12、及び入出力端子I、Oが形成されている。そして、図1(a)のB−B線断面部分である図1(c)には、第1伝送線路L1、第2伝送線路L2及び第3直流制限容量素子C13が形成され、第1バイアス端子V、第2バイアス端子Eが形成される。
【0054】
具体的には、支持基板1上に、接地導体層9が被着形成されている。この接地導体層9は、例えばバイアス信号が接地される導体層として用いられ、また、接地に接続される第3直流制限容量素子C13の第3下部電極として機能する。
【0055】
また、この接地導体層9上には、第3直流制限容量素子C13の第3誘電体層及び伝送線路をストリップ線路として動作させる誘電体層10が形成されている。
【0056】
この誘電体層10上には、第1伝送線路L1となる導体層13、第2伝送線路L2となる導体層11及び第3直流制限容量素子C13の第3上部電極層となる導体層12が形成されている。導体層13、11は、接地導体層9と共に、高周波信号の波長λに対してλ/4線路長の伝送線路を形成する。第1伝送線路L1となる導体層13の一端は、可変容量素子C1の一端と入出力端子Oとの間、例えば第2電極層4の延長部分に接続している。
また、第1伝送線路L1となる導体層13の他端は、第3直流制限容量素子C13を介して、接地導体層9に接続することになる。また、第2伝送線路L2となる導体層11の一端は、可変容量素子C1の他端と入出力端子Iとの間、例えば第1電極層2の延長部分に接続している。また、第2伝送線路L2となる導体層11の他端は、誘電体層10の厚み方向に形成されたビアホール導体を介して接地導体層9に直接接続している。
【0057】
また、第3直流制限容量素子C13を構成する第3の下部電極は、接地導体層9であり、第3の誘電体層が誘電体層10であり、第3の上部電極層は導体層12となる。そして、この導体層12は、第1伝送線路L1となる導体層13の一端と接続している。また、この第3直流制限容量素子C13の第3上部電極層または第1伝送線路L1となる導体層13の一端の先端部分は、第1バイアス端子Vとなる端子部15が形成される。また、第2伝送線路L2の先端部分は、第2バイアス端子Eとなる端子部14となっている。この端子部14、15は、上述の端子部7、8と同様に、密着層5が形成される。
【0058】
ここで、接地導体層9は、AuあるいはAgが好適であるが、Pt、Al、Cuなども適用で、その厚みは0.1μm以上となっている。例えば、0.1μmよりも小さくなると、導体自身の抵抗が大きくなると同時に、導体の連続性がなくなり、信頼性が劣るようになる。
【0059】
また、誘電体層10は、スパッタリング等の薄膜技術により作製される。薄膜技術とは、スパッタリング以外にもCVD、真空蒸着、ゾルゲル液を用いたスピンコート法を含むものである。誘電体層10の材料としては、低いリーク電流と高い誘電率を持つもので電圧変化率(本発明では可変容量素子C1の薄膜誘電体層3に対して固定的な誘電体層という)が少ないものが好ましい。例えばBaTiO3、SrTiO3、(Ba Sr)TiO3などを材料で、且つ電圧変化率が少ないように形成する。
【0060】
第1伝送線路L1となる導体層13、第2伝送線路L2となる導体層11及び第3直流制限容量素子C13の上部電極層となる導体層12は、AuあるいはAgが好適であるが、Pt、Al、Cuなども適用で、その厚みは0.1μm以上となっている。例えば、0.1μmよりも小さくなると、導体自身の抵抗が大きくなると同時に、導体の連続性がなくなり、信頼性が劣るようになる。
【0061】
また、端子部14、15は、半田ボールや金属バンプなどが例示できる。具体的には、密着層5が露出する部分には、例えば半田ボールを形成したり、また、金属ワイヤーのファーストボンディングを行い、所定長さで切断することにより、金などのバンプを形成しても構わない。
【0062】
また、支持基板1の最上部には、密着層5を露出するように保護膜6が形成されている。保護膜6としては、SiO2,Si3N4,BCB(ベンゾシクロブテン)、ポリイミドなどが好適である。また、これらの材料の多層構造にしても良い。この保護膜6は、外部からの機械的な衝撃からの保護の他、湿度による劣化、薬品の汚染、酸化等を防止する役割を持っている。
【0063】
尚、端子部7、8、14、15については、半田バンプなどを形成する必要はなく、例えば、保護膜6の一部に、密着層5を露出させるようにして、この露出部分を端子部7、8、14、15としてもよい。
【0064】
このように、支持基板1上に、可変容量素子C1、第1直流制限容量素子C11、第2直流制限容量素子C12、第3直流制限容量素子C13、第1伝送線路L1、第2伝送線路L2がすべて形成され、外部の配線基板と接続する端子部7、8、14、15(入出力端子I、O、第1バイアス端子V、第2バイアス端子E)が形成されているだけであり、可変コンデンサ装置として取り扱いが非常に容易となるだけでなく、可変容量素子C1の特性に応じたその他の素子の設定が可能となり、可変容量素子C1の安定した誘電率の変化特性が得られる。また、各素子を構成する各導体層や誘電体層などの形成工程を共通化できるため、構造の複雑さに比較して非常に簡単に形成することができる。
【0065】
尚、上述の実施例では、第1伝送線路L1、第2伝送線路L2をλ/4線路長の伝送線路で形成しているが、インダクタ成分を有するコイル導体であっても構わない。
【0066】
上述の実施例では、可変コンデンサ装置に1つの容量素子C1を用いた例である。これに対して、例えば第1電極層2の容量発生領域を2分割して、同時に第2電極層4の容量発生領域も2分割して、この分割した両電極層54との間に、薄膜誘電体層3を設けることにより、2つの可変容量素子C2、C3が互いに並列接続するようにできる。
【0067】
この状態を図3に示している。このような構成では、第1バイアス端子Vと第2バイアス端子Eとの間に、可変容量素子C2、C3とが並列的に配置されている。
【0068】
これにより、合成容量は、可変容量素子C2、C3のそれぞれの容量成分(便宜的にC2、C3と記す)の合成容量はC2+C3になる。したがって、第1バイアス端子Vから供給されるバイアス信号は、第1伝送線路L1を介して、それぞれの可変容量素子C2、C3に均一にバイアス電圧が均一に印加される。また、高周波的には、第1伝送線路L1は、第3直流制限容量素子C13により、十分低いインピーダンス(1/ωC≪50Ω)となっており、短絡されているため、高周波帯のインピーダンスに影響を与えない。
【0069】
また、可変容量素子C2、C3の他方は、直流的には第2伝送線路L2を介して接地されている。高周波的には、短絡された第2伝送線路L2のため高周波帯のインピーダンスに影響を与えない。
【0070】
図4は、2つの可変容量素子C4、C5が互いに直列接続された可変コンデンサ装置の等価回路を示す。このとき、2つの可変容量素子C4、C5の各々の容量成分(便宜的にC4、C5と記す)の合成容量は、(C4×C5)/(C4+C5)になる。本実施例では、1つの第1バイアス端子Vと第2及び第3バイアス端子E1、E2との間でバイアス供給を行っている。そして、第1バイアス端子Vは、2つの可変容量素子C4、C5の接続部分(両可変容量素子C4、C5の一端とする)に供給し、第2バイアス端子E1を直列接続しあう可変容量素子C4の他方端側に、第3バイアス端子E2を直列接続しあう可変容量素子C5の他方端側に接続する。そして、各第1バイアス端子V、第2及び第3バイアス端子E1、E2には、それぞれ第1伝送線路L1、第2伝送線路L21及び第3伝送線路L22を設ける。さらに、上述の実施例同様、第1伝送線路L1の第1バイアス端子V側には、第3直流制限容量素子C13を設ける。これにより、第1バイアス端子Vから供給されるバイアス信号は、2つ可変容量素子C4、C5の接続部分に供給され、各可変容量素子C4、C5に分岐して、1つの経路として、可変容量素子C4を介して、第2バイアス端子E1に流れる。また、別の経路として、可変容量素子C5を第3バイアス端子E2に流れることになる。
【0071】
ここで、高周波的には、第1伝送線路L1、第2伝送線路L21、第3伝送線路L22が、高周波信号の波長λのλ/4線路長であり、また、第1伝送線路L1は、第3直流制限容量素子C13により、十分低いインピーダンス(1/ωC≪50Ω)となっており、その一端が短絡されているため、高周波帯のインピーダンスに影響を与えない。また、第2伝送線路L21、第3伝送線路L22もλ/4線路長の伝送線路で接地されている。高周波的には、短絡されたλ/4線路長の伝送線路のため、高周波帯のインピーダンスに影響を与えない。
【0072】
したがって、可変容量素子C4、C5が直列的接続された可変コンデンサ装置において、可変容量素子C4、C5にそれぞれ均等なバイアス信号(バイアス信号)が印加されることになる。
【0073】
図5には、直列接続された2つの可変容量素子C4、C5を有する可変コンデンサ装置を示し、図5(a)に平面図、図5(b)に図5(a)のA−A線断面図を、図5(c)に図5(a)のB−B線断面図を示す。尚、図5において、一方の可変容量素子C4と他方の可変容量素子C5とは、互いに上部側の電極層、例えば上部電極層4で直列的に接続されており、この上部電極層4に接続するように第1伝送線路L1及び第3直流制限容量素子C13が接続され、この第1伝送線路L1と第3直流制限容量素子C13との接続部分に、第1バイアス端子Vとなる端子部15が形成されている。
【0074】
また、一方の可変容量素子C4の下部側電極層、例えば下部電極層2は、延長し、第1直流制限容量素子C11が接続され、入出力端子Iとなる端子部7が接続される。図5では図1と同様に、可変容量素子C4の第1電極層2が延出し、第1直流制限容量素子C11の第1下部電極層42となり、その第1下部電極層42上に、第1誘電体層43、第1上部電極層44が被着され、入出力端子Iが形成される密着層5が形成されている。また、他方の可変容量素子C5の下部側電極層、例えば下部電極層2は延長し、第2直流制限容量素子C12が接続され、入出力端子Oとなる端子部8が接続される。具体的には、可変容量素子C5の下部電極層2が延出し、第2直流制限容量素子C12の第2下部電極層52となり、その第2下部電極層52上に、第2誘電体層53、第2上部電極層54が被着着され、入出力端子0が形成される密着層5が形成されている。
【0075】
さらに、第2伝送線路L21、第3伝送線路L22となる導体層11、17は、それぞれ可変容量素子C4、C5の下部電極層2の延長部に接続して、その導体層11、17の先端がビアホール導体によって、接地導体層9に接続するとともに、この先端部分に密着層5が形成され、バンプなどが形成された端子部14、16となり、第2バイアス端子E1、第3バイアス端子E2となっている。
【0076】
尚、上述の実施例において、第1電極層、第2電極層は、可変容量素子を構成する容量電極であり、これらの第1電極層、第2電極層が薄膜誘電体層の下部に位置する電極層であっても、上部に位置する電極層であっても構わない。例えば、2つの可変容量素子C2、C3を並列接続したり、可変容量素子C4、C5を直列接続するにあたり、同一側の電極層どうしを接続する必要はなく、例えば、一方の可変容量素子の第1電極層上に、他方の可変容量素子の第2電極層を一部重畳させて接続おこなっても構わない。
【0077】
【発明の効果】
本発明は、支持基板上に形成された可変容量素子、バイアス信号が通過する伝送線路、バイアス信号が安定的に可変容量素子に印加されるようにした直流制限容量素子を配置したため、この可変コンデンサ装置に外部のバイアス供給回路網を形成する必要がなく、取り扱いに優れた可変容コンデンサ装置となる。
【0078】
また、バイアス信号は、直流制限容量素子の間で、第1バイアス端子Vから第2バイアス端子Eまでに流れることになり、可変容量素子の要求特性に応じたバイアス信号を可変容量素子のみに安定して印加することができる。
【0079】
また、可変容量素子が直列接続することにより、低容量でも電極面積を大きくできるため作製しやすくなる。また、互いに直列接続しあう可変容量素子には、第2バイアス端子、第3バイアス端子を有しているため、バイアス信号の電圧を両可変容量素子に均一に印加でき、容量の変化率は可変容量素子単体と同じに保てることになる。
【0080】
2つの変容量素子が並列接続させることにより、バイアス信号の電圧を2つの可変容量素子に対して略均一に印加することができ,可変容量素子の容量変化を同一にすることができ、容易に多種な容量値に対応可能な可変コンデンサ装置となる。
【0081】
また、可変容量素子が直列接続することにより、低容量でも電極面積を大きくできるため作製しやすくなる。また、互いに直列接続しあう可変容量素子には、第2バイアス端子、第3バアイス端子を有しているため、バイアス信号の電圧を両可変容量素子に均一に印加でき、容量の変化率は可変容量素子単体と同じに保てることになる。
【図面の簡単な説明】
【図1】本発明の可変コンデンサ装置を示し、図1(a)は平面図であり、図1(b)は図1(a)のA−A線断面図であり、図1(c)は図1(a)のB−B線断面図である。
【図2】図1に示す可変コンデンサ装置の等価回路図である。
【図3】可変容量素子が並列接続された可変コンデンサ装置の等価回路図である。
【図4】可変容量素子が直列接続された可変コンデンサ装置の等価回路図である。
【図5】図4の等価回路図に示す可変コンデンサ装置を示し、図5(a)は平面図であり、図5(b)は図5(a)のA−A線断面図であり、図5(c)は図5(a)のB−B線断面図である。
【図6】従来の薄膜コンデンサの断面図である。
【図7】(a)、(b)は、従来の薄膜コンデンサに必要となる外部回路を含む等価回路図である。
【符号の説明】
1・・・支持基板
C1〜C5・・・可変容量素子
2・・・下部電極層
3・・・誘電体層
4・・・上部電極層
5・・・密着膜
6・・・保護膜
7、8、14、15,16・・・端子部
9・・・接地導体層
11、12、13・・・導体層
C11・・・第1直流制限容量素子
C12・・・第2直流制限容量素子
C13・・・第3直流制限容量素子
L1・・・第1伝送線路
L2、L21・・・第2伝送線路
L22・・・第3伝送線路
V・・・第1バイアス端子
E、E1、E2・・・第2バイアス端子
E2・・・第3バイアス端子
Claims (7)
- 支持基板と、
前記支持基板の一方の主面上に第1電極層と薄膜誘電体層と第2電極層とが積層されて成る可変容量素子と、
前記第1電極層に接続され、且つ前記支持基板の一方の主面上に第1下部電極層と第1誘電体層と第1上部電極層とが積層されて成る第1直流制限容量素子と、
前記第2電極層に接続され、且つ前記支持基板の一方の主面上に第2下部電極層と第2誘電体層と第2上部電極層とが積層されて成る第2直流制限容量素子と、
前記支持基板の一方の主面上に設けられ、一端が前記可変容量素子を構成する前記第1電極層と前記第1直流制限容量素子を構成する第1下部電極層との間に接続され、且つ他端が第1バイアス端子となる第1の伝送線路と、
前記支持基板の一方の主面上に設けられ、一端が前記可変容量素子を構成する前記第2電極層と前記第2直流制限容量素子を構成する前記第2下部電極層との間に接続され、且つ他端が第2バイアス端子となる第2の伝送線路と、
前記第1バイアス端子と接地電位との間に接続され、且つ、前記支持基板の一方の主面上に第3下部電極層と第3誘電体層と第3上部電極層とが積層されて成り、前記第2の伝送線路を高周波的に先端短絡スタブとする容量素子と、
を含む可変コンデンサ装置であって、
前記第1の伝送線路および前記第2の伝送線路がそれぞれ、前記第3誘電体層上に積層された導体層である可変コンデンサ装置。 - 前記第1及び第2の伝送線路は、前記可変容量素子に流れる高周波信号に対してインピーダンスが無限大となるインダクタンス成分を有する請求項1記載の可変コンデンサ装置。
- 前記第1及び第2の伝送線路は、前記可変容量素子に流れる高周波信号の波長λに対して、概略λ/4の線路長を有する請求項1記載の可変コンデンサ装置。
- 前記第1上部電極層上に形成された高周波信号第1端子と、
前記第2上部電極層上に形成された高周波信号第2端子と、
をさらに含む請求項1乃至3のいずれかに記載の可変コンデンサ装置。 - 前記薄膜誘電体層と、前記第1誘電体層と、前記第2誘電体層と、
が同一材料から形成される請求項1乃至4のいずれかに記載の可変コンデンサ装置。 - 前記可変容量素子を複数有するとともに、前記各可変容量素子において、前記第1電極層同士が互いに接続され、さらに前記第2電極層同士が互いに接続されている請求項1乃至5のいずれかに記載の可変コンデンサ装置。
- 支持基板と、
前記支持基板の一方の主面上に下部電極層と薄膜誘電体層と上部電極層とが積層されてなり、且つ直列接続されてなる第1可変容量素子及び第2可変容量素子と、
前記第1可変容量素子を構成する下部電極層に接続され、且つ前記支持基板の一方の主面上に第1下部電極層と第1誘電体層と第1上部電極層とが積層されて成る第1直流制限容量素子と、
前記第2可変容量素子を構成する前記下部電極層に接続され、且つ前記支持基板の一方の主面上に第2下部電極層と第2誘電体層と第2上部電極層とが積層されて成る第2直流制限容量素子と、
前記支持基板の一方の主面上に設けられ、一端が前記第1可変容量素子を構成する上部電極層と前記第2可変容量素子を構成する上部電極層との間に接続され、且つ他端が第1バイアス端子となる第1の伝送線路と、
前記支持基板の一方の主面上に設けられ、一端が前記第1の可変容量素子を構成する下部電極層と前記第1直流制限容量素子を構成する第1下部電極層との間に接続され、且つ他端が第2バイアス端子となる第2の伝送線路と、
前記支持基板の一方の主面上に設けられ、一端が前記第2の可変容量素子を構成する下部電極層と前記第2直流制限容量素子を構成する第2下部電極層との間に接続され、且つ他端が第3バイアス端子となる第3の伝送線路と、
前記第1バイアス端子と接地電位との間に接続され、且つ、前記支持基板の一方の主面上に第3下部電極層と第3誘電体層と第3上部電極層とが積層されて成り、前記第1の伝送線路を高周波的に先端短絡スタブとする容量素子と、
を含む可変コンデンサ装置であって、
前記第1の伝送線路と前記第2の伝送線路と前記第3の伝送線路とがそれぞれ、前記第3誘電体層上に積層された導体層である可変コンデンサ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002284376A JP3958173B2 (ja) | 2002-09-27 | 2002-09-27 | 可変コンデンサ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002284376A JP3958173B2 (ja) | 2002-09-27 | 2002-09-27 | 可変コンデンサ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004119892A JP2004119892A (ja) | 2004-04-15 |
JP3958173B2 true JP3958173B2 (ja) | 2007-08-15 |
Family
ID=32277960
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002284376A Expired - Fee Related JP3958173B2 (ja) | 2002-09-27 | 2002-09-27 | 可変コンデンサ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3958173B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006064543A (ja) * | 2004-08-26 | 2006-03-09 | Kyocera Corp | ロードプルまたはソースプル測定用チューナ |
JP4566012B2 (ja) * | 2005-01-13 | 2010-10-20 | 京セラ株式会社 | 可変容量コンデンサ,回路モジュールおよび通信装置 |
JP7150571B2 (ja) * | 2018-11-13 | 2022-10-11 | ローム株式会社 | チップコンデンサおよびチップコンデンサの製造方法 |
-
2002
- 2002-09-27 JP JP2002284376A patent/JP3958173B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004119892A (ja) | 2004-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6806553B2 (en) | Tunable thin film capacitor | |
JP4502609B2 (ja) | 可変コンデンサ | |
JP2006196871A (ja) | 薄膜コンデンサおよび可変容量コンデンサならびに電子部品 | |
JP4566012B2 (ja) | 可変容量コンデンサ,回路モジュールおよび通信装置 | |
JP4749052B2 (ja) | 可変容量コンデンサ,回路モジュールおよび通信装置 | |
CN116615792A (zh) | 芯片型电子部件 | |
US7002435B2 (en) | Variable capacitance circuit, variable capacitance thin film capacitor and radio frequency device | |
JP3958173B2 (ja) | 可変コンデンサ装置 | |
US7009276B2 (en) | Thin film capacitor, thin film capacitor array and electronic component | |
KR100838965B1 (ko) | 이동 전화 장치 | |
JP3898638B2 (ja) | 容量可変薄膜コンデンサ及び高周波部品 | |
JP2006303389A (ja) | 薄膜コンデンサ素子および薄膜コンデンサアレイ | |
JP6416102B2 (ja) | 可変容量デバイスおよび通信装置 | |
JP3898637B2 (ja) | 容量可変コンデンサ回路、容量可変薄膜コンデンサ素子及び高周波部品 | |
JP2008211064A (ja) | 可変容量コンデンサアレイ及び可変容量コンデンサリレー | |
JP2008277996A (ja) | 可変容量コンデンサ、フィルタ回路 | |
JP2000252163A (ja) | コンデンサ | |
JP4535817B2 (ja) | 薄膜コンデンサ、薄膜コンデンサアレイおよび電子部品 | |
JP2000150290A (ja) | コンデンサ | |
JP4307141B2 (ja) | 容量可変コンデンサ回路、容量可変薄膜コンデンサ素子及び高周波部品 | |
JP2003110320A (ja) | 共振回路 | |
JP2004241439A (ja) | 容量可変薄膜コンデンサ及び高周波部品 | |
JP4157375B2 (ja) | 可変容量コンデンサ及びそれを用いた高周波部品 | |
JP2002329788A (ja) | 可変コンデンサ | |
JP2005340470A (ja) | 可変コンデンサ,回路モジュールおよび通信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050118 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060711 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060926 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070410 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070509 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3958173 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130518 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140518 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |