JP2004119892A - 可変コンデンサ装置 - Google Patents
可変コンデンサ装置 Download PDFInfo
- Publication number
- JP2004119892A JP2004119892A JP2002284376A JP2002284376A JP2004119892A JP 2004119892 A JP2004119892 A JP 2004119892A JP 2002284376 A JP2002284376 A JP 2002284376A JP 2002284376 A JP2002284376 A JP 2002284376A JP 2004119892 A JP2004119892 A JP 2004119892A
- Authority
- JP
- Japan
- Prior art keywords
- capacitance element
- electrode layer
- variable capacitance
- variable
- transmission line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
【課題】バイアス信号を安定して可変容量素子に印加でき、取り扱いが容易な可変コンデンサ装置を提供する。
【解決手段】支持基板１上に、第１電極層２、薄膜誘電体層３、第２電極層４が積層してなる可変容量素子Ｃ１と、第１電極層２に接続された第１直流制限容量素子Ｃ１１と、前記第２電極層４に接続された第２直流制限容量素子Ｃ１２と、一端が前記可変容量素子Ｃ１と第１直流制限容量素子Ｃ１１との間に接続された第１の伝送線路Ｌ１と、一端が前記可変容量素子Ｃ１と第２直流制限容量素子Ｃ１２との間に接続された第２の伝送線路Ｌ２、第１伝送線路Ｌ１と接地との間に配置された第３直流制限容量素子Ｃ１３とからなる可変コンデンサ装置である。
【選択図】図１
【解決手段】支持基板１上に、第１電極層２、薄膜誘電体層３、第２電極層４が積層してなる可変容量素子Ｃ１と、第１電極層２に接続された第１直流制限容量素子Ｃ１１と、前記第２電極層４に接続された第２直流制限容量素子Ｃ１２と、一端が前記可変容量素子Ｃ１と第１直流制限容量素子Ｃ１１との間に接続された第１の伝送線路Ｌ１と、一端が前記可変容量素子Ｃ１と第２直流制限容量素子Ｃ１２との間に接続された第２の伝送線路Ｌ２、第１伝送線路Ｌ１と接地との間に配置された第３直流制限容量素子Ｃ１３とからなる可変コンデンサ装置である。
【選択図】図１
Description
【０００１】
【発明の属する技術分野】
本発明は、誘電損失が小さく高周波動作することができ、特に外部制御電圧（バイアス信号）の印加により誘電率が変化する薄膜誘電体層を有する可変コンデンサ装置に関するものである。
【０００２】
【従来技術】
従来、常誘電体であるチタン酸ストロンチウム（ＳｒＴｉＯ３）薄膜や、強誘電体であるチタン酸ストロンチウムバリウム（Ｂａ，Ｓｒ）ＴｉＯ３薄膜は、ＩＣ用誘電体薄膜キャパシタとして現在使われているＳｉＯ２薄膜、Ｓｉ３Ｎ４薄膜、Ｔａ２Ｏ５薄膜に比べ誘電率が高く、キャパシタの小面積化のための材料として期待されている。
【０００３】
これらチタン酸ストロンチウムやチタン酸ストロンチウムバリウム等のペロブスカイト構造強誘電体酸化物薄膜を誘電体層として用いた薄膜コンデンサが提案されている（特許文献１参照）。
【０００４】
特許文献１に記載の薄膜コンデンサでは、図６の断面図に示すように、支持基板上６１上に、第１電極層６２、薄膜誘電体層６３、第２電極層６４とを順次被着形成していた。具体的には、支持基板６１上に第１電極層６２となる導体層を、支持基板６１の略全面に被着形成した後、パターン加工を行い、所定形状の第１電極層６２を形成する。次に、第１電極層６２上に薄膜誘電体層６３を形成する。この薄膜誘電体層６３は、所定位置にマスクを載置して薄膜技法により形成したり、また、スピンコート法により形成し、その後、所定形状にパターンニングする。尚、必要に応じて加熱硬化を行なう。第２電極層６４は、薄膜誘電体層６３上に導体層を形成した後、パターン加工を施していた。尚、ここで、薄膜誘電体層６３のうち、実際に第１電極層６２と第２の電極層６４とで挟持される対向領域が容量発生領域となる。
【０００５】
このような薄膜コンデンサにおいては、実際の使用時においては、薄膜誘電体層６３に所定バイアス信号（バアイス電圧）を印加することにより、薄膜誘電体層６３の誘電率を所定値に制御することができ、もって容量特性を制御することができる。具体的には、バアイス信号によって制御された所定容量成分する第１電極層６２、第２電極層６４は、そのままバイアス信号を供給する電極として兼用されていた。
【０００６】
図７（ａ）の等価回路で示すように、バイアス信号は、薄膜コンデンサが実装される配線基板に形成した外部回路（バイアス供給回路）Ｇで供給されていた。即ち、特許文献１に記載された薄膜コンデンサを利用する際には、薄膜コンデンサ以外に、配線基板上に、薄膜コンデンサの構造、特性に応じたバイアス供給回路Ｇが用意しなくてはならなかった。
【０００７】
【特許文献１】
特開平１１−２６０６６７号公報
【０００８】
【発明が解決しようとする課題】
以上のように、配線基板に実装される薄膜コンデンサに対応したバイアス供給回路Ｇを用意する必要があり、薄膜コンデンサの構造は簡素的な構造であっても、実装される薄膜コンデンサを考慮して、バイアス供給回路部Ｇを設計する必要があり、その調整が非常に複雑な手間が必要なとなり、さらに、薄膜コンデンサと、バイアス供給回路Ｇとが別々に構成されるため、全体として大型化してしまうという問題があった。
【０００９】
また、バイアス回路部Ｇは、図７（ａ）及び図７（ｂ）の点線部分で示される回路構成が考えられる。
【００１０】
図７（ａ）では、薄膜コンデンサとバイアス回路部Ｇとの接続点Ａと、バイアス端子Ｖとの間に、インダクタンス成分をチョークコイル６５が配置されている。
【００１１】
また、図７（ｂ）では、薄膜コンデンサで動作させる高周波信号の波長λに対してλ／４線路長のストリップ線路６６を形成していた。そして、そのストリップ線路６６のバイアス端子側一端は接地されており、さらに、ストリップ線路６６のバイアス端子側一端と接地との間に直流制限容量素子３７を形成していた。
【００１２】
チョークコイル６５やストリップ線路６６（両者を総称して伝送線路という）により十分に高いインピーダンス（５０Ω≪ωＬ）になっており、薄膜コンデンサで動作させる高周波信号の高周波帯のインピーダンスに影響を与えない。尚、伝送線路の場合は、直流制限容量素子３７により、十分低いインピーダンス（１／ωＣ≪５０Ω）となっており、高周波的には、先端短絡スタブとなっている。
【００１３】
即ち、薄膜コンデンサにおいて、高周波信号端子とバイアス端子は、共通で使用されており、外部回路にてチョークコイル等を用いて、高周波成分（高周波信号の信号成分）と直流成分（バイアス信号）を切り分ける必要があった。
【００１４】
また、バイアス信号の印加により誘電率が変化する誘電体層を有し、容量が大きく変化する薄膜コンデンサにおいては、誘電体の膜厚を薄くする必要がある。しかし、容量Ｃは、Ｃ＝ε０εｒ×（Ｓ／ｄ）の式からもわかるように低容量値を実現するためには、このように膜厚ｄを薄くすると、容量発生部の第１電極層６２、第２電極層６４の電極面積Ｓが小さくなりすぎ、作製しにくいという問題点があった。
【００１５】
また、容量発生部を直列接続することで、膜厚ｄを単体の容量形成部あるいは、並列接続される容量発生部と同じ薄さで、電極面積Ｓを大きくすることができるが、直列的に接続された容量発生部に印加されるバイアス信号の電圧は、それぞれに分圧され容量の変化量が減少してしまう問題点があった。
【００１６】
本発明は、上述の問題点に鑑みて案出されたものであり、その目的は、薄膜コンデンサを形成した支持基板上にバイアス回路部を形成することにより、外部の回路の設計をなくし、取り扱いが容易な可変コンデンサ装置を提供するものである。
【００１７】
また、別の目的は、可変コンデンサの要求特性が低容量でも作製しやすく、電圧印加による可変容量を大きく変化させることが可能な可変コンデンサ装置を提供することにある。
【００１８】
【課題を解決するための手段】
本発明は、支持基板上に、
第１電極層、薄膜誘電体層、第２電極層が積層してなる可変容量素子と、
前記第１電極層に接続され、且つ第１下部電極層、第１誘電体層、第１上部電極層が積層されて成る第１直流制限容量素子と、
前記第２電極層に接続され、且つ第２下部電極層、第２誘電体層、第２上部電極層が積層されて成る第２直流制限容量素子と、
一端が前記可変容量素子と第１直流制限容量素子との間に接続され、且つ他端が第１バイアス端子となる第１の伝送線路と、
一端が前記可変容量素子と第２直流制限容量素子との間に接続され、且つ他端が第２バイアス端子となる第２の伝送線路と、
前記第１バイアス端子と接地電位との間に接続され、且つ、第３下部電極層、第３誘電体層、第３上部電極層が積層されて成る第３の直流制限容量素子とが、それぞれ配置されて成る可変コンデンサ装置である。
【００１９】
また、前記第１及び第２の伝送線路は、可変容量素子に流れる高周波信号に対してインピーダンスが無限大となるインダクタンス成分を有する可変コンデンサ装置である。
【００２０】
前記第１及び第２の伝送線路は、可変容量素子に流れる高周波信号に対してインピーダンスが無限大となるインダクタンス成分を有する可変コンデンサ装置である。
【００２１】
さらに、前記第１及び第２の伝送線路は、可変容量素子に流れる高周波信号の波長λに対して、概略λ／４の線路長を有している可変コンデンサ装置である。
【００２２】
さらに、前記可変容量素子が複数有するとともに、各可変容量素子の第１電極層、各可変容量素子の第２電極層が互いに接続されてなる可変コンデンサ装置。
【００２３】
また、支持基板上に、第１電極層、薄膜誘電体層、第２電極層が積層してなり、且つ直列接続されてなる第１可変容量素子及び第２の可変容量素子と、
前記第１可変容量素子の一端に接続された第１直流制限容量素子と、
前記第２可変容量素子の他端に接続された第２直流制限容量素子と、
前記第１可変容量素子と第２可変容量素子との間に接続され、且つ他端が第１バイアス端子となる第１の伝送線路と、
一端が前記第１の可変容量素子と第１直流制限容量素子との間に接続され、且つ他端が第２バイアス端子となる第２の伝送線路と、
一端が前記第２の可変容量素子と第２直流制限容量素子との間に接続され、且つ他端が第３バイアス端子となる第３の伝送線路と、
前記第１バイアス端子と接地電位との間に接続され、且つ、第３下部電極層、誘電率が第３誘電体層、第３上部電極層が積層されて成る第３の直流制限容量素子とが、それぞれ配置されて成る可変コンデンサ装置である。
【００２４】
【作用】
本発明に支持基板上に、可変容量素子を単独に、また並列接続しあう複数の可変容量素子、さらに、直列的に接続する複数の可変容量素子を配置して、それらの可変容量素子に安定したバイアス信号を供給できる構造を具備した可変容量素子に関するものである。
【００２５】
例えば、支持基板上に形成された単独の可変容量素子においては、可変容量素子の両端に第１直流電流制限容量素子、第２直流制限容量素子が接続されており、さらに、可変容量素子の一端側と第１バイアス端子との間には、第１の伝送線路が配置されている。また、可変容量素子の他端と第２バイアス端子との間には、第２の伝送線路が配置されている。
【００２６】
ここで、第１のバイアス端子から供給されるバイアス信号は、第１伝送線路を介して、可変容量素子に印加され、その後、第２伝送線路を介して、第２のバイアス端子から例えば接地側に抜けることになる。このとき、可変容量端子の一端側には、第１の直流制限容量素子が配置されているため、バイアス信号は、第１の直流制限容量素子を越えて、高周波信号が流れる入力端子から漏れることはない。同様に、可変容量端子の他端には、第２の直流制限容量素子が配置されているため、バイアス信号は、第２の直流制限容量素子を越えて、高周波信号が流れる出力端子から漏れることはない。また、第１バイアス端子と第１伝送線路との間に、第３の直流制限容量素子が接続されているため、バイアス信号が接地電位に漏れることがない。
【００２７】
即ち、第１及び第２の伝送線路は、高周波信号の波長λのλ／４線路長の長さ、またはインダクタであるため、直流的には、電圧が印加される。また、高周波的には、λ／４線路長の伝送線路または、インダクタにより十分に高いインピーダンス（５０Ω≪ωＬ）になっており、高周波帯のインピーダンスに影響を与えない。また、第１の伝送線路がλ／４線路長の伝送線路の場合は、第３の直流制限容量素子により、十分低いインピーダンス（１／ωＣ≪５０Ω）となっており、高周波的には、先端短絡スタブとなっている。
【００２８】
これによって、バイアス信号が安定して可変容量素子に印加されることにより、これにより、誘電体薄膜の誘電率が所定値に変化して、所定どおり容量成分を得ることができる。
【００２９】
また、可変容量素子の高周波信号は、可変容量素子の両端とバイアス端子または接地側端子との間に配置した高周波信号の波長λに対して、概略λ／４の長さを有する伝送線路が夫々配置されているため、その高周波信号がバイアス端子を介して漏れることがない。
【００３０】
また、このような可変容量素子、各直流制限容量素子、第１及び第２の伝送線路が１つの支持基板上に一体的に配置されているため、従来のように外部の配線基板に実装していたバイアス供給回路部が不要となり、可変容量素子の特性に応じた最適なバイアス供給回路を一体化させることができ、これにより、可変コンデンサ装置の取り扱いが非常に容易となる。
【００３１】
可変容量素子が複数の可変容量素子であり、並列的に接続される場合、それぞれの第１電極層どうしが、また、第２電極層どうしが接続される。そして、バイアス信号の電圧が、各可変容量素子に対して一定に印加され、容量の変化率が一定とすることができる。
【００３２】
さらに、複数の可変容量素子を直列接続する場合、両可変容量素子の接続部分に、第１の伝送線路を接続して、バイアス信号を供給し、各可変容量素子の端部側に第２の伝送線路、第３の伝送線路を介してバイアス信号を流すようにしている。これにより、可変容量素子であっても、各可変容量素子のおのおのに概略の電圧印加することができるため、容量の変化率はコンデンサ単体と同じに保てる。
【００３３】
【発明の実施の形態】
以下、本発明の可変コンデンサ装置について図面に基づいて詳説する。
【００３４】
図１（ａ）〜図１（ｃ）及び図２は、１つの可変容量素子を有する可変コンデンサ装置を示すものであり、図１（ａ）は平面図、図１（ｂ）は図１（ａ）のＡ−Ａ線断面図、図１（ｃ）は図１（ａ）のＢ−Ｂ線断面図であり、図２は等価回路図である。
【００３５】
図２の等価回路図において、符号Ｃ１は、可変容量素子であり、Ｌ１第１伝送線路であり、Ｌ２は、第２伝送線路であり、Ｃ１１は、第１直流制限容量素子、Ｃ１２は、第２直流制限容量素子、Ｃ１３は、第３直流制限容量素子である。また符号Ｉ、Ｏは、例えば高周波信号の入出力端子であり、Ｖは第１バイアス端子、即ちバアイス信号が供給される側の端子であり、Ｅは第２のバイアス端子、即ち可変容量素子Ｃ１に印加されたバイアス信号が接地側に落ちるための端子である。
【００３６】
入出力端子Ｉ、Ｏの間には、高周波信号が可変容量素子Ｃ１を介して流れることになる。このとき、第１伝送線路Ｌ１及び第２伝送線路Ｌ２は、例えば高周波信号の波長λの１／４の線路長とし、その一端を接地させているため、先端短絡スタブとして動作し、また、高周波信号に対してインピーダンスが大きいコイルとして動作しているため、高周波信号が第１バイアス端子Ｖ、第２バイアス端子Ｅに漏れることはない。
【００３７】
尚、図１の等価回路において、第１伝送線路Ｌ１は、高周波的に第３直流制限容量素子Ｃ１３により十分低いインピーダンス（１／ωＣ≪５０Ω）とすることが重要である。
【００３８】
可変容量素子Ｃ１の容量成分を制御するバアイス信号は、第１バイアス端子Ｖから供給され、可変容量素子Ｃ１を介して第２バイアス端子Ｅに流れる。この可変容量素子Ｃ１に印加される電圧によって、可変容量素子Ｃ１は所定誘電率となり、その結果、所定容量成分をえられることになる。ことの時、可変容量素子Ｃ１と入出力端子Ｉ、Ｏとの間には、それぞれ第１直流制限容量素子Ｃ１１、第２直流制限容量素子Ｃ１２が配置されているため、バイアス信号が入出力端子Ｉ、Ｏ側に漏れることがない。
【００３９】
即ち、可変容量素子Ｃ１の容量を所定値に制御するバイアス信号が安定して可変容量素子Ｃ１のみに供給でき、バアイス信号の印加による可変容量素子Ｃ１の薄膜誘電体膜における誘電率が変動し、よって容量成分の制御が容易な可変コンデンサ装置となる。
【００４０】
尚、第１バイアス端子Ｖに接続される第１伝送線路Ｌ１の一端が接地される場合、この接地にバイアス信号が漏れないように、第３直流制限容量素子Ｃ１３が配置され、直流を制限している。
【００４１】
このような等価回路図に示される可変コンデンサ装置は、１つの支持基板上に形成されることになる。このため、この可変コンデンサ装置を実装する配線基板には、従来のような外部のバイアス供給回路Ｇを形成する必要がなく、非常に取り扱いが容易となる。
【００４２】
図１（ａ）〜図１（ｃ）は、支持基板１上に、可変容量素子Ｃ１、第１直流制限容量素子Ｃ１１、第２直流制限容量素子Ｃ１２、第３直流制限容量素子Ｃ１３、第１伝送線路Ｌ１、第２伝送線路Ｌ２が形成されている。第１伝送線路Ｌ１、第２伝送線路Ｌ２は、例えばその一端が接地され、且つ高周波信号に対してλ／４とのストリップ線路で示している。
【００４３】
符号２は可変容量素子Ｃ１の下部電極となる第１電極層であり、３はバイアス信号によって誘電率が変化する薄膜誘電体層であり、４は上部電極となる第２電極層であり、７、８は入出力端子Ｉ、Ｏとなる端子部であり、１５は第１の第１バイアス端子Ｖとなる端子部であり、１４は第２バイアス端子Ｅとなる端子部である。
【００４４】
尚、可変容量素子Ｃ１の容量発生領域は、薄膜誘電体層３を介して第１電極層２と第２電極層４とが対向する部分である。
【００４５】
支持基板１は、絶縁性を有するものであれば何れでも良いが、特にＡｌ２Ｏ３、サファイア、ガラス、ＭｇＯ、ＬａＡｌＯ３、ＳｒＴｉＯ３が好適である。
【００４６】
この支持基板上１には、第１電極層２が形成されている。第１電極層２の導体材料としては、ＡｕあるいはＡｇが好適であるが、Ｐｔ、Ａｌ、Ｃｕなども適用で、その厚みは０．１〜５μｍとなっている。例えば、０．１μｍよりも小さくなると、電極自身の抵抗が大きくなると同時に、電極の連続性がなくなり、信頼性が劣るようになる。一方、５μｍ以上にすると段差被覆不良が発生し、第２電極層４と第１電極層２が短絡してしまう。
【００４７】
薄膜誘電体層３は、スパッタリング等の薄膜技術により作製される。薄膜技術とは、スパッタリング以外にもＣＶＤ、真空蒸着、ゾルゲル液を用いたスピンコート法を含むものである。
【００４８】
薄膜誘電体層３の材料としては、低いリーク電流と高い誘電率の変化特性を持つものが好ましく、例えばＢａＴｉＯ３、ＳｒＴｉＯ３、（Ｂａ Ｓｒ）ＴｉＯ３などが挙げられる。薄膜誘電体層３は、例えば、第１電極層２の表面を覆うように形成され、その後、容量発生領域を除いてエッチングにより除去される。
【００４９】
第２電極層４は、導体材料としては、ＡｕあるいはＡｇを用いて形成される。尚、その他に、Ａｌ、Ｃｕなども使用できる。その厚みは０．１〜５μｍとなっている。厚みの下限については第１電極層２と同様に、電極自身の抵抗を考慮して設定される。また、上限については第２電極層４を形成する際の下部に存在する部材との密着応力の集中による剥離の発生を防止するように設定される。
【００５０】
また、この可変容量素子Ｃ１の両端には、第１直流制限容量素子Ｃ１１、第２直流制限容量素子Ｃ１２が接続されている。第１直流制限容量素子Ｃ１１は、第１下部電極層４２、第１誘電体層４３、第１上部電極層４４とが順次積層されて構成されている。また、第２直流制限容量素子Ｃ１２は、第２下部電極層５２、第２誘電体層５３、第２上部電極層５４とが順次積層されて構成されている。そして、可変容量素子Ｃ１の一方の電極層が、第１直流制限容量素子Ｃ１１の第１下部電極層４２と接続され、可変容量素子Ｃ１の他方の電極層が第２直流制限容量素子Ｃ１２の第２下部電極層５２に接続されている。図１では、可変容量素子Ｃ１の第１電極層２と第１直流制限容量素子Ｃ１１の第１下部電極層１１とが一体的に形成され、導通されている。また、可変容量素子Ｃ１の第２電極層４と第２直流制限容量素子Ｃ１２の第２下部電極層５２とが重畳して接続されている。また、第１誘電体層４３、第２誘電体層５３は、上述の薄膜誘電体層３と同一材料、同一に工程で形成されたり、また、上述の誘電体薄膜３の材料と異なる誘電体材料が用いられる。直流制限容量素子Ｃ１１、Ｃ１２は、バイアス信号を遮断するためのものであり、遮断に必要な容量成分がえられるものであれば、上述のＢａＴｉＯ３、ＳｒＴｉＯ３、（Ｂａ Ｓｒ）ＴｉＯ３であっても構わない。
【００５１】
また、第１下部電極層４２、第２下部電極層５２、第１上部電極層４４、第２上部電極層５４も、可変容量素子Ｃ１を構成する第１電極層２、第２電極層４と同様の材料で、同一工程で形成される。
【００５２】
また、第１直流制限容量素子Ｃ１１、第２直流制限容量素子Ｃ１２の各上部電極層は、入出力端子Ｉ、Ｏになるため、第１直流制限容量素子Ｃ１１の第１上部電極層４４上には、密着層５を介して半田などの端子部７が形成されている。また、第２直流制限容量素子Ｃ１２の第２上部電極層５４上には、密着層５を介して半田などの端子部８が形成されている。密着層５は、導体材料としては、Ｐｔおよび／またはＰｄを用いて形成される。その厚みは０．０１〜１μｍとなっている。厚みの下限については保護膜の密着性を考慮して設定される。密着層５の持つ残留応力よる剥離の発生を防止するように設定される。
【００５３】
上述には、図１（ａ）のＡ−Ａ線断面部分のみであり、この部分で可変容量素子Ｃ１、第１直流制限容量素子Ｃ１１、第２直流制限容量素子Ｃ１２、及び入出力端子Ｉ、Ｏが形成されている。そして、図１（ａ）のＢ−Ｂ線断面部分である図１（ｃ）には、第１伝送線路Ｌ１、第２伝送線路Ｌ２及び第３直流制限容量素子Ｃ１３が形成され、第１バイアス端子Ｖ、第２バイアス端子Ｅが形成される。
【００５４】
具体的には、支持基板１上に、接地導体層９が被着形成されている。この接地導体層９は、例えばバイアス信号が接地される導体層として用いられ、また、接地に接続される第３直流制限容量素子Ｃ１３の第３下部電極として機能する。
【００５５】
また、この接地導体層９上には、第３直流制限容量素子Ｃ１３の第３誘電体層及び伝送線路をストリップ線路として動作させる誘電体層１０が形成されている。
【００５６】
この誘電体層１０上には、第１伝送線路Ｌ１となる導体層４３、第２伝送線路Ｌ２となる導体層１１及び第３直流制限容量素子Ｃ１３の第３上部電極層となる導体層１２が形成されている。導体層１３、１１は、接地導体層９と共に、高周波信号の波長λに対してλ／４線路長の伝送線路を形成する。第１伝送線路Ｌ１１となる導体層４３の一端は、可変容量素子Ｃ１の一端と入出力端子Ｏとの間、例えば第２電極層４の延長部分に接続している。また、第１伝送線路Ｌ１１となる導体層１３の他端は、第３直流制限容量素子Ｃ１３を介して、接地導体層９に接続することになる。また、第２伝送線路Ｌ２となる導体層１１の一端は、可変容量素子Ｃ１の他端と入出力端子Ｉとの間、例えば第１電極層２の延長部分に接続している。また、第２伝送線路Ｌ２となる導体層１１の他端は、誘電体層１０の厚み方向に形成されたビアホール導体を介して接地導体層９に直接接続している。
【００５７】
また、第３直流制限容量素子Ｃ１３を構成する第３の下部電極は、接地導体層９であり、第３の誘電体層が誘電体層１０であり、第３の上部電極層は導体層１２となる。そして、この導体層１２は、第１伝送線路Ｌ１となる導体層１３の一端と接続している。また、この第３直流制限容量素子Ｃ１３の第３上部電極層または第１伝送線路Ｌ１となる導体層１３の一端の先端部分は、第１バイアス端子Ｖとなる端子部１５が形成される。また、第２伝送線路Ｌ２の先端部分は、第２バイアス端子Ｅとなる端子部１４となっている。この端子部１４、１５は、上述の端子部７、８と同様に、密着層５が形成される。
【００５８】
ここで、接地導体層９は、ＡｕあるいはＡｇが好適であるが、Ｐｔ、Ａｌ、Ｃｕなども適用で、その厚みは０．１μｍ以上となっている。例えば、０．１μｍよりも小さくなると、導体自身の抵抗が大きくなると同時に、導体の連続性がなくなり、信頼性が劣るようになる。
【００５９】
また、誘電体層１０は、スパッタリング等の薄膜技術により作製される。薄膜技術とは、スパッタリング以外にもＣＶＤ、真空蒸着、ゾルゲル液を用いたスピンコート法を含むものである。誘電体層１０の材料としては、低いリーク電流と高い誘電率を持つもので電圧変化率（本発明では可変容量素子Ｃ１の薄膜誘電体層３に対して固定的な誘電体層という）が少ないものが好ましい。例えばＢａＴｉＯ３、ＳｒＴｉＯ３、（Ｂａ Ｓｒ）ＴｉＯ３などを材料で、且つ電圧変化率が少ないように形成する。
【００６０】
第１伝送線路Ｌ１となる導体層１３、第２伝送線路Ｌ２となる導体層１１及び第３直流制限容量素子Ｃ１３の上部電極層となる導体層１２は、ＡｕあるいはＡｇが好適であるが、Ｐｔ、Ａｌ、Ｃｕなども適用で、その厚みは０．１μｍ以上となっている。例えば、０．１μｍよりも小さくなると、導体自身の抵抗が大きくなると同時に、導体の連続性がなくなり、信頼性が劣るようになる。
【００６１】
また、端子部１４、１５は、半田ボールや金属バンプなどが例示できる。具体的には、密着層５が露出する部分には、例えば半田ボールを形成したり、また、金属ワイヤーのファーストボンディングを行い、所定長さで切断することにより、金などのバンプを形成しても構わない。
【００６２】
また、支持基板１の最上部には、密着層５を露出するように保護膜６が形成されている。保護膜６としては、ＳｉＯ２，Ｓｉ３Ｎ４，ＢＣＢ（ベンゾシクロブテン）、ポリイミドなどが好適である。また、これらの材料の多層構造にしても良い。この保護膜６は、外部からの機械的な衝撃からの保護の他、湿度による劣化、薬品の汚染、酸化等を防止する役割を持っている。
【００６３】
尚、端子部７、８、１４、１５については、半田バンプなどを形成する必要はなく、例えば、保護膜６の一部に、密着層５を露出させるようにして、この露出部分を端子部７、８、１４、１５としてもよい。
【００６４】
このように、支持基板１上に、可変容量素子Ｃ１、第１直流制限容量素子Ｃ１１、第２直流制限容量素子Ｃ１２、第３直流制限容量素子Ｃ１３、第１伝送線路Ｌ１、第２伝送線路Ｌ２がすべて形成され、外部の配線基板と接続する端子部７、８、１４、１５（入出力端子Ｉ、Ｏ、第１バイアス端子Ｖ、第２バイアス端子Ｅ）が形成されているだけであり、可変コンデンサ装置として取り扱いが非常に容易となるだけでなく、可変容量素子Ｃ１の特性に応じたその他の素子の設定が可能となり、可変容量素子Ｃ１の安定した誘電率の変化特性が得られる。また、各素子を構成する各導体層や誘電体層などの形成工程を共通化できるため、構造の複雑さに比較して非常に簡単に形成することができる。
【００６５】
尚、上述の実施例では、第１伝送線路Ｌ１、第２伝送線路Ｌ２をλ／４線路長の伝送線路で形成しているが、インダクタ成分を有するコイル導体であっても構わない。
【００６６】
上述の実施例では、可変コンデンサ装置に１つの容量素子Ｃ１を用いた例である。これに対して、例えば第１電極層２の容量発生領域を２分割して、同時に第２電極層４の容量発生領域も２分割して、この分割した両電極層５４との間に、薄膜誘電体層３を設けることにより、２つの可変容量素子Ｃ２、Ｃ３が互いに並列接続するようにできる。
【００６７】
この状態を図３に示している。このような構成では、第１バイアス端子Ｖと第２バイアス端子Ｅとの間に、可変容量素子Ｃ２、Ｃ３とが並列的に配置されている。
【００６８】
これにより、合成容量は、可変容量素子Ｃ２、Ｃ３のそれぞれの容量成分（便宜的にＣ２、Ｃ３と記す）の合成容量はＣ２＋Ｃ３になる。したがって、第１バイアス端子Ｖから供給されるバイアス信号は、第１伝送線路Ｌ１を介して、それぞれの可変容量素子Ｃ２、Ｃ３に均一にバイアス電圧が均一に印加される。また、高周波的には、第１伝送線路Ｌ１は、第３直流制限容量素子Ｃ１３により、十分低いインピーダンス（１／ωＣ≪５０Ω）となっており、短絡されているため、高周波帯のインピーダンスに影響を与えない。
【００６９】
また、可変容量素子Ｃ２、Ｃ３の他方は、直流的には第２伝送線路Ｌ２を介して接地されている。高周波的には、短絡された第２伝送線路Ｌ２のため高周波帯のインピーダンスに影響を与えない。
【００７０】
図４は、２つの可変容量素子Ｃ４、Ｃ５が互いに直列接続された可変コンデンサ装置の等価回路を示す。このとき、２つの可変容量素子Ｃ４、Ｃ５の各々の容量成分（便宜的にＣ４、Ｃ５と記す）の合成容量は、（Ｃ４×Ｃ５）／（Ｃ４＋Ｃ５）になる。本実施例では、１つの第１バイアス端子Ｖと第２及び第３バイアス端子Ｅ１、Ｅ２との間でバイアス供給を行っている。そして、第１バイアス端子Ｖは、２つの可変容量素子Ｃ４、Ｃ５の接続部分（両可変容量素子Ｃ４、Ｃ５の一端とする）に供給し、第２バイアス端子Ｅ１を直列接続しあう可変容量素子Ｃ４の他方端側に、第３バイアス端子Ｅ２を直列接続しあう可変容量素子Ｃ５の他方端側に接続する。そして、各第１バイアス端子Ｖ、第２及び第３バイアス端子Ｅ１、Ｅ２には、それぞれ第１伝送線路Ｌ１、第２伝送線路Ｌ２１及び第３伝送線路Ｌ２２を設ける。さらに、上述の実施例同様、第１伝送線路Ｌ１の第１バイアス端子Ｖ側には、第３直流制限容量素子Ｃ１３を設ける。これにより、第１バイアス端子Ｖから供給されるバイアス信号は、２つ可変容量素子Ｃ４、Ｃ５の接続部分に供給され、各可変容量素子Ｃ４、Ｃ５に分岐して、１つの経路として、可変容量素子Ｃ４を介して、第２バイアス端子Ｅ１に流れる。また、別の経路として、可変容量素子Ｃ５を第３バイアス端子Ｅ２に流れることになる。
【００７１】
ここで、高周波的には、第１伝送線路Ｌ１、第２伝送線路Ｌ２１、第３伝送線路Ｌ２２が、高周波信号の波長λのλ／４線路長であり、また、第１伝送線路Ｌ１は、第３直流制限容量素子Ｃ１３により、十分低いインピーダンス（１／ωＣ≪５０Ω）となっており、その一端が短絡されているため、高周波帯のインピーダンスに影響を与えない。また、第２伝送線路Ｌ２１、第３伝送線路Ｌ２２もλ／４線路長の伝送線路で接地されている。高周波的には、短絡されたλ／４線路長の伝送線路のため、高周波帯のインピーダンスに影響を与えない。
【００７２】
したがって、可変容量素子Ｃ４、Ｃ５が直列的接続された可変コンデンサ装置において、可変容量素子Ｃ４、Ｃ５にそれぞれ均等なバイアス信号（バイアス信号）が印加されることになる。
【００７３】
図５には、直列接続された２つの可変容量素子Ｃ４、Ｃ５を有する可変コンデンサ装置を示し、図５（ａ）に平面図、図５（ｂ）に図５（ａ）のＡ−Ａ線断面図を、図５（ｃ）に図５（ａ）のＢ−Ｂ線断面図を示す。尚、図５において、一方の可変容量素子Ｃ４と他方の可変容量素子Ｃ５とは、互いに上部側の電極層、例えば第２電極層４で直列的に接続されており、この第２電極層４に接続するように第１伝送線路Ｌ１及び第３直流制限容量素子Ｃ１３が接続され、この第１伝送線路Ｌ１と第３直流制限容量素子Ｃ１３との接続部分に、第１バイアス端子Ｖとなる端子部１５が形成されている。
【００７４】
また、一方の可変容量素子Ｃ４の下部側電極層、例えば第１電極層２は、延長し、第１直流制限容量素子Ｃ１１が接続され、入出力端子Ｉとなる端子部７が接続される。図５では図１同様に、可変容量素子Ｃ４の第１電極層２が延出し、第１直流制限容量素子Ｃ１１の第１下部電極層４２となり、その第１下部電極層４２上に、第１誘電体層４３、第１上部電極層４４が被着着され、入出力端子Ｉが形成される密着層５が形成されている。また、他方の可変容量素子Ｃ５の下部側電極層、例えば第１電極層２は延長し、第２直流制限容量素子Ｃ１２が接続され、入出力端子Ｏとなる端子部８が接続される。具体的には、可変容量素子Ｃ５の第１電極層２が延出し、第２直流制限容量素子Ｃ１２の第２下部電極層５２となり、その第２下部電極層５２上に、第２誘電体層５３、第２上部電極層５４が被着着され、入出力端子０が形成される密着層５が形成されている。
【００７５】
さらに、第２伝送線路Ｌ２１、第３伝送線路Ｌ２２となる導体層１１、１７は、それぞれ可変容量素子Ｃ４、Ｃ５の第１電極層２の延長部に接続して、その導体層１１、１７の先端がビアホール導体によって、接地導体層９に接続するとともに、この先端部分に密着層５が形成され、バンプなどが形成された端子部１４、１６となり、第２バイアス端子Ｅ１、第３バアイス端子Ｅ２となっている。
【００７６】
尚、上述の実施例において、第１電極層、第２電極層は、可変容量素子を構成する容量電極であり、これらの第１電極層、第２電極層が薄膜誘電体層の下部に位置する電極層であっても、上部に位置する電極層であっても構わない。例えば、２つの可変容量素子Ｃ２、Ｃ３を並列接続したり、可変容量素子Ｃ４、Ｃ５を直列接続するにあたり、同一側の電極層どうしを接続する必要はなく、例えば、一方の可変容量素子の第１電極層上に、他方の可変容量素子の第２電極層を一部重畳させて接続おこなっても構わない。
【００７７】
【発明の効果】
本発明は、支持基板上に形成された可変容量素子、バアイス信号が通過する伝送線路、バイアス信号が安定的に可変容量素子に印加されるようにした直流制限容量素子を配置したため、この可変コンデンサ装置に外部のバイアス供給回路網を形成する必要がなく、取り扱いに優れた可変容コンデンサ装置となる。
【００７８】
また、バイアス信号は、直流制限容量素子の間で、第１バイアス端子Ｖから第２バイアス端子Ｅまでに流れることになり、可変容量素子の要求特性に応じたバアイス信号を可変容量素子のみに安定して印加することができる。
【００７９】
また、高周波信号では、伝送線路は、高周波的にはλ／４線路長の伝送線路またはインダクタにより十分に高いインピーダンス（５０Ω≪ωＬ）になっており、高周波帯のインピーダンスに影響を与えない。
【００８０】
２つの変容量素子が並列接続させることにより、バイアス信号の電圧を２つの可変容量素子に対して略均一に印加することができ，可変容量素子の容量変化を同一にすることができ、容易に多種な容量値に対応可能な可変コンデンサ装置となる。
【００８１】
また、可変容量素子が直列接続することにより、低容量でも電極面積を大きくできるため作製しやすくなる。また、互いに直列接続しあう可変容量素子には、第２バイアス端子、第３バアイス端子を有しているため、バイアス信号の電圧を両可変容量素子に均一に印加でき、容量の変化率は可変容量素子単体と同じに保てることになる。
【図面の簡単な説明】
【図１】本発明の可変コンデンサ装置を示し、図１（ａ）は平面図であり、図１（ｂ）は図１（ａ）のＡ−Ａ線断面図であり、図１（ｃ）は図１（ａ）のＢ−Ｂ線断面図である。
【図２】図１に示す可変コンデンサ装置の等価回路図である。
【図３】可変容量素子が並列接続された可変コンデンサ装置の等価回路図である。
【図４】可変容量素子が直列接続された可変コンデンサ装置の等価回路図である。
【図５】図４の等価回路図に示す可変コンデンサ装置を示し、図５（ａ）は平面図であり、図５（ｂ）は図５（ａ）のＡ−Ａ線断面図であり、図５（ｃ）は図５（ａ）のＢ−Ｂ線断面図である。
【図６】従来の薄膜コンデンサの断面図である。
【図７】（ａ）、（ｂ）は、従来の薄膜コンデンサに必要となる外部回路を含む等価回路図である。
【符号の説明】１・・・支持基板
Ｃ１〜Ｃ５・・・可変容量素子
２・・・下部電極層
３・・・誘電体層
４・・・上部電極層
５・・・密着膜
６・・・保護膜
７、８、１４、１５，１６・・・端子部
９・・・接地導体層
１１、１２、１３・・・導体層
Ｃ１１・・・第１直流制限容量素子
Ｃ１２・・・第２直流制限容量素子
Ｃ１３・・・第３直流制限容量素子
Ｌ１・・・第１伝送線路
Ｌ２、Ｌ２１・・・第２伝送線路
Ｌ２２・・・第３伝送線路
Ｖ・・・第１バイアス端子
Ｅ、Ｅ１、Ｅ２・・・第２バイアス端子
Ｅ２・・・第３バイアス端子
【発明の属する技術分野】
本発明は、誘電損失が小さく高周波動作することができ、特に外部制御電圧（バイアス信号）の印加により誘電率が変化する薄膜誘電体層を有する可変コンデンサ装置に関するものである。
【０００２】
【従来技術】
従来、常誘電体であるチタン酸ストロンチウム（ＳｒＴｉＯ３）薄膜や、強誘電体であるチタン酸ストロンチウムバリウム（Ｂａ，Ｓｒ）ＴｉＯ３薄膜は、ＩＣ用誘電体薄膜キャパシタとして現在使われているＳｉＯ２薄膜、Ｓｉ３Ｎ４薄膜、Ｔａ２Ｏ５薄膜に比べ誘電率が高く、キャパシタの小面積化のための材料として期待されている。
【０００３】
これらチタン酸ストロンチウムやチタン酸ストロンチウムバリウム等のペロブスカイト構造強誘電体酸化物薄膜を誘電体層として用いた薄膜コンデンサが提案されている（特許文献１参照）。
【０００４】
特許文献１に記載の薄膜コンデンサでは、図６の断面図に示すように、支持基板上６１上に、第１電極層６２、薄膜誘電体層６３、第２電極層６４とを順次被着形成していた。具体的には、支持基板６１上に第１電極層６２となる導体層を、支持基板６１の略全面に被着形成した後、パターン加工を行い、所定形状の第１電極層６２を形成する。次に、第１電極層６２上に薄膜誘電体層６３を形成する。この薄膜誘電体層６３は、所定位置にマスクを載置して薄膜技法により形成したり、また、スピンコート法により形成し、その後、所定形状にパターンニングする。尚、必要に応じて加熱硬化を行なう。第２電極層６４は、薄膜誘電体層６３上に導体層を形成した後、パターン加工を施していた。尚、ここで、薄膜誘電体層６３のうち、実際に第１電極層６２と第２の電極層６４とで挟持される対向領域が容量発生領域となる。
【０００５】
このような薄膜コンデンサにおいては、実際の使用時においては、薄膜誘電体層６３に所定バイアス信号（バアイス電圧）を印加することにより、薄膜誘電体層６３の誘電率を所定値に制御することができ、もって容量特性を制御することができる。具体的には、バアイス信号によって制御された所定容量成分する第１電極層６２、第２電極層６４は、そのままバイアス信号を供給する電極として兼用されていた。
【０００６】
図７（ａ）の等価回路で示すように、バイアス信号は、薄膜コンデンサが実装される配線基板に形成した外部回路（バイアス供給回路）Ｇで供給されていた。即ち、特許文献１に記載された薄膜コンデンサを利用する際には、薄膜コンデンサ以外に、配線基板上に、薄膜コンデンサの構造、特性に応じたバイアス供給回路Ｇが用意しなくてはならなかった。
【０００７】
【特許文献１】
特開平１１−２６０６６７号公報
【０００８】
【発明が解決しようとする課題】
以上のように、配線基板に実装される薄膜コンデンサに対応したバイアス供給回路Ｇを用意する必要があり、薄膜コンデンサの構造は簡素的な構造であっても、実装される薄膜コンデンサを考慮して、バイアス供給回路部Ｇを設計する必要があり、その調整が非常に複雑な手間が必要なとなり、さらに、薄膜コンデンサと、バイアス供給回路Ｇとが別々に構成されるため、全体として大型化してしまうという問題があった。
【０００９】
また、バイアス回路部Ｇは、図７（ａ）及び図７（ｂ）の点線部分で示される回路構成が考えられる。
【００１０】
図７（ａ）では、薄膜コンデンサとバイアス回路部Ｇとの接続点Ａと、バイアス端子Ｖとの間に、インダクタンス成分をチョークコイル６５が配置されている。
【００１１】
また、図７（ｂ）では、薄膜コンデンサで動作させる高周波信号の波長λに対してλ／４線路長のストリップ線路６６を形成していた。そして、そのストリップ線路６６のバイアス端子側一端は接地されており、さらに、ストリップ線路６６のバイアス端子側一端と接地との間に直流制限容量素子３７を形成していた。
【００１２】
チョークコイル６５やストリップ線路６６（両者を総称して伝送線路という）により十分に高いインピーダンス（５０Ω≪ωＬ）になっており、薄膜コンデンサで動作させる高周波信号の高周波帯のインピーダンスに影響を与えない。尚、伝送線路の場合は、直流制限容量素子３７により、十分低いインピーダンス（１／ωＣ≪５０Ω）となっており、高周波的には、先端短絡スタブとなっている。
【００１３】
即ち、薄膜コンデンサにおいて、高周波信号端子とバイアス端子は、共通で使用されており、外部回路にてチョークコイル等を用いて、高周波成分（高周波信号の信号成分）と直流成分（バイアス信号）を切り分ける必要があった。
【００１４】
また、バイアス信号の印加により誘電率が変化する誘電体層を有し、容量が大きく変化する薄膜コンデンサにおいては、誘電体の膜厚を薄くする必要がある。しかし、容量Ｃは、Ｃ＝ε０εｒ×（Ｓ／ｄ）の式からもわかるように低容量値を実現するためには、このように膜厚ｄを薄くすると、容量発生部の第１電極層６２、第２電極層６４の電極面積Ｓが小さくなりすぎ、作製しにくいという問題点があった。
【００１５】
また、容量発生部を直列接続することで、膜厚ｄを単体の容量形成部あるいは、並列接続される容量発生部と同じ薄さで、電極面積Ｓを大きくすることができるが、直列的に接続された容量発生部に印加されるバイアス信号の電圧は、それぞれに分圧され容量の変化量が減少してしまう問題点があった。
【００１６】
本発明は、上述の問題点に鑑みて案出されたものであり、その目的は、薄膜コンデンサを形成した支持基板上にバイアス回路部を形成することにより、外部の回路の設計をなくし、取り扱いが容易な可変コンデンサ装置を提供するものである。
【００１７】
また、別の目的は、可変コンデンサの要求特性が低容量でも作製しやすく、電圧印加による可変容量を大きく変化させることが可能な可変コンデンサ装置を提供することにある。
【００１８】
【課題を解決するための手段】
本発明は、支持基板上に、
第１電極層、薄膜誘電体層、第２電極層が積層してなる可変容量素子と、
前記第１電極層に接続され、且つ第１下部電極層、第１誘電体層、第１上部電極層が積層されて成る第１直流制限容量素子と、
前記第２電極層に接続され、且つ第２下部電極層、第２誘電体層、第２上部電極層が積層されて成る第２直流制限容量素子と、
一端が前記可変容量素子と第１直流制限容量素子との間に接続され、且つ他端が第１バイアス端子となる第１の伝送線路と、
一端が前記可変容量素子と第２直流制限容量素子との間に接続され、且つ他端が第２バイアス端子となる第２の伝送線路と、
前記第１バイアス端子と接地電位との間に接続され、且つ、第３下部電極層、第３誘電体層、第３上部電極層が積層されて成る第３の直流制限容量素子とが、それぞれ配置されて成る可変コンデンサ装置である。
【００１９】
また、前記第１及び第２の伝送線路は、可変容量素子に流れる高周波信号に対してインピーダンスが無限大となるインダクタンス成分を有する可変コンデンサ装置である。
【００２０】
前記第１及び第２の伝送線路は、可変容量素子に流れる高周波信号に対してインピーダンスが無限大となるインダクタンス成分を有する可変コンデンサ装置である。
【００２１】
さらに、前記第１及び第２の伝送線路は、可変容量素子に流れる高周波信号の波長λに対して、概略λ／４の線路長を有している可変コンデンサ装置である。
【００２２】
さらに、前記可変容量素子が複数有するとともに、各可変容量素子の第１電極層、各可変容量素子の第２電極層が互いに接続されてなる可変コンデンサ装置。
【００２３】
また、支持基板上に、第１電極層、薄膜誘電体層、第２電極層が積層してなり、且つ直列接続されてなる第１可変容量素子及び第２の可変容量素子と、
前記第１可変容量素子の一端に接続された第１直流制限容量素子と、
前記第２可変容量素子の他端に接続された第２直流制限容量素子と、
前記第１可変容量素子と第２可変容量素子との間に接続され、且つ他端が第１バイアス端子となる第１の伝送線路と、
一端が前記第１の可変容量素子と第１直流制限容量素子との間に接続され、且つ他端が第２バイアス端子となる第２の伝送線路と、
一端が前記第２の可変容量素子と第２直流制限容量素子との間に接続され、且つ他端が第３バイアス端子となる第３の伝送線路と、
前記第１バイアス端子と接地電位との間に接続され、且つ、第３下部電極層、誘電率が第３誘電体層、第３上部電極層が積層されて成る第３の直流制限容量素子とが、それぞれ配置されて成る可変コンデンサ装置である。
【００２４】
【作用】
本発明に支持基板上に、可変容量素子を単独に、また並列接続しあう複数の可変容量素子、さらに、直列的に接続する複数の可変容量素子を配置して、それらの可変容量素子に安定したバイアス信号を供給できる構造を具備した可変容量素子に関するものである。
【００２５】
例えば、支持基板上に形成された単独の可変容量素子においては、可変容量素子の両端に第１直流電流制限容量素子、第２直流制限容量素子が接続されており、さらに、可変容量素子の一端側と第１バイアス端子との間には、第１の伝送線路が配置されている。また、可変容量素子の他端と第２バイアス端子との間には、第２の伝送線路が配置されている。
【００２６】
ここで、第１のバイアス端子から供給されるバイアス信号は、第１伝送線路を介して、可変容量素子に印加され、その後、第２伝送線路を介して、第２のバイアス端子から例えば接地側に抜けることになる。このとき、可変容量端子の一端側には、第１の直流制限容量素子が配置されているため、バイアス信号は、第１の直流制限容量素子を越えて、高周波信号が流れる入力端子から漏れることはない。同様に、可変容量端子の他端には、第２の直流制限容量素子が配置されているため、バイアス信号は、第２の直流制限容量素子を越えて、高周波信号が流れる出力端子から漏れることはない。また、第１バイアス端子と第１伝送線路との間に、第３の直流制限容量素子が接続されているため、バイアス信号が接地電位に漏れることがない。
【００２７】
即ち、第１及び第２の伝送線路は、高周波信号の波長λのλ／４線路長の長さ、またはインダクタであるため、直流的には、電圧が印加される。また、高周波的には、λ／４線路長の伝送線路または、インダクタにより十分に高いインピーダンス（５０Ω≪ωＬ）になっており、高周波帯のインピーダンスに影響を与えない。また、第１の伝送線路がλ／４線路長の伝送線路の場合は、第３の直流制限容量素子により、十分低いインピーダンス（１／ωＣ≪５０Ω）となっており、高周波的には、先端短絡スタブとなっている。
【００２８】
これによって、バイアス信号が安定して可変容量素子に印加されることにより、これにより、誘電体薄膜の誘電率が所定値に変化して、所定どおり容量成分を得ることができる。
【００２９】
また、可変容量素子の高周波信号は、可変容量素子の両端とバイアス端子または接地側端子との間に配置した高周波信号の波長λに対して、概略λ／４の長さを有する伝送線路が夫々配置されているため、その高周波信号がバイアス端子を介して漏れることがない。
【００３０】
また、このような可変容量素子、各直流制限容量素子、第１及び第２の伝送線路が１つの支持基板上に一体的に配置されているため、従来のように外部の配線基板に実装していたバイアス供給回路部が不要となり、可変容量素子の特性に応じた最適なバイアス供給回路を一体化させることができ、これにより、可変コンデンサ装置の取り扱いが非常に容易となる。
【００３１】
可変容量素子が複数の可変容量素子であり、並列的に接続される場合、それぞれの第１電極層どうしが、また、第２電極層どうしが接続される。そして、バイアス信号の電圧が、各可変容量素子に対して一定に印加され、容量の変化率が一定とすることができる。
【００３２】
さらに、複数の可変容量素子を直列接続する場合、両可変容量素子の接続部分に、第１の伝送線路を接続して、バイアス信号を供給し、各可変容量素子の端部側に第２の伝送線路、第３の伝送線路を介してバイアス信号を流すようにしている。これにより、可変容量素子であっても、各可変容量素子のおのおのに概略の電圧印加することができるため、容量の変化率はコンデンサ単体と同じに保てる。
【００３３】
【発明の実施の形態】
以下、本発明の可変コンデンサ装置について図面に基づいて詳説する。
【００３４】
図１（ａ）〜図１（ｃ）及び図２は、１つの可変容量素子を有する可変コンデンサ装置を示すものであり、図１（ａ）は平面図、図１（ｂ）は図１（ａ）のＡ−Ａ線断面図、図１（ｃ）は図１（ａ）のＢ−Ｂ線断面図であり、図２は等価回路図である。
【００３５】
図２の等価回路図において、符号Ｃ１は、可変容量素子であり、Ｌ１第１伝送線路であり、Ｌ２は、第２伝送線路であり、Ｃ１１は、第１直流制限容量素子、Ｃ１２は、第２直流制限容量素子、Ｃ１３は、第３直流制限容量素子である。また符号Ｉ、Ｏは、例えば高周波信号の入出力端子であり、Ｖは第１バイアス端子、即ちバアイス信号が供給される側の端子であり、Ｅは第２のバイアス端子、即ち可変容量素子Ｃ１に印加されたバイアス信号が接地側に落ちるための端子である。
【００３６】
入出力端子Ｉ、Ｏの間には、高周波信号が可変容量素子Ｃ１を介して流れることになる。このとき、第１伝送線路Ｌ１及び第２伝送線路Ｌ２は、例えば高周波信号の波長λの１／４の線路長とし、その一端を接地させているため、先端短絡スタブとして動作し、また、高周波信号に対してインピーダンスが大きいコイルとして動作しているため、高周波信号が第１バイアス端子Ｖ、第２バイアス端子Ｅに漏れることはない。
【００３７】
尚、図１の等価回路において、第１伝送線路Ｌ１は、高周波的に第３直流制限容量素子Ｃ１３により十分低いインピーダンス（１／ωＣ≪５０Ω）とすることが重要である。
【００３８】
可変容量素子Ｃ１の容量成分を制御するバアイス信号は、第１バイアス端子Ｖから供給され、可変容量素子Ｃ１を介して第２バイアス端子Ｅに流れる。この可変容量素子Ｃ１に印加される電圧によって、可変容量素子Ｃ１は所定誘電率となり、その結果、所定容量成分をえられることになる。ことの時、可変容量素子Ｃ１と入出力端子Ｉ、Ｏとの間には、それぞれ第１直流制限容量素子Ｃ１１、第２直流制限容量素子Ｃ１２が配置されているため、バイアス信号が入出力端子Ｉ、Ｏ側に漏れることがない。
【００３９】
即ち、可変容量素子Ｃ１の容量を所定値に制御するバイアス信号が安定して可変容量素子Ｃ１のみに供給でき、バアイス信号の印加による可変容量素子Ｃ１の薄膜誘電体膜における誘電率が変動し、よって容量成分の制御が容易な可変コンデンサ装置となる。
【００４０】
尚、第１バイアス端子Ｖに接続される第１伝送線路Ｌ１の一端が接地される場合、この接地にバイアス信号が漏れないように、第３直流制限容量素子Ｃ１３が配置され、直流を制限している。
【００４１】
このような等価回路図に示される可変コンデンサ装置は、１つの支持基板上に形成されることになる。このため、この可変コンデンサ装置を実装する配線基板には、従来のような外部のバイアス供給回路Ｇを形成する必要がなく、非常に取り扱いが容易となる。
【００４２】
図１（ａ）〜図１（ｃ）は、支持基板１上に、可変容量素子Ｃ１、第１直流制限容量素子Ｃ１１、第２直流制限容量素子Ｃ１２、第３直流制限容量素子Ｃ１３、第１伝送線路Ｌ１、第２伝送線路Ｌ２が形成されている。第１伝送線路Ｌ１、第２伝送線路Ｌ２は、例えばその一端が接地され、且つ高周波信号に対してλ／４とのストリップ線路で示している。
【００４３】
符号２は可変容量素子Ｃ１の下部電極となる第１電極層であり、３はバイアス信号によって誘電率が変化する薄膜誘電体層であり、４は上部電極となる第２電極層であり、７、８は入出力端子Ｉ、Ｏとなる端子部であり、１５は第１の第１バイアス端子Ｖとなる端子部であり、１４は第２バイアス端子Ｅとなる端子部である。
【００４４】
尚、可変容量素子Ｃ１の容量発生領域は、薄膜誘電体層３を介して第１電極層２と第２電極層４とが対向する部分である。
【００４５】
支持基板１は、絶縁性を有するものであれば何れでも良いが、特にＡｌ２Ｏ３、サファイア、ガラス、ＭｇＯ、ＬａＡｌＯ３、ＳｒＴｉＯ３が好適である。
【００４６】
この支持基板上１には、第１電極層２が形成されている。第１電極層２の導体材料としては、ＡｕあるいはＡｇが好適であるが、Ｐｔ、Ａｌ、Ｃｕなども適用で、その厚みは０．１〜５μｍとなっている。例えば、０．１μｍよりも小さくなると、電極自身の抵抗が大きくなると同時に、電極の連続性がなくなり、信頼性が劣るようになる。一方、５μｍ以上にすると段差被覆不良が発生し、第２電極層４と第１電極層２が短絡してしまう。
【００４７】
薄膜誘電体層３は、スパッタリング等の薄膜技術により作製される。薄膜技術とは、スパッタリング以外にもＣＶＤ、真空蒸着、ゾルゲル液を用いたスピンコート法を含むものである。
【００４８】
薄膜誘電体層３の材料としては、低いリーク電流と高い誘電率の変化特性を持つものが好ましく、例えばＢａＴｉＯ３、ＳｒＴｉＯ３、（Ｂａ Ｓｒ）ＴｉＯ３などが挙げられる。薄膜誘電体層３は、例えば、第１電極層２の表面を覆うように形成され、その後、容量発生領域を除いてエッチングにより除去される。
【００４９】
第２電極層４は、導体材料としては、ＡｕあるいはＡｇを用いて形成される。尚、その他に、Ａｌ、Ｃｕなども使用できる。その厚みは０．１〜５μｍとなっている。厚みの下限については第１電極層２と同様に、電極自身の抵抗を考慮して設定される。また、上限については第２電極層４を形成する際の下部に存在する部材との密着応力の集中による剥離の発生を防止するように設定される。
【００５０】
また、この可変容量素子Ｃ１の両端には、第１直流制限容量素子Ｃ１１、第２直流制限容量素子Ｃ１２が接続されている。第１直流制限容量素子Ｃ１１は、第１下部電極層４２、第１誘電体層４３、第１上部電極層４４とが順次積層されて構成されている。また、第２直流制限容量素子Ｃ１２は、第２下部電極層５２、第２誘電体層５３、第２上部電極層５４とが順次積層されて構成されている。そして、可変容量素子Ｃ１の一方の電極層が、第１直流制限容量素子Ｃ１１の第１下部電極層４２と接続され、可変容量素子Ｃ１の他方の電極層が第２直流制限容量素子Ｃ１２の第２下部電極層５２に接続されている。図１では、可変容量素子Ｃ１の第１電極層２と第１直流制限容量素子Ｃ１１の第１下部電極層１１とが一体的に形成され、導通されている。また、可変容量素子Ｃ１の第２電極層４と第２直流制限容量素子Ｃ１２の第２下部電極層５２とが重畳して接続されている。また、第１誘電体層４３、第２誘電体層５３は、上述の薄膜誘電体層３と同一材料、同一に工程で形成されたり、また、上述の誘電体薄膜３の材料と異なる誘電体材料が用いられる。直流制限容量素子Ｃ１１、Ｃ１２は、バイアス信号を遮断するためのものであり、遮断に必要な容量成分がえられるものであれば、上述のＢａＴｉＯ３、ＳｒＴｉＯ３、（Ｂａ Ｓｒ）ＴｉＯ３であっても構わない。
【００５１】
また、第１下部電極層４２、第２下部電極層５２、第１上部電極層４４、第２上部電極層５４も、可変容量素子Ｃ１を構成する第１電極層２、第２電極層４と同様の材料で、同一工程で形成される。
【００５２】
また、第１直流制限容量素子Ｃ１１、第２直流制限容量素子Ｃ１２の各上部電極層は、入出力端子Ｉ、Ｏになるため、第１直流制限容量素子Ｃ１１の第１上部電極層４４上には、密着層５を介して半田などの端子部７が形成されている。また、第２直流制限容量素子Ｃ１２の第２上部電極層５４上には、密着層５を介して半田などの端子部８が形成されている。密着層５は、導体材料としては、Ｐｔおよび／またはＰｄを用いて形成される。その厚みは０．０１〜１μｍとなっている。厚みの下限については保護膜の密着性を考慮して設定される。密着層５の持つ残留応力よる剥離の発生を防止するように設定される。
【００５３】
上述には、図１（ａ）のＡ−Ａ線断面部分のみであり、この部分で可変容量素子Ｃ１、第１直流制限容量素子Ｃ１１、第２直流制限容量素子Ｃ１２、及び入出力端子Ｉ、Ｏが形成されている。そして、図１（ａ）のＢ−Ｂ線断面部分である図１（ｃ）には、第１伝送線路Ｌ１、第２伝送線路Ｌ２及び第３直流制限容量素子Ｃ１３が形成され、第１バイアス端子Ｖ、第２バイアス端子Ｅが形成される。
【００５４】
具体的には、支持基板１上に、接地導体層９が被着形成されている。この接地導体層９は、例えばバイアス信号が接地される導体層として用いられ、また、接地に接続される第３直流制限容量素子Ｃ１３の第３下部電極として機能する。
【００５５】
また、この接地導体層９上には、第３直流制限容量素子Ｃ１３の第３誘電体層及び伝送線路をストリップ線路として動作させる誘電体層１０が形成されている。
【００５６】
この誘電体層１０上には、第１伝送線路Ｌ１となる導体層４３、第２伝送線路Ｌ２となる導体層１１及び第３直流制限容量素子Ｃ１３の第３上部電極層となる導体層１２が形成されている。導体層１３、１１は、接地導体層９と共に、高周波信号の波長λに対してλ／４線路長の伝送線路を形成する。第１伝送線路Ｌ１１となる導体層４３の一端は、可変容量素子Ｃ１の一端と入出力端子Ｏとの間、例えば第２電極層４の延長部分に接続している。また、第１伝送線路Ｌ１１となる導体層１３の他端は、第３直流制限容量素子Ｃ１３を介して、接地導体層９に接続することになる。また、第２伝送線路Ｌ２となる導体層１１の一端は、可変容量素子Ｃ１の他端と入出力端子Ｉとの間、例えば第１電極層２の延長部分に接続している。また、第２伝送線路Ｌ２となる導体層１１の他端は、誘電体層１０の厚み方向に形成されたビアホール導体を介して接地導体層９に直接接続している。
【００５７】
また、第３直流制限容量素子Ｃ１３を構成する第３の下部電極は、接地導体層９であり、第３の誘電体層が誘電体層１０であり、第３の上部電極層は導体層１２となる。そして、この導体層１２は、第１伝送線路Ｌ１となる導体層１３の一端と接続している。また、この第３直流制限容量素子Ｃ１３の第３上部電極層または第１伝送線路Ｌ１となる導体層１３の一端の先端部分は、第１バイアス端子Ｖとなる端子部１５が形成される。また、第２伝送線路Ｌ２の先端部分は、第２バイアス端子Ｅとなる端子部１４となっている。この端子部１４、１５は、上述の端子部７、８と同様に、密着層５が形成される。
【００５８】
ここで、接地導体層９は、ＡｕあるいはＡｇが好適であるが、Ｐｔ、Ａｌ、Ｃｕなども適用で、その厚みは０．１μｍ以上となっている。例えば、０．１μｍよりも小さくなると、導体自身の抵抗が大きくなると同時に、導体の連続性がなくなり、信頼性が劣るようになる。
【００５９】
また、誘電体層１０は、スパッタリング等の薄膜技術により作製される。薄膜技術とは、スパッタリング以外にもＣＶＤ、真空蒸着、ゾルゲル液を用いたスピンコート法を含むものである。誘電体層１０の材料としては、低いリーク電流と高い誘電率を持つもので電圧変化率（本発明では可変容量素子Ｃ１の薄膜誘電体層３に対して固定的な誘電体層という）が少ないものが好ましい。例えばＢａＴｉＯ３、ＳｒＴｉＯ３、（Ｂａ Ｓｒ）ＴｉＯ３などを材料で、且つ電圧変化率が少ないように形成する。
【００６０】
第１伝送線路Ｌ１となる導体層１３、第２伝送線路Ｌ２となる導体層１１及び第３直流制限容量素子Ｃ１３の上部電極層となる導体層１２は、ＡｕあるいはＡｇが好適であるが、Ｐｔ、Ａｌ、Ｃｕなども適用で、その厚みは０．１μｍ以上となっている。例えば、０．１μｍよりも小さくなると、導体自身の抵抗が大きくなると同時に、導体の連続性がなくなり、信頼性が劣るようになる。
【００６１】
また、端子部１４、１５は、半田ボールや金属バンプなどが例示できる。具体的には、密着層５が露出する部分には、例えば半田ボールを形成したり、また、金属ワイヤーのファーストボンディングを行い、所定長さで切断することにより、金などのバンプを形成しても構わない。
【００６２】
また、支持基板１の最上部には、密着層５を露出するように保護膜６が形成されている。保護膜６としては、ＳｉＯ２，Ｓｉ３Ｎ４，ＢＣＢ（ベンゾシクロブテン）、ポリイミドなどが好適である。また、これらの材料の多層構造にしても良い。この保護膜６は、外部からの機械的な衝撃からの保護の他、湿度による劣化、薬品の汚染、酸化等を防止する役割を持っている。
【００６３】
尚、端子部７、８、１４、１５については、半田バンプなどを形成する必要はなく、例えば、保護膜６の一部に、密着層５を露出させるようにして、この露出部分を端子部７、８、１４、１５としてもよい。
【００６４】
このように、支持基板１上に、可変容量素子Ｃ１、第１直流制限容量素子Ｃ１１、第２直流制限容量素子Ｃ１２、第３直流制限容量素子Ｃ１３、第１伝送線路Ｌ１、第２伝送線路Ｌ２がすべて形成され、外部の配線基板と接続する端子部７、８、１４、１５（入出力端子Ｉ、Ｏ、第１バイアス端子Ｖ、第２バイアス端子Ｅ）が形成されているだけであり、可変コンデンサ装置として取り扱いが非常に容易となるだけでなく、可変容量素子Ｃ１の特性に応じたその他の素子の設定が可能となり、可変容量素子Ｃ１の安定した誘電率の変化特性が得られる。また、各素子を構成する各導体層や誘電体層などの形成工程を共通化できるため、構造の複雑さに比較して非常に簡単に形成することができる。
【００６５】
尚、上述の実施例では、第１伝送線路Ｌ１、第２伝送線路Ｌ２をλ／４線路長の伝送線路で形成しているが、インダクタ成分を有するコイル導体であっても構わない。
【００６６】
上述の実施例では、可変コンデンサ装置に１つの容量素子Ｃ１を用いた例である。これに対して、例えば第１電極層２の容量発生領域を２分割して、同時に第２電極層４の容量発生領域も２分割して、この分割した両電極層５４との間に、薄膜誘電体層３を設けることにより、２つの可変容量素子Ｃ２、Ｃ３が互いに並列接続するようにできる。
【００６７】
この状態を図３に示している。このような構成では、第１バイアス端子Ｖと第２バイアス端子Ｅとの間に、可変容量素子Ｃ２、Ｃ３とが並列的に配置されている。
【００６８】
これにより、合成容量は、可変容量素子Ｃ２、Ｃ３のそれぞれの容量成分（便宜的にＣ２、Ｃ３と記す）の合成容量はＣ２＋Ｃ３になる。したがって、第１バイアス端子Ｖから供給されるバイアス信号は、第１伝送線路Ｌ１を介して、それぞれの可変容量素子Ｃ２、Ｃ３に均一にバイアス電圧が均一に印加される。また、高周波的には、第１伝送線路Ｌ１は、第３直流制限容量素子Ｃ１３により、十分低いインピーダンス（１／ωＣ≪５０Ω）となっており、短絡されているため、高周波帯のインピーダンスに影響を与えない。
【００６９】
また、可変容量素子Ｃ２、Ｃ３の他方は、直流的には第２伝送線路Ｌ２を介して接地されている。高周波的には、短絡された第２伝送線路Ｌ２のため高周波帯のインピーダンスに影響を与えない。
【００７０】
図４は、２つの可変容量素子Ｃ４、Ｃ５が互いに直列接続された可変コンデンサ装置の等価回路を示す。このとき、２つの可変容量素子Ｃ４、Ｃ５の各々の容量成分（便宜的にＣ４、Ｃ５と記す）の合成容量は、（Ｃ４×Ｃ５）／（Ｃ４＋Ｃ５）になる。本実施例では、１つの第１バイアス端子Ｖと第２及び第３バイアス端子Ｅ１、Ｅ２との間でバイアス供給を行っている。そして、第１バイアス端子Ｖは、２つの可変容量素子Ｃ４、Ｃ５の接続部分（両可変容量素子Ｃ４、Ｃ５の一端とする）に供給し、第２バイアス端子Ｅ１を直列接続しあう可変容量素子Ｃ４の他方端側に、第３バイアス端子Ｅ２を直列接続しあう可変容量素子Ｃ５の他方端側に接続する。そして、各第１バイアス端子Ｖ、第２及び第３バイアス端子Ｅ１、Ｅ２には、それぞれ第１伝送線路Ｌ１、第２伝送線路Ｌ２１及び第３伝送線路Ｌ２２を設ける。さらに、上述の実施例同様、第１伝送線路Ｌ１の第１バイアス端子Ｖ側には、第３直流制限容量素子Ｃ１３を設ける。これにより、第１バイアス端子Ｖから供給されるバイアス信号は、２つ可変容量素子Ｃ４、Ｃ５の接続部分に供給され、各可変容量素子Ｃ４、Ｃ５に分岐して、１つの経路として、可変容量素子Ｃ４を介して、第２バイアス端子Ｅ１に流れる。また、別の経路として、可変容量素子Ｃ５を第３バイアス端子Ｅ２に流れることになる。
【００７１】
ここで、高周波的には、第１伝送線路Ｌ１、第２伝送線路Ｌ２１、第３伝送線路Ｌ２２が、高周波信号の波長λのλ／４線路長であり、また、第１伝送線路Ｌ１は、第３直流制限容量素子Ｃ１３により、十分低いインピーダンス（１／ωＣ≪５０Ω）となっており、その一端が短絡されているため、高周波帯のインピーダンスに影響を与えない。また、第２伝送線路Ｌ２１、第３伝送線路Ｌ２２もλ／４線路長の伝送線路で接地されている。高周波的には、短絡されたλ／４線路長の伝送線路のため、高周波帯のインピーダンスに影響を与えない。
【００７２】
したがって、可変容量素子Ｃ４、Ｃ５が直列的接続された可変コンデンサ装置において、可変容量素子Ｃ４、Ｃ５にそれぞれ均等なバイアス信号（バイアス信号）が印加されることになる。
【００７３】
図５には、直列接続された２つの可変容量素子Ｃ４、Ｃ５を有する可変コンデンサ装置を示し、図５（ａ）に平面図、図５（ｂ）に図５（ａ）のＡ−Ａ線断面図を、図５（ｃ）に図５（ａ）のＢ−Ｂ線断面図を示す。尚、図５において、一方の可変容量素子Ｃ４と他方の可変容量素子Ｃ５とは、互いに上部側の電極層、例えば第２電極層４で直列的に接続されており、この第２電極層４に接続するように第１伝送線路Ｌ１及び第３直流制限容量素子Ｃ１３が接続され、この第１伝送線路Ｌ１と第３直流制限容量素子Ｃ１３との接続部分に、第１バイアス端子Ｖとなる端子部１５が形成されている。
【００７４】
また、一方の可変容量素子Ｃ４の下部側電極層、例えば第１電極層２は、延長し、第１直流制限容量素子Ｃ１１が接続され、入出力端子Ｉとなる端子部７が接続される。図５では図１同様に、可変容量素子Ｃ４の第１電極層２が延出し、第１直流制限容量素子Ｃ１１の第１下部電極層４２となり、その第１下部電極層４２上に、第１誘電体層４３、第１上部電極層４４が被着着され、入出力端子Ｉが形成される密着層５が形成されている。また、他方の可変容量素子Ｃ５の下部側電極層、例えば第１電極層２は延長し、第２直流制限容量素子Ｃ１２が接続され、入出力端子Ｏとなる端子部８が接続される。具体的には、可変容量素子Ｃ５の第１電極層２が延出し、第２直流制限容量素子Ｃ１２の第２下部電極層５２となり、その第２下部電極層５２上に、第２誘電体層５３、第２上部電極層５４が被着着され、入出力端子０が形成される密着層５が形成されている。
【００７５】
さらに、第２伝送線路Ｌ２１、第３伝送線路Ｌ２２となる導体層１１、１７は、それぞれ可変容量素子Ｃ４、Ｃ５の第１電極層２の延長部に接続して、その導体層１１、１７の先端がビアホール導体によって、接地導体層９に接続するとともに、この先端部分に密着層５が形成され、バンプなどが形成された端子部１４、１６となり、第２バイアス端子Ｅ１、第３バアイス端子Ｅ２となっている。
【００７６】
尚、上述の実施例において、第１電極層、第２電極層は、可変容量素子を構成する容量電極であり、これらの第１電極層、第２電極層が薄膜誘電体層の下部に位置する電極層であっても、上部に位置する電極層であっても構わない。例えば、２つの可変容量素子Ｃ２、Ｃ３を並列接続したり、可変容量素子Ｃ４、Ｃ５を直列接続するにあたり、同一側の電極層どうしを接続する必要はなく、例えば、一方の可変容量素子の第１電極層上に、他方の可変容量素子の第２電極層を一部重畳させて接続おこなっても構わない。
【００７７】
【発明の効果】
本発明は、支持基板上に形成された可変容量素子、バアイス信号が通過する伝送線路、バイアス信号が安定的に可変容量素子に印加されるようにした直流制限容量素子を配置したため、この可変コンデンサ装置に外部のバイアス供給回路網を形成する必要がなく、取り扱いに優れた可変容コンデンサ装置となる。
【００７８】
また、バイアス信号は、直流制限容量素子の間で、第１バイアス端子Ｖから第２バイアス端子Ｅまでに流れることになり、可変容量素子の要求特性に応じたバアイス信号を可変容量素子のみに安定して印加することができる。
【００７９】
また、高周波信号では、伝送線路は、高周波的にはλ／４線路長の伝送線路またはインダクタにより十分に高いインピーダンス（５０Ω≪ωＬ）になっており、高周波帯のインピーダンスに影響を与えない。
【００８０】
２つの変容量素子が並列接続させることにより、バイアス信号の電圧を２つの可変容量素子に対して略均一に印加することができ，可変容量素子の容量変化を同一にすることができ、容易に多種な容量値に対応可能な可変コンデンサ装置となる。
【００８１】
また、可変容量素子が直列接続することにより、低容量でも電極面積を大きくできるため作製しやすくなる。また、互いに直列接続しあう可変容量素子には、第２バイアス端子、第３バアイス端子を有しているため、バイアス信号の電圧を両可変容量素子に均一に印加でき、容量の変化率は可変容量素子単体と同じに保てることになる。
【図面の簡単な説明】
【図１】本発明の可変コンデンサ装置を示し、図１（ａ）は平面図であり、図１（ｂ）は図１（ａ）のＡ−Ａ線断面図であり、図１（ｃ）は図１（ａ）のＢ−Ｂ線断面図である。
【図２】図１に示す可変コンデンサ装置の等価回路図である。
【図３】可変容量素子が並列接続された可変コンデンサ装置の等価回路図である。
【図４】可変容量素子が直列接続された可変コンデンサ装置の等価回路図である。
【図５】図４の等価回路図に示す可変コンデンサ装置を示し、図５（ａ）は平面図であり、図５（ｂ）は図５（ａ）のＡ−Ａ線断面図であり、図５（ｃ）は図５（ａ）のＢ−Ｂ線断面図である。
【図６】従来の薄膜コンデンサの断面図である。
【図７】（ａ）、（ｂ）は、従来の薄膜コンデンサに必要となる外部回路を含む等価回路図である。
【符号の説明】１・・・支持基板
Ｃ１〜Ｃ５・・・可変容量素子
２・・・下部電極層
３・・・誘電体層
４・・・上部電極層
５・・・密着膜
６・・・保護膜
７、８、１４、１５，１６・・・端子部
９・・・接地導体層
１１、１２、１３・・・導体層
Ｃ１１・・・第１直流制限容量素子
Ｃ１２・・・第２直流制限容量素子
Ｃ１３・・・第３直流制限容量素子
Ｌ１・・・第１伝送線路
Ｌ２、Ｌ２１・・・第２伝送線路
Ｌ２２・・・第３伝送線路
Ｖ・・・第１バイアス端子
Ｅ、Ｅ１、Ｅ２・・・第２バイアス端子
Ｅ２・・・第３バイアス端子
Claims (5)
- 支持基板上に、
第１電極層、薄膜誘電体層、第２電極層が積層してなる可変容量素子と、
前記第１電極層に接続され、且つ第１下部電極層、第１誘電体層、第１上部電極層が積層されて成る第１直流制限容量素子と、
前記第２電極層に接続され、且つ第２下部電極層、第２誘電体層、第２上部電極層が積層されて成る第２直流制限容量素子と、
一端が前記可変容量素子と前記第１直流制限容量素子との間に接続され、且つ他端が第１バイアス端子となる第１の伝送線路と、
一端が前記可変容量素子と前記第２直流制限容量素子との間に接続され、且つ他端が第２バイアス端子となる第２の伝送線路と、
前記第１バイアス端子と接地電位との間に接続され、且つ、第３下部電極層、第３誘電体層、第３上部電極層が積層されて成る第３の直流制限容量素子とが、それぞれ配置されて成ることを特徴とする可変コンデンサ装置。 - 前記第１及び第２の伝送線路は、前記可変容量素子に流れる高周波信号に対してインピーダンスが無限大となるインダクタンス成分を有することを特徴とする請求項１記載の可変コンデンサ装置。
- 前記第１及び第２の伝送線路は、前記可変容量素子に流れる高周波信号の波長λに対して、概略λ／４の線路長を有していることを特徴とする請求項１記載の可変コンデンサ装置。
- 前記可変容量素子が複数有するとともに、各可変容量素子の前記第１電極層、前記第２電極層が互いに接続されていること特徴とする請求項１記載の可変コンデンサ装置。
- 支持基板上に、
第１電極層、薄膜誘電体層、第２電極層が積層してなり、且つ直列接続されてなる第１可変容量素子及び第２の可変容量素子と、
前記第１可変容量素子の一端に接続された第１直流制限容量素子と、
前記第２可変容量素子の他端に接続された第２直流制限容量素子と、
前記第１可変容量素子と前記第２可変容量素子との間に接続され、且つ他端が第１バイアス端子となる第１の伝送線路と、
一端が前記第１の可変容量素子と前記第１直流制限容量素子との間に接続され、且つ他端が第２バイアス端子となる第２の伝送線路と、
一端が前記第２の可変容量素子と前記第２直流制限容量素子との間に接続され、且つ他端が第３バイアス端子となる第３の伝送線路と、
前記第１バイアス端子と接地電位との間に接続され、且つ、第３下部電極層、第３誘電体層、第３上部電極層が積層されて成る第３の直流制限容量素子とが、それぞれ配置されて成ることを特徴とする可変コンデンサ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002284376A JP3958173B2 (ja) | 2002-09-27 | 2002-09-27 | 可変コンデンサ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002284376A JP3958173B2 (ja) | 2002-09-27 | 2002-09-27 | 可変コンデンサ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004119892A true JP2004119892A (ja) | 2004-04-15 |
| JP3958173B2 JP3958173B2 (ja) | 2007-08-15 |
Family
ID=32277960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002284376A Expired - Fee Related JP3958173B2 (ja) | 2002-09-27 | 2002-09-27 | 可変コンデンサ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3958173B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006064543A (ja) * | 2004-08-26 | 2006-03-09 | Kyocera Corp | ロードプルまたはソースプル測定用チューナ |
| JP2006196704A (ja) * | 2005-01-13 | 2006-07-27 | Kyocera Corp | 可変容量コンデンサ，回路モジュールおよび通信装置 |
| CN111180205A (zh) * | 2018-11-13 | 2020-05-19 | 罗姆股份有限公司 | 芯片电容器及芯片电容器的制造方法 |
-
2002
- 2002-09-27 JP JP2002284376A patent/JP3958173B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006064543A (ja) * | 2004-08-26 | 2006-03-09 | Kyocera Corp | ロードプルまたはソースプル測定用チューナ |
| JP2006196704A (ja) * | 2005-01-13 | 2006-07-27 | Kyocera Corp | 可変容量コンデンサ，回路モジュールおよび通信装置 |
| JP4566012B2 (ja) * | 2005-01-13 | 2010-10-20 | 京セラ株式会社 | 可変容量コンデンサ，回路モジュールおよび通信装置 |
| CN111180205A (zh) * | 2018-11-13 | 2020-05-19 | 罗姆股份有限公司 | 芯片电容器及芯片电容器的制造方法 |
| CN111180205B (zh) * | 2018-11-13 | 2021-10-22 | 罗姆股份有限公司 | 芯片电容器及芯片电容器的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3958173B2 (ja) | 2007-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6806553B2 (en) | Tunable thin film capacitor | |
| US7973246B2 (en) | Electronic component | |
| US8259431B2 (en) | Variable capacitor array, variable capacitor array device and circuit module | |
| JP4502609B2 (ja) | 可変コンデンサ | |
| JP4566012B2 (ja) | 可変容量コンデンサ，回路モジュールおよび通信装置 | |
| JP2006196871A (ja) | 薄膜コンデンサおよび可変容量コンデンサならびに電子部品 | |
| JPH0878283A (ja) | 薄膜キャパシタ | |
| US10916378B2 (en) | Capacitance element having capacitance forming units arranged and electrically connected in series | |
| US20240038754A1 (en) | Chip-type electronic component | |
| US20180226391A1 (en) | Thin film lc component and mounting structure of same | |
| JP2006049840A (ja) | 可変容量コンデンサ，回路モジュールおよび通信装置 | |
| JP3958173B2 (ja) | 可変コンデンサ装置 | |
| US7009276B2 (en) | Thin film capacitor, thin film capacitor array and electronic component | |
| KR100838965B1 (ko) | 이동 전화 장치 | |
| JP2008277996A (ja) | 可変容量コンデンサ、フィルタ回路 | |
| JP6416102B2 (ja) | 可変容量デバイスおよび通信装置 | |
| JP3898637B2 (ja) | 容量可変コンデンサ回路、容量可変薄膜コンデンサ素子及び高周波部品 | |
| JP2008211064A (ja) | 可変容量コンデンサアレイ及び可変容量コンデンサリレー | |
| JP2000252163A (ja) | コンデンサ | |
| JP4535817B2 (ja) | 薄膜コンデンサ、薄膜コンデンサアレイおよび電子部品 | |
| JP2002329788A (ja) | 可変コンデンサ | |
| JP2003110320A (ja) | 共振回路 | |
| JPS6056306B2 (ja) | マイクロ波ｉｃ装置とその製造方法 | |
| JP2005340470A (ja) | 可変コンデンサ，回路モジュールおよび通信装置 | |
| JP2003045748A (ja) | チューナブル薄膜コンデンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050118 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060711 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060926 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061115 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070410 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070509 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3958173 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130518 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140518 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |