WO2022239717A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2022239717A1
WO2022239717A1 PCT/JP2022/019619 JP2022019619W WO2022239717A1 WO 2022239717 A1 WO2022239717 A1 WO 2022239717A1 JP 2022019619 W JP2022019619 W JP 2022019619W WO 2022239717 A1 WO2022239717 A1 WO 2022239717A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode layer
main surface
electrode
layer
external
Prior art date
Application number
PCT/JP2022/019619
Other languages
English (en)
French (fr)
Inventor
真臣 原田
是清 伊藤
武史 香川
勇太 今村
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to JP2023521004A priority Critical patent/JPWO2022239717A1/ja
Priority to CN202280033507.XA priority patent/CN117280433A/zh
Publication of WO2022239717A1 publication Critical patent/WO2022239717A1/ja
Priority to US18/497,066 priority patent/US20240062958A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body

Definitions

  • the present invention relates to semiconductor devices.
  • a MIM (Metal Insulator Metal) capacitor for example, is known as a typical capacitor element used in a semiconductor integrated circuit.
  • a MIM capacitor is a capacitor having a parallel plate type structure in which an insulator is sandwiched between a lower electrode and an upper electrode.
  • Patent Document 1 discloses a lower electrode formed on a substrate, a dielectric thin film formed on the lower electrode, an upper electrode formed on the dielectric thin film, and a substrate including the upper electrode. and a pair of electrode terminals respectively connected to the electrodes and arranged so that their ends are located on the same plane.
  • the electrode terminal which is the external electrode, protrudes the most. Therefore, for example, when mounting a semiconductor device such as such a capacitor on a wiring board, a load is applied to the most projecting external electrode. If an excessive load is applied to the semiconductor device due to the load being transmitted in the thickness direction of the semiconductor device through the external electrodes, cracks may occur in the dielectric film and the semiconductor device may short-circuit. .
  • An object of the present invention is to provide a semiconductor device in which cracks occurring in a dielectric film are suppressed when a load is applied to an external electrode. .
  • a semiconductor device of the present invention comprises a substrate, a first electrode layer provided on the substrate, a dielectric film provided on the first electrode layer and covering an end portion of the first electrode layer, and a second electrode layer provided on a body film, a moisture-resistant film provided on the dielectric film and the second electrode layer, a protective layer provided on the moisture-resistant film, and penetrating the protective layer an external electrode;
  • the first electrode layer has a first main surface on the substrate side, a second main surface on the dielectric film side, and side surfaces connecting the first main surface and the second main surface.
  • the second electrode layer has a first main surface on the dielectric film side, a second main surface on the moisture-resistant film side, and a side surface connecting the first main surface and the second main surface. At least part of the side surface of the second electrode layer has a tapered shape that is inwardly inclined from the first main surface toward the second main surface.
  • FIG. 1 is a cross-sectional view schematically showing an example of a capacitor according to a first embodiment of the invention.
  • FIG. 2 is a plan view schematically showing an example of the capacitor according to the first embodiment of the invention.
  • FIG. 3 is an enlarged cross-sectional view of a side surface of a second electrode layer forming the capacitor shown in FIG. 4-1 is a graph showing the relationship between the taper angle ⁇ A and the stress at point A.
  • FIG. FIG. 4-2 is a schematic diagram for explaining a method of measuring the taper angle ⁇ A .
  • FIG. 5 is a cross-sectional view schematically showing an example of a capacitor according to the second embodiment of the invention.
  • FIG. 6 is a cross-sectional view schematically showing an example of a capacitor according to the third embodiment of the invention.
  • 7 is a cross-sectional view enlarging the side surfaces of the first electrode layer and the second electrode layer that constitute the capacitor shown in FIG. 6.
  • FIG. 8 is a cross-sectional view schematically showing an example of a capacitor according to a fourth embodiment of the invention.
  • 9 is an enlarged cross-sectional view of a side surface of a third electrode layer forming the capacitor shown in FIG. 8.
  • FIG. 10 is a cross-sectional view schematically showing an example of a capacitor according to the fifth embodiment of the invention.
  • FIG. 11 is a cross-sectional view schematically showing an example of a capacitor according to the sixth embodiment of the invention.
  • a semiconductor device according to the present invention will be described below.
  • the present invention is not limited to the following configurations, and can be appropriately modified and applied without changing the gist of the present invention.
  • a combination of two or more of the individual preferred configurations of the present invention described below is also the present invention.
  • the semiconductor device of the present invention when each embodiment is not particularly distinguished, it is simply referred to as "the semiconductor device of the present invention".
  • the semiconductor device of the present invention and the shape, arrangement, etc. of each component are not limited to the illustrated examples.
  • the semiconductor device of the present invention may be a capacitor itself (that is, a capacitor element) or a device including a capacitor.
  • the second electrode layer is composed of a single conductive layer.
  • FIG. 1 is a cross-sectional view schematically showing an example of the capacitor according to the first embodiment of the invention.
  • FIG. 2 is a plan view schematically showing an example of the capacitor according to the first embodiment of the invention.
  • FIG. 1 is a cross-sectional view of the capacitor shown in FIG. 2 along line II.
  • the length direction, width direction, and thickness direction of a capacitor are defined by arrows L, W, and T, respectively, as shown in FIGS. direction.
  • the length direction L, the width direction W, and the thickness direction T are orthogonal to each other.
  • the capacitor 1 shown in FIGS. 1 and 2 includes a substrate 10, an insulating film 21 provided on the substrate 10, a first electrode layer 22 provided on the insulating film 21, and a a dielectric film 23 covering the end of the first electrode layer 22; a second electrode layer 24 provided on the dielectric film 23; It comprises a film 25 , a protective layer 26 provided on the moisture resistant film 25 , and an external electrode 27 passing through the protective layer 26 .
  • the external electrodes 27 include first external electrodes 27A connected to the first electrode layer 22 and second external electrodes 27B connected to the second electrode layer 24 .
  • the first external electrode 27A penetrates the protective layer 26, the moisture-resistant film 25 and the dielectric film 23, and the second external electrode 27B penetrates the protective layer 26 and the moisture-resistant film 25. As shown in FIG.
  • the substrate 10 is not particularly limited, but is preferably a semiconductor substrate such as a silicon substrate or a gallium arsenide substrate, or an insulating substrate such as glass or alumina.
  • the insulating film 21 may be provided so as to cover the entire one main surface of the substrate 10 or may be provided so as to cover a part thereof, but is larger than the first electrode layer 22 and It needs to be provided in a region that overlaps the entire area of one electrode layer 22 .
  • the substrate 10 is an insulating substrate such as glass or alumina, the insulating film 21 may not be provided.
  • the material forming the insulating film 21 is not particularly limited, but preferably includes SiO 2 , SiN, Al 2 O 3 , HfO 2 , Ta 2 O 5 , ZrO 2 and the like.
  • the first electrode layer 22 is provided at a position away from the edge of the substrate 10 . That is, the edge of the first electrode layer 22 is located inside the edge of the substrate 10 .
  • the first electrode layer 22 has a first main surface 22a on the substrate 10 side, a second main surface 22b on the dielectric film 23 side, and a side surface 22c connecting the first main surface 22a and the second main surface 22b. have.
  • the first electrode layer 22 may have a structure consisting of a single conductive layer, or a structure consisting of multiple conductive layers laminated in the thickness direction (direction indicated by arrow T in FIGS. 1 and 2). may have
  • the material forming the first electrode layer 22 is not particularly limited, but Cu, Ag, Au, Al, Ni, Cr, Ti, or alloys containing at least one of these metals are preferred.
  • the dielectric film 23 is provided so as to cover the first electrode layer 22 except for the opening.
  • the dielectric film 23 is also provided on the surface of the insulating film 21 from the end of the first electrode layer 22 to the end of the insulating film 21 . That is, the dielectric film 23 is provided so as to cover the end portion of the first electrode layer 22 .
  • the dielectric film 23 may also be provided on the surface of the substrate 10 from the edge of the insulating film 21 to the edge of the substrate 10 . That is, the dielectric film 23 may be provided so as to cover the end portion of the insulating film 21 .
  • the material forming the dielectric film 23 is not particularly limited, but oxides or nitrides such as SiO 2 , SiN, Al 2 O 3 , HfO 2 and Ta 2 O 5 are preferred.
  • the second electrode layer 24 is provided facing the first electrode layer 22 with the dielectric film 23 interposed therebetween.
  • the second electrode layer 24 includes a first main surface 24a on the dielectric film 23 side, a second main surface 24b on the moisture-resistant film 25 side, a side surface 24c connecting the first main surface 24a and the second main surface 24b, have
  • the second electrode layer 24 has a structure consisting of a single conductive layer.
  • the material forming the second electrode layer 24 is not particularly limited, but Cu, Ag, Au, Al, Ni, Cr, Ti, or alloys containing at least one of these metals are preferred.
  • FIG. 3 is a cross-sectional view enlarging the side surface of the second electrode layer that constitutes the capacitor shown in FIG.
  • the side surface 24c of the second electrode layer 24 is tapered inwardly from the first main surface 24a on the dielectric film 23 side toward the second main surface 24b on the moisture-resistant film 25 side. have.
  • the moisture-resistant film 25 is provided so as to cover the dielectric film 23 and the second electrode layer 24 except for the opening. By providing the moisture-resistant film 25, the moisture resistance of the capacitor element, particularly the dielectric film 23, is enhanced.
  • the material forming the moisture-resistant film 25 is not particularly limited, but moisture-resistant materials such as SiO 2 and SiN are preferred.
  • the protective layer 26 has a position overlapping the openings of the dielectric film 23 and the moisture-resistant film 25 (openings overlapping the first electrode layer 22), and a position overlapping the openings of the moisture-resistant film 25 (openings overlapping the second electrode layer 24). is provided with an opening.
  • the provision of the protective layer 26 protects the capacitor element, particularly the dielectric film 23, from moisture.
  • the material constituting the protective layer 26 is not particularly limited, but preferably includes resin materials such as polyimide resin and resin in solder resist.
  • the material that constitutes the external electrode 27 is not particularly limited, but Cu, Ni, Ag, Au, Al, or the like is preferable.
  • the external electrode 27 may have a single layer structure or a multilayer structure.
  • the outermost surface of the external electrode 27 is preferably made of Au or Sn.
  • the first external electrode 27A has a multilayer structure, as shown in FIG. , may have
  • Examples of the seed layer 28a of the first external electrode 27A include a laminate (Ti/Cu) of a conductor layer made of titanium (Ti) and a conductor layer made of copper (Cu).
  • Examples of the constituent material of the first plating layer 28b of the first external electrode 27A include nickel (Ni).
  • Examples of the constituent material of the second plating layer 28c of the first external electrode 27A include gold (Au) and tin (Sn).
  • the second external electrode 27B When the second external electrode 27B has a multilayer structure, as shown in FIG. 1, the second external electrode 27B includes a seed layer 28a, a first plating layer 28b, and a second plating layer 28c in this order from the substrate 10 side. , may have
  • a laminate (Ti/Cu) of a conductor layer made of titanium (Ti) and a conductor layer made of copper (Cu) can be used.
  • Examples of the constituent material of the first plated layer 28b of the second external electrode 27B include nickel (Ni).
  • Examples of the constituent material of the second plating layer 28c of the second external electrode 27B include gold (Au) and tin (Sn).
  • the constituent material of the first external electrode 27A and the constituent material of the second external electrode 27B may be the same as or different from each other.
  • a first resin body 31 may be provided between the first external electrode 27A and the second external electrode 27B in plan view from the thickness direction T.
  • the first resin body 31 is provided on the surface of the protective layer 26, for example.
  • the tip of the first resin body 31 is preferably positioned higher than the tips of the first external electrode 27A and the second external electrode 27B in the thickness direction T, as shown in FIG.
  • the first resin body 31 is mounted on the wiring board side (for example, the upper surface of the wiring board, land, solder, etc.) before the first external electrode 27A and the second external electrode 27B. will come into contact with Therefore, the load is applied to the first resin body 31, and the load applied to the first external electrode 27A and the second external electrode 27B is suppressed.
  • the load is suppressed from being transmitted to the capacitor element via the first external electrode 27A and the second external electrode 27B, so damage to the capacitor element, particularly damage to the dielectric film 23 is suppressed.
  • the first resin body 31 preferably contains at least one resin selected from the group consisting of resin in solder resist, polyimide resin, polyimideamide resin and epoxy resin.
  • the first resin body 31 is preferably a cured product of photosensitive resin.
  • the first resin body 31 includes a first wall portion 31a provided on the first external electrode 27A side and a second wall portion 31b provided on the second external electrode 27B side and separated from the first wall portion 31a. may contain. In plan view as shown in FIG. 2, the first wall portion 31a and the second wall portion 31b are preferably provided in parallel.
  • the first wall portion 31a may be provided with an opening communicating with the space separating the first wall portion 31a and the second wall portion 31b.
  • the second wall portion 31b may be provided with an opening communicating with the space separating the first wall portion 31a and the second wall portion 31b.
  • a second resin body 32 may be provided.
  • the second resin body 32 is provided on the surface of the protective layer 26, for example. Also, the second resin body 32 may be provided outside the protective layer 26 , and in that case, may be provided on the substrate 10 .
  • the tip of the second resin body 32 is preferably positioned higher than the tips of the first external electrode 27A and the second external electrode 27B.
  • the second resin body 32 can disperse the load more widely, so that the load applied to the capacitor element, particularly the dielectric film 23, is sufficiently suppressed.
  • the tip of the second resin body 32 is preferably positioned lower than the tip of the first resin body 31 in the thickness direction T. In this case, for example, when the capacitor 1 is mounted on the wiring board, it can be stably held on the wiring board by the first resin body 31 .
  • the second resin body 32 preferably contains at least one resin selected from the group consisting of resin in the solder resist, polyimide resin, polyimideamide resin and epoxy resin.
  • the second resin body 32 is preferably a cured product of photosensitive resin.
  • the resin contained in the first resin body 31 and the resin contained in the second resin body 32 may be the same as or different from each other.
  • the second resin body 32 is a first resin body provided along the edge of the substrate 10 between the edge of the substrate 10 and the first external electrode 27A in plan view from the thickness direction T. It is preferable to have an outer peripheral portion 32a and a second outer peripheral portion 32b provided along the edge of the substrate 10 between the edge of the substrate 10 and the second external electrode 27B.
  • the first wall portion 31a and the first outer peripheral portion 32a are preferably connected. Moreover, it is preferable that the second wall portion 31b and the second outer peripheral portion 32b are connected to each other.
  • the capacitor 1 shown in FIG. 1 is characterized in that the side surface 24c of the second electrode layer 24 has a tapered shape that slopes inward from the first main surface 24a toward the second main surface 24b.
  • the second electrode layer 24 can reduce the stress at the stress concentration point A on the moisture-resistant film 25 provided at the end of the. Therefore, since the stress of the moisture-resistant film 25 can be relaxed, the stress applied to the dielectric film 23 provided under the moisture-resistant film 25 and the second electrode layer 24 can be reduced. As a result, cracks occurring in the dielectric film 23 can be suppressed.
  • FIG. 4-1 is a graph showing the relationship between the taper angle ⁇ A and the stress at point A.
  • the taper angle ⁇ A means the angle of the side surface 24c of the second electrode layer 24 with respect to the first main surface 24a of the second electrode layer 24, as shown in FIG.
  • the stress at point A was calculated by performing a simulation using the finite element method.
  • the taper angle ⁇ A is 90°.
  • FIG. 4-1 shows normalized relative values with the stress at the point A at this time as 100%.
  • the taper angle ⁇ A when the taper angle ⁇ A is 45° or less, the effect of reducing the stress at the point A is high.
  • the effect of reducing the stress at the point A increases as the taper angle ⁇ A decreases. becomes smaller, it becomes difficult to secure a contact area with the second external electrode 27B. From the above, when the angle of the side surface 24c of the second electrode layer 24 with respect to the first main surface 24a of the second electrode layer 24 is ⁇ A , it is preferable that 20° ⁇ A ⁇ 45°.
  • FIG. 4-2 is a schematic diagram for explaining a method of measuring the taper angle ⁇ A .
  • a line segment parallel to the first main surface 24a of the second electrode layer 24 and having a height of 1/2T and the second electrode Let X be the point where the line segment along the side surface 24c of the layer 24 intersects.
  • the angle connecting the first main surface 24a of the second electrode layer 24, the vertex O, and the point X is defined as a taper angle ⁇ A .
  • the taper angles ⁇ B and ⁇ C described later can also be measured by a similar method.
  • the second electrode layer 24 is usually made of the above metal or the like. In that case, a desired tapered shape can be easily formed on the side surface 24c of the second electrode layer 24 by using a method such as wet etching or dry etching.
  • side surface 22c of first electrode layer 22 does not have a tapered shape. That is, the angle ⁇ B (see FIG. 7) of the side surface 22c of the first electrode layer 22 with respect to the first main surface 22a of the first electrode layer 22 is 90°.
  • the angle of the side surface 24c of the second electrode layer 24 with respect to the first main surface 24a of the second electrode layer 24 is ⁇ A
  • the side surface 22c of the first electrode layer 22 with respect to the first main surface 22a of the first electrode layer 22 is is ⁇ B , it is preferable that ⁇ A ⁇ B.
  • the tapered shape of the second electrode layer 24 may be formed on a part of the side surface of the second electrode layer 24 or may be formed on the entire side surface.
  • the load applied to the external electrode 27 (especially the second external electrode 27B) is isotropically applied in the planar direction of the film such as the moisture-resistant film 25 . Therefore, from the viewpoint of reducing the stress applied to the dielectric film 23, it is preferable that the entire side surface of the second electrode layer 24 has a tapered shape.
  • the outer shape of the second external electrode 27B when viewed from the thickness direction T, is preferably smaller than the outer shape of the second electrode layer 24 .
  • the load applied to the external electrode 27 (especially the second external electrode 27B) is easily applied to the dielectric film 23.
  • the outer shape of the second external electrode 27B is smaller than the outer shape of the second electrode layer 24, the second electrode layer 24 exists directly below the second external electrode 27B. It becomes difficult for the load applied to the electrode 27B) to be applied to the dielectric film . As a result, cracks occurring in the dielectric film 23 can be further suppressed.
  • the capacitor 1 shown in FIG. 1 can be manufactured by a known method described in, for example, International Publication No. 2019/021827, except that the second electrode layer 24 is tapered.
  • the second electrode layer is composed of multiple conductive layers.
  • FIG. 5 is a cross-sectional view schematically showing an example of a capacitor according to the second embodiment of the invention.
  • the second electrode layer 24 is composed of multiple conductive layers laminated in the thickness direction (the direction indicated by the arrow T in FIG. 5).
  • the number of conductive layers is not particularly limited.
  • the side surface of at least one conductive layer should have a tapered shape, it is preferable that the side surface of each conductive layer has a tapered shape.
  • the conductive layer closer to the moisture-resistant film 25 has a smaller area when viewed in plan from the thickness direction T than the conductive layer closer to the dielectric film 23.
  • the taper angle of each conductive layer may be the same or different.
  • the capacitor 2 shown in FIG. 5 also has the same effect as the capacitor 1 shown in FIG. 5
  • FIG. 6 is a cross-sectional view schematically showing an example of a capacitor according to the third embodiment of the invention.
  • 7 is a cross-sectional view enlarging the side surfaces of the first electrode layer and the second electrode layer that constitute the capacitor shown in FIG. 6.
  • the side surface 22c of the first electrode layer 22 has a tapered shape that slopes inward from the first main surface 22a toward the second main surface 22b. Furthermore, as shown in FIG. 7, the angle of the side surface 24c of the second electrode layer 24 with respect to the first main surface 24a of the second electrode layer 24 is ⁇ A , and the first electrode with respect to the first main surface 22a of the first electrode layer 22 is When the angle of the side surface 22c of the layer 22 is ⁇ B , ⁇ A ⁇ ⁇ B .
  • angle of the side surface 24c of the second electrode layer 24 with respect to the first main surface 24a of the second electrode layer 24 is ⁇ A , it is preferable that 20° ⁇ A ⁇ 45°.
  • the angle of the side surface 22c of the first electrode layer 22 with respect to the first main surface 22a of the first electrode layer 22 is ⁇ B , it is preferable that 25° ⁇ B ⁇ 70°.
  • the tapered shape of the second electrode layer 24 may be formed on a part of the side surface of the second electrode layer 24 or may be formed on the entire side surface of the second electrode layer 24, but the entire side surface of the second electrode layer 24 is tapered. It is preferred to have Moreover, the tapered shape of the first electrode layer 22 may be formed on a part of the side surface of the first electrode layer 22 or may be formed on the entire side surface. It is preferred to have
  • a capacitor according to a fourth embodiment of the present invention further includes a third electrode layer provided on the dielectric film apart from the second electrode layer, and the external electrode is a first electrode layer connected to the third electrode layer.
  • the second electrode layer is made of a single conductive layer.
  • FIG. 8 is a cross-sectional view schematically showing an example of a capacitor according to the fourth embodiment of the invention.
  • the capacitor 4 shown in FIG. 8 includes a substrate 10, an insulating film 21 provided on the substrate 10, a first electrode layer 22 provided on the insulating film 21, a dielectric a dielectric film 23, a second electrode layer 24 provided on the dielectric film 23, a third electrode layer 29 provided on the dielectric film 23 away from the second electrode layer 24, the dielectric film 23, A moisture-resistant film 25 provided on the second electrode layer 24 and the third electrode layer 29 , a protective layer 26 provided on the moisture-resistant film 25 , and an external electrode 27 penetrating the protective layer 26 .
  • the external electrodes 27 include first external electrodes 27A connected to the third electrode layer 29 and second external electrodes 27B connected to the second electrode layer 24 .
  • the first external electrode 27A penetrates the protective layer 26 and the moisture-resistant film 25, and the second external electrode 27B penetrates the protective layer 26 and the moisture-resistant film 25.
  • capacitors are formed on the left side, whereas in the configuration of the capacitor 4 shown in FIG. 8, capacitors are formed on the left and right sides.
  • the portion where the first external electrode 27A is connected to the first electrode layer 22 in the structure shown in FIG. It's just replacing the provided components. Therefore, the configuration shown in FIG. 8 does not require additional device formation space with respect to the configuration shown in FIG. Therefore, a capacitor with a low capacitance can be manufactured with the same element area.
  • Such a structure is effective when a dielectric film having a certain thickness or more cannot be formed.
  • the third electrode layer 29 is provided facing the first electrode layer 22 with the dielectric film 23 interposed therebetween.
  • the third electrode layer 29 includes a first main surface 29a on the dielectric film 23 side, a second main surface 29b on the moisture-resistant film 25 side, a side surface 29c connecting the first main surface 29a and the second main surface 29b, have
  • the third electrode layer 29 has a structure consisting of a single conductive layer.
  • the material constituting the third electrode layer 29 is not particularly limited, but Cu, Ag, Au, Al, Ni, Cr, Ti, or alloys containing at least one of these metals are preferred.
  • FIG. 9 is a cross-sectional view enlarging the side surface of the third electrode layer that constitutes the capacitor shown in FIG.
  • the side surface 29c of the third electrode layer 29 is tapered inwardly from the first main surface 29a on the dielectric film 23 side toward the second main surface 29b on the moisture-resistant film 25 side. have.
  • the third electrode layer 29 can reduce the stress at the stress concentration point C on the moisture-resistant film 25 provided at the end of the. Therefore, since the stress of the moisture-resistant film 25 can be relaxed, the stress applied to the dielectric film 23 provided under the moisture-resistant film 25 and the third electrode layer 29 can be reduced. As a result, cracks occurring in the dielectric film 23 can be suppressed.
  • angle of the side surface 24c of the second electrode layer 24 with respect to the first main surface 24a of the second electrode layer 24 is ⁇ A , it is preferable that 20° ⁇ A ⁇ 45°.
  • the angle of the side surface 29c of the third electrode layer 29 with respect to the first main surface 29a of the third electrode layer 29 is ⁇ C , it is preferable that 20° ⁇ C ⁇ 45°.
  • the taper angle ⁇ C of the third electrode layer 29 may be the same as or different from the taper angle ⁇ A of the second electrode layer 24 .
  • side surface 22c of first electrode layer 22 does not have a tapered shape. That is, the angle ⁇ B (see FIG. 7) of the side surface 22c of the first electrode layer 22 with respect to the first main surface 22a of the first electrode layer 22 is 90°.
  • the angle of the side surface 24c of the second electrode layer 24 with respect to the first main surface 24a of the second electrode layer 24 is ⁇ A
  • the side surface 22c of the first electrode layer 22 with respect to the first main surface 22a of the first electrode layer 22 is is ⁇ B
  • ⁇ C is the angle of the side surface 29c of the third electrode layer 29 with respect to the first main surface 29a of the third electrode layer 29, ⁇ A ⁇ ⁇ B and ⁇ C ⁇ ⁇ B. preferable.
  • the tapered shape of the second electrode layer 24 may be formed on a part of the side surface of the second electrode layer 24 or may be formed on the entire side surface of the second electrode layer 24, but the entire side surface of the second electrode layer 24 is tapered. It is preferred to have Similarly, the tapered shape of the third electrode layer 29 may be formed on a part of the side surface of the third electrode layer 29 or may be formed on the entire side surface. It preferably has a shape.
  • the outer shape of the first external electrode 27A is smaller than the outer shape of the third electrode layer 29, and the outer shape of the second outer electrode 27B is smaller than the outer shape of the second electrode layer 24. is preferably smaller than the outline of the If the external shape of the first external electrode 27A is equal to or larger than the external shape of the third electrode layer 29, the load applied to the external electrode 27 (especially the first external electrode 27A) is likely to be applied to the dielectric film 23. Further, when the external shape of the second external electrode 27B is equal to or larger than the external shape of the second electrode layer 24, the load applied to the external electrode 27 (especially the second external electrode 27B) is likely to be applied to the dielectric film 23. Become.
  • the first external electrode 27A when the external shape of the first external electrode 27A is smaller than the external shape of the third electrode layer 29 and the external shape of the second external electrode 27B is smaller than the external shape of the second electrode layer 24, the first external electrode 27A Since the third electrode layer 29 exists directly under and the second electrode layer 24 exists directly under the second external electrode 27B, A load is less likely to be applied to the dielectric film 23 . As a result, cracks occurring in the dielectric film 23 can be further suppressed.
  • the second electrode layer is composed of multiple conductive layers
  • the third electrode layer is composed of multiple conductive layers
  • FIG. 10 is a cross-sectional view schematically showing an example of a capacitor according to the fifth embodiment of the invention.
  • the second electrode layer 24 is composed of multiple conductive layers laminated in the thickness direction (direction indicated by arrow T in FIG. 10).
  • the number of conductive layers is not particularly limited.
  • the side surface of at least one conductive layer should have a tapered shape, it is preferable that the side surface of each conductive layer has a tapered shape.
  • the conductive layer closer to the moisture-resistant film 25 has a smaller area when viewed in plan from the thickness direction T than the conductive layer closer to the dielectric film 23.
  • the taper angle of each conductive layer may be the same or different.
  • the third electrode layer 29 is composed of multiple conductive layers laminated in the thickness direction T.
  • the number of conductive layers is not particularly limited. Although the side surface of at least one conductive layer should have a tapered shape, it is preferable that the side surface of each conductive layer has a tapered shape.
  • the number of conductive layers included in the third electrode layer 29 may be the same as or different from the number of conductive layers included in the second electrode layer 24 .
  • the conductive layer closer to the moisture-resistant film 25 has a smaller area when viewed in plan from the thickness direction T than the conductive layer closer to the dielectric film 23.
  • the taper angle of each conductive layer may be the same or different.
  • the capacitor 5 shown in FIG. 10 also has the same effect as the capacitor 2 shown in FIG.
  • FIG. 11 is a cross-sectional view schematically showing an example of a capacitor according to the sixth embodiment of the invention.
  • the side surface 22c of the first electrode layer 22 has a tapered shape that slopes inward from the first main surface 22a toward the second main surface 22b. Furthermore, the angle of the side surface 24c of the second electrode layer 24 with respect to the first main surface 24a of the second electrode layer 24 is ⁇ A , and the angle of the side surface 22c of the first electrode layer 22 with respect to the first main surface 22a of the first electrode layer 22 is is ⁇ B , and the angle of the side surface 29c of the third electrode layer 29 with respect to the first main surface 29a of the third electrode layer 29 is ⁇ C , ⁇ A ⁇ B and ⁇ C ⁇ B.
  • the capacitor 5 shown in FIG. 10 also has the same effect as the capacitor 3 shown in FIG.
  • angle of the side surface 24c of the second electrode layer 24 with respect to the first main surface 24a of the second electrode layer 24 is ⁇ A , it is preferable that 20° ⁇ A ⁇ 45°.
  • the angle of the side surface 29c of the third electrode layer 29 with respect to the first main surface 29a of the third electrode layer 29 is ⁇ C , it is preferable that 20° ⁇ C ⁇ 45°.
  • the taper angle ⁇ C of the third electrode layer 29 may be the same as or different from the taper angle ⁇ A of the second electrode layer 24 .
  • the angle of the side surface 22c of the first electrode layer 22 with respect to the first main surface 22a of the first electrode layer 22 is ⁇ B , it is preferable that 25° ⁇ B ⁇ 70°.
  • the tapered shape of the second electrode layer 24 may be formed on a part of the side surface of the second electrode layer 24 or may be formed on the entire side surface of the second electrode layer 24, but the entire side surface of the second electrode layer 24 is tapered. It is preferred to have Similarly, the tapered shape of the third electrode layer 29 may be formed on a part of the side surface of the third electrode layer 29 or may be formed on the entire side surface. It preferably has a shape. Moreover, the tapered shape of the first electrode layer 22 may be formed on a part of the side surface of the first electrode layer 22 or may be formed on the entire side surface. It is preferred to have
  • the semiconductor device of the present invention is not limited to the above-described embodiments, and various applications and modifications can be made within the scope of the present invention with respect to the configuration, manufacturing conditions, etc. of the semiconductor device such as a capacitor. .
  • a capacitor is described in which the second electrode layer is composed of multiple conductive layers and the third electrode layer is composed of multiple conductive layers.
  • a capacitor may be used in which one of the layers is composed of a single conductive layer and the other is composed of multiple conductive layers.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

半導体装置の一実施形態であるキャパシタ１は、基板１０と、基板１０上に設けられた第１電極層２２と、第１電極層２２上に設けられ、第１電極層２２の端部を覆う誘電体膜２３と、誘電体膜２３上に設けられた第２電極層２４と、誘電体膜２３及び第２電極層２４上に設けられた耐湿膜２５と、耐湿膜２５上に設けられた保護層２６と、保護層２６を貫通する外部電極２７と、を備える。第２電極層２４の側面２４ｃの少なくとも一部は、第１主面２４ａから第２主面２４ｂに向かうにつれて内側に傾くテーパー形状を有する。

Description

半導体装置
　本発明は、半導体装置に関する。
　半導体集積回路に用いられる代表的なキャパシタ素子として、例えばＭＩＭ（Ｍｅｔａｌ　Ｉｎｓｕｌａｔｏｒ　Ｍｅｔａｌ）キャパシタが知られている。ＭＩＭキャパシタは、絶縁体を下部電極と上部電極とで挟んだ平行平板型の構造を有するキャパシタである。
　特許文献１には、基板上に形成された下部電極と、この下部電極上に形成された誘電体薄膜と、この誘電体薄膜上に形成された上部電極と、この上部電極を含む上記基板上に形成された絶縁層と、上記各電極にそれぞれ接続され、端部が互いに同一平面上に位置するように配置された一対の電極端子とを具備したことを特徴とするコンデンサ部品が開示されている。
特開平５－４７５８６号公報
　特許文献１に記載のコンデンサ部品（キャパシタ）では、外部電極である電極端子が最も突出している。そのため、例えば、このようなキャパシタ等の半導体装置を配線基板に実装する際、最も突出した外部電極に荷重が加わることになる。外部電極を介して半導体装置の厚み方向に荷重が伝わることにより、半導体装置に過度な荷重が印加されると、誘電体膜にクラックが入り、半導体装置がショートするという問題が発生するおそれがある。
　本発明は、上記の問題を解決するためになされたものであり、外部電極に荷重が印加されたときに、誘電体膜に発生するクラックが抑制される半導体装置を提供することを目的とする。
　本発明の半導体装置は、基板と、上記基板上に設けられた第１電極層と、上記第１電極層上に設けられ、上記第１電極層の端部を覆う誘電体膜と、上記誘電体膜上に設けられた第２電極層と、上記誘電体膜及び上記第２電極層上に設けられた耐湿膜と、上記耐湿膜上に設けられた保護層と、上記保護層を貫通する外部電極と、を備える。上記第１電極層は、上記基板側の第１主面と、上記誘電体膜側の第２主面と、上記第１主面と上記第２主面とをつなぐ側面と、を有する。上記第２電極層は、上記誘電体膜側の第１主面と、上記耐湿膜側の第２主面と、上記第１主面と上記第２主面とをつなぐ側面と、を有する。上記第２電極層の上記側面の少なくとも一部は、上記第１主面から上記第２主面に向かうにつれて内側に傾くテーパー形状を有する。
　本発明によれば、外部電極に荷重が印加されたときに、誘電体膜に発生するクラックが抑制される半導体装置を提供することができる。
図１は、本発明の第１実施形態に係るキャパシタの一例を模式的に示す断面図である。 図２は、本発明の第１実施形態に係るキャパシタの一例を模式的に示す平面図である。 図３は、図１に示すキャパシタを構成する第２電極層の側面を拡大した断面図である。 図４－１は、テーパー角度θＡと点Ａにおける応力との関係を示すグラフである。 図４－２は、テーパー角度θＡの測定方法を説明するための模式図である。 図５は、本発明の第２実施形態に係るキャパシタの一例を模式的に示す断面図である。 図６は、本発明の第３実施形態に係るキャパシタの一例を模式的に示す断面図である。 図７は、図６に示すキャパシタを構成する第１電極層及び第２電極層の側面を拡大した断面図である。 図８は、本発明の第４実施形態に係るキャパシタの一例を模式的に示す断面図である。 図９は、図８に示すキャパシタを構成する第３電極層の側面を拡大した断面図である。 図１０は、本発明の第５実施形態に係るキャパシタの一例を模式的に示す断面図である。 図１１は、本発明の第６実施形態に係るキャパシタの一例を模式的に示す断面図である。
　以下、本発明の半導体装置について説明する。
　しかしながら、本発明は、以下の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、以下において記載する本発明の個々の好ましい構成を２つ以上組み合わせたものもまた本発明である。
　以下に示す各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもない。第２実施形態以降では、第１実施形態と共通の事項についても記述は省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については、実施形態毎に逐次言及しない。
　以下の説明において、各実施形態を特に区別しない場合、単に「本発明の半導体装置」と言う。本発明の半導体装置及び各構成要素の形状及び配置等は、図示する例に限定されるものではない。
　また、以下においては、本発明の半導体装置の一実施形態として、キャパシタを例にとって説明する。本発明の半導体装置は、キャパシタそのもの（すなわちキャパシタ素子）であってもよく、キャパシタを含む装置であってもよい。
［第１実施形態］
　本発明の第１実施形態に係るキャパシタでは、第２電極層が単層の導電層からなる。
　図１は、本発明の第１実施形態に係るキャパシタの一例を模式的に示す断面図である。図２は、本発明の第１実施形態に係るキャパシタの一例を模式的に示す平面図である。図１は、図２に示すキャパシタのＩ－Ｉ線に沿った断面図である。
　本明細書中、キャパシタ（半導体装置）の長さ方向、幅方向、及び、厚み方向を、図１及び図２等に示すように、各々、矢印Ｌ、矢印Ｗ、及び、矢印Ｔで定められる方向とする。ここで、長さ方向Ｌと幅方向Ｗと厚み方向Ｔとは、互いに直交している。
　図１及び図２に示すキャパシタ１は、基板１０と、基板１０上に設けられた絶縁膜２１と、絶縁膜２１上に設けられた第１電極層２２と、第１電極層２２上に設けられ、第１電極層２２の端部を覆う誘電体膜２３と、誘電体膜２３上に設けられた第２電極層２４と、誘電体膜２３及び第２電極層２４上に設けられた耐湿膜２５と、耐湿膜２５上に設けられた保護層２６と、保護層２６を貫通する外部電極２７と、を備える。外部電極２７は、第１電極層２２に接続された第１外部電極２７Ａと、第２電極層２４に接続された第２外部電極２７Ｂと、を含む。第１外部電極２７Ａは保護層２６、耐湿膜２５及び誘電体膜２３を貫通し、第２外部電極２７Ｂは保護層２６及び耐湿膜２５を貫通する。
　基板１０は、特に限定されないが、好ましくは、シリコン基板又はガリウム砒素基板等の半導体基板、あるいは、ガラス又はアルミナ等の絶縁性基板である。
　絶縁膜２１は、基板１０の一方主面の全体を覆うように設けられていてもよく、一部を覆うように設けられていてもよいが、第１電極層２２よりも大きく、かつ、第１電極層２２の全域に重なる領域に設けられる必要がある。なお、基板１０がガラス又はアルミナ等の絶縁性基板である場合には、絶縁膜２１は設けられていなくてもよい。
　絶縁膜２１を構成する材料は、特に限定されないが、好ましくは、ＳｉＯ２、ＳｉＮ、Ａｌ２Ｏ３、ＨｆＯ２、Ｔａ２Ｏ５、ＺｒＯ２等が挙げられる。
　第１電極層２２は、基板１０の端部と離れた位置に設けられている。すなわち、第１電極層２２の端部は、基板１０の端部よりも内側に位置している。第１電極層２２は、基板１０側の第１主面２２ａと、誘電体膜２３側の第２主面２２ｂと、第１主面２２ａと第２主面２２ｂとをつなぐ側面２２ｃと、を有する。
　第１電極層２２は、単層の導電層からなる構造を有してもよく、厚み方向（図１及び図２中、矢印Ｔで示す方向）に積層された複層の導電層からなる構造を有してもよい。
　第１電極層２２を構成する材料は、特に限定されないが、好ましくは、Ｃｕ、Ａｇ、Ａｕ、Ａｌ、Ｎｉ、ＣｒもしくはＴｉ又はこれらの金属を少なくとも１種含む合金等が挙げられる。
　誘電体膜２３は、開口を除く部分で第１電極層２２を覆うように設けられている。誘電体膜２３は、第１電極層２２の端部から絶縁膜２１の端部までの絶縁膜２１の表面上にも設けられている。すなわち、誘電体膜２３は、第１電極層２２の端部を覆うように設けられている。さらに、誘電体膜２３は、絶縁膜２１の端部から基板１０の端部までの基板１０の表面上にも設けられていてもよい。すなわち、誘電体膜２３は、絶縁膜２１の端部を覆うように設けられていてもよい。
　誘電体膜２３を構成する材料は、特に限定されないが、好ましくは、ＳｉＯ２、ＳｉＮ、Ａｌ２Ｏ３、ＨｆＯ２、Ｔａ２Ｏ５等の酸化物又は窒化物が挙げられる。
　第２電極層２４は、誘電体膜２３を挟んで第１電極層２２に対向して設けられている。第２電極層２４は、誘電体膜２３側の第１主面２４ａと、耐湿膜２５側の第２主面２４ｂと、第１主面２４ａと第２主面２４ｂとをつなぐ側面２４ｃと、を有する。
　第２電極層２４は、単層の導電層からなる構造を有している。
　第２電極層２４を構成する材料は、特に限定されないが、好ましくは、Ｃｕ、Ａｇ、Ａｕ、Ａｌ、Ｎｉ、ＣｒもしくはＴｉ又はこれらの金属を少なくとも１種含む合金等が挙げられる。
　図３は、図１に示すキャパシタを構成する第２電極層の側面を拡大した断面図である。
　図１及び図３に示すように、第２電極層２４の側面２４ｃは、誘電体膜２３側の第１主面２４ａから耐湿膜２５側の第２主面２４ｂに向かうにつれて内側に傾くテーパー形状を有している。
　耐湿膜２５は、開口を除く部分で誘電体膜２３及び第２電極層２４を覆うように設けられている。耐湿膜２５が設けられていることにより、キャパシタ素子、特に、誘電体膜２３の耐湿性が高まる。
　耐湿膜２５を構成する材料は、特に限定されないが、好ましくは、ＳｉＯ２、ＳｉＮ等の耐湿性材料が挙げられる。
　保護層２６には、誘電体膜２３及び耐湿膜２５の開口（第１電極層２２に重なる開口）に重なる位置と、耐湿膜２５の開口（第２電極層２４に重なる開口）に重なる位置との各々に開口が設けられている。保護層２６が設けられていることにより、キャパシタ素子、特に、誘電体膜２３が水分から保護される。
　保護層２６を構成する材料は、特に限定されないが、好ましくは、ポリイミド樹脂、ソルダーレジスト中の樹脂等の樹脂材料が挙げられる。
　外部電極２７を構成する材料は、特に限定されないが、好ましくは、Ｃｕ、Ｎｉ、Ａｇ、Ａｕ又はＡｌ等が挙げられる。外部電極２７は、単層構造であってもよいし、多層構造であってもよい。外部電極２７の最表面は、Ａｕ又はＳｎから構成されることが好ましい。
　第１外部電極２７Ａが多層構造である場合、第１外部電極２７Ａは、図１に示すように、基板１０側から順に、シード層２８ａと、第１めっき層２８ｂと、第２めっき層２８ｃと、を有していてもよい。
　第１外部電極２７Ａのシード層２８ａとしては、例えば、チタン（Ｔｉ）からなる導電体層と銅（Ｃｕ）からなる導電体層との積層体（Ｔｉ／Ｃｕ）等が挙げられる。
　第１外部電極２７Ａの第１めっき層２８ｂの構成材料としては、例えば、ニッケル（Ｎｉ）等が挙げられる。
　第１外部電極２７Ａの第２めっき層２８ｃの構成材料としては、例えば、金（Ａｕ）、スズ（Ｓｎ）等が挙げられる。
　第２外部電極２７Ｂが多層構造である場合、第２外部電極２７Ｂは、図１に示すように、基板１０側から順に、シード層２８ａと、第１めっき層２８ｂと、第２めっき層２８ｃと、を有していてもよい。
　第２外部電極２７Ｂのシード層２８ａとしては、例えば、チタン（Ｔｉ）からなる導電体層と銅（Ｃｕ）からなる導電体層との積層体（Ｔｉ／Ｃｕ）等が挙げられる。
　第２外部電極２７Ｂの第１めっき層２８ｂの構成材料としては、例えば、ニッケル（Ｎｉ）等が挙げられる。
　第２外部電極２７Ｂの第２めっき層２８ｃの構成材料としては、例えば、金（Ａｕ）、スズ（Ｓｎ）等が挙げられる。
　第１外部電極２７Ａの構成材料と第２外部電極２７Ｂの構成材料とは、互いに同じであってもよいし、互いに異なっていてもよい。
　図１及び図２に示すように、厚み方向Ｔからの平面視において第１外部電極２７Ａと第２外部電極２７Ｂとの間に第１樹脂体３１が設けられていてもよい。第１樹脂体３１は、例えば、保護層２６の表面に設けられる。
　第１樹脂体３１の先端は、図１に示すように、厚み方向Ｔにおいて、第１外部電極２７Ａ及び第２外部電極２７Ｂの先端よりも高い位置にあることが好ましい。この場合、キャパシタ１を配線基板に実装する際、第１樹脂体３１が第１外部電極２７Ａ及び第２外部電極２７Ｂよりも先に配線基板側（例えば、配線基板の上面、ランド、はんだ等）に接触することになる。そのため、第１樹脂体３１に荷重が加わることになり、第１外部電極２７Ａ及び第２外部電極２７Ｂに加わる荷重が抑制される。その結果、荷重が第１外部電極２７Ａ及び第２外部電極２７Ｂを介してキャパシタ素子に伝わることが抑制されるため、キャパシタ素子の破損、特に、誘電体膜２３の破損が抑制される。
　第１樹脂体３１は、ソルダーレジスト中の樹脂、ポリイミド樹脂、ポリイミドアミド樹脂及びエポキシ樹脂からなる群より選択される少なくとも１つの樹脂を含むことが好ましい。第１樹脂体３１は、感光性樹脂の硬化物であることが好ましい。
　第１樹脂体３１は、第１外部電極２７Ａ側に設けられた第１壁部３１ａと、第２外部電極２７Ｂ側に設けられ、第１壁部３１ａと離れた第２壁部３１ｂと、を含んでもよい。図２に示すような平面視において、第１壁部３１ａ及び第２壁部３１ｂは、並行して設けられていることが好ましい。
　第１壁部３１ａには、第１壁部３１ａと第２壁部３１ｂとを離隔する空間に連通する開口が設けられていてもよい。同様に、第２壁部３１ｂには、第１壁部３１ａと第２壁部３１ｂとを離隔する空間に連通する開口が設けられていてもよい。
　図１及び図２に示すように、厚み方向Ｔからの平面視において基板１０の端部と第１外部電極２７Ａとの間、及び、基板１０の端部と第２外部電極２７Ｂとの間に第２樹脂体３２が設けられていてもよい。第２樹脂体３２は、例えば、保護層２６の表面に設けられる。また、第２樹脂体３２は、保護層２６の外側に設けられてもよく、その場合、基板１０上に設けられてもよい。
　図１に示すように、厚み方向Ｔにおいて、第２樹脂体３２の先端は、第１外部電極２７Ａ及び第２外部電極２７Ｂの先端よりも高い位置にあることが好ましい。この場合、例えば、キャパシタ１を配線基板に実装する際、第２樹脂体３２で荷重をより広く分散できるため、キャパシタ素子、特に、誘電体膜２３に加わる荷重が充分に抑制される。
　さらに、図１に示すように、厚み方向Ｔにおいて、第２樹脂体３２の先端は、第１樹脂体３１の先端よりも低い位置にあることが好ましい。この場合、例えば、キャパシタ１を配線基板に実装する際、第１樹脂体３１によって配線基板上で安定して保持できる。
　第２樹脂体３２は、ソルダーレジスト中の樹脂、ポリイミド樹脂、ポリイミドアミド樹脂及びエポキシ樹脂からなる群より選択される少なくとも１つの樹脂を含むことが好ましい。第２樹脂体３２は、感光性樹脂の硬化物であることが好ましい。
　第１樹脂体３１に含まれる樹脂と第２樹脂体３２に含まれる樹脂とは、互いに同じであってもよいし、互いに異なっていてもよい。
　第２樹脂体３２は、図２に示すように、厚み方向Ｔからの平面視において基板１０の端部と第１外部電極２７Ａとの間で基板１０の端部に沿って設けられた第１外周部３２ａと、基板１０の端部と第２外部電極２７Ｂとの間で基板１０の端部に沿って設けられた第２外周部３２ｂと、を有することが好ましい。
　第１壁部３１ａと第１外周部３２ａとは、連接されていることが好ましい。また、第２壁部３１ｂと第２外周部３２ｂとは、連接されていることが好ましい。
　上述のとおり、図１に示すキャパシタ１では、第２電極層２４の側面２４ｃが、第１主面２４ａから第２主面２４ｂに向かうにつれて内側に傾くテーパー形状を有することを特徴としている。
　図３に示すように、第２電極層２４の側面２４ｃが上記のテーパー形状を有することにより、外部電極２７（特に第２外部電極２７Ｂ）に荷重が印加されたときに、第２電極層２４の端部に設けられた耐湿膜２５上の応力集中点Ａにおける応力を低減することができる。よって、耐湿膜２５の応力を緩和することができるため、耐湿膜２５及び第２電極層２４の下に設けられた誘電体膜２３にかかる応力を低減することができる。その結果、誘電体膜２３に発生するクラックを抑制することができる。
　図４－１は、テーパー角度θＡと点Ａにおける応力との関係を示すグラフである。テーパー角度θＡは、図３に示すように、第２電極層２４の第１主面２４ａに対する第２電極層２４の側面２４ｃの角度を意味する。
　有限要素法を用いてシミュレーションを行うことにより、点Ａにおける応力を計算した。第２電極層２４の側面２４ｃがテーパー形状を有しないとき、テーパー角度θＡは９０°である。このときの点Ａにおける応力を１００％として規格化した相対値が図４－１に示されている。
　図４－１より、テーパー角度θＡが９０°より小さくなるほど、耐湿膜２５上の応力集中点である点Ａにおける応力の大きさが小さくなることが確認できる。
　特に、テーパー角度θＡが４５°以下であると、点Ａにおける応力を低減する効果が高い。点Ａにおける応力を低減する効果はテーパー角度θＡが小さいほど高くなるが、テーパー角度θＡが２０°より小さいと、第２電極層２４の第１主面２４ａに対する第２主面２４ｂの面積が小さくなるため、第２外部電極２７Ｂとの接触面積を確保することが困難になる。以上より、第２電極層２４の第１主面２４ａに対する第２電極層２４の側面２４ｃの角度をθＡとしたとき、２０°≦θＡ≦４５°であることが好ましい。
　図４－２は、テーパー角度θＡの測定方法を説明するための模式図である。
　図４－２に示すように、第２電極層２４の膜厚をＴとしたとき、第２電極層２４の第１主面２４ａに平行で高さが１／２Ｔの線分と第２電極層２４の側面２４ｃに沿った線分とが交差する点をＸとする。第２電極層２４の第１主面２４ａと頂点Ｏと点Ｘとを結ぶ角度をテーパー角度θＡとする。後述するテーパー角度θＢ及びθＣについても、同様の方法により測定することができる。
　通常、第２電極層２４は上述した金属等から構成される。その場合、ウェットエッチング、ドライエッチング等の方法を用いることにより、第２電極層２４の側面２４ｃに所望のテーパー形状を容易に形成することができる。
　図１に示すキャパシタ１では、第１電極層２２の側面２２ｃはテーパー形状を有していない。すなわち、第１電極層２２の第１主面２２ａに対する第１電極層２２の側面２２ｃの角度θＢ（図７参照）は９０°である。このように、第２電極層２４の第１主面２４ａに対する第２電極層２４の側面２４ｃの角度をθＡ、第１電極層２２の第１主面２２ａに対する第１電極層２２の側面２２ｃの角度をθＢとしたとき、θＡ＜θＢであることが好ましい。
　なお、第２電極層２４のテーパー形状は、第２電極層２４の側面の一部に形成されてもよく、全体に形成されてもよい。しかし、外部電極２７（特に第２外部電極２７Ｂ）にかかる荷重は、耐湿膜２５等の膜の平面方向に等方的に印加される。そのため、誘電体膜２３にかかる応力を低減する観点からは、第２電極層２４の側面の全体がテーパー形状を有することが好ましい。
　図１及び図２に示すように、厚み方向Ｔから平面視したとき、第２外部電極２７Ｂの外形は第２電極層２４の外形よりも小さいことが好ましい。第２外部電極２７Ｂの外形が第２電極層２４の外形と同等以上の大きさであると、外部電極２７（特に第２外部電極２７Ｂ）にかかる荷重が誘電体膜２３に印加されやすくなる。これに対し、第２外部電極２７Ｂの外形が第２電極層２４の外形よりも小さいと、第２外部電極２７Ｂの直下に第２電極層２４が存在するため、外部電極２７（特に第２外部電極２７Ｂ）にかかる荷重が誘電体膜２３に印加されにくくなる。その結果、誘電体膜２３に発生するクラックをさらに抑制することができる。
　図１に示すキャパシタ１は、第２電極層２４にテーパー形状を形成することを除いて、例えば国際公開第２０１９／０２１８２７号等に記載の公知の方法で製造することができる。
［第２実施形態］
　本発明の第２実施形態に係るキャパシタでは、第１実施形態の変形例として、第２電極層が複層の導電層からなる。
　図５は、本発明の第２実施形態に係るキャパシタの一例を模式的に示す断面図である。
　図５に示すキャパシタ２では、第２電極層２４は、厚み方向（図５中、矢印Ｔで示す方向）に積層された複層の導電層からなる。導電層の数は特に限定されない。少なくとも１層の導電層の側面がテーパー形状を有していればよいが、各々の導電層の側面がテーパー形状を有することが好ましい。
　第２電極層２４において、厚み方向Ｔに隣接する導電層のうち、耐湿膜２５に近い導電層は、誘電体膜２３に近い導電層よりも、厚み方向Ｔから平面視したときの面積が小さい。各導電層のテーパー角度は、同じでもよく、異なっていてもよい。
　図５に示すキャパシタ２においても、図１に示すキャパシタ１と同様の効果が得られる。
［第３実施形態］
　本発明の第３実施形態に係るキャパシタでは、第１実施形態及び第２実施形態の変形例として、第２電極層の側面だけでなく第１電極層の側面もテーパー形状を有する。
　図６は、本発明の第３実施形態に係るキャパシタの一例を模式的に示す断面図である。図７は、図６に示すキャパシタを構成する第１電極層及び第２電極層の側面を拡大した断面図である。
　図６に示すキャパシタ３では、第１電極層２２の側面２２ｃが、第１主面２２ａから第２主面２２ｂに向かうにつれて内側に傾くテーパー形状を有する。さらに、図７に示すように、第２電極層２４の第１主面２４ａに対する第２電極層２４の側面２４ｃの角度をθＡ、第１電極層２２の第１主面２２ａに対する第１電極層２２の側面２２ｃの角度をθＢとしたとき、θＡ＜θＢである。
　図７に示すように、第２電極層２４の側面２４ｃ及び第１電極層２２の側面２２ｃがテーパー形状を有する場合、θＡ＜θＢとすることにより、第２電極層２４の端部に設けられた耐湿膜２５上の応力集中点Ａにおける応力を、第１電極層２２の端部に沿った耐湿膜２５上の応力集中点Ｂにおける応力に比べて小さくすることができる。よって、耐湿膜２５及び第２電極層２４の下に設けられた誘電体膜２３にかかる応力を相対的に低減することができる。その結果、誘電体膜２３に発生するクラックを抑制することができる。
　第２電極層２４の第１主面２４ａに対する第２電極層２４の側面２４ｃの角度をθＡとしたとき、２０°≦θＡ≦４５°であることが好ましい。
　第１電極層２２の第１主面２２ａに対する第１電極層２２の側面２２ｃの角度をθＢとしたとき、２５°≦θＢ≦７０°であることが好ましい。
　なお、第２電極層２４のテーパー形状は、第２電極層２４の側面の一部に形成されてもよく、全体に形成されてもよいが、第２電極層２４の側面の全体がテーパー形状を有することが好ましい。また、第１電極層２２のテーパー形状は、第１電極層２２の側面の一部に形成されてもよく、全体に形成されてもよいが、第１電極層２２の側面の全体がテーパー形状を有することが好ましい。
［第４実施形態］
　本発明の第４実施形態に係るキャパシタは、誘電体膜上に前記第２電極層と離れて設けられた第３電極層をさらに備え、外部電極は、第３電極層に接続された第１外部電極と、第２電極層に接続された第２外部電極と、を含む。本発明の第４実施形態に係るキャパシタでは、第２電極層が単層の導電層からなる。
　図８は、本発明の第４実施形態に係るキャパシタの一例を模式的に示す断面図である。
　図８に示すキャパシタ４は、基板１０と、基板１０上に設けられた絶縁膜２１と、絶縁膜２１上に設けられた第１電極層２２と、第１電極層２２上に設けられた誘電体膜２３と、誘電体膜２３上に設けられた第２電極層２４と、誘電体膜２３上に第２電極層２４と離れて設けられた第３電極層２９と、誘電体膜２３、第２電極層２４及び第３電極層２９上に設けられた耐湿膜２５と、耐湿膜２５上に設けられた保護層２６と、保護層２６を貫通する外部電極２７と、を備える。外部電極２７は、第３電極層２９に接続された第１外部電極２７Ａと、第２電極層２４に接続された第２外部電極２７Ｂと、を含む。第１外部電極２７Ａは保護層２６及び耐湿膜２５を貫通し、第２外部電極２７Ｂは保護層２６及び耐湿膜２５を貫通する。
　図１に示すキャパシタ１の構成では、左側にキャパシタが形成されているのに対し、図８に示すキャパシタ４の構成では、左右にキャパシタが形成されている。図８に示す構成では、図１に示す構成において第１電極層２２に第１外部電極２７Ａが接続されている部分を、第１電極層２２、誘電体膜２３、第３電極層２９の順に設けられた構成物に置き換えているだけである。そのため、図８に示す構成は、図１に示す構成に対して追加の素子形成スペースを取る必要がない。したがって、同じ素子の面積のまま、低容量のキャパシタを作製することができる。このような構造は、一定以上の厚みの誘電体膜を形成できない場合に有効である。
　第３電極層２９は、誘電体膜２３を挟んで第１電極層２２に対向して設けられている。第３電極層２９は、誘電体膜２３側の第１主面２９ａと、耐湿膜２５側の第２主面２９ｂと、第１主面２９ａと第２主面２９ｂとをつなぐ側面２９ｃと、を有する。
　第３電極層２９は、単層の導電層からなる構造を有している。
　第３電極層２９を構成する材料は、特に限定されないが、好ましくは、Ｃｕ、Ａｇ、Ａｕ、Ａｌ、Ｎｉ、ＣｒもしくはＴｉ又はこれらの金属を少なくとも１種含む合金等が挙げられる。
　図９は、図８に示すキャパシタを構成する第３電極層の側面を拡大した断面図である。
　図８及び図９に示すように、第３電極層２９の側面２９ｃは、誘電体膜２３側の第１主面２９ａから耐湿膜２５側の第２主面２９ｂに向かうにつれて内側に傾くテーパー形状を有している。
　図９に示すように、第３電極層２９の側面２９ｃが上記のテーパー形状を有することにより、外部電極２７（特に第１外部電極２７Ａ）に荷重が印加されたときに、第３電極層２９の端部に設けられた耐湿膜２５上の応力集中点Ｃにおける応力を低減することができる。よって、耐湿膜２５の応力を緩和することができるため、耐湿膜２５及び第３電極層２９の下に設けられた誘電体膜２３にかかる応力を低減することができる。その結果、誘電体膜２３に発生するクラックを抑制することができる。
　したがって、図８に示すキャパシタ４においても、図１に示すキャパシタ１と同様の効果が得られる。
　第２電極層２４の第１主面２４ａに対する第２電極層２４の側面２４ｃの角度をθＡとしたとき、２０°≦θＡ≦４５°であることが好ましい。
　第３電極層２９の第１主面２９ａに対する第３電極層２９の側面２９ｃの角度をθＣとしたとき、２０°≦θＣ≦４５°であることが好ましい。第３電極層２９のテーパー角度θＣは、第２電極層２４のテーパー角度θＡと同じでもよく、異なっていてもよい。
　図８に示すキャパシタ４では、第１電極層２２の側面２２ｃはテーパー形状を有していない。すなわち、第１電極層２２の第１主面２２ａに対する第１電極層２２の側面２２ｃの角度θＢ（図７参照）は９０°である。このように、第２電極層２４の第１主面２４ａに対する第２電極層２４の側面２４ｃの角度をθＡ、第１電極層２２の第１主面２２ａに対する第１電極層２２の側面２２ｃの角度をθＢ、第３電極層２９の第１主面２９ａに対する第３電極層２９の側面２９ｃの角度をθＣとしたとき、θＡ＜θＢかつθＣ＜θＢであることが好ましい。
　なお、第２電極層２４のテーパー形状は、第２電極層２４の側面の一部に形成されてもよく、全体に形成されてもよいが、第２電極層２４の側面の全体がテーパー形状を有することが好ましい。同様に、第３電極層２９のテーパー形状は、第３電極層２９の側面の一部に形成されてもよく、全体に形成されてもよいが、第３電極層２９の側面の全体がテーパー形状を有することが好ましい。
　図８に示すように、厚み方向Ｔから平面視したとき、第１外部電極２７Ａの外形は第３電極層２９の外形よりも小さく、かつ、第２外部電極２７Ｂの外形は第２電極層２４の外形よりも小さいことが好ましい。第１外部電極２７Ａの外形が第３電極層２９の外形と同等以上の大きさであると、外部電極２７（特に第１外部電極２７Ａ）にかかる荷重が誘電体膜２３に印加されやすくなる。また、第２外部電極２７Ｂの外形が第２電極層２４の外形と同等以上の大きさであると、外部電極２７（特に第２外部電極２７Ｂ）にかかる荷重が誘電体膜２３に印加されやすくなる。これに対し、第１外部電極２７Ａの外形が第３電極層２９の外形よりも小さく、かつ、第２外部電極２７Ｂの外形が第２電極層２４の外形よりも小さいと、第１外部電極２７Ａの直下に第３電極層２９が存在し、かつ、第２外部電極２７Ｂの直下に第２電極層２４が存在するため、外部電極２７（第１外部電極２７Ａ及び第２外部電極２７Ｂ）にかかる荷重が誘電体膜２３に印加されにくくなる。その結果、誘電体膜２３に発生するクラックをさらに抑制することができる。
［第５実施形態］
　本発明の第５実施形態に係るキャパシタでは、第４実施形態の変形例として、第２電極層が複層の導電層からなり、第３電極層が複層の導電層からなる。
　図１０は、本発明の第５実施形態に係るキャパシタの一例を模式的に示す断面図である。
　図１０に示すキャパシタ５では、第２電極層２４は、厚み方向（図１０中、矢印Ｔで示す方向）に積層された複層の導電層からなる。導電層の数は特に限定されない。少なくとも１層の導電層の側面がテーパー形状を有していればよいが、各々の導電層の側面がテーパー形状を有することが好ましい。
　第２電極層２４において、厚み方向Ｔに隣接する導電層のうち、耐湿膜２５に近い導電層は、誘電体膜２３に近い導電層よりも、厚み方向Ｔから平面視したときの面積が小さい。各導電層のテーパー角度は、同じでもよく、異なっていてもよい。
　同様に、第３電極層２９は、厚み方向Ｔに積層された複層の導電層からなる。導電層の数は特に限定されない。少なくとも１層の導電層の側面がテーパー形状を有していればよいが、各々の導電層の側面がテーパー形状を有することが好ましい。第３電極層２９に含まれる導電層の数は、第２電極層２４に含まれる導電層の数と同じでもよく、異なっていてもよい。
　第３電極層２９において、厚み方向Ｔに隣接する導電層のうち、耐湿膜２５に近い導電層は、誘電体膜２３に近い導電層よりも、厚み方向Ｔから平面視したときの面積が小さい。各導電層のテーパー角度は、同じでもよく、異なっていてもよい。
　図１０に示すキャパシタ５においても、図５に示すキャパシタ２と同様の効果が得られる。
［第６実施形態］
　本発明の第６実施形態に係るキャパシタでは、第４実施形態及び第５実施形態の変形例として、第２電極層の側面だけでなく第１電極層の側面もテーパー形状を有する。
　図１１は、本発明の第６実施形態に係るキャパシタの一例を模式的に示す断面図である。
　図１１に示すキャパシタ６では、第１電極層２２の側面２２ｃが、第１主面２２ａから第２主面２２ｂに向かうにつれて内側に傾くテーパー形状を有する。さらに、第２電極層２４の第１主面２４ａに対する第２電極層２４の側面２４ｃの角度をθＡ、第１電極層２２の第１主面２２ａに対する第１電極層２２の側面２２ｃの角度をθＢ、第３電極層２９の第１主面２９ａに対する第３電極層２９の側面２９ｃの角度をθＣとしたとき、θＡ＜θＢかつθＣ＜θＢである。
　図１０に示すキャパシタ５においても、図６に示すキャパシタ３と同様の効果が得られる。
　第２電極層２４の第１主面２４ａに対する第２電極層２４の側面２４ｃの角度をθＡとしたとき、２０°≦θＡ≦４５°であることが好ましい。
　第３電極層２９の第１主面２９ａに対する第３電極層２９の側面２９ｃの角度をθＣとしたとき、２０°≦θＣ≦４５°であることが好ましい。第３電極層２９のテーパー角度θＣは、第２電極層２４のテーパー角度θＡと同じでもよく、異なっていてもよい。
　第１電極層２２の第１主面２２ａに対する第１電極層２２の側面２２ｃの角度をθＢとしたとき、２５°≦θＢ≦７０°であることが好ましい。
　なお、第２電極層２４のテーパー形状は、第２電極層２４の側面の一部に形成されてもよく、全体に形成されてもよいが、第２電極層２４の側面の全体がテーパー形状を有することが好ましい。同様に、第３電極層２９のテーパー形状は、第３電極層２９の側面の一部に形成されてもよく、全体に形成されてもよいが、第３電極層２９の側面の全体がテーパー形状を有することが好ましい。また、第１電極層２２のテーパー形状は、第１電極層２２の側面の一部に形成されてもよく、全体に形成されてもよいが、第１電極層２２の側面の全体がテーパー形状を有することが好ましい。
［その他の実施形態］
　本発明の半導体装置は、上記実施形態に限定されるものではなく、キャパシタ等の半導体装置の構成、製造条件等に関し、本発明の範囲内において、種々の応用、変形を加えることが可能である。
　例えば、本発明の第５実施形態では、第２電極層が複層の導電層からなり、第３電極層が複層の導電層からなるキャパシタを説明したが、第２電極層及び第３電極層の一方が単層の導電層からなり、他方が複層の導電層からなるキャパシタでもよい。
　１、２、３、４、５、６　キャパシタ（半導体装置）
　１０　基板
　２１　絶縁膜
　２２　第１電極層
　２２ａ　第１電極層の第１主面
　２２ｂ　第１電極層の第２主面
　２２ｃ　第１電極層の側面
　２３　誘電体膜
　２４　第２電極層
　２４ａ　第２電極層の第１主面
　２４ｂ　第２電極層の第２主面
　２４ｃ　第２電極層の側面
　２５　耐湿膜
　２６　保護層
　２７　外部電極
　２７Ａ　第１外部電極
　２７Ｂ　第２外部電極
　２８ａ　シード層
　２８ｂ　第１めっき層
　２８ｃ　第２めっき層
　２９　第３電極層
　２９ａ　第３電極層の第１主面
　２９ｂ　第３電極層の第２主面
　２９ｃ　第３電極層の側面
　３１　第１樹脂体
　３１ａ　第１壁部
　３１ｂ　第２壁部
　３２　第２樹脂体
　３２ａ　第１外周部
　３２ｂ　第２外周部
　Ａ、Ｂ、Ｃ　耐湿膜上の応力集中点
　θＡ　第２電極層の第１主面に対する第２電極層の側面の角度
　θＢ　第１電極層の第１主面に対する第１電極層の側面の角度
　θＣ　第３電極層の第１主面に対する第３電極層の側面の角度

 

Claims (14)

  1. 　基板と、
    　前記基板上に設けられた第１電極層と、
    　前記第１電極層上に設けられ、前記第１電極層の端部を覆う誘電体膜と、
    　前記誘電体膜上に設けられた第２電極層と、
    　前記誘電体膜及び前記第２電極層上に設けられた耐湿膜と、
    　前記耐湿膜上に設けられた保護層と、
    　前記保護層を貫通する外部電極と、
    を備え、
    　前記第１電極層は、前記基板側の第１主面と、前記誘電体膜側の第２主面と、前記第１主面と前記第２主面とをつなぐ側面と、を有し、
    　前記第２電極層は、前記誘電体膜側の第１主面と、前記耐湿膜側の第２主面と、前記第１主面と前記第２主面とをつなぐ側面と、を有し、
    　前記第２電極層の前記側面の少なくとも一部は、前記第１主面から前記第２主面に向かうにつれて内側に傾くテーパー形状を有する、半導体装置。
  2. 　前記外部電極は、前記第１電極層に接続された第１外部電極と、前記第２電極層に接続された第２外部電極と、を含む、請求項１に記載の半導体装置。
  3. 　前記第２電極層は、単層の導電層からなる、請求項２に記載の半導体装置。
  4. 　前記第２電極層は、前記厚み方向に積層された複層の導電層からなり、
    　前記厚み方向に隣接する導電層のうち、前記耐湿膜に近い導電層は、前記誘電体膜に近い導電層よりも、前記厚み方向から平面視したときの面積が小さい、請求項２に記載の半導体装置。
  5. 　前記第２電極層の前記第１主面に対する前記第２電極層の前記側面の角度をθＡ、前記第１電極層の前記第１主面に対する前記第１電極層の前記側面の角度をθＢとしたとき、θＡ＜θＢである、請求項２～４のいずれか１項に記載の半導体装置。
  6. 　前記第１電極層の前記側面の少なくとも一部は、前記第１主面から前記第２主面に向かうにつれて内側に傾くテーパー形状を有する、請求項５に記載の半導体装置。
  7. 　前記厚み方向から平面視したとき、前記第２外部電極の外形は前記第２電極層の外形よりも小さい、請求項２～６のいずれか１項に記載の半導体装置。
  8. 　前記誘電体膜上に前記第２電極層と離れて設けられた第３電極層をさらに備え、
    　前記外部電極は、前記第３電極層に接続された第１外部電極と、前記第２電極層に接続された第２外部電極と、を含み、
    　前記第３電極層は、前記誘電体膜側の第１主面と、前記耐湿膜側の第２主面と、前記第１主面と前記第２主面とをつなぐ側面と、を有し、
    　前記第３電極層の前記側面の少なくとも一部は、前記第１主面から前記第２主面に向かうにつれて内側に傾くテーパー形状を有する、請求項１に記載の半導体装置。
  9. 　前記第２電極層は、前記テーパー形状を有する単層の導電層からなり、
    　前記第３電極層は、前記テーパー形状を有する単層の導電層からなる、請求項８に記載の半導体装置。
  10. 　前記第２電極層は、各々が前記テーパー形状を有する、前記厚み方向に積層された複層の導電層からなり、
    　前記第３電極層は、各々が前記テーパー形状を有する、前記厚み方向に積層された複層の導電層からなり、
    　前記厚み方向に隣接する導電層のうち、前記耐湿膜に近い導電層は、前記誘電体膜に近い導電層よりも、前記厚み方向から平面視したときの面積が小さい、請求項８に記載の半導体装置。
  11. 　前記第２電極層の前記第１主面に対する前記第２電極層の前記側面の角度をθＡ、前記第１電極層の前記第１主面に対する前記第１電極層の前記側面の角度をθＢ、前記第３電極層の前記第１主面に対する前記第３電極層の前記側面の角度をθＣとしたとき、θＡ＜θＢかつθＣ＜θＢである、請求項８～１０のいずれか１項に記載の半導体装置。
  12. 　前記第１電極層の前記側面の少なくとも一部は、前記第１主面から前記第２主面に向かうにつれて内側に傾くテーパー形状を有する、請求項１１に記載の半導体装置。
  13. 　前記厚み方向から平面視したとき、前記第１外部電極の外形は前記第３電極層の外形よりも小さく、かつ、前記第２外部電極の外形は前記第２電極層の外形よりも小さい、請求項８～１２のいずれか１項に記載の半導体装置。
  14. 　前記第２電極層の前記第１主面に対する前記第２電極層の前記側面の角度をθＡとしたとき、２０°≦θＡ≦４５°である、請求項１～１３のいずれか１項に記載の半導体装置。

     
PCT/JP2022/019619 2021-05-10 2022-05-09 半導体装置 WO2022239717A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2023521004A JPWO2022239717A1 (ja) 2021-05-10 2022-05-09
CN202280033507.XA CN117280433A (zh) 2021-05-10 2022-05-09 半导体装置
US18/497,066 US20240062958A1 (en) 2021-05-10 2023-10-30 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021079848 2021-05-10
JP2021-079848 2021-05-10

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/497,066 Continuation US20240062958A1 (en) 2021-05-10 2023-10-30 Semiconductor device

Publications (1)

Publication Number Publication Date
WO2022239717A1 true WO2022239717A1 (ja) 2022-11-17

Family

ID=84029613

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/019619 WO2022239717A1 (ja) 2021-05-10 2022-05-09 半導体装置

Country Status (4)

Country Link
US (1) US20240062958A1 (ja)
JP (1) JPWO2022239717A1 (ja)
CN (1) CN117280433A (ja)
WO (1) WO2022239717A1 (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003197463A (ja) * 2001-12-26 2003-07-11 Fujitsu Ltd 薄膜キャパシタ及びその製造方法
JP2006196871A (ja) * 2004-12-15 2006-07-27 Kyocera Corp 薄膜コンデンサおよび可変容量コンデンサならびに電子部品
WO2006117912A1 (ja) * 2005-04-27 2006-11-09 Murata Manufacturing Co., Ltd 薄膜キャパシタおよびその製造方法
JP2008153497A (ja) * 2006-12-19 2008-07-03 Murata Mfg Co Ltd 誘電体薄膜キャパシタの製造方法
JP2008277520A (ja) * 2007-04-27 2008-11-13 Murata Mfg Co Ltd 薄膜電子部品
WO2008149622A1 (ja) * 2007-05-30 2008-12-11 Kyocera Corporation キャパシタ，共振器、フィルタ装置，通信装置、並びに電気回路
JP2009509355A (ja) * 2005-09-22 2009-03-05 アジャイル アールエフ，インク． 強誘電性薄膜素子用の不動態化構造
WO2016136564A1 (ja) * 2015-02-27 2016-09-01 株式会社村田製作所 キャパシタ
WO2018008625A1 (ja) * 2016-07-07 2018-01-11 株式会社村田製作所 キャパシタ

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003197463A (ja) * 2001-12-26 2003-07-11 Fujitsu Ltd 薄膜キャパシタ及びその製造方法
JP2006196871A (ja) * 2004-12-15 2006-07-27 Kyocera Corp 薄膜コンデンサおよび可変容量コンデンサならびに電子部品
WO2006117912A1 (ja) * 2005-04-27 2006-11-09 Murata Manufacturing Co., Ltd 薄膜キャパシタおよびその製造方法
JP2009509355A (ja) * 2005-09-22 2009-03-05 アジャイル アールエフ，インク． 強誘電性薄膜素子用の不動態化構造
JP2008153497A (ja) * 2006-12-19 2008-07-03 Murata Mfg Co Ltd 誘電体薄膜キャパシタの製造方法
JP2008277520A (ja) * 2007-04-27 2008-11-13 Murata Mfg Co Ltd 薄膜電子部品
WO2008149622A1 (ja) * 2007-05-30 2008-12-11 Kyocera Corporation キャパシタ，共振器、フィルタ装置，通信装置、並びに電気回路
WO2016136564A1 (ja) * 2015-02-27 2016-09-01 株式会社村田製作所 キャパシタ
WO2018008625A1 (ja) * 2016-07-07 2018-01-11 株式会社村田製作所 キャパシタ

Also Published As

Publication number Publication date
JPWO2022239717A1 (ja) 2022-11-17
US20240062958A1 (en) 2024-02-22
CN117280433A (zh) 2023-12-22

Similar Documents

Publication Publication Date Title
US11894195B2 (en) Electronic component
US10818431B2 (en) Electronic component
US8526162B2 (en) Feedthrough multilayer capacitor
US20170098505A1 (en) Electronic component
US10755859B2 (en) Electronic component
US10600570B2 (en) Electronic component
US10971306B2 (en) Electronic component having an external electrode with a conductive resin layer
US10622150B2 (en) Electronic component and electronic component device
US11521800B2 (en) Capacitor
WO2022239717A1 (ja) 半導体装置
JP2021015962A (ja) 積層型キャパシタ及びその実装基板
JP2018133363A (ja) 電子部品内蔵基板及び基板実装構造体
JP4574383B2 (ja) 薄膜コンデンサおよび配線基板
JP6428764B2 (ja) チップ型電子部品
WO2020230414A1 (ja) キャパシタ
US11587734B2 (en) Thin-film device having a close-contact layer covering part of a wiring electrode, and method of manufacturing thin-film device
US10847317B2 (en) Electronic component
KR20190116138A (ko) 적층형 커패시터 및 그 실장 기판
JP2020021754A (ja) 積層電子部品
US20230230742A1 (en) Multilayer coil component
US11545304B2 (en) Capacitor cluster having capacitors with different shapes
US20240087812A1 (en) Electronic component
US11271074B2 (en) Capacitor and method for manufacturing the same
US20200388426A1 (en) Multilayer coil component
JP2017195320A (ja) チップコンデンサ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22807419

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 202280033507.X

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2023521004

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22807419

Country of ref document: EP

Kind code of ref document: A1