JP2008153497A - 誘電体薄膜キャパシタの製造方法 - Google Patents

誘電体薄膜キャパシタの製造方法 Download PDF

Info

Publication number
JP2008153497A
JP2008153497A JP2006341098A JP2006341098A JP2008153497A JP 2008153497 A JP2008153497 A JP 2008153497A JP 2006341098 A JP2006341098 A JP 2006341098A JP 2006341098 A JP2006341098 A JP 2006341098A JP 2008153497 A JP2008153497 A JP 2008153497A
Authority
JP
Japan
Prior art keywords
resist pattern
upper electrode
layer
dielectric
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006341098A
Other languages
English (en)
Inventor
Masanobu Nomura
雅信 野村
Yutaka Takeshima
裕 竹島
Toshio Hagi
敏夫 萩
Naohisa Nakagawa
直寿 仲川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2006341098A priority Critical patent/JP2008153497A/ja
Priority to US11/954,696 priority patent/US20080145996A1/en
Publication of JP2008153497A publication Critical patent/JP2008153497A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】 キャパシタ部分を覆う保護層にクラックが生ずるおそれのない誘電体薄膜キャパシタを簡便な製造工程で製造することができる誘電体薄膜キャパシタの製造方法を提供する。
【解決手段】 そしてさらに、キャパシタ構造体の上にテーパ上のレジストパターンを形成してドライエッチングを行うことにより、下部電極、誘電体層及び上部電極を順に積層してなるキャパシタ構造体の端部をテーパ状に形成する。さらに、テーパ加工後に熱処理を行う。
【選択図】 図１

Description

本発明は、誘電体薄膜キャパシタに関する。
近年、ＭＯＤ法（有機金属分解法）、ゾル−ゲル法、スパッタ法などのいわゆる薄膜技法を用いた誘電体薄膜キャパシタが研究されている。誘電体薄膜キャパシタは、薄膜技法によって形成された誘電体層を下部電極及び上部電極が上下から狭持するように構成されている。
そして、さらに素子の信頼性や耐湿性などを向上させる目的で無機物や有機物からなる保護層が形成される場合がある。
特許文献１には、電極層が持つ段差を薄膜誘電体膜や保護層が被覆する際に電極層の端部に応力が集中して薄膜誘電体膜や保護層にクラックが発生することを防止するため、一方極性の電極層と他方極性の電極層の少なくとも一方の電極層が、その端部が端部外周に向かうにつれて膜厚が薄くなる段差部を有している薄膜コンデンサが記載されている。
特許文献１に記載された薄膜コンデンサは段差部が端部外周に向かうにつれて膜厚が薄くなるように構成されているので、電極層の端部に集中する応力が緩和され、薄膜誘電体膜や保護層にクラックなどが生じがたくなっている。
特開２００４−３２７８６７号公報
特許文献１に記載された発明では、電極層に端部外周に向かうにつれて膜厚が薄くなるように段差部を設けているが、段差部がない場合と比較して電極層端部の段差が小さくなるとはいえ段差が存在していることに変わりはない。そのため、強度の弱い窒化ケイ素を保護層として用いた場合などには依然として保護層にクラックが生ずるという問題が発生するおそれがある。
また、かかる段差部を形成するためにはフォトリソグラフィー工程を繰り返して何度も行う必要があり（特許文献１の［００４２］参照）、製造工程が複雑化して製造コストの上昇につながるという問題もあった。
さらに、フォトリソグラフィー工程においてはレジストパターンの形成とドライエッチングが行われるが、その際にレジスト残渣が上部電極層の上に残存してしまうという問題があった。上部電極層のパターニングはレジストパターンを形成した後に、高い加工精度を得るためにドライエッチングで上部電極層の一部を除去して行われることが一般的である。そして例えばイオンミリングによって上部電極層のパターニングを行う場合、誘電体層や上部電極層が形成された基板の全体にイオンが衝突することとなるため、イオンの衝突によって熱が発生し、レジストパターンが硬化する。これによってレジストパターンが除去しがたくなって残渣が生じやすい。
残渣を除去するために酸素プラズマ処理を行うことはよく知られた技術である。しかし、上記のようにイオンミリングで発生した熱によってレジストパターンが硬化している場合には、レジスト残渣を完全に除去しようとすればプラズマのエネルギーを高くせざるを得ず、上部電極層や誘電体層に損傷を与えるおそれがあった。
一方、上部電極層や誘電体層を損傷しない程度の酸素プラズマ処理ではレジスト残渣を完全に除去することが困難で、その場合には上部電極層と保護層との間にレジスト残渣が残ってしまい、保護層の機能が十分に発揮されないという問題が生じていた。すなわち、本発明者らが実験したところによれば、上部電極層にレジスト残渣が残った状態で窒化ケイ素からなる保護層を形成した場合には、耐湿試験に供したときに保護層と上部電極層の界面に水が浸入してしまい、キャパシタの特性が大幅に劣化することがわかった。
そこで本発明は、キャパシタ部分を覆う保護層にクラックが生ずるおそれのない誘電体薄膜キャパシタを簡便な製造工程で製造することができる誘電体薄膜キャパシタの製造方法を提供することを目的とする。
さらに本発明は、上部電極をフォトリソグラフィーでパターニングしたときにレジストパターンの残渣が残存しがたい誘電体薄膜キャパシタの製造方法を提供することを目的とする。
本発明者らは上記目的を達成するために鋭意検討した結果、下部電極、誘電体層及び上部電極を順に積層してなるキャパシタ構造体の端部をテーパ状に形成することにより、キャパシタ構造体の端部に応力が集中することを防止でき、保護層にクラックが生じることを防止することができるとの知見を得た。
そしてさらに、キャパシタ構造体の上にテーパ状のレジストパターンを形成してドライエッチングを行うことにより、キャパシタ構造体の側面を簡単にテーパ状に形成することができることを発見した。
さらにまた、ドライエッチングによって加工された誘電体層の端面は、ドライエッチングによってダメージを受けるために絶縁性が低下し、上部電極と下部電極との間に流れるリーク電流が増大するという問題があることが判明したが、ドライエッチング後に熱処理を行うことによってこの問題を解決できることを見出した。
本発明は上記の知見に基づくものであり、本発明に係る誘電体薄膜キャパシタの製造方法は、基板上に順に下部電極、誘電体層および上部電極を形成し、前記誘電体層を前記下部電極および前記上部電極で狭接したキャパシタ構造体を形成する工程と、前記キャパシタ構造体の上にレジストパターンを形成する工程と、前記レジストパターンをマスクとして前記キャパシタ構造体の一部をドライエッチングによって除去する工程と、前記レジストパターンを除去した後に前記前記キャパシタ構造体を酸素雰囲気中で加熱する工程と、前記キャパシタ構造体の少なくとも一部を覆う保護層を形成する工程と、を有する誘電体薄膜キャパシタの製造方法であって、前記レジストパターンの側面の少なくとも一部は、前記キャパシタ構造体に接する面から離れるにつれて前記キャパシタ構造体の縁端方向から中心方向に傾斜しているとともに、前記キャパシタ構造体の一部を除去する工程においては、前記キャパシタ構造体の側面の少なくとも一部が前記基板に接する面から離れるにつれて前記キャパシタ構造体の縁端方向から中心方向に傾斜するように前記キャパシタ構造体の一部が除去される。
また、好ましくは前記保護層は窒化ケイ素からなる。
さらにまた、前記キャパシタ構造体の一部をドライエッチングで除去する工程においては、上部電極および誘電体層を一括して除去するようにしてもよい。
本発明によれば、側面の少なくとも一部がテーパ状、すなわち側面が下面（キャパシタ構造体に接する面）から上面に向けて離間するにつれてキャパシタ構造体の縁端方向から中心方向へ傾斜しているレジストパターンをマスクとしてドライエッチングを行うことによって、キャパシタ構造体の側面の少なくとも一部をテーパ状に加工することができる。
これにより、キャパシタ構造体の端部に応力が集中して保護層にクラックが生じることを防止できる。また、段差部を形成するときのようにフォトリソグラフィーを繰り返し行う必要がなく、製造工程が簡便となって製造コストが低減される。
また本発明によれば、キャパシタ構造体を上記のようにテーパ状に加工した後に熱処理を行うことにより、キャパシタ構造体の上面に残ったレジストパターンの残渣を熱分解して確実に除去できる。
また、キャパシタ構造体を上記のようにテーパ状に加工した後に熱処理を行うことにより、リーク電流を低減することができる。
熱処理によってリーク電流を低減できるメカニズムを詳しく説明する。上部電極と下部電極との間のリーク電流の流れやすさは、上部電極と下部電極とを絶縁する誘電体層の沿面の長さ及び該沿面の絶縁性に影響を受ける。熱処理を行うことによって上部電極の縁端が収縮して誘電体層のドライエッチングによるダメージを受けていない面が沿面に露出するとともに沿面距離が増大することによりリーク電流が低減される。
さらにまた、キャパシタ構造体を上記のようにテーパ状に加工した後に熱処理を行うことにより、テーパ加工をする際に用いたレジストパターンの残渣が熱分解されるため、上部電極上にレジスト残渣が残存しがたく、上部電極と保護層との界面に密着性が良好となって保護層の機能が十分に発揮される。
〔第１の実施形態〕
以下において添付図面を参照しつつ本発明を実施するための最良の形態について説明する。図１〜３は本発明に係る誘電体薄膜キャパシタの製造工程を示す断面図である。
図１（ａ）に示すように基板１０を用意し、該基板１０上に図１（ｂ）に示すように密着層１１、下部電極２１、誘電体層２２、上部電極２３を順に成膜する。基板１０としてはＳｉ基板、サファイア基板、石英基板などを用いることができる。密着層１１は基板１０と下部電極２１との密着性を向上させるために形成されるものであり、好ましくはＴｉＯ2やＡｌ2Ｏ3などを用いることができる。また、密着層１１として誘電体層２２と同じ組成の誘電体を用いることも好ましい。
下部電極２１および上部電極２３は、誘電体層２２の成膜時に高温の酸素雰囲気にさらされることから、酸化しにくいＰｔなどの貴金属や、Ｉｒ2Ｏ3などの導電性酸化物からなることが好ましい。
誘電体層２２としては誘電率の高いペロブスカイト構造、ビスマス層状構造、タングステンブロンズ構造などの構造を有する金属酸化物が用いられる。具体的には（Ｂａ，Ｓｔ）ＴｉＯ3、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3、ＳｒＢｉ2Ｎｂ2Ｏ9、（Ｂａ，Ｓｒ）Ｎｂ2Ｏ6、ＰｂＮｂ2Ｏ6などを用いることができる。さらに誘電体層２２は有機金属分解法（ＭＯＤ法）、ゾル−ゲル法、化学的気相成長法（ＣＶＤ法）、スパッタ法などで成膜することができる。
誘電体層２２を下部電極２１および上部電極２３で上下方向から狭接することにより、キャパシタ構造体２０が構成されている。
次に上部電極２３上に図１（ｃ）に示すようにテーパ形状のレジストパターン３１を形成する。このようなテーパ状のレジストパターン３１は、レジストの塗布、露光及び現像を行った後に所定の温度でレジストを加熱することによって形成することができる。すなわち加熱によってレジストが流動化し、レジストと上部電極２３との間に作用する表面張力によって図１（ｃ）に示すようなテーパ状のレジストパターン３１となる。
次に、レジストパターン３１をマスクとしてイオンミリングを行うことにより、図１（ｄ）に示すように上部電極２３の一部を除去する。このとき、レジストパターン３１がテーパ形状となっているため、上部電極２３のエッチング端面もテーパ状となる。次に、レジストパターン３１を酸素プラズマアッシングによって除去する。ここで、レジストパターン３１の残渣が多少残存してもかまわないので、酸素プラズマアッシングは誘電体層２２が損傷を受けない程度にとどめておく。
続いて、レジストパターン３１を形成したときと同じ方法によって、図１（ｅ）に示すようにテーパ形状のレジストパターン３２を形成する。
次に、レジストパターン３２をマスクとしてイオンミリングを行うことにより、図２（ｆ）に示すように誘電体層２２の一部を除去する。続いて酸素プラズマアッシングによってレジストパターン３２を除去するが、ここでも誘電体層２２や下部電極２１が損傷しない程度のアッシングにとどめておく。
次に、レジストパターン３１，３２を形成したときと同じ方法によって、図２（ｇ）に示すようにテーパ形状のレジストパターン３３を形成する。
そして、レジストパターン３３をマスクとしてイオンミリングを行うことにより、密着層１１、下部電極２１、および誘電体層２２の一部を一括して除去する。その後、酸素プラズマアッシングによってレジストパターン３３を除去するが、ここでも誘電体層２２や基板１０が損傷しない程度のアッシングにとどめておく。
これにより、図２（ｈ）に示すように、密着層１１、下部電極２１および誘電体層２２がテーパ状になる。すなわち、密着層１１、下部電極２１および誘電体層２２のエッチング端面は、基板１０側から離間するにつれて内側に向かって傾斜している。
次に、例えば８００℃程度の温度で熱処理を行う。これにより誘電体層２２の結晶度が上がって誘電率が向上するとともに、レジストパターン３２の残渣が熱分解によって除去される。
熱処理の温度は、第１に誘電体層２２の結晶性が十分に向上すること、第２にレジストパターン３２の残渣が十分に熱分解されること、の観点から、６００℃以上とすることが好ましい。
次にスパッタ法などの方法によって窒化ケイ素を成膜し、図２（ｉ）に示すように窒化ケイ素からなる無機保護層４１を形成する。さらに、感光性ポリイミド樹脂を用いて、図３（ｊ）に示す有機保護層４２を形成する。有機保護層４２には開口部４２ａ，４２ｂが形成されている。
次に有機保護層４２をマスクとして反応性イオンエッチングにより図３（ｋ）に示すように無機保護層４１を除去する。これにより、開口部４２ａ，４２ｂの底面に下部電極２１および上部電極２３が露出する。
次に有機保護層４２を覆うようにたとえばＮｉ，Ｃｕ，Ａｕなどからなる金属膜を成膜し、フォトリソグラフィーによって余分な部分を除去することにより、図３（ｌ）に示すように開口部４２ａ，４２ｂの内部にそれぞれ下部電極２１または上部電極２３と接続する引き出し導体５１ａ，５１ｂを形成する。さらに引き出し導体５１ａ，５１ｂ上に半田バンプ５２ａ，５２ｂを形成し、本発明に係る誘電体薄膜キャパシタが完成する。
この誘電体薄膜キャパシタでは、キャパシタ構造体の端面に実質的に段差がないため、窒化ケイ素からなる無機保護層４１にクラックなどの欠陥が発生しにくく、耐湿性に優れている。また、フォトリソグラフィーによってキャパシタ構造体をパターニングした後に熱処理を行ってレジストパターンの残渣を除去しているので、誘電体層を損傷しない程度の酸素プラズマアッシングにとどめていても上部電極上にレジストパターンの残渣が残存することがない。
〔第２の実施形態〕
以下において添付図面を参照しつつ本発明の第２の実施形態について説明する。図４〜６は本発明に係る誘電体薄膜キャパシタの製造工程を示す断面図である。なお、図４〜６においては図１〜３と共通ないし対応する部分には同一の符号を付し、適宜説明を省略する。
まず図４（ａ）に示すように基板１０を用意し、該基板１０上に図４（ｂ）に示すように密着層１１、下部電極２１、誘電体層２２、上部電極２３を順に成膜する。誘電体層２２を下部電極２１および上部電極２３で上下方向から狭接することにより、キャパシタ構造体２０が構成されている。
次に上部電極２３上に図４（ｃ）に示すようにテーパ形状のレジストパターン３１を形成する。このようなテーパ状のレジストパターン３１は、レジストの塗布、露光及び現像を行った後に所定の温度でレジストを加熱することによって形成することができる。すなわち加熱によってレジストが流動化し、レジストと上部電極２３との間に作用する表面張力によって図４（ｃ）に示すようなテーパ状のレジストパターン３１となる。
次に、レジストパターン３１をマスクとしてイオンミリングを行うことにより、図４（ｄ）に示すように上部電極２３および誘電体層２２の一部を一括して除去する。このとき、レジストパターン３１がテーパ形状となっているため、上部電極２３および誘電体層２２のエッチング端面もテーパ状となる。
次に、図４（ｅ）に示すように、レジストパターン３１を酸素プラズマアッシングによって除去する。
続いて、レジストパターン３１を形成したときと同じ方法によって、図５（ｆ）に示すようにテーパ形状のレジストパターン３２を形成する。
次に、レジストパターン３２をマスクとしてイオンミリングを行うことにより、密着層１１、下部電極２１、誘電体層２２および上部電極２３の一部を一括して除去する。その後、酸素プラズマアッシングによってレジストパターン３２を除去する。これにより、図５（ｇ）に示すように、密着層１１、下部電極２１、誘電体層２２および上部電極２３がテーパ状になる。すなわち、密着層、下部電極、誘電体層および上部電極のエッチング端面は、基板１０側から離間するにつれて内側に向かって傾斜している。
次に、例えば８００℃程度の温度で熱処理を行う。これにより誘電体層２２の結晶度が上がって誘電率が向上するとともに、レジストパターン３１，３２の残渣が熱分解によって除去される。さらにこの熱処理により、上部電極２３の端面が収縮し上部電極２３と下部電極２１の間にリーク電流が流れにくくなる。
熱処理によって上部電極２３と下部電極２１の間にリーク電流が流れにくくなるメカニズムについてより詳しく説明する。イオンミリング後の下部電極２１、誘電体層２２および上部電極２３の端面は図７（ａ）に示すようになっているが、誘電体層２２のエッチング加工された端面２２Ａはイオンミリングによるダメージを受けているために絶縁性が低下してリーク電流が流れやすい状態となっている。そして熱処理を行うことによって上部電極２３を構成する金属材料の粘度が低下して表面積が小さくなろうとする作用が働いて端面の収縮が起こり、図７（ｂ）に示すように端面の誘電体層２２に接する側が丸みを帯びた形状となる。これにより、イオンミリングによるダメージを受けていない誘電体層２２の上面２２Ｂが露出することとなり、リーク電流が流れにくくなる。また上面２２Ｂが露出することによって上部電極２３と下部電極２１との間の誘電体層２２の沿面距離が大きくなってリーク電流が流れにくくなる。
熱処理の温度は、第１に誘電体層２２の結晶性が十分に向上すること、第２にレジストパターン３２の残渣が十分に熱分解されること、第３に上部電極２３の端部の粘度が十分に低下すること、の観点から、６００℃以上とすることが好ましい。
なお、第１の実施形態においても熱処理を行うことにより上記と同じメカニズムによってリーク電流が流れにくくなるが、第１の実施形態では上部電極２３のエッチング端面が誘電体層２２や下部電極２１のエッチング端面と連続しておらずもともと第２の実施形態と比較して沿面距離が大きい設計となっている。よって、第２の実施形態のように上部電極２３、誘電体層２２および下部電極２１を一括してエッチングする場合に、上記のメカニズムによるリーク電流低減の効果がより顕著に現れる。
次にスパッタ法などの方法によって窒化ケイ素を成膜し、フォトリソグラフィー技術によってパターニングすることにより、図５（ｈ）に示すように窒化ケイ素からなる無機保護層４１を形成する。無機保護層４１には、上部電極２３および下部電極２１の一部が露出するように開口部が設けられている。
次に適当な方法で金属膜を成膜し、フォトリソグラフィー技術でパターニングすることにより、図６（ｉ）に示すようにそれぞれ下部電極２１又は上部電極２３と無機保護層４１の開口部を介して接続する引き出し導体５１ａ，５１ｂを形成する。引き出し導体５１ａ，５１ｂは例えばＣｕ、Ｎｉ、Ａｕなどで構成することができ、多層構造を有していてもよい。また、上部電極２３及び下部電極２１との間の密着性を高めるため、Ｔｉ層を挿入してもよい。
次に、感光性ポリイミド樹脂を用いて、図６（ｊ）に示す有機保護層４２を形成する。有機保護層４２にはそれぞれ引き出し導体５１ａ，５２ｂの上面が露出する開口部が形成されている。
次に、引き出し導体５１ａ，５１ｂ上に半田バンプ５２ａ，５２ｂを形成し、本発明に係る誘電体薄膜キャパシタが完成する。
この誘電体薄膜キャパシタでは、キャパシタ構造体の端面に実質的に段差がないため、窒化ケイ素からなる無機保護層４１にクラックなどの欠陥が発生しにくく、耐湿性に優れている。また、フォトリソグラフィーによってキャパシタ構造体をパターニングした後に熱処理を行ってレジストパターンの残渣を除去しているので、誘電体層を損傷しない程度の酸素プラズマアッシングにとどめていても上部電極上にレジストパターンの残渣が残存することがない。さらに、上部電極２３を形成した後の熱処理によって図７（ｂ）に示したように上部電極２３の端部が丸みを帯びた形状となって誘電体薄膜２２の上面２２ｂがキャパシタ構造体の端面に露出されているため、リーク電流が流れにくいという効果を奏する。
次に、再び図１ないし図３を参照して、本発明のより具体的な実施例について説明する。
まず図１（ａ）に示すように、Ｓｉからなり表面に熱酸化膜（不図示）を有する基板１０を用意し、図１（ｂ）に示すように順に密着層１１、下部電極２１、誘電体層２２及び上部電極２３を成膜した。
密着層１１はＢａ0.7Ｓｒ0.3ＴｉＯ3からなり、Ｂａ、Ｓｒ及びＴｉをモル比で７：３：１０の割合で含むＭＯＤ原料溶液を基板１０上にスピンコートによって塗布し、乾燥後に酸素雰囲気中６００℃で３０分間の高速昇温熱処理（ＲＴＡ）を行うことによって厚さ１００ｎｍとなるように形成した。
下部電極２１は厚さ２００ｎｍのＰｔからなり、密着層１１上にスパッタ法により形成した。
誘電体層２２はＢａ0.7Ｓｒ0.3ＴｉＯ3からなり、Ｂａ、Ｓｒ及びＴｉをモル比で７：３：１０の割合で含むＭＯＤ原料溶液を下部電極２１上にスピンコートによって塗布し、乾燥後に酸素雰囲気中６５０℃で３０分間の高速昇温熱処理（ＲＴＡ）を行うことによって厚さ１００ｎｍとなるように形成した。
上部電極２１は厚さ２００ｎｍのＰｔからなり、誘電体層２２上にスパッタ法により形成した。
次に上部電極２３上に感光性レジストを塗布して露光および現像を行った後、２５０℃に加熱することにより、図１（ｃ）に示すようにテーパ形状のレジストパターン３１を形成した。さらにレジストパターン３１をマスクとしてイオンミリングを行うことにより、図１（ｄ）に示すように上部電極２３の一部を除去した。このとき、レジストパターン３１がテーパ形状となっているため、上部電極２３のエッチング端面もテーパ状となった。
次に、レジストパターン３１を酸素プラズマアッシングによって除去し、続いてレジストパターン３１を形成したときと同じ方法によって、図２（ｅ）に示すようにテーパ形状のレジストパターン３２を形成した。
次に、レジストパターン３２をマスクとしてイオンミリングを行うことにより、図２（ｆ）に示すように誘電体層２２の一部を除去した。その後、酸素プラズマアッシングによってレジストパターン３２を除去した。
次に、レジストパターン３１，３２を形成したときと同じ方法によって、図２（ｇ）に示すようにテーパ形状のレジストパターン３３を形成し、続いてイオンミリングを行うことにより、図２（ｈ）に示すように誘電体層２２、下部電極２１および密着層１１の一部を一括して除去した。その後、酸素プラズマアッシングによってレジストパターン３３を除去した。
次に、酸素雰囲気中８５０℃で３０分間の熱処理を行った。これにより誘電体層２２の結晶度が上がって誘電率が向上するとともに、レジストパターン３１、３２、３３の残渣が熱分解によって除去された。
次にスパッタ法によって厚さ５００ｎｍの窒化ケイ素を成膜し、図２（ｉ）に示すように無機保護層４１を形成した。さらに感光性ポリイミド樹脂を厚さ３μｍになるように塗布し、３００℃で硬化させて図３（ｊ）に示すように有機保護層４２を形成した。有機保護層４２には、開口部４２ａ，４２ｂが設けられている。
次に有機保護層４２をマスクとして、図３（ｋ）に示すように反応性イオンエッチングによって無機保護層４１の一部を除去した。これにより、開口部４２ａ，４２ｂの底面に下部電極２１および上部電極２３を露出させた。
次に密着層（不図示）として厚さ５０ｎｍのＴｉをスパッタ法により成膜した後、スパッタ法によりそれぞれ膜厚２０００ｎｍのＮｉ及び膜厚１００ｎｍのＡｕを順に成膜した。これをフォトリソグラフィー技術でパターニングすることにより、図３（ｌ）に示すようにそれぞれ下部電極２１又は上部電極２３と接続する、Ｎｉ／Ａｕの２層構造の引き出し導体５１ａ，５１ｂを形成した。続いて印刷法によってＳｎ−Ａｇ−Ｃｕ系の半田ペーストを塗布して２４０℃でリフローを行い、引き出し導体５１ａ，５２ｂ上に半田バンプ５２ａ，５２ｂを形成して誘電体薄膜キャパシタが完成した。
次に、再び図４ないし図６を参照して、本発明のより具体的な実施例について説明する。本実施例においては、第１の実施例と共通する部分については適宜説明を省略する。
まず図４（ａ）に示すように、基板１０を用意し、図４（ｂ）に示すように順に密着層１１、下部電極２１、誘電体層２２及び上部電極２３を成膜した。
次に上部電極２３上に感光性レジストを塗布してベークし、露光および現像を行った後、２５０℃に加熱することにより、図４（ｃ）に示すようにテーパ形状のレジストパターン３１を形成した。さらにレジストパターン３１をマスクとしてイオンミリングを行うことにより、図４（ｄ）に示すように上部電極２３および誘電体層２２の一部を一括して除去した。このとき、レジストパターン３１がテーパ形状となっているため、上部電極２３および誘電体層２２のエッチング端面もテーパ状となった。
次に、図４（ｅ）に示すように、レジストパターン３１を酸素プラズマアッシングによって除去し、続いてレジストパターン３１を形成したときと同じ方法によって、図４（ｆ）に示すようにテーパ形状のレジストパターン３２を形成した。
次に、レジストパターン３２をマスクとしてイオンミリングを行うことにより、密着層１１、下部電極２１、誘電体層２２および上部電極２３の一部を一括して除去した。その後、酸素プラズマアッシングによってレジストパターン３２を除去した。これにより、図５（ｇ）に示すように、密着層１１、下部電極２１、誘電体層２２および上部電極２３がテーパ状になった。すなわち、密着層１１、下部電極２１、誘電体層２２および上部電極２３のエッチング端面は、基板１０側から離間するにつれて内側に向かって傾斜していた。
次に、酸素雰囲気中８５０℃で３０分間の熱処理を行った。これにより誘電体層２２の結晶度が上がって誘電率が向上するとともに、レジストパターン３２の残渣が熱分解によって除去された。さらにこの熱処理により、上部電極２３の端面が収縮し上部電極２３と下部電極２１の間にリーク電流が流れにくくなった。
次にスパッタ法によって厚さ５００ｎｍの窒化ケイ素を成膜し、フォトリソグラフィー技術によって、上部電極２３および下部電極２１の一部が露出するように開口部を設け、図５（ｈ）に示すように窒化ケイ素からなる無機保護層４１を形成した。
次に密着層（不図示）として厚さ５０ｎｍのＴｉをスパッタ法により成膜した後、スパッタ法によりそれぞれ膜厚２０００ｎｍのＮｉ及び膜厚１００ｎｍのＡｕを成膜した。これをフォトリソグラフィー技術でパターニングすることにより、図６（ｉ）に示すようにそれぞれ下部電極２１又は上部電極２３と無機保護層４１の開口部を介して接続する、Ｎｉ／Ａｕの２層構造の引き出し導体５１ａ，５１ｂを形成した。
次に感光性ポリイミド樹脂を塗布し、３００℃で硬化させて、図６（ｊ）に示すようにそれぞれ引き出し導体５１ａ，５２ｂの上面が露出する開口部が形成されている有機保護層４２を形成した。有機保護層４２の膜厚は２．５μｍとした。
次に印刷法によってＳｎ−Ａｇ−Ｃｕ系の半田ペーストを塗布して２４０℃でリフローを行い、引き出し導体５１ａ，５２ｂ上に半田バンプ５２ａ，５２ｂを形成して誘電体薄膜キャパシタが完成した。
次に図８及び図９を参照して本発明の第３の実施例について説明する。本実施例においては、第１、第２の実施例と共通する部分については適宜説明を省略する。
まず、第１の実施例と同じ方法で図８（ａ）に示すように基板１０上に密着層１１、下部電極２１、誘電体層２２及び上部電極２３を形成した。
次に、図８（ｂ）に示すように上部電極２３上にテーパ形状のレジストパターン３１を形成した。さらにレジストパターン３１をマスクとしてイオンミリングを行うことにより、図８（ｃ）に示すように上部電極２３一部を除去し、上部電極２３を二つに分割した。このとき、レジストパターン３１がテーパ形状となっているため、上部電極２３のエッチング端面もテーパ状となった。
次に、図８（ｄ）に示すように、レジストパターン３１を酸素プラズマアッシングによって除去し、続いてレジストパターン３１を形成したときと同じ方法によって、図９（ｅ）に示すようにテーパ形状のレジストパターン３２を形成した。
次に、レジストパターン３２をマスクとしてイオンミリングを行うことにより、密着層１１、下部電極２１、誘電体層２２および上部電極２３の一部を一括して除去した。その後、酸素プラズマアッシングによってレジストパターン３２を除去した。これにより、図９（ｆ）に示すように、密着層１１、下部電極２１、誘電体層２２および上部電極２３がテーパ状になった。すなわち、密着層１１、下部電極２１、誘電体層２２および上部電極２３のエッチング端面は、基板１０側から離間するにつれて内側に向かって傾斜していた。
次に、酸素雰囲気中８５０℃で３０分間の熱処理を行った。これにより誘電体層２２の結晶度が上がって誘電率が向上するとともに、レジストパターン３２の残渣が熱分解によって除去された。さらにこの熱処理により、上部電極２３の端面が収縮し上部電極２３と下部電極２１の間にリーク電流が流れにくくなった。
次に、窒化ケイ素からなる無機保護層４１、引き出し導体５１ａ，５１ｂ、有機保護層４２及び半田バンプ５２ａ，５２ｂを形成して図９（ｇ）に示す誘電体薄膜キャパシタが完成した。
本実施例の誘電体薄膜キャパシタでは、半田バンプ５２ａ，５２ｂがそれぞれ引き出し導体５１ａ，５２ｂを介して上部電極２３ａ、２３ｂに接続するように構成されており、等価回路的に二つのキャパシタが直列に接続された構成となっている。本実施例の誘電体薄膜キャパシタの製造方法においても、第１の実施例と同様の効果を得ることができる。
次に図１０及び図１１を参照して本発明の第３の実施例について説明する。本実施例においては、第１の実施例と共通する部分については適宜説明を省略する。
まず、第１の実施例と同じ方法で、図１０（ａ）に示すように基板１０上に密着層１１、下部電極２１、誘電体層２２及び上部電極２３を形成し、上部電極２３上にテーパ形状のレジストパターン３１を形成した。さらにレジストパターン３１をマスクとしてイオンミリングを行うことにより、図１０（ｂ）に示すように誘電体層２２及び上部電極２３一部を除去した。このとき、レジストパターン３１がテーパ形状となっているため、誘電体層２２及び上部電極２３のエッチング端面もテーパ状となった。すなわち、誘電体層２２及び上部電極２３のエッチング端面は、基板１０側から離間するにつれて内側に向かって傾斜していた。
次に、レジストパターン３１を酸素プラズマアッシングによって除去し、続いてレジストパターン３１を形成したときと同じ方法によって、図１０（ｃ）に示すようにテーパ形状のレジストパターン３２を形成した。
次に、レジストパターン３２をマスクとしてイオンミリングを行うことにより、密着層１１及び下部電極２１の一部を一括して除去した。その後、酸素プラズマアッシングによってレジストパターン３２を除去した。これにより、図１０（ｄ）に示すように、密着層１１及び下部電極２１がテーパ状になった。すなわち、密着層１１及び下部電極２１のエッチング端面は、基板１０側から離間するにつれて内側に向かって傾斜していた。
次に、酸素雰囲気中８５０℃で３０分間の熱処理を行った。これにより誘電体層２２の結晶度が上がって誘電率が向上するとともに、レジストパターン３２の残渣が熱分解によって除去された。さらにこの熱処理により、上部電極２３の端面が収縮し上部電極２３と下部電極２１の間にリーク電流が流れにくくなった。
次に、図１１（ｅ）に示すように窒化ケイ素からなる無機保護層４１を形成し、さらに感光性ポリイミド樹脂を用いて有機保護層４２を形成した。
次に有機保護層４２をマスクとして反応性イオンエッチングによって、図１１（ｆ）に示すように無機保護層４１の一部を除去した。これにより、無機保護層４１と有機保護層４２に開口部が形成され、上部電極２３及び下部電極２１の上面の一部が露出した。
次に図１１（ｇ）に示すようにスパッタ法によって密着層としての膜厚１００ｎｍのＴｉ層（不図示）と膜厚５００ｎｍのＣｕからなる金属保護層５３を形成した。
次に、レジストパターンを形成してから電解めっきを行って厚さ４μｍのＣｕ層及び厚さ０．５μｍのＡｕ層を順に成膜し、レジストパターンを除去することにより、無機保護層４１及び有機保護層４２の開口部内にＣｕ／Ａｕの２層構造を有する端子電極５４ａ，５４ｂを形成し、続いてフォトリソグラフィー技術によって金属保護層５３をパターニングすることによって金属保護層５３ａ及び金属保護層５３ｂに分離し、図１１（ｈ）に示す誘電体薄膜キャパシタが完成した。
本実施例によれば、第１の実施例と同様の効果を奏するとともに、以下の効果を奏する。
すなわち第１に、端子電極５４ａ，５４ｂは外部との接続を確実にするために一定以上の厚みが必要であり厚みが増すほど成膜時の応力が増してしまうが、端子電極５４ａ，５４ｂと下部電極２１あるいは上部電極２３との間に薄い金属保護層５３ａ，５３ｂを設けることによって端子電極の応力が直接的にキャパシタ構造体へ及ぶことがなく、誘電体薄膜キャパシタの信頼性が向上する。
また第２に、一定以上の厚みを必要とする端子電極５４ａ，５４ｂが無機保護層４１及び有機保護層４２に形成された開口部の内部に形成されているため、素子全体の厚みを低く抑えることができる。
また、本実施例の変形例として、図１２に記載する誘電体薄膜キャパシタを製造することもできる。図１２に記載された誘電体薄膜キャパシタは、金属保護層５３ａ，５３ｂが有機保護層４２上に延伸され、端子電極５４ａ，５４ｂは金属保護層５３ａ，５３ｂを介して有機保護層４２上に形成されていることを特徴とする。
これにより、素子全体の厚みは図１１（ｈ）に記載された誘電体薄膜キャパシタより大きくなってしまうものの、端子電極５４ａ，５４ｂに外部から加わる衝撃が弾性のある有機保護層４２によって緩和されて、直接的にキャパシタ構造体に衝撃が及ぶことが防止されるという効果を奏する。
本発明の誘電体薄膜キャパシタの製造工程を示す断面図である。 本発明の誘電体薄膜キャパシタの製造工程を示す断面図である。 本発明の誘電体薄膜キャパシタの製造工程を示す断面図である。 本発明の誘電体薄膜キャパシタの製造工程を示す断面図である。 本発明の誘電体薄膜キャパシタの製造工程を示す断面図である。 本発明の誘電体薄膜キャパシタの製造工程を示す断面図である。 本発明の誘電体薄膜キャパシタの要部を示す部分断面図である。 本発明の第３の実施例に係る誘電体薄膜キャパシタの製造工程を示す断面図である。 本発明の第３の実施例に係る誘電体薄膜キャパシタの製造工程を示す断面図である。 本発明の第４の実施例に係る誘電体薄膜キャパシタの製造工程を示す断面図である。 本発明の第４の実施例に係る誘電体薄膜キャパシタの製造工程を示す断面図である。 本発明の第４の実施例に係る誘電体薄膜キャパシタの変形例を示す断面図である。
符号の説明
１０ 基板
１１ 密着層
２０ キャパシタ構造体
２１ 下部電極
２２ 誘電体層
２３ 上部電極
３１，３２，３３ レジストパターン
４１ 無機保護層
４２ 有機保護層

Claims (3)

  1. 基板上に順に下部電極、誘電体層および上部電極を形成し、前記誘電体層を前記下部電極および前記上部電極で狭接したキャパシタ構造体を形成する工程と、
    前記キャパシタ構造体の上にレジストパターンを形成する工程と、
    前記レジストパターンをマスクとして前記キャパシタ構造体の一部をドライエッチングによって除去する工程と、
    前記レジストパターンを除去した後に前記前記キャパシタ構造体を酸素雰囲気中で加熱する工程と、
    前記キャパシタ構造体の少なくとも一部を覆う保護層を形成する工程と、
    を有する誘電体薄膜キャパシタの製造方法であって、
    前記レジストパターンの側面の少なくとも一部は、前記キャパシタ構造体に接する面から離れるにつれて前記キャパシタ構造体の縁端方向から中心方向に傾斜しているとともに、
    前記キャパシタ構造体の一部を除去する工程においては、前記キャパシタ構造体の側面の少なくとも一部が前記基板に接する面から離れるにつれて前記キャパシタ構造体の縁端方向から中心方向に傾斜するように前記キャパシタ構造体の一部が除去される誘電体薄膜キャパシタの製造方法。
  2. 前記保護層は窒化ケイ素からなる請求項１に記載された誘電体薄膜キャパシタの製造方法。
  3. 前記キャパシタ構造体の一部をドライエッチングで除去する工程においては、上部電極および誘電体層を一括して除去する請求項１あるいは請求項２に記載された誘電体薄膜キャパシタの製造方法。
JP2006341098A 2006-12-19 2006-12-19 誘電体薄膜キャパシタの製造方法 Pending JP2008153497A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006341098A JP2008153497A (ja) 2006-12-19 2006-12-19 誘電体薄膜キャパシタの製造方法
US11/954,696 US20080145996A1 (en) 2006-12-19 2007-12-12 Method for Manufacturing Dielectric Thin Film Capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006341098A JP2008153497A (ja) 2006-12-19 2006-12-19 誘電体薄膜キャパシタの製造方法

Publications (1)

Publication Number Publication Date
JP2008153497A true JP2008153497A (ja) 2008-07-03

Family

ID=39527838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006341098A Pending JP2008153497A (ja) 2006-12-19 2006-12-19 誘電体薄膜キャパシタの製造方法

Country Status (2)

Country Link
US (1) US20080145996A1 (ja)
JP (1) JP2008153497A (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9711283B2 (en) 2014-05-12 2017-07-18 Tdk Corporation Thin film capacitor
US9831039B2 (en) 2014-12-05 2017-11-28 Tdk Corporation Thin film capacitor
WO2018008625A1 (ja) * 2016-07-07 2018-01-11 株式会社村田製作所 キャパシタ
JP2018063978A (ja) * 2016-10-11 2018-04-19 Tdk株式会社 薄膜コンデンサ
JP2018063980A (ja) * 2016-10-11 2018-04-19 Tdk株式会社 薄膜コンデンサ
JP2018063989A (ja) * 2016-10-11 2018-04-19 Tdk株式会社 薄膜キャパシタ
JP2018063979A (ja) * 2016-10-11 2018-04-19 Tdk株式会社 薄膜コンデンサ
JP2018152599A (ja) * 2016-06-22 2018-09-27 株式会社村田製作所 キャパシタ
JP2019160936A (ja) * 2018-03-09 2019-09-19 Tdk株式会社 薄膜コンデンサの製造方法及び薄膜コンデンサ
JP2019165069A (ja) * 2018-03-19 2019-09-26 Tdk株式会社 薄膜コンデンサおよび薄膜コンデンサの製造方法
JP2019165070A (ja) * 2018-03-19 2019-09-26 Tdk株式会社 薄膜コンデンサおよび薄膜コンデンサの製造方法
JP2020202307A (ja) * 2019-06-11 2020-12-17 株式会社村田製作所 キャパシタ
WO2021033664A1 (ja) * 2019-08-21 2021-02-25 株式会社村田製作所 半導体装置
JPWO2021149688A1 (ja) * 2020-01-20 2021-07-29
WO2022239717A1 (ja) * 2021-05-10 2022-11-17 株式会社村田製作所 半導体装置
US12100671B2 (en) 2019-08-21 2024-09-24 Murata Manufacturing Co., Ltd. Semiconductor device

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8680649B2 (en) * 2008-08-22 2014-03-25 Stmicroelectronics (Tours) Sas Multi-layer film capacitor with tapered film sidewalls
US20100224960A1 (en) * 2009-03-04 2010-09-09 Kevin John Fischer Embedded capacitor device and methods of fabrication
CN102473674B (zh) * 2009-07-09 2015-08-12 株式会社村田制作所 反熔丝元件
JP5234521B2 (ja) * 2009-08-21 2013-07-10 Ｔｄｋ株式会社 電子部品及びその製造方法
US8710658B2 (en) * 2011-11-18 2014-04-29 Cambridge Silicon Radio Limited Under bump passive components in wafer level packaging
JP6862886B2 (ja) 2017-02-13 2021-04-21 Tdk株式会社 電子部品内蔵基板
JP6822192B2 (ja) 2017-02-13 2021-01-27 Tdk株式会社 電子部品内蔵基板
JP2018137310A (ja) 2017-02-21 2018-08-30 Tdk株式会社 薄膜キャパシタ
JP2018137311A (ja) 2017-02-21 2018-08-30 Tdk株式会社 薄膜キャパシタ
WO2018221228A1 (ja) 2017-05-31 2018-12-06 Tdk株式会社 薄膜コンデンサ及び薄膜コンデンサの製造方法
US20210020587A1 (en) * 2019-06-11 2021-01-21 Skyworks Solutions, Inc. Moisture barrier for metal insulator metal capacitors and integrated circuit having the same
US11869725B2 (en) * 2021-11-30 2024-01-09 Texas Instruments Incorporated Multi-stacked capacitor

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3256374B2 (ja) * 1994-05-27 2002-02-12 本田技研工業株式会社 マルチビーム・レーダ装置
JP3504046B2 (ja) * 1995-12-05 2004-03-08 株式会社ルネサステクノロジ 半導体装置の製造方法
EP1150354A4 (en) * 1999-02-04 2002-08-28 Rohm Co Ltd CAPACITOR AND MANUFACTURING METHOD THEREOF
US6734120B1 (en) * 1999-02-19 2004-05-11 Axcelis Technologies, Inc. Method of photoresist ash residue removal
US6281543B1 (en) * 1999-08-31 2001-08-28 Micron Technology, Inc. Double layer electrode and barrier system on hemispherical grain silicon for use with high dielectric constant materials and methods for fabricating the same
KR100363081B1 (ko) * 1999-09-16 2002-11-30 삼성전자 주식회사 박막 형성장치
US6964873B2 (en) * 1999-10-29 2005-11-15 Fujitsu Limited Semiconductor device having a ferroelectric capacitor and a fabrication process thereof
US6603161B2 (en) * 2000-03-10 2003-08-05 Kabushiki Kaisha Toshiba Semiconductor device having ferroelectric capacitor and method for manufacturing the same
JP4166013B2 (ja) * 2001-12-26 2008-10-15 富士通株式会社 薄膜キャパシタ製造方法
JP2004146772A (ja) * 2002-03-18 2004-05-20 Fujitsu Ltd 半導体装置及びその製造方法
US7161793B2 (en) * 2002-11-14 2007-01-09 Fujitsu Limited Layer capacitor element and production process as well as electronic device
US7223665B2 (en) * 2003-09-04 2007-05-29 Murata Manufacturing Co., Ltd. Method for manufacturing dielectric thin film capacitor
JP2007067066A (ja) * 2005-08-30 2007-03-15 Toshiba Corp 半導体装置とその製造方法

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9711283B2 (en) 2014-05-12 2017-07-18 Tdk Corporation Thin film capacitor
US9831039B2 (en) 2014-12-05 2017-11-28 Tdk Corporation Thin film capacitor
JP2018152599A (ja) * 2016-06-22 2018-09-27 株式会社村田製作所 キャパシタ
WO2018008625A1 (ja) * 2016-07-07 2018-01-11 株式会社村田製作所 キャパシタ
JPWO2018008625A1 (ja) * 2016-07-07 2018-10-11 株式会社村田製作所 キャパシタ
JP2018063979A (ja) * 2016-10-11 2018-04-19 Tdk株式会社 薄膜コンデンサ
JP2018063989A (ja) * 2016-10-11 2018-04-19 Tdk株式会社 薄膜キャパシタ
JP2018063980A (ja) * 2016-10-11 2018-04-19 Tdk株式会社 薄膜コンデンサ
JP2018063978A (ja) * 2016-10-11 2018-04-19 Tdk株式会社 薄膜コンデンサ
US11195661B2 (en) 2018-03-09 2021-12-07 Tdk Corporation Etching manufacturing method of thin film capacitor
JP2019160936A (ja) * 2018-03-09 2019-09-19 Tdk株式会社 薄膜コンデンサの製造方法及び薄膜コンデンサ
US11942278B2 (en) 2018-03-09 2024-03-26 Tdk Corporation Thin film capacitor
JP7063019B2 (ja) 2018-03-09 2022-05-09 Tdk株式会社 薄膜コンデンサの製造方法及び薄膜コンデンサ
JP7027990B2 (ja) 2018-03-19 2022-03-02 Tdk株式会社 薄膜コンデンサおよび薄膜コンデンサの製造方法
JP7063027B2 (ja) 2018-03-19 2022-05-09 Tdk株式会社 薄膜コンデンサおよび薄膜コンデンサの製造方法
JP2019165070A (ja) * 2018-03-19 2019-09-26 Tdk株式会社 薄膜コンデンサおよび薄膜コンデンサの製造方法
JP2019165069A (ja) * 2018-03-19 2019-09-26 Tdk株式会社 薄膜コンデンサおよび薄膜コンデンサの製造方法
JP2020202307A (ja) * 2019-06-11 2020-12-17 株式会社村田製作所 キャパシタ
JPWO2021033664A1 (ja) * 2019-08-21 2021-02-25
WO2021033664A1 (ja) * 2019-08-21 2021-02-25 株式会社村田製作所 半導体装置
JP7235124B2 (ja) 2019-08-21 2023-03-08 株式会社村田製作所 半導体装置
US12100671B2 (en) 2019-08-21 2024-09-24 Murata Manufacturing Co., Ltd. Semiconductor device
JPWO2021149688A1 (ja) * 2020-01-20 2021-07-29
WO2021149688A1 (ja) * 2020-01-20 2021-07-29 株式会社村田製作所 半導体装置及び容量装置
JP7363928B2 (ja) 2020-01-20 2023-10-18 株式会社村田製作所 半導体装置及び容量装置
WO2022239717A1 (ja) * 2021-05-10 2022-11-17 株式会社村田製作所 半導体装置

Also Published As

Publication number Publication date
US20080145996A1 (en) 2008-06-19

Similar Documents

Publication Publication Date Title
JP2008153497A (ja) 誘電体薄膜キャパシタの製造方法
JP4956947B2 (ja) 薄膜キャパシタ
US9018732B2 (en) Dielectric thin film element and method for producing the same
US8890287B2 (en) Integrated nano-farad capacitors and method of formation
JP5376186B2 (ja) 誘電体薄膜素子、アンチヒューズ素子及び誘電体薄膜素子の製造方法
JPWO2006117912A1 (ja) 薄膜キャパシタおよびその製造方法
JP2008252011A (ja) 誘電体キャパシタ
JP6233445B2 (ja) 電子部品
TW200427058A (en) Semiconductor device including metal interconnection and metal resistor and method of manufacturing the same
US7808048B1 (en) System and method for providing a buried thin film resistor having end caps defined by a dielectric mask
JP2015079901A (ja) 半導体装置及び半導体装置の製造方法
JP2009010114A (ja) 誘電体薄膜キャパシタ
JP5098422B2 (ja) 薄膜電子部品
US6821877B1 (en) Method of fabricating metal interconnection of semiconductor device
KR900007757B1 (ko) 반도체장치 및 그 제조방법
JP5040188B2 (ja) 薄膜デバイスの製造方法
JP5929540B2 (ja) 電子部品
US8551854B2 (en) Method of manufacturing a semiconductor device
JP2012160595A (ja) 半導体装置及びその製造方法
JP2005142330A (ja) 半導体装置の製造方法及び半導体装置
KR100216730B1 (ko) 반도체 금속막 식각공정
JP2017085005A (ja) 圧電アクチュエータ及び圧電アクチュエータの製造方法
KR100280805B1 (ko) 강유전체 메모리 소자의 제조 방법
KR100405933B1 (ko) 반도체 소자의 캐패시터 형성 방법
JP4775753B2 (ja) 誘電体薄膜キャパシタの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080627

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081226

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091027