JP2015079901A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2015079901A
JP2015079901A JP2013217151A JP2013217151A JP2015079901A JP 2015079901 A JP2015079901 A JP 2015079901A JP 2013217151 A JP2013217151 A JP 2013217151A JP 2013217151 A JP2013217151 A JP 2013217151A JP 2015079901 A JP2015079901 A JP 2015079901A
Authority
JP
Japan
Prior art keywords
insulating film
film
wiring
semiconductor member
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013217151A
Other languages
English (en)
Inventor
村 一 道 津
Kazumichi Tsumura
村 一 道 津
和 幸 東
Kazuyuki Azuma
和 幸 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013217151A priority Critical patent/JP2015079901A/ja
Priority to TW109119326A priority patent/TWI723895B/zh
Priority to TW103129542A priority patent/TWI712140B/zh
Priority to US14/474,301 priority patent/US20150108648A1/en
Publication of JP2015079901A publication Critical patent/JP2015079901A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05547—Structure comprising a core and a coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/05576—Plural external layers being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08121—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the connected bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/085—Material
    • H01L2224/08501—Material at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/011—Groups of the periodic table
    • H01L2924/01104—Refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0549—Oxides composed of metals from groups of the periodic table being a combination of two or more materials provided in the groups H01L2924/0531 - H01L2924/0546
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Abstract

【課題】半導体装置の電気的特性や信頼性を容易に向上させることができる半導体装置の製造方法、及び当該製造方法により製造された半導体装置を提供する。【解決手段】実施形態に係る半導体装置は、第１半導体部材と、第２半導体部材と、第１バリア膜とを備える。第１半導体部材は、第１絶縁膜と、第１絶縁膜に埋め込まれ表面が当該第１絶縁膜から露出された第１配線膜とを備える。第２半導体部材は、第２絶縁膜と、第２絶縁膜に埋め込まれ表面が当該第２絶縁膜から露出された第２配線膜とを備える。第１バリア膜は、第１半導体部材と第２半導体部材とが貼り合わされた接合界面のうち第１配線膜と第２絶縁膜とが接触する領域に形成され、所定の金属元素と第２絶縁膜に含まれる所定の元素との化合物により形成される。【選択図】図１

Description

本発明の実施形態は、半導体装置及び半導体装置の製造方法に関する。
従来、複数の半導体基板（ウエハ）を貼り合わせ、それぞれの半導体基板の表面に形成された電極同士を接合する技術（Wafer-to-Wafer(W2W)/Metal Bonding）が開発されている。通常、半導体基板の表面に形成された電極は、層間絶縁膜に埋設されており、電極の表面が層間絶縁膜の表面に露出するように形成されている。そして、半導体基板を貼り合わせる際には、貼り合わされる半導体基板の電極同士が接合するように位置合わせされる。
しかし、電極同士の位置が完全に一致するよう位置合わせするのは困難であった。当該技術分野において、層間絶縁膜中へのＣｕの拡散を抑制するための技術が提案されている。このような技術として、例えば、Ｃｕ電極の表面を除く半導体基板の表面に、ＳｉＮなどの材料により、Ｃｕの拡散を抑制するバリア膜を形成する方法が提案されている。他にも、Ｃｕ電極を絶縁する絶縁膜をＢＣＢ（Benzocyclobutene）などのＣｕの拡散を抑制する材料により形成する方法が提案されている。
特開２０１３−３３９００号公報（米国特許出願公開第２０１３/００９３２１号明細書） 特開２０１２−１６４８７０号公報（米国特許出願公開第２０１２/１９９９３０号明細書）
半導体装置の電気的特性や信頼性を容易に向上させることができる半導体装置の製造方法、及び当該製造方法により製造された半導体装置を提供する。
本実施形態に係る半導体装置は、第１半導体部材と、第２半導体部材と、第１バリア膜とを備える。第１半導体部材は、第１絶縁膜と、第１絶縁膜に埋め込まれ表面が当該第１絶縁膜から露出された第１配線膜とを備える。第２半導体部材は、第２絶縁膜と、第２絶縁膜に埋め込まれ表面が当該第２絶縁膜から露出された第２配線膜とを備える。第１バリア膜は、第１半導体部材と第２半導体部材とが貼り合わされた接合界面のうち第１配線膜と第２絶縁膜とが接触する領域に形成され、所定の金属元素と第２絶縁膜に含まれる所定の元素との化合物により形成される。
実施形態に係る半導体装置における、貼り合わされた半導体部材の接合界面周辺部を示す断面図。 層間絶縁膜が形成された第１半導体部材を示す断面図。 レジスト膜を形成された第１半導体部材を示す断面図。 レジスト膜にパターンを形成された第１半導体部材を示す断面図。 層間絶縁膜に溝パターンを形成された第１半導体部材を示す断面図。 レジスト膜を除去された第１半導体部材を示す断面図。 第３拡散抑制膜を形成された第１半導体部材を示す断面図。 シード層を形成された第１半導体部材を示す断面図。 シード層上にメッキされた第１半導体部材を示す断面図。 配線接続部を形成された第１半導体部材を示す断面図。 貼り合わされた第１半導体部材及び第２半導体部材を示す断面図。 貼り合わされた第１半導体部材及び第２半導体部材を示す断面図。 他の実施形態に係る貼り合わされた第１半導体部材及び第２半導体部材を示す断面図。
以下、本実施形態に係る半導体装置について図面を参照して説明する。本実施形態に係る半導体装置は、複数の半導体基板を貼り合わせることにより構成され、演算装置やメモリ装置などの既存の半導体装置として使用することができる。貼り合わされた各半導体基板には、トランジスタなどの回路素子と各回路素子同士を接続する配線膜とからなる電子回路が単層に、あるいは積層して形成されている。各半導体基板に形成された電子回路同士は、一方の半導体基板の表面に形成された配線膜と、他方の半導体基板の表面に形成された配線膜とを、半導体基板を貼り合わせる際に接合することにより電気的に接続される。また、半導体装置は、半導体装置を構成する複数の半導体基板を貫通して形成された貫通電極を備えてもよい。
近年、複数の半導体基板を貼り合せる際、電極は微細に形成されている上、製造誤差により形状や大きさにむらが生じることがあるため、電極同士の位置が完全に一致するよう位置合わせするのは困難であり、また、貼り合わせプロセスでの合わせずれによる位置ずれが生じることもあった。そのため、半導体基板を貼り合わせる際に位置ずれが生じ、一方の半導体基板の電極が、他方の半導体基板の層間絶縁膜と接触することがある。そして、例えば電極がＣｕを主成分として形成されたＣｕ電極であった場合、電極と層間絶縁膜とが接触した部分から、電極に含まれるＣｕが層間絶縁膜中に拡散し、半導体装置の電気特性や信頼性を低下させるおそれがある。
図１は、本実施形態に係る半導体装置における、貼り合わされた半導体基板の接合界面の周辺部を示す断面図である。図１に示すように、本実施形態に係る半導体装置は、第１半導体部材１（図１の下側）と、第１半導体部材１と貼り合わされた第２半導体部材２（図１の上側）と、第１半導体部材１と第２半導体部材２との接合界面に形成された第１バリア膜３１及び第２バリア膜３２と、を備える。図１に示す半導体装置は、第１半導体部材１と第２半導体部材２とを貼り合わせた際に位置ずれが生じており、位置ずれ部分に第１バリア膜３１及び第２バリア膜３２が形成されている。
（第１半導体部材の構成）
まず、第１半導体部材１の構成について説明する。第１半導体部材１は、半導体基板１０（第１基板）上に単層の電子回路又は積層された電子回路が形成された半導体部材であり、半導体基板１０と、絶縁膜１１と、配線部１２と、第１拡散抑制膜１３と、第２拡散抑制膜１４と、層間絶縁膜１５（第１絶縁膜）と、配線接続部１６（第１配線膜）と、第３拡散抑制膜１７と、を備える。
絶縁膜１１は、半導体基板１０上に形成された絶縁膜であり、ＳｉＯ２などの絶縁体により形成されている。図示されていないが、絶縁膜１１中には、単層の電子回路又は積層された電子回路が形成されている。図１に示すように、第１半導体部材１の半導体基板１０は絶縁膜１１の下方に位置している。
配線部１２は、絶縁膜１１の半導体基板１０と反対側の表面に埋設されており、絶縁膜１１中に形成された電子回路や回路素子と電気的に接続されている。配線部１２は、図１に示すように所定の方向に延在し、絶縁膜１１の表面と面一に形成されている。配線部１２には、主成分（全体の５０原子％以上）としてＣｕが含まれる。
第１拡散抑制膜１３は、絶縁膜１１と配線部１２との間に形成されている。第１拡散抑制膜１３は、配線部１２に含まれるＣｕが絶縁膜１１中に拡散するのを抑制するための薄膜であり、例えば、Ｔｉ，Ｔａ，Ｒｕ又はそれらの窒化物（ＴｉＮ，ＴａＮ，ＲｕＮ）などの導電体により形成される。
第２拡散抑制膜１４は、配線部１２に含まれるＣｕが層間絶縁膜１５中に拡散するのを抑制するための薄膜であり、配線部１２の半導体基板１０と反対側の表面を覆うように形成されている。図１に示すように、第２拡散抑制膜１４が、絶縁膜１１及び配線部１２の表面全体を覆うように形成されている場合には、第２拡散抑制膜１４は、例えば、ＳｉＣ，ＳｉＮ又はＳｉＣＮなどの絶縁体により形成される。これにより、例えば、図１の紙面方向に隣接する複数の配線部１２間の短絡を防止することができる。
層間絶縁膜１５は、第２拡散抑制膜１４上に、すなわち、第１半導体部材１の接合界面側の表面に形成されている。層間絶縁膜１５は、Ｓｉ，Ｃ及びＦなどとＯとの化合物により構成された絶縁膜である。層間絶縁膜１５として、例えば、ＳｉＯ２やＳｉＯＣを主成分として含む酸化膜を使用することができる。
配線接続部１６は、層間絶縁膜１５に埋め込まれ、表面が露出するように形成されている。そして、配線接続部１６の表面は、層間絶縁膜１５の表面と面一に形成されている。配線接続部１６は、半導体基板を貼り合わせる際に、貼り合わされるそれぞれの半導体基板に形成された配線（電子回路）を接続する電極としての役割を果たす。配線接続部１６の表面形状は、必要とする接触抵抗やデザインルールの条件に応じて適宜選択される。配線接続部１６には、主成分としてＣｕが含まれる。
配線接続部１６には、第１半導体部材１の製造過程で、所定の金属元素αが添加される。金属元素αは、半導体装置の製造過程において、後述する第２半導体部材２の層間絶縁膜２５に含まれる所定の元素と反応して第１バリア膜３１を形成する。したがって、半導体装置の製造過程において、配線接続部１６に添加された金属元素αが全て反応して第１バリア膜３１を形成した場合、完成した半導体装置の配線接続部１６には金属元素αは含まれない。一方、半導体装置の製造過程において、配線接続部１６に添加された金属元素αの一部のみが反応して第１バリア膜３１を形成した場合、完成した半導体装置の配線接続部１６には、反応せずに残った金属元素αが含まれる。金属元素αは、Ｍｎ，Ｖ，Ｚｎ，Ｎｂ，Ｚｒ，Ｃｒ，Ｙ，Ｔｃ及びＲｅからなる群から選択される少なくとも１つの金属元素である。金属元素αとして、上記の群の中から複数の金属元素が選択されてもよい。
第３拡散抑制膜１７は、配線接続部１６に含まれるＣｕが層間絶縁膜１５中に拡散するのを抑制するための薄膜であり、層間絶縁膜１５と配線接続部１６との間に形成されている。配線接続部１６は、第３拡散抑制膜１７を介して配線部１２と電気的に接続される。第３拡散抑制膜１７は、例えば、Ｔｉ，Ｔａ，Ｒｕ又はそれらの窒化物（ＴｉＮ，ＴａＮ，ＲｕＮ）などの導電体により形成される。
（第２導体部材の構成）
次に第２半導体部材の構成について説明する。第２半導体部材２は、半導体基板２０（第２基板）上に単層の電子回路又は積層された電子回路が形成された半導体部材であり、半導体基板２０と、絶縁膜２１と、配線部２２と、第１拡散抑制膜２３と、第２拡散抑制膜２４と、層間絶縁膜２５（第２絶縁膜）と、配線接続部２６（第２配線膜）と、第３拡散抑制膜２７と、を備える。
絶縁膜２１は、半導体基板２０上に形成された絶縁膜であり、ＳｉＯ２などの絶縁体により形成されている。図示されていないが、絶縁膜２１中には、単層の電子回路又は積層された電子回路が形成されている。図１に示すように、第２半導体部材２の半導体基板２０は絶縁膜２１の上方に位置している。
配線部２２は、絶縁膜２１の半導体基板２０と反対側の表面に埋設されており、絶縁膜２１中に形成された電子回路や回路素子と電気的に接続されている。配線部２２は、図１に示すように所定の方向に延在し、絶縁膜２１の表面と面一に形成されている。配線部２２には、主成分として例えばＣｕが含まれる。
第１拡散抑制膜２３は、絶縁膜２１と配線部２２との間に形成されている。第１拡散抑制膜２３は、配線部２２に含まれるＣｕが絶縁膜２１中に拡散するのを抑制するための薄膜であり、例えば、Ｔｉ，Ｔａ，Ｒｕ又はそれらの窒化物（ＴｉＮ，ＴａＮ，ＲｕＮ）などの導電体により形成される。
第２拡散抑制膜２４は、配線部２２に含まれるＣｕが層間絶縁膜２５中に拡散するのを抑制するための薄膜であり、配線部２２の半導体基板２０と反対側の表面を覆うように形成されている。図１に示すように、第２拡散抑制膜２４が、絶縁膜２１及び配線部２２の表面全体を覆うように形成されている場合には、第２拡散抑制膜２４は、例えば、ＳｉＣ，ＳｉＮ又はＳｉＣＮなどの絶縁体により形成される。これにより、例えば、図１の紙面方向に隣接する複数の配線部２２間の短絡を防止することができる。
層間絶縁膜２５は、第２拡散抑制膜２４上に、すなわち、第２半導体部材２の接合界面側の表面に形成されている。したがって、層間絶縁膜２５の表面は、第１半導体部材１の層間絶縁膜１５及び配線接続部１６の表面の少なくとも一部と接触している。層間絶縁膜２５は、Ｓｉ，Ｃ及びＦなどとＯとの化合物により構成された絶縁膜である。層間絶縁膜２５として、例えば、ＳｉＯ２やＳｉＯＣを主成分として含む酸化膜を使用することができる。なお、層間絶縁膜１５の主成分と層間絶縁膜２５の主成分とは同一でもよいし、異なっていてもよい。例えば、層間絶縁膜１５の主成分がＳｉＯＣであり、層間絶縁膜２５の主成分がＳｉＯ２であってもよい。
配線接続部２６は、層間絶縁膜２５に埋め込まれ、表面が露出するように形成されている。そして、配線接続部２６の表面は、層間絶縁膜２５の少なくとも一部に層間絶縁膜２５の表面と面一に形成されている。配線接続部２６は、半導体基板を貼り合わせる際に、貼り合わされるそれぞれの半導体基板に形成された配線（電子回路）を接続する電極としての役割を果たす。配線接続部２６の表面は、第１半導体部材１の配線接続部１６と接合されるとともに、層間絶縁膜１５の表面の少なくとも一部と接触している。配線接続部２６と配線接続部１６とが接合されることにより、第１半導体部材１中に形成された電子回路と第２半導体部材２中に形成された電子回路とが電気的に接続される。配線接続部２６の表面形状は、必要とする接触抵抗やデザインルールの条件に応じて適宜選択される。配線接続部２６には、主成分として例えばＣｕが含まれる。
配線接続部２６には、第２半導体部材２の製造過程で、所定の金属元素βが添加される。金属元素βは、半導体装置の製造過程において、第１半導体部材１の層間絶縁膜１５に含まれる所定の元素と反応して第２バリア膜３２を形成する。したがって、半導体装置の製造過程において、配線接続部２６に添加された金属元素βが全て反応して第２バリア膜３２を形成した場合、完成した半導体装置の配線接続部２６には金属元素βは含まれない。一方、半導体装置の製造過程において、配線接続部２６に添加された金属元素βの一部のみが反応して第２バリア膜３２を形成した場合、完成した半導体装置の配線接続部２６には、反応せずに残った金属元素βが含まれる。金属元素βは、Ｍｎ，Ｖ，Ｚｎ，Ｎｂ，Ｚｒ，Ｃｒ，Ｙ，Ｔｃ及びＲｅからなる群から選択される少なくとも１つの金属元素である。金属元素βとして、上記の群の中から複数の金属元素が選択されてもよい。なお、上記の金属元素βは、第１半導体部材１の製造過程で配線接続部１６に添加される金属元素αと同一であってもよいし、異なっていてもよい。
第３拡散抑制膜２７は、配線接続部２６に含まれるＣｕが層間絶縁膜２５中に拡散するのを抑制するための薄膜であり、層間絶縁膜２５と配線接続部２６との間に形成されている。配線接続部２６は、第３拡散抑制膜２７を介して配線部２２と電気的に接続される。第３拡散抑制膜２７は、例えば、Ｔｉ，Ｔａ，Ｒｕ又はそれらの窒化物（ＴｉＮ，ＴａＮ，ＲｕＮ）などの導電体により形成される。
（バリア膜の構成）
次に、第１バリア膜３１と第２バリア膜３２との構成について説明する。第１バリア膜３１は、第１半導体部材１と第２半導体部材２との接合界面のうち、第１半導体部材１の配線接続部１６の表面と、第２半導体部材２の層間絶縁膜２５の表面とが接触する領域（位置ずれ部分）に形成されている。第１バリア膜３１は、配線接続部１６に含まれるＣｕが層間絶縁膜２５中に拡散するのを抑制するための薄膜であり、配線接続部１６に添加された金属元素αと層間絶縁膜２５に含まれる所定の元素とにより、半導体装置の製造過程で自己整合的に形成される。なお、第１半導体部材１と第２半導体部材２との貼り合わせの際に位置ずれが生じなかった場合、すなわち配線接続部１６と層間絶縁膜２５とが接触する領域（位置ずれ部分）が存在しない場合には、第１バリア膜３１は形成されない。
第１バリア膜３１は、αｘＯｙ，αｘＳｉｙＯｚ，αｘＣｙＯｚ及びαｘＦｙＯｚからなる群から選択された少なくとも１つの化合物を含む。第１バリア膜３１に含まれる化合物は、金属元素α及び層間絶縁膜２５に含まれる元素に応じて変化する。例えば、金属元素αがＭｎであり、層間絶縁膜２５の主成分がＳｉＯ２の場合、第１バリア膜３１は、ＭｎＳｉＯｘとなる。また、金属元素αとして複数種類の金属元素が配線接続部１６に添加された場合、第１バリア膜３１には、上記の化合物が複数種類含まれてもよい。
第２バリア膜３２は、第１半導体部材１と第２半導体部材２との接合界面のうち、第２半導体部材２の配線接続部２６の表面と、第１半導体部材１の層間絶縁膜１５の表面とが接触する領域（位置ずれ部分）に形成されている。第２バリア膜３２は、配線接続部２６に含まれるＣｕが層間絶縁膜１５中に拡散するのを抑制するための薄膜であり、配線接続部２６に添加された金属元素βと層間絶縁膜１５に含まれる所定の元素とにより、半導体装置の製造過程で自己整合的に形成される。なお、第１半導体部材１と第２半導体部材２との貼り合わせの際に位置ずれが生じなかった場合、すなわち配線接続部２６と層間絶縁膜１５とが接触する領域（位置ずれ部分）が存在しない場合には、第２バリア膜３２は形成されない。
第２バリア膜３２は、βｘＯｙ，βｘＳｉｙＯｚ，βｘＣｙＯｚ及びβｘＦｙＯｚからなる群から選択された少なくとも１つの化合物を含む。第２バリア膜３２に含まれる化合物は、金属元素β及び層間絶縁膜１５に含まれる元素に応じて変化する。例えば、金属元素βがＭｎであり、層間絶縁膜１５の主成分がＳｉＯＣの場合、第２バリア膜３２は、ＭｎＳｉＯｘとなる。また、金属元素βとして複数種類の金属元素が配線接続部２６に添加された場合、第２バリア膜３２には、上記の化合物が複数種類含まれてもよい。なお、金属元素αと金属元素βとが異なる金属元素の場合や、層間絶縁膜１５及び層間絶縁膜２５に含まれる所定の元素が異なる場合には、第１バリア膜３１と第２バリア膜３２とに含まれる化合物は異なる化合物となり得る。
以上説明したとおり、本実施形態に係る半導体装置は、配線接続部と層間絶縁膜とが接触する領域（位置ずれ部分）に、Ｃｕの拡散を抑制するバリア膜を備える。したがって、第１半導体部材１と第２半導体部材２との貼り合わせの際に位置ずれが生じた場合であっても、層間絶縁膜中へのＣｕの拡散を抑制することができる。これにより、層間絶縁膜中に拡散したＣｕによる短絡の発生を抑制し、電気的特性や信頼性を向上させることができる。
（半導体装置の製造方法）
次に、本実施形態に係る半導体装置の製造方法について、図２〜図１２を参照して説明する。ここで、図２〜図１０は、第１半導体部材１の製造過程における、接合界面周辺部を示す断面図であり、図１１及び図１２は、貼り合わされた第１半導体部材１及び第２半導体部材２の接合界面周辺部を示す断面図である。
まず、第１半導体部材１の形成方法について説明する。最初に、第１半導体部材１の半導体基板１０上に、絶縁膜１１、配線部１２、第１拡散抑制膜１３及び第２拡散抑制膜１４を、ＣＶＤ（Chemical Vapor Deposition）、スパッタリング、リソグラフィー、エッチング、メッキ、及びＣＭＰ（Chemical Mechanical Polishing）などの技術を利用して形成する。この際、絶縁膜１１と配線部１２とが面一になるように形成する。
次に、図２に示すように、半導体基板１０の表面上方、すなわち、第２拡散抑制膜１４上に層間絶縁膜１５を形成する。層間絶縁膜１５は、ＣＶＤ法などを用いて、ＳｉＯ２やＳｉＯＣなどを主成分とする酸化膜を、第２拡散抑制膜１４上に成膜することで形成することができる。
次に、図３に示すように、層間絶縁膜１５上にレジスト膜１８を形成する。レジスト膜１８は、スピンコートやスプレーによって層間絶縁膜１５上に塗布されたレジスト（感光性塗料）を加熱（プリベーク）して固化させることにより形成することができる。
次に、図４に示すように、フォトリソグラフィーにより、レジスト膜１８に配線接続部１６を形成するためのパターンを形成する。具体的には、レジスト膜１８の材質やパターンの寸法に応じた露光光（エキシマレーザーなど）を、フォトマスクを介してレジスト膜１８に照射することにより、配線接続部１６のパターンを形成することができる。
次に、図５に示すように、レジスト膜１８をマスクとして用いてドライエッチング処理を行う。ドライエッチング処理により、層間絶縁膜１５及び第２拡散抑制膜１４を除去し、配線接続部１６を形成するための溝パターン１９（開口部）を層間絶縁膜１５に形成する。溝パターン１９は、配線部１２の表面が露出するように形成される。
次に、図６に示すように、層間絶縁膜１５上に残留するレジスト膜１８や、ドライエッチング処理で発生した残留付着物を除去する。具体的には、酸素プラズマを用いたアッシング処理や、レジストを溶解する薬液による洗浄処理を行う。
次に、図７に示すように、溝パターン１９の内側壁に第３拡散抑制膜１７を形成する。第３拡散抑制膜１７は、Ａｒ／Ｎ２雰囲気中でスパッタリング処理を行い、Ｔｉ，Ｔａ，Ｒｕ又はそれらの窒化物（ＴｉＮ，ＴａＮ，ＲｕＮ）などを成膜することにより形成することができる。
次に、溝パターン１９内に電解メッキ法により配線接続部１６を形成する。配線接続部１６を形成するために、まず、図８に示すように、第３拡散抑制膜１７上にシード層１６ａを形成する。シード層１６ａは、第３拡散抑制膜１７上にスパッタリング処理を行い、上述の金属元素αを添加したＣｕを成膜することにより形成することができる。
次に、図９に示すように、電解メッキ法によりシード層１６ａ上に配線接続部１６ｂを堆積させる。配線接続部１６ｂは、Ｃｕを主成分として含み、金属元素αを含まない。この段階では、配線接続部１６は、シード層１６ａと配線接続部１６ｂとの２層構造となっている。
なお、この段階の配線接続部１６には、主成分としてＣｕが含まれ、金属元素αが添加されていてもよい。例えば、シード層１６ａに金属元素αが含まれず、配線接続部１６ｂに金属元素αが含まれていてもよい。あるいは、シード層１６ａと配線接続部１６ｂとの両方に金属元素αが含まれていてもよい。
次に、図１０に示すように、ＣＭＰなどの手法により、層間絶縁膜１５上に堆積した不要な第３拡散抑制膜１７，シード層１６ａ及び配線接続部１６ｂを除去し、層間絶縁膜１５が表面に露出するまで接合界面側の表面を平坦化する。以上の工程により、第１半導体部材１が形成される。
次に、第２半導体部材２の形成方法について説明する。第２半導体部材２は、第１半導体部材１と同様の方法により形成することができる。すなわち、第２半導体部材２０は、半導体基板２０上に、絶縁膜２１、配線部２２、第１拡散抑制膜２３及び第２拡散抑制膜２４を形成し、半導体基板２０の表面上方（第２拡散抑制膜２４上）に層間絶縁膜２５を形成し、層間絶縁膜２５に溝パターン（開口部）を形成し、溝パターンの内側に第２配線接続部２６を形成し、層間絶縁膜２５の表面が露出するまで接合界面側の表面を平坦化することにより形成される。
以上のようにして形成された第１半導体部材１と第２半導体部材２とは、配線接続部１６と配線接続部２６とが接触するように位置合わせして貼り合わされる。図１１は、第１半導体部材１と第２半導体部材２との貼り合わせの際に位置ずれが生じた状態を示している。この場合、図１１に示すように、配線接続部１６と層間絶縁膜２５とが接触する領域及び配線接続部２６と層間絶縁膜１５とが接触する領域が形成される。
貼り合わされた第１半導体部材１と第２半導体部材２とは、アニール処理などの熱処理を施され、接合界面で配線接続部同士を接合される。これにより、第１半導体部材１に形成された電子回路と第２半導体部材２に形成された電子回路とが電気的に接続される。この熱処理の際、第１半導体部材１及び第２半導体部材２は、例えば、１００℃〜４００℃に加熱される。
第１半導体部材１と第２半導体部材２との貼り合わせの際に位置ずれが生じていた場合、上述の熱処理により、図１２に示すように、第１半導体部材１と第２半導体部材との接合界面のうち、配線接続部１６と層間絶縁膜２５とが接触する領域に第１バリア膜３１が形成され、配線接続部２６と層間絶縁膜１５とが接触する領域に第２バリア膜３２が形成される。これにより、Ｃｕが配線接続部１６から層間絶縁膜２５へ拡散することを抑制し、並びに、Ｃｕが配線接続部２６から層間絶縁膜１５へ拡散することを抑制することができる。
なお、熱処理を行うと、シード層１６ａに含まれる金属元素αが配線接続部１６ｂ中に拡散し、シード層１６ａと配線接続部１６ｂとが一体化し、単層の配線接続部１６が形成される。そして、配線接続部１６中を拡散した金属元素αは、配線接続部１６と層間絶縁膜２５とが接触する領域において、層間絶縁膜２５に含まれる所定の元素（Ｓｉ，Ｃ，Ｆ及びＯなど）と反応し、配線接続部１６に含まれるＣｕの拡散を抑制する第１バリア膜３１を自己整合的に形成する。すなわち、第１バリア膜３１は、熱処理により、配線接続部１６と層間絶縁膜２５とが接触する領域に自動的に形成されることとなる。熱処理の際に反応しなかった（第１バリア膜３１を形成しなかった）金属元素αは、そのまま配線接続部１６中に残留する。
第２バリア膜３２も第１バリア膜３１と同様に形成される。すなわち、第２バリア膜３２は、シード層に含まれる金属元素βが層間絶縁膜１５に含まれる所定の元素と反応することにより、配線接続部２６と層間絶縁膜１５とが接触する領域に自己整合的に形成される。
以上説明したとおり、本実施形態に係る半導体装置の製造方法によれば、配線接続部に所定の金属元素を添加することにより、自己整合的にＣｕの拡散を抑制するバリア膜を容易に形成することができる。したがって、半導体装置の製造工程における工程の追加やプロセス変更なしに、半導体装置の電気的特性や信頼性を向上させることができる。また、自己整合的に、配線接続部（１６，２６）と層間絶縁膜（２５，１５）とが接触する領域に、選択的に、Ｃｕの拡散を抑制するバリア膜（３１，３２）を形成することができる。これにより、層間絶縁膜（１５，２５）の全面にＳｉＮなどのバリア膜を形成する場合と比較して、低誘電率化が可能となる。また、Ｃｕの拡散を抑制するための新たな絶縁材料を用いて層間絶縁膜を形成する必要がないため、コストを低減することができる。
なお、本実施形態において、配線接続部１６を形成した後、第１半導体部材１の表面の平坦化を行ったが、平坦化を行う前に第１半導体部材１にアニール処理などの熱処理を行ってもよい。これにより、配線接続部１６の結晶状態を良くし、配線接続部１６の化学的及び物理的安定性を向上させることができる。この場合、熱処理によって配線接続部１６の表面に金属元素αの酸化膜が形成されるとともに、配線接続部１６の表面領域に金属元素αが拡散する。金属元素αを含むこれらの部分は、ＣＭＰにより除去されてしまうため、ＣＭＰ後の配線接続部１６中に含まれる金属元素αの量は、配線接続部１６の形成時に添加された金属元素αの量よりも減少する。このため、ＣＭＰにより除去される金属元素αの量を見込んで金属元素αを余計に添加しておくことが好ましい。熱処理によって形成された金属元素αの酸化膜は、平坦化の際に除去することができる。
また、第１半導体部材１は、第３拡散抑制膜１７を備えなくてもよい。この場合、熱処理の際に、配線接続部１６に含まれる金属元素αと層間絶縁膜１５に含まれる所定の元素とが反応し、配線接続部１６と層間絶縁膜１５とが接する領域に、Ｃｕの拡散を抑制するバリア膜が自己整合的に形成される。したがって、配線接続部１６から層間絶縁膜２５にＣｕが拡散するのを抑制することができる。
また、第１半導体部材１は、第１拡散抑制膜１３及び第２拡散抑制膜１４を備えず、配線部１２に金属元素αが含まれてもよい。この場合、熱処理の際に、配線部１２に含まれる金属元素αと絶縁膜１１に含まれる所定の元素とが反応し、配線部１２と絶縁膜１１とが接する領域に、Ｃｕの拡散を抑制するバリア膜が自己整合的に形成される。したがって、配線接続部１６から絶縁膜１１にＣｕが拡散するのを抑制することができる。さらに、熱処理の際に、配線部１２に含まれる金属元素αと層間絶縁膜１５に含まれる所定の元素とが反応し、配線部１２と層間絶縁膜１５とが接する領域に、Ｃｕの拡散を抑制するバリア膜が自己整合的に形成される。したがって、配線接続部１６から層間絶縁膜１５にＣｕが拡散するのを抑制することができる。
また、例えば、図１３に示すように、第２半導体部材２の配線接続部２６の接合界面側の表面全体が、第１半導体部材１の配線接続部１６の接合界面側の表面と接合される場合には、配線接続部２６と層間絶縁膜１５とが接触することがないため、第２バリア膜３２は不要となる。したがって、この場合、第２半導体部材２の配線接続部２６には、金属元素βが含まれなくてもよい。
また、図１に示すように、配線接続部２６と層間絶縁膜１５とが接触する場合であっても、第２半導体部材２の配線接続部２６がＡｌなどを主成分として形成され、Ｃｕを含まない場合には、配線接続部２６からのＣｕの拡散が生じない。したがって、第２バリア膜３２は不要となる。したがって、この場合、配線接続部２６には金属元素βが含まれなくてもよい。
なお、本発明は上記各実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記各実施形態に開示されている複数の構成要素を適宜組み合わせることによって種々の発明を形成できる。また例えば、各実施形態に示される全構成要素からいくつかの構成要素を削除した構成も考えられる。さらに、異なる実施形態に記載した構成要素を適宜組み合わせてもよい。
１：第１半導体部材
１０：半導体基板
１１：絶縁膜
１２：配線部
１３：第１拡散抑制膜
１４：第２拡散抑制膜
１５：層間絶縁膜
１６：配線接続部
１６ａ：シード層
１６ｂ：配線接続部
１７：第３拡散抑制膜
１８：レジスト膜
１９：溝パターン
２：第２半導体部材
２０：半導体基板
２１：絶縁膜
２２：配線部
２３：第１拡散抑制膜
２４：第２拡散抑制膜
２５：層間絶縁膜
２６：配線接続部
２７：第３拡散抑制膜
３１：第１バリア膜
３２：第２バリア膜

Claims (9)

  1. 第１絶縁膜と、前記第１絶縁膜に埋め込まれ表面が当該第１絶縁膜から露出された第１配線膜と、を備える第１半導体部材、
    第２絶縁膜と、前記第２絶縁膜に埋め込まれ表面が当該第２絶縁膜から露出された第２配線膜と、を備える第２半導体部材、及び、
    前記第１半導体部材と前記第２半導体部材とを貼り合わせた接合界面のうち前記第１配線膜と前記第２絶縁膜とが接触する領域に形成され、所定の金属元素と前記第２絶縁膜に含まれる所定の元素との化合物により形成された第１バリア膜、
    を備える半導体装置。
  2. 前記所定の金属元素は、前記第１半導体部材の製造過程で、前記第1配線膜に添加された金属元素である請求項１に記載の半導体装置。
  3. 前記第１配線膜は、主成分としてＣｕを含む請求項１又は請求項２に記載の半導体装置。
  4. 前記所定の金属元素は、Ｍｎ，Ｖ，Ｚｎ，Ｎｂ，Ｚｒ，Ｃｒ，Ｙ，Ｔｃ及びＲｅからなる群から選択された少なくとも１つの金属元素を含む請求項１〜請求項３のいずれか１項に記載の半導体装置。
  5. 前記第２絶縁膜に含まれる前記所定の元素は、Ｓｉ，Ｃ及びＦからなる群から選択された少なくとも１つの元素とＯとを含む請求項１〜請求項４のいずれか１項に記載の半導体装置。
  6. 前記第２絶縁膜は、ＳｉＯ２又はＳｉＯＣを主成分として含む請求項１〜請求項５のいずれか１項に記載の半導体装置
  7. 前記第１バリア膜は、前記所定の金属元素をαで表した場合、αｘＯｙ，αｘＳｉｙＯｚ，αｘＣｙＯｚ及びαｘＦｙＯｚからなる群から選択された少なくとも１つの化合物を含む請求項１〜請求項６のいずれか１項に記載の半導体装置。
  8. 前記第１バリア膜は、ＭｎｘＳｉｙＯｚを含む請求項１〜請求項７のいずれか１項に記載の半導体装置。
  9. 第１絶縁膜と、前記第１絶縁膜に埋め込まれ表面が当該第１絶縁膜から露出され、所定の金属元素を含む第１配線膜と、を備える第１半導体部材と、
    第２絶縁膜と、前記第２絶縁膜に埋め込まれ表面が当該第２絶縁膜から露出された第２配線膜と、を備える第２半導体部材と、
    を前記第１配線膜と前記第２配線膜とが接触するように貼り合わせ、
    貼り合わされた前記第１半導体部材と前記第２半導体部材とに熱処理を施し、前記第１配線膜と前記第２配線膜とを接合し、前記第１配線膜と前記第２絶縁膜とが接触する場合、当該第１配線膜と当該第２配線膜とが接触する領域に、前記第１配線膜に含まれる前記所定の金属元素と前記第２絶縁膜に含まれる所定の元素とからなる化合物を含むバリア膜を自己整合的に形成することを具備する半導体装置の製造方法。
JP2013217151A 2013-10-18 2013-10-18 半導体装置及び半導体装置の製造方法 Pending JP2015079901A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013217151A JP2015079901A (ja) 2013-10-18 2013-10-18 半導体装置及び半導体装置の製造方法
TW109119326A TWI723895B (zh) 2013-10-18 2014-08-27 半導體裝置及半導體裝置的製造方法
TW103129542A TWI712140B (zh) 2013-10-18 2014-08-27 半導體裝置及半導體裝置的製造方法
US14/474,301 US20150108648A1 (en) 2013-10-18 2014-09-02 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013217151A JP2015079901A (ja) 2013-10-18 2013-10-18 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2015079901A true JP2015079901A (ja) 2015-04-23

Family

ID=52825493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013217151A Pending JP2015079901A (ja) 2013-10-18 2013-10-18 半導体装置及び半導体装置の製造方法

Country Status (3)

Country Link
US (1) US20150108648A1 (ja)
JP (1) JP2015079901A (ja)
TW (2) TWI723895B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016190059A1 (ja) * 2015-05-22 2016-12-01 ソニー株式会社 半導体装置、製造方法、固体撮像素子、および電子機器
JP2019515511A (ja) * 2016-05-16 2019-06-06 レイセオン カンパニー ３ｄ集積デバイスにおける相互接続のためのバリア層
JP2020043120A (ja) * 2018-09-06 2020-03-19 株式会社東芝 半導体装置
WO2020071103A1 (ja) * 2018-10-05 2020-04-09 ソニーセミコンダクタソリューションズ株式会社 半導体装置およびその製造方法、撮像素子
JP2022528073A (ja) * 2020-02-17 2022-06-08 長江存儲科技有限責任公司 ハイブリッドウェハ接合方法およびその構造
US11769747B2 (en) 2020-12-16 2023-09-26 Kioxia Corporation Semiconductor device and method of manufacturing the same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107408565B (zh) * 2015-03-03 2021-07-20 索尼公司 半导体装置和电子设备
JP2019054153A (ja) * 2017-09-15 2019-04-04 東芝メモリ株式会社 半導体装置の製造方法
JP2019140178A (ja) 2018-02-07 2019-08-22 東芝メモリ株式会社 半導体装置
KR20210025156A (ko) 2019-08-26 2021-03-09 삼성전자주식회사 반도체 장치 및 그 제조방법
JP2022144884A (ja) * 2021-03-19 2022-10-03 キオクシア株式会社 半導体装置および半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277390A (ja) * 2004-02-27 2005-10-06 Handotai Rikougaku Kenkyu Center:Kk 半導体装置及びその製造方法
JP2008300567A (ja) * 2007-05-30 2008-12-11 Tokyo Electron Ltd 半導体装置の製造方法、半導体製造装置及び記憶媒体
JP2013033900A (ja) * 2011-07-05 2013-02-14 Sony Corp 半導体装置、電子機器、及び、半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6150257A (en) * 1998-08-28 2000-11-21 Micron Technology, Inc. Plasma treatment of an interconnect surface during formation of an interlayer dielectric
US7220665B2 (en) * 2003-08-05 2007-05-22 Micron Technology, Inc. H2 plasma treatment
JP2007081113A (ja) * 2005-09-14 2007-03-29 Sony Corp 半導体装置の製造方法
TW200910431A (en) * 2007-06-22 2009-03-01 Rohm Co Ltd Semiconductor device and method for manufacturing the same
KR101006531B1 (ko) * 2009-05-11 2011-01-07 주식회사 하이닉스반도체 반도체 소자 및 그 제조방법
JP5304536B2 (ja) * 2009-08-24 2013-10-02 ソニー株式会社 半導体装置
JP5696513B2 (ja) * 2011-02-08 2015-04-08 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277390A (ja) * 2004-02-27 2005-10-06 Handotai Rikougaku Kenkyu Center:Kk 半導体装置及びその製造方法
JP2008300567A (ja) * 2007-05-30 2008-12-11 Tokyo Electron Ltd 半導体装置の製造方法、半導体製造装置及び記憶媒体
JP2013033900A (ja) * 2011-07-05 2013-02-14 Sony Corp 半導体装置、電子機器、及び、半導体装置の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016190059A1 (ja) * 2015-05-22 2016-12-01 ソニー株式会社 半導体装置、製造方法、固体撮像素子、および電子機器
US10332927B2 (en) 2015-05-22 2019-06-25 Sony Corporation Semiconductor device, manufacturing method, solid state image sensor, and electronic equipment
US11776923B2 (en) 2015-05-22 2023-10-03 Sony Corporation Semiconductor device, manufacturing method, solid state image sensor, and electronic equipment
JP2019515511A (ja) * 2016-05-16 2019-06-06 レイセオン カンパニー ３ｄ集積デバイスにおける相互接続のためのバリア層
JP2020043120A (ja) * 2018-09-06 2020-03-19 株式会社東芝 半導体装置
WO2020071103A1 (ja) * 2018-10-05 2020-04-09 ソニーセミコンダクタソリューションズ株式会社 半導体装置およびその製造方法、撮像素子
US11742374B2 (en) 2018-10-05 2023-08-29 Sony Semiconductor Solutions Corporation Semiconductor device, method of manufacturing semiconductor device, and imaging element
JP2022528073A (ja) * 2020-02-17 2022-06-08 長江存儲科技有限責任公司 ハイブリッドウェハ接合方法およびその構造
US11769747B2 (en) 2020-12-16 2023-09-26 Kioxia Corporation Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
TW201517233A (zh) 2015-05-01
US20150108648A1 (en) 2015-04-23
TW202040782A (zh) 2020-11-01
TWI723895B (zh) 2021-04-01
TWI712140B (zh) 2020-12-01

Similar Documents

Publication Publication Date Title
JP2015079901A (ja) 半導体装置及び半導体装置の製造方法
TWI590380B (zh) 一種製造半導體元件內連線結構的方法
TWI701741B (zh) 半導體裝置之製造方法
KR20100107604A (ko) 배선 구조물 및 이의 형성 방법
TW202125756A (zh) 半導體結構
TWI595597B (zh) 形成金屬內連接之方法
TW201903921A (zh) 半導體裝置及其製造方法
US20120028460A1 (en) Semiconductor device and method of fabricating the same
US20080286899A1 (en) Method for manufacturing semiconductor device and method for manufacturing system-in-package using the same
CN113013141A (zh) 半导体结构
JP2009283569A (ja) 半導体装置
US20220102302A1 (en) Method of manufacturing semiconductor device
JP2011044625A (ja) 半導体装置、および半導体装置の製造方法
US7622331B2 (en) Method for forming contacts of semiconductor device
JP2007214178A (ja) 半導体装置およびその製造方法
JP2012119444A (ja) 半導体装置
JP2007115853A (ja) 半導体装置及びその製造方法
KR20150067082A (ko) 반도체 디바이스용 배선 구조
KR100850075B1 (ko) 반도체 소자 제조 방법
KR100737701B1 (ko) 반도체 소자의 배선 형성 방법
KR100521453B1 (ko) 반도체 소자의 다층 배선 형성방법
KR100545900B1 (ko) 반도체 소자 제조방법
JP2004273593A (ja) 半導体装置及びその製造方法
KR101069440B1 (ko) 반도체 소자의 금속 패턴 및 그 형성방법
JP4007317B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170203

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170804