JP2019140178A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2019140178A
JP2019140178A JP2018020308A JP2018020308A JP2019140178A JP 2019140178 A JP2019140178 A JP 2019140178A JP 2018020308 A JP2018020308 A JP 2018020308A JP 2018020308 A JP2018020308 A JP 2018020308A JP 2019140178 A JP2019140178 A JP 2019140178A
Authority
JP
Japan
Prior art keywords
film
metal
recess
diffusion prevention
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018020308A
Other languages
English (en)
Inventor
羽多野　正亮
Shosuke Hatano
正亮 羽多野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2018020308A priority Critical patent/JP2019140178A/ja
Priority to US16/100,646 priority patent/US10685875B2/en
Publication of JP2019140178A publication Critical patent/JP2019140178A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05546—Dual damascene structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】金属拡散に対する信頼性を向上させることが可能な半導体装置を提供する。【解決手段】実施形態に係る半導体装置は、第１半導体基板と、第１絶縁膜と、第１金属膜と、第２半導体基板と、第２絶縁膜と、第２金属膜と、第１拡散防止膜と、第２拡散防止膜と、を備える。第１絶縁膜は、第１半導体基板に設けられ、表面部に第１凹部を有する。第１金属膜は、第１凹部に設けられ、第１絶縁膜から露出した第１表面を有する。第２絶縁膜は、第２半導体基板に設けられ、第１絶縁膜の表面と接合された表面を有する表面部に第２凹部を有する。第２金属膜は、第２凹部に設けられ、第２絶縁膜から露出した第２表面を有し、第２表面が第１表面と接合されている。第１拡散防止膜は、第１凹部と第２凹部とに設けられ、第１金属膜および第２金属膜を覆う。第２拡散防止膜は、第１拡散防止膜の外周部に設けられている。【選択図】 図２

Description

本発明の実施形態は、半導体装置に関する。
従来、複数の半導体基板を貼り合わせる貼合技術が知られている。この貼合技術では、メモリ等の半導体素子が形成された半導体基板と、その半導体素子の周辺回路とが形成された半導体基板とを貼り合わせる。このとき、パッドとして機能する金属膜同士が接合される。接合面を除く各金属膜の表面は、絶縁膜で覆われている。
特開２０１５−７９９０１号公報
上記貼合技術では、金属膜間で位置ずれが発生し得る。この位置ずれが発生すると、接合面の一部から金属が絶縁膜内へ拡散する場合がある。この場合、ＴＤＤＢ（Time Dependent Dielectric Breakdown）等の信頼性が低下するおそれがある。
本発明の実施形態は、金属拡散に対する信頼性を向上させることが可能な半導体装置を提供する。
本実施形態に係る半導体装置は、第１半導体基板と、第１絶縁膜と、第１金属膜と、第２半導体基板と、第２絶縁膜と、第２金属膜と、第１拡散防止膜と、第２拡散防止膜と、を備える。第１絶縁膜は、第１半導体基板に設けられ、表面部に第１凹部を有する。第１金属膜は、第１凹部に設けられ、第１絶縁膜から露出した第１表面を有する。第２絶縁膜は、第２半導体基板に設けられ、第１絶縁膜の表面と接合された表面を有する表面部に第２凹部を有する。第２金属膜は、第２凹部に設けられ、第２絶縁膜から露出した第２表面を有し、第２表面が第１表面と接合されている。第１拡散防止膜は、第１凹部と第２凹部とに設けられ、第１金属膜および第２金属膜を覆う。第２拡散防止膜は、第１拡散防止膜の外周部に設けられている。
本実施形態に係る半導体装置を説明するための模式図である。 （ａ）は、本実施形態に係る半導体装置の接合部分を示す断面図であり、（ｂ）は、（ａ）に示す切断線Ｘ−Ｘに沿った断面図である。 絶縁膜に凹部を形成する工程を示す断面図である。 絶縁膜の凹部に拡散防止膜を成膜する工程を示す断面図である。 拡散防止膜をエッチバックする工程を示す断面図である。 拡散防止膜および金属膜を凹部内に埋め込む工程を示す断面図である。 変形例に係る半導体装置を説明するための模式図である。
以下、図面を参照して本発明の実施形態を説明する。本実施形態は、本発明を限定するものではない。
図１は、本実施形態に係る半導体装置を説明するための模式図である。図１に示すように、本実施形態に係る半導体装置は、第１半導体部材１と第２半導体部材２とを貼り合わせることによって構成される。第１半導体部材１および第２半導体部材２は、複数の半導体チップを有するウェハ状に形成されている。
第１半導体部材１では、半導体基板１１上に、半導体素子層１２と、配線層１３と、パッド層１４とが、形成されている。半導体素子層１２には、半導体素子が形成されている。半導体素子が、例えば３次元半導体メモリである場合、この３次元半導体メモリは、電極膜（不図示）と絶縁膜（不図示）とが交互に積層された積層体を有する。また、この積層体を貫通するホール内には、電子を保持する機能膜が形成されている。配線層１３には、上記半導体素子に接続された配線が形成されている。パッド層１４には、この配線と接続されたパッドが形成されている。
第２半導体部材２では、半導体基板２１上に、半導体素子層２２と、配線層２３と、パッド層２４とが、形成されている。半導体素子層２２には、半導体素子層１２の半導体素子を駆動するための駆動素子が形成されている。この駆動素子には、例えばトランジスタを用いることができる。配線層２３には、この駆動素子に接続された配線が形成されている。パッド層２４には、この配線と接続されたパッドが形成されている。
本実施形態では、第１半導体部材１と第２半導体部材２との貼り合わせによって、パッド層１４とパッド層２４とが接合される。以下、図２（ａ）および図２（ｂ）を参照して、この接合部分の構造について説明する。
図２（ａ）は、本実施形態に係る半導体装置の接合部分を示す断面図である。図２（ｂ）は、図２（ａ）に示す切断線Ｘ−Ｘに沿った断面図である。
図２（ａ）および図２（ｂ）に示すように、パッド層１４は、絶縁膜１４１と、金属膜１４２と、拡散防止膜１４３と、拡散防止膜１４４と、を有する。一方、パッド層２４は、絶縁膜２４１と、金属膜２４２と、拡散防止膜２４３と、拡散防止膜２４４と、を有する。
絶縁膜１４１は第１絶縁膜に相当し、絶縁膜２４１は第２絶縁膜に相当する。絶縁膜１４１および絶縁膜２４１は、例えばシリコン酸化膜（ＳｉＯ２）として形成される。これらの絶縁膜は互いに接合されている。
金属膜１４２は、第１金属膜に相当し、金属膜２４２は第２金属膜に相当する。金属膜１４２および金属膜２４２は、銅（Ｃｕ）、コバルト（Ｃｏ）等の金属の単層膜または積層膜として形成される。本実施形態では、複数の金属膜１４２と複数の金属膜２４２が、同じ方向に配列されている。
また、金属膜１４２は、絶縁膜１４１から露出した表面１４２ａを有し、金属膜２４２は、絶縁膜２４１から露出した表面２４２ａを有する。表面１４２ａは第１表面に相当し、表面２４２ａは第２表面に相当する。表面１４２ａおよび表面２４２ａは、互いに接合されている。
拡散防止膜１４３および拡散防止膜２４３は、第１拡散防止膜に相当する。拡散防止膜１４３および拡散防止膜２４３は、例えばバリア膜として、タンタル（Ｔａ）、ニオブ（Ｎｂ）、チタン（Ｔｉ）、タングステン（Ｗ）、バナジウム（Ｖ）等の高融点金属膜、高融点金属の窒化膜、あるいは高融点金属及び高融点金属の窒化物等の積層膜等として形成される。拡散防止膜１４３は、絶縁膜１４１内で金属膜１４２を覆う。これにより、金属膜１４２に含まれた金属が絶縁膜１４１内へ拡散することを防止できる。一方、拡散防止膜２４３は、絶縁膜２４１内で金属膜２４２を覆う。これにより、金属膜２４２が絶縁膜２４１内へ拡散することを防止できる。
拡散防止膜１４４および拡散防止膜２４４は、第２拡散防止膜に相当する。拡散防止膜１４４および拡散防止膜２４４は、Ｃｕ拡散する機能を持つ膜として形成される。例えば、シリコン窒化膜（ＳｉＮ）、シリコン炭窒化膜（ＳｉＣＮ）等の絶縁性の窒化膜を用いることができる。また、タンタル（Ｔａ）、ニオブ（Ｎｂ）、チタン（Ｔｉ）、タングステン（Ｗ）、バナジウム（Ｖ）等の高融点金属膜、高融点金属の窒化膜、あるいは高融点金属及び高融点金属の窒化物等の積層膜等の導電性膜を用いることもできる。なお、その導電性膜は、拡散防止膜１４３および拡散防止膜２４３と同膜種を選択しても問題はない。拡散防止膜１４４は、拡散防止膜１４３の外周部に設けられている。一方、拡散防止膜２４４は、拡散防止膜２４３の外周部に設けられている。
以下、図３〜図６を参照して、本実施形態に係る半導体装置の一部の製造工程について説明する。ここでは、パッド層１４の製造工程について説明する。
まず、図３に示すように、絶縁膜１４１に凹部１４５を形成する。凹部１４５は、例えば、フォトリソグラフィおよびＲＩＥ（Reactive Ion Etching）等の技術を用いて形成される。
次に、図４に示すように、凹部１４５の内面および絶縁膜１４１の上面に拡散防止膜１４４を成膜する。拡散防止膜１４４は、例えばＣＶＤ（Chemical Vapor Deposition）等の技術を用いて成膜される。
次に、図５に示すように、凹部１４５の内側面のみに拡散防止膜１４４が残るように拡散防止膜１４４をエッチバックする。最後に、図６に示すように、拡散防止膜１４３および金属膜１４２が凹部１４５内に埋め込まれる。
パッド層２４も、上述したパッド層１４と同様の製造工程で形成される。その後、図２（ａ）に戻って、金属膜１４２の表面１４２ａと金属膜２４２の表面２４２ａとが接合され、また、絶縁膜１４１と絶縁膜２４１も接合される。このとき、図２（ａ）に示すように、金属膜１４２と金属膜２４２との間で位置ずれが発生し得る。
しかし、本実施形態よれば、図２（ａ）の領域Ｒに示すように、各金属膜の位置ずれ部分は、拡散防止膜１４４または拡散防止膜２４４に接触している。そのため、位置ずれ部分からの金属拡散を防止することができる。
なお、拡散防止膜１４４および拡散防止膜２４４の材料によっては、これらの拡散防止膜同士の接合力を十分に得られない可能性がある。
そこで、本実施形態では、図２（ａ）に示すように、拡散防止膜１４４および拡散防止膜２４４の幅Ｗは、位置ずれの許容値Ａよりも大きくて距離Ｄの１／３よりも小さい。ここで、距離Ｄは、互いに隣り合う金属膜１４２（または金属膜２４２同士）をそれぞれ覆う拡散防止膜１４３（または拡散防止膜２４３）間の最短距離である。
幅Ｗの寸法を上記範囲に規定することによって、拡散防止膜１４４間または拡散防止膜２４４間に絶縁膜１４１と絶縁膜２４１との接合部分を確保することができる。そのため、パッド層１４とパッド層２４の貼合をより強化することができる。
（変形例）
図７は、変形例に係る半導体装置を説明するための模式図である。図７では、第１半導体部材１が、複数の半導体ウェハを積層することによって構成されている。各半導体ウェハには、半導体メモリ等の半導体素子が形成されている。本変形例に係る半導体装置は、最下層の第１半導体部材１に第２半導体部材２を貼り合わせることによって構成される。
この半導体装置にも、第１実施形態と同様に、拡散防止膜１４４および拡散防止膜２４４が設けられている。そのため、金属膜の位置ずれが発生しても、金属拡散を回避できる。よって、信頼性を向上させることが可能となる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１４１ 第１絶縁膜、１４２ 第１金属膜、１４２ａ 第１表面、１４３、２４３ 第１拡散防止膜、１４４、２４４ 第２拡散防止膜、２４１ 第２絶縁膜、２４２ 第２金属膜、２４２ａ 第２表面

Claims (4)

  1. 第１半導体基板と、
    前記第１半導体基板に設けられ、表面部に第１凹部を有する第１絶縁膜と、
    前記第１凹部に設けられ、前記第１絶縁膜から露出した第１表面を有する第１金属膜と、
    第２半導体基板と、
    前記第２半導体基板に設けられ、前記第１絶縁膜の表面と接合された表面を有する表面部に第２凹部を有する第２絶縁膜と、
    前記第２凹部に設けられ、前記第２絶縁膜から露出した第２表面を有し、前記第２表面が前記第１表面と接合された第２金属膜と、
    前記第１凹部と前記第２凹部とに設けられ、前記第１金属膜及び前記第２金属膜を覆う第１拡散防止膜と、
    前記第１拡散防止膜の外周部に設けられた第２拡散防止膜と、
    を、備える半導体装置。
  2. 複数の前記第１金属膜および複数の前記第２金属膜が同じ方向に配列され、
    前記第２拡散防止膜の幅が、互いに隣り合う前記第１金属膜または前記第２金属膜をそれぞれ覆う前記第１拡散防止膜間の最短距離の１／３よりも小さい、請求項１に記載の半導体装置。
  3. 前記第２拡散防止膜が窒化膜である、請求項１または２に記載の半導体装置。
  4. 前記窒化膜が、シリコン窒化膜またはシリコン炭窒化膜である、請求項３に記載の半導体装置。
JP2018020308A 2018-02-07 2018-02-07 半導体装置 Pending JP2019140178A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018020308A JP2019140178A (ja) 2018-02-07 2018-02-07 半導体装置
US16/100,646 US10685875B2 (en) 2018-02-07 2018-08-10 Semiconductor device having multiple lateral anti-diffusion films

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018020308A JP2019140178A (ja) 2018-02-07 2018-02-07 半導体装置

Publications (1)

Publication Number Publication Date
JP2019140178A true JP2019140178A (ja) 2019-08-22

Family

ID=67475757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018020308A Pending JP2019140178A (ja) 2018-02-07 2018-02-07 半導体装置

Country Status (2)

Country Link
US (1) US10685875B2 (ja)
JP (1) JP2019140178A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11411016B2 (en) 2020-03-19 2022-08-09 Kioxia Corporation Semiconductor memory device
US11658169B2 (en) 2020-03-23 2023-05-23 Kioxia Corporation Semiconductor device
US12002777B2 (en) 2021-03-16 2024-06-04 Kioxia Corporation Semiconductor device with bonded substrates

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11088076B2 (en) * 2019-12-27 2021-08-10 Sandisk Technologies Llc Bonding pads embedded in a dielectric diffusion barrier and having recessed metallic liners
JP2021136271A (ja) * 2020-02-25 2021-09-13 キオクシア株式会社 半導体装置およびその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012019147A (ja) * 2010-07-09 2012-01-26 Canon Inc 固体撮像装置
JP2012084881A (ja) * 2010-10-14 2012-04-26 Soytec 接続構造体を実現するためのプロセス
US20140117546A1 (en) * 2012-06-05 2014-05-01 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid bonding mechanisms for semiconductor wafers

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7402509B2 (en) * 2005-03-16 2008-07-22 Intel Corporation Method of forming self-passivating interconnects and resulting devices
JP5380901B2 (ja) * 2008-05-12 2014-01-08 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US8482132B2 (en) * 2009-10-08 2013-07-09 International Business Machines Corporation Pad bonding employing a self-aligned plated liner for adhesion enhancement
JP2011166015A (ja) * 2010-02-12 2011-08-25 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
FR2963158B1 (fr) * 2010-07-21 2013-05-17 Commissariat Energie Atomique Procede d'assemblage par collage direct entre deux elements comprenant des portions de cuivre et de materiaux dielectriques
EP3534399A1 (en) * 2011-05-24 2019-09-04 Sony Corporation Semiconductor device
US8896125B2 (en) * 2011-07-05 2014-11-25 Sony Corporation Semiconductor device, fabrication method for a semiconductor device and electronic apparatus
JP5994274B2 (ja) * 2012-02-14 2016-09-21 ソニー株式会社 半導体装置、半導体装置の製造方法、及び、電子機器
JP5925006B2 (ja) 2012-03-26 2016-05-25 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP2014003081A (ja) 2012-06-15 2014-01-09 Ps4 Luxco S A R L 半導体装置及びその製造方法
US9034769B2 (en) * 2012-12-12 2015-05-19 Micron Technology, Inc. Methods of selectively removing a substrate material
US9276195B2 (en) * 2013-03-22 2016-03-01 Hiroyuki Kanaya Magnetic random access memory
JP2015079901A (ja) 2013-10-18 2015-04-23 株式会社東芝 半導体装置及び半導体装置の製造方法
FR3021455B1 (fr) * 2014-05-21 2017-10-13 St Microelectronics Crolles 2 Sas Procede d'aplanissement d'evidements remplis de cuivre
CN105206561B (zh) * 2014-05-28 2018-08-10 中芯国际集成电路制造(上海)有限公司 互连结构的形成方法和半导体结构
KR102211143B1 (ko) * 2014-11-13 2021-02-02 삼성전자주식회사 반도체 장치 및 그 제조 방법
US11031285B2 (en) * 2017-10-06 2021-06-08 Invensas Bonding Technologies, Inc. Diffusion barrier collar for interconnects

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012019147A (ja) * 2010-07-09 2012-01-26 Canon Inc 固体撮像装置
JP2012084881A (ja) * 2010-10-14 2012-04-26 Soytec 接続構造体を実現するためのプロセス
US20140117546A1 (en) * 2012-06-05 2014-05-01 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid bonding mechanisms for semiconductor wafers

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11411016B2 (en) 2020-03-19 2022-08-09 Kioxia Corporation Semiconductor memory device
TWI785480B (zh) * 2020-03-19 2022-12-01 日商鎧俠股份有限公司 半導體記憶裝置
US11658169B2 (en) 2020-03-23 2023-05-23 Kioxia Corporation Semiconductor device
US12002777B2 (en) 2021-03-16 2024-06-04 Kioxia Corporation Semiconductor device with bonded substrates

Also Published As

Publication number Publication date
US20190244856A1 (en) 2019-08-08
US10685875B2 (en) 2020-06-16

Similar Documents

Publication Publication Date Title
JP2019140178A (ja) 半導体装置
JP6330151B2 (ja) 半導体装置及びその製造方法
JP6212720B2 (ja) 半導体装置及びその製造方法
JP6034095B2 (ja) 半導体装置およびその製造方法
JP5802515B2 (ja) 半導体装置及びその製造方法
JP4984549B2 (ja) 半導体装置及びその製造方法
JP4280204B2 (ja) 半導体装置
TW201517233A (zh) 半導體裝置及半導體裝置的製造方法
JP2020155490A (ja) 半導体装置
JP4383274B2 (ja) 半導体装置および半導体ウエハの製造方法
JP2009088269A (ja) 半導体装置、およびその製造方法
KR102161793B1 (ko) 반도체 장치 및 그 제조 방법
JP5078823B2 (ja) 半導体装置
JP4609985B2 (ja) 半導体チップおよびその製造方法ならびに半導体装置
JP2012199391A (ja) 半導体装置及びその製造方法
JP5412071B2 (ja) 半導体装置
JP2008041804A (ja) 半導体装置及びその製造方法
TWI587418B (zh) 半導體裝置及其製造方法
JP6362254B2 (ja) 半導体装置およびその製造方法
JP5424551B2 (ja) 半導体装置
JP2006147626A (ja) 半導体装置
JP2015002219A (ja) 半導体ウエハにおける成膜方法
JP2019054152A (ja) 半導体装置及びその製造方法
JP2007281197A (ja) 半導体装置及びその製造方法
TW201639162A (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180906

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211021

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220325