CN105206561B - 互连结构的形成方法和半导体结构 - Google Patents

互连结构的形成方法和半导体结构 Download PDF

Info

Publication number
CN105206561B
CN105206561B CN201410230783.2A CN201410230783A CN105206561B CN 105206561 B CN105206561 B CN 105206561B CN 201410230783 A CN201410230783 A CN 201410230783A CN 105206561 B CN105206561 B CN 105206561B
Authority
CN
China
Prior art keywords
layer
interconnection structure
forming method
metallic
structure according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410230783.2A
Other languages
English (en)
Other versions
CN105206561A (zh
Inventor
肖德元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410230783.2A priority Critical patent/CN105206561B/zh
Priority to US14/671,358 priority patent/US9728504B2/en
Publication of CN105206561A publication Critical patent/CN105206561A/zh
Application granted granted Critical
Publication of CN105206561B publication Critical patent/CN105206561B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1094—Conducting structures comprising nanotubes or nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)

Abstract

一种互连结构的形成方法和一种半导体结构，所述互连结构的形成方法包括：提供衬底；在所述衬底上形成牺牲层；刻蚀所述牺牲层至衬底表面，在所述牺牲层内形成开口，所述开口暴露出部分衬底的表面；在所述开口底部的衬底上以及牺牲层上形成催化层；在所述催化层表面形成垂直于衬底表面的碳纳米管束；去除所述牺牲层、位于牺牲层上的催化层和碳纳米管束，保留位于所述开口内的碳纳米管束；形成覆盖所述衬底表面的第一介质层，所述第一介质层的表面与剩余的碳纳米管束的表面齐平；在所述第一介质层和碳纳米管束上形成第二介质层；在所述第二介质层内形成第二导电层，所述第二导电层与碳纳米管束顶部电连接。所述方法可以提高互连结构的可靠性。

Description

互连结构的形成方法和半导体结构
技术领域
本发明涉及半导体技术领域，特别涉及一种互连结构的形成方法和一种半导体结构。
背景技术
随着半导体技术的发展，超大规模集成电路的芯片集成度已经高达几亿乃至几十亿个器件的规模，两层以上的多层金属互连技术广泛得以使用。传统的金属互连是由铝金属制成的，但随着集成电路芯片中器件特征尺寸的不断减小，金属互连线中的电路密度不断增加，要求的响应时间不断减小，传统的铝互连线已经不能满足要求。工艺尺寸小于130纳米以后，铜互连技术已经取代了铝互连技术。但随着特征尺寸的进一步微细化，互连线所承载的电流密度越来越大，接近铜互连线的极限，同时铜互连线表面的表面散射和晶界散射也逐渐加剧，导致铜互连线的电阻增大，使得互连结构的可靠性下降。所以，需要寻找新的能够替换铜的材料以提高互连结构的可靠性。
碳纳米管(Carbon Nanotube，CNT)拥有诸多优越的特性，是目前被公认为可替代铜互连的新型互连材料。碳纳米管拥有良好的热传导性，利于互连结构的散热；并且由于碳纳米管中的载流子输运模式为弹道输运，载流子在碳纳米管中的迁移基本不受散射作用，使得碳纳米管能够承载较大的电流密度；同时碳纳米管还具有良好的机械强度和热稳定性以及低能耗等优点。
由于碳纳米管的横向生长难度较大，目前，一般在垂直通孔内形成碳纳米管作为互连结构的一部分。但是现有采用碳纳米管形成互连结构的可靠性还有待进一步的提高。
发明内容
本发明解决的问题是提供一种互连结构的形成方法和一种半导体结构，可以提高互连结构的可靠性。
为解决上述问题，本发明提供一种互连结构的形成方法，包括：提供衬底；在所述衬底上形成牺牲层；刻蚀所述牺牲层至衬底表面，在所述牺牲层内形成开口，所述开口暴露出部分衬底的表面；在所述开口底部的衬底上以及牺牲层上形成催化金属层；在所述催化层表面形成垂直于衬底表面的碳纳米管束；去除所述牺牲层、位于牺牲层上的催化层和碳纳米管束，保留位于所述开口内的碳纳米管束；形成覆盖所述衬底表面的第一介质层，所述第一介质层的表面与剩余的碳纳米管束的表面齐平；在所述第一介质层和碳纳米管束上形成第二介质层；在所述第二介质层内形成第二导电层，所述第二导电层与碳纳米管束顶部电连接。
可选的，所述催化层由分散分布的金属粒子组成。
可选的，所述金属粒子的材料至少包括金、银、铜、铁、钴或镍中的一种。
可选的，所述金属粒子的直径小于10nm。
可选的，相邻金属粒子之间的间距为1nm～5nm。
可选的，形成所述催化层的方法包括：通过激光烧蚀工艺形成所述金属粒子之后，将金属粒子分散在溶液中；将所述金属粒子的溶液旋涂或旋涂于所述开口底部的衬底表面以及牺牲层表面；通过烘干处理，将溶剂蒸发，使金属粒子分散在所述开口底部的衬底表面和牺牲层表面形成催化层。
可选的，通过激光烧蚀工艺形成所述金属粒子的方法包括：采用待形成金属粒子的金属块材或片材作为金属靶材，利用脉冲激光烧蚀所述金属靶材，形成金属粒子，所述脉冲激光能量密度为3J/cm2～10J/cm2，频率为8Hz～12Hz。
可选的，形成所述金属粒子之后，对所述金属粒子进行筛选，选择直径均匀的金属粒子分散在溶液中。
可选的，采用等离子体增强化学气相沉积工艺形成所述碳纳米管束，所述碳纳米管束由若干分立的碳纳米管组成。
可选的，所述等离子体增强学气相沉积气体采用的反应气体为甲烷、乙烷、乙烯或乙炔，载气为H2，反应气体流量为5sccm～100sccm，H2的流量为50sccm～1000sccm，反应温度为400℃～1000℃。
可选的，所述碳纳米管的直径为1nm～10nm。
可选的，所述牺牲层的材料为光刻胶、有机底部抗反射材料或有机顶部抗反射材料。
可选的，所述第一介质层的形成方法包括：形成覆盖衬底和碳纳米管束的第一介质材料层之后，以所述碳纳米管束顶部表面作为停止位置，采用化学机械掩膜工艺对所述第一介质材料层进行平坦化，形成第一介质层。
可选的，所述衬底内具有第一导电层，所述第一导电层的表面与衬底表面齐平；所述牺牲层内的开口底部暴露出第一导电层的表面。
可选的，在形成所述牺牲层之前，在所述衬底表面形成第一阻挡层，再在所述第一阻挡层表面形成所述牺牲层。
可选的，在所述开口底部的衬底表面以及牺牲层表面形成扩散阻挡层和位于所述扩散阻挡层表面的电接触层。
可选的，采用物理气相沉积工艺形成所述扩散阻挡层和电接触层。
可选的，采用溅射工艺形成所述扩散阻挡层和电接触层。
可选的，在形成所述第二介质层之前，在所述第一介质层表面和碳纳米管束表面形成第二阻挡层，然后在所述第二阻挡层表面形成第二介质层。
为解决上述问题，本发明的技术方案还提供一种半导体结构，包括：衬底，所述衬底内具有第一导电层，所述第一导电层的表面与衬底表面齐平；位于第一导电层上垂直于所述衬底表面的碳纳米管束；位于所述衬底上，覆盖衬底和碳纳米管束的第一介质材料层，所述碳纳米管处于密闭空间内。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案中，在衬底上形成牺牲层之后，刻蚀所述牺牲层至衬底表面形成开口；在所述开口底部和牺牲层表面形成催化层之后，在所述催化层表面形成碳纳米管束；然后去除所述牺牲层，以及牺牲层顶部的碳纳米管束，保留衬底表面的碳纳米管束；形成覆盖衬底表面的第一介质层，所述第一介质层的表面与碳纳米管束的表面齐平；在所述第一介质层和碳纳米管束上形成第二介质层；在所述第二介质层内形成第二导电层，所述第二导电层与碳纳米管束顶部电连接。由于所述碳纳米管束具有较高的载流子迁移率和电流密度承受能力，能够提高衬底与第二介质层内的第二导电层之间的互连性能，并且，形成所述碳纳米管的过程中，在形成碳纳米管之后再形成第一介质层，不需要对所述碳纳米管进行化学机械研磨，从而可以避免研磨液进入所述碳纳米管之间，对碳纳米管造成污染而影响所述碳纳米管的性能，从而可以提高最终形成的互连结构的性能。
进一步的，在形成所述第一介质层的过程中，由于相邻碳纳米管之间的间距很小，反应气体很难进入碳纳米管之间，而首先会在碳纳米管顶部以及侧壁形成第一介质材料，将碳纳米管顶部和侧壁的间隙封闭，从而后续沉积第一介质材料的过程中，反应气体也不会进入所述碳纳米管之间的间隙内，不会在所述碳纳米管之间形成第一介质材料。从而，可以避免所述碳纳米管的性质受到第一介质材料的影响而使所述碳纳米管的导电性能发生变化。
进一步的，采用化学机械研磨工艺对所述第一介质材料层进行平坦化形成第一介质层时，碳纳米管的两侧及顶部均有第一介质材料层的覆盖，使得所述碳纳米管处于密闭空间内，研磨液无法进入所述碳纳米管之间。当暴露出所述碳纳米管的顶部表面时，研磨停止，从而后续也不会在有研磨液进入碳纳米管之间对所述碳纳米管造成杂质污染，可以确保所述碳纳米管的性能不受影响。并且，对所述第一介质材料层进行平坦化的过程中，所述碳纳米管顶部覆盖有第一介质材料层，使得所述碳纳米管受到的机械应力较小，不会造成碳纳米管底部与电接触层之间发生脱落问题，从而可以确保所述碳纳米管底部与电接触层之间具有较好的电连接性能。
附图说明
图1至图5是本发明的一个实施例的互连结构的形成方法；
图6至图16是本发明的另一实施例的互连结构的形成方法。
具体实施方式
如背景技术中所述，现有采用碳纳米管形成的互连结构的可靠性还有待进一步的提高。
请参考图1至图5为本发明的一个实施例的互连结构的形成方法。
请参考图1，提供衬底10，所述衬底10内形成有第一导电层11，所述第一导电层11与衬底10之间还形成有第一扩散阻挡层12，所述第一扩散阻挡层12可以阻挡第一导电层11内的金属原子的扩散。
请参考图2，在所述衬底10表面依次形成第一阻挡层21和位于所述第一阻挡层21表面的第一介质层22，并且刻蚀所述第一介质层22和第一阻挡层21，形成通孔23，所述通孔23暴露出第一导电层11的部分表面，并且在所述通孔23底部的第一导电层11表面以及第一介质层22表面形成第二扩散阻挡层31和位于所述第二扩散阻挡层31表面的电接触层32。
请参考图3，在所述电接触层32表面形成金属纳米粒子层33，然后在所述金属纳米粒子层33表面形成碳纳米管34。
请参考图4，采用化学机械研磨工艺平坦化所述碳纳米管34，以所述第一介质层22为停止层，去除所述第一介质层22上的第二扩散阻挡层31、电接触层32、金属纳米粒子层33和部分碳纳米管34，使所述通孔23(请参考图3)内的碳纳米管34的顶部与第一介质层22的表面齐平。
请参考图5，在所述第一介质层22及碳纳米管34顶部形成第二阻挡层41以及位于所述第二扩散阻挡层41表面的第二介质层42，刻蚀所述第二介质层42及第二扩散阻挡层41形成开口，所述开口暴露出碳纳米管34的顶部表面；在所述开口内壁表面形成第三扩散阻挡层44及位于所述第三扩散阻挡层44表面并填充满所述开口的第二导电层43。
该实施例中，为了使通孔内的碳纳米管与第一介质层22的表面齐平，需要使最初形成的碳纳米管34的顶部高于第一介质层22的表面，然后再进行平坦化。所述平坦化工艺还需要对第一介质层22上的碳纳米管进行平坦化处理，所以该平坦化过程时间较长，在这个过程中，会有大量研磨液以及被研磨材料进入所述通孔23(请参考图2)内，使得所述通孔内23残留大量杂质且不容易去除，从而影响形成的互连结构的性能。并且，在平坦化所述通孔内的碳纳米管34时，由于碳纳米管的机械强度较大，平坦化过程中受到研磨力作用，容易使碳纳米管34下端与电接触层剥离，影响碳纳米管34与电接触层之间的电连接性能，从而影响互连结构的性能。
本实施例中，提供一种互连结构的形成方法，可以避免对碳纳米管进行平坦化过程中的研磨液残留，从而可以提高互连结构的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
请参考图6，提供衬底100。
本实施例中，所述衬底100包括：半导体基底、位于半导体基底表面的绝缘层、位于绝缘层内的第一导电层101，所述导电层101的顶部表面与绝缘层表面齐平。
所述半导体基底的材料包括硅、锗、锗化硅、砷化镓等半导体材料，所述半导体基底可以是体材料也可以是复合结构如绝缘体上硅。本领域的技术人员可以根据半导体基底上形成的半导体器件选择所述半导体基底的类型，因此所述半导体基底的类型不应限制本发明的保护范围。
所述衬底100还包括形成于所述半导体基底表面的器件结构，所述器件结构包括：晶体管的栅极结构、熔丝结构、电阻、电容、电感中的一种或多种。所述绝缘层位于所述半导体基底表面，并且覆盖所述器件结构，所述绝缘层的材料为氧化硅、氮化硅、氮氧化硅、低K介质材料、超低K介质材料中的一种或多种。
所述衬底100还包括形成于半导体基底表面或器件结构表面的电互连结构，所述电互连结构用于使器件结构之间实现电互连，所述电互连结构的材料包括金属或金属化合物，例如铜、钨、铝、钛、捏、氮化钛和氮化钽中的一种或多种组合。所述电互连结构包括：形成于半导体基底表面或器件结构表面的导电插塞、以及形成于导电插塞顶部的第一导电层101，所述第一导电层101用于使导电插塞之间实现电连接。所述第一导电层101的材料为Cu、Al或W等金属材料。
本实施例中，所述第一导电层101与绝缘层之间还形成有第一扩散阻挡层102，所述第一扩散阻挡层102可以阻挡所述第一导电层101内的金属原子扩散进入衬底100内。所述第一扩散阻挡层102的材料为Ta或TaN，还可以是Ta层和TaN层的堆叠结构。
请参考图7，在所述衬底100上形成牺牲层202。
所述牺牲层202的材料为光刻胶、有机底部抗反射材料、有机顶部抗反射材料等易于采用湿法腐蚀工艺去除的材料。本实施例中，所述牺牲层202的材料为光刻胶，可以采用旋涂工艺形成所述牺牲层202。
本实施例中，所述牺牲层202还覆盖第一导电层101及第一扩散阻挡层102的表面。
本实施例中，在形成所述牺牲层202之前，首先在所述衬底100表面形成第一阻挡层201。所述第一阻挡层201的材料为SiN或SiCN，所述第一阻挡层201作为后续刻蚀牺牲层的刻蚀阻挡层。所述第一阻挡层201的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺等。
请参考图8，刻蚀所述牺牲层202至衬底100表面，在所述牺牲层202内形成开口203，所述开口203暴露出部分衬底100的表面。
本实施例中，由于所述牺牲层202的材料为光刻胶层，可以对所述光刻胶层进行曝光显影形成图形化光刻胶层之后，再沿所述图形化光刻胶层刻蚀所述第一阻挡层201，形成所述开口203。
在本发明的其他实施例中，形成所述开口203的方法包括：在所述牺牲层202表面形成图形化掩膜层，以所述图形化掩膜层为掩膜刻蚀所述牺牲层202和第一阻挡层201，至暴露出第一导电层101的表面，形成开口203。
本实施例中，所述开口203的宽度小于第一导电层101的宽度，且所述开口203完全位于所述第一导电层101表面，使得后续在所述开口203内形成的导电结构完全位于所述第一导电层101表面。
请参考图9，在所述开口203底部以及牺牲层202表面形成第二扩散阻挡层204和位于所述第二扩散阻挡层204表面的电接触层205。
所述第二扩散阻挡层204的材料为Ta或TaN，还可以是TaN层和Ta层的堆叠结构，本实施例中，所述第二扩散阻挡层204为TaN层和Ta层的堆叠结构。所述电接触层205的材料为TiN。
所述第二扩散阻挡层204和电接触层205可以采用物理气相沉积工艺或化学气相沉积工艺形成。本实施例中，采用溅射工艺形成所述第二扩散阻挡层204和电接触层205。由于所述溅射工艺具有较高的方向性，所述第二扩散阻挡层204和电接触层205仅形成于开口203底部以及牺牲层202表面，而不会形成在开口203的侧壁表面，从而可以避免开口203的宽度变窄而导致后续在开口203内形成碳纳米管的难度增加。在本发明的其他实施例中，也可以采用其他沉积工艺形成所述第二扩散阻挡层204和电接触层205，使所述第二扩散阻挡层204和电接触层205还覆盖开口203的侧壁。
所述第二扩散阻挡层204可以阻挡后续形成的碳纳米管与第一导电层101之间的原子扩散，而所述接触层205可以提高碳纳米管与第一导电层101之间的导电能力，降低接触电阻。
在本发明的其他实施例中，也可以不形成所述第二扩散阻挡层204和电接触层205。
请参考图10，在所述开口203底部表面以及牺牲层202上形成催化层。
本实施例中，所述催化层由分散分布的金属粒子301组成。所述金属粒子301的直径小于10nm。由于金属粒子301的尺寸较小，比表面积较大，使得金属粒子301表面的键态和电子态与内部不同，表面原子配位不全等导致金属粒子301表面的活性位置增加，从而使得所述金属粒子301具有较高的催化性能。本实施例中，所述金属粒子301的直径为1nm～3nm，相邻金属粒子301之间的间距为1m～5nm。所述金属粒子301的尺寸足够小，在后续形成碳纳米管的过程中，具有较强的催化性能。
所述金属粒子301的材料至少包括铜、银、金、钴、铁或镍中的一种。本实施例中，所述金属粒子301的材料为钴。
在所述开口203底部的电接触层205表面以及牺牲层202上的电接触层205表面形成所述分散的金属粒子301的方法包括：通过激光烧蚀工艺形成金属粒子301之后，将金属粒子301分散在溶液中；将所述金属粒子301的溶液旋涂于所述电接触层205表面；通过烘干处理，将溶剂蒸发，使金属粒子301分散在所述电接触层205表面。
通过激光烧蚀工艺形成所述金属粒子301的方法包括：采用待形成金属粒子的金属块材或片材作为金属靶材，利用脉冲激光烧蚀所述金属靶材，形成金属粒子301，所述脉冲激光能量密度为3J/cm2～10J/cm2，频率为8Hz～12Hz。
可以将所述激光烧蚀工艺形成的金属粒子301分散在液态去离子水中或其他有机溶剂中获得具有金属粒子301的溶液。本发明的其他实施例中，可以将金属靶材置于溶液中，然后进行采用脉冲激光对位于溶剂内的靶材进行激光烧蚀工艺处理，使形成的金属粒子301直接分散在所述溶液中。
在本发明的其他实施例中，在形成所述金属粒子之后，可以对所述金属纳米粒子进行筛选后，选择尺寸均匀的金属粒子分散至溶液中，从而使所述催化层的金属离子301的尺寸均匀，催化性能均匀。
将分散有金属粒子301的溶液旋涂于所述电接触层205表面之后，通过烘干处理，使溶剂蒸发。所述烘干处理可以在氢气、氮气或惰性气体氛围等不与所述金属粒子301反应的气体氛围下，或者真空环境下进行，避免金属粒子301在烘干过程中表面发生反应而使金属粒子的化学性质发生变化。
所述烘干处理也可以进一步增加所述金属粒子301与电接触层205之间的粘附性，避免所述金属粒子在后续工艺中发生脱落。
在本发明的其他实施例中，所述催化层还可以是金属薄膜，所述金属薄膜可以采用溅射工艺形成，厚度小于10nm。
请参考图11，在所述催化层表面形成垂直于衬底100表面的碳纳米管束，所述碳纳米管束由若干分立的碳纳米管302组成。
所述碳纳米管302还可以是单壁碳纳米管或多壁碳纳米管。
具体的，可以采用等离子体增强化学气相沉积工艺形成所述碳纳米管302，所述等离子体增强化学气相沉积气体采用的反应气体为甲烷、乙烷、乙烯或乙炔，载气为H2，反应气体流量为5sccm～100sccm，H2的流量为50sccm～1000sccm，反应温度为400℃～1000℃。所述催化层在形成所述碳纳米管302的过程中起到反应催化作用，所述碳纳米管302在金属粒子301的表面形成。
所述碳纳米管302的直径可以为1nm～10nm，所述碳纳米管302的长度可以是50nm～500nm，所述碳纳米管302的长度可以根据待形成的垂直互连结构的高度决定。本实施例中，所述碳纳米管302的高度大于开口203(请参考图10)的深度。并且，在形成所述碳纳米管302的过程中，由于所述开口203两侧具有牺牲层202，对开口203内的碳纳米管302在横向上具有限制作用，从而可以使开口203内形成的碳纳米管302的在垂直于衬底100的方向上生长，具有较好的形貌特征。
由于所述碳纳米管302的直径较小，比表面积大，载流子在所述碳纳米管302内具有弹道运输特性，在迁移过程中不会受到的散射作用，从而具有较高的载流子迁移率，以及较高的电流密度承载能力，作为互连结构不会发生电迁移等问题，可以有效提高互连结构的可靠性。
请参考图12，去除所述牺牲层202(请参考图11)和牺牲层202上的催化层、碳纳米管束。
本实施例中，所述牺牲层202的材料为光刻胶，可以采用显影液清洗去除所述牺牲层202。在本发明的其他实施例中，可以针对牺牲层202的不同材料选择合适的湿法刻蚀溶液去除所述牺牲层202。
在去除所述牺牲层202时，所述牺牲层202上方的第二扩散阻挡层204、电接触层205、催化层以及碳纳米管302由于失去牺牲层202的支撑作用，也被同时去除，从而使得所述衬底100上仅保留第一导电层101上的第二扩散阻挡层204、电接触层205和碳纳米管302。所述第一导电层101上的碳纳米管302与第一导电层101电连接。
由于去除所述牺牲层202之后，所述碳纳米管302两侧没有阻挡，刻蚀溶液以及其他杂质容易被清洗去除，从而不会在所述碳纳米管302之间造成杂质残留。
请参考图13，形成覆盖所述衬底100的第一介质材料层400，所述第一介质材料层400还覆盖碳纳米管302的顶部。
所述第一介质材料层400的材料为氧化硅、氮化硅、氮氧化硅、低K介质材料(例如多孔氧化硅、或多孔氮化硅)或超低K介质材料(例如多孔SiCOH)；所述第一介质材料层400的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。本实施例中，所述第一介质材料层400的材料为多孔SiCOH材料，由于所述多孔SiCOH材料为超低K介质材料，使所述第一介质材料层400具有更好的电绝缘能力，而且能够进一步降低寄生电容，提高互连结构的可靠性。
本实施例中，采用等离子体增强化学气相沉积工艺形成所述第一介质材料层400，所述等离子体增强化学气相沉积工艺采用的反应气体可以包括十甲基环五硅氧烷(DMCPS)和三氟甲烷(CHF3)。由于相邻碳纳米管302之间的间距很小，反应气体很难进入碳纳米管302之间，而首先会在第一阻挡层201表面以及碳纳米管302顶部以及侧壁形成第一介质材料将碳纳米管顶部和侧壁的间隙封闭，从而后续沉积第一介质材料层的过程中，反应气体也不会进入所述碳纳米管302之间，从而不会在所述碳纳米管302之间形成第一介质材料层400。从而，可以避免所述碳纳米管302的性质受到第一介质材料层400的影响而使所述碳纳米管302的导电性能发生变化。
请参考图14，对所述第一介质材料层400(请参考图13)进行平坦化，形成第一介质层401，使所述第一介质层401的表面与碳纳米管302的顶部齐平。
采用化学机械研磨工艺对所述第一介质材料层400进行平坦化，所述平坦化以碳纳米管302的顶部作为研磨停止层，使形成的第一介质层401的表面与碳纳米管302的顶部齐平。由于在进行所述化学机械研磨的过程中，所述碳纳米管302的两侧及顶部均有第一介质材料层400的覆盖，使得所述碳纳米管302处于密闭空间内，研磨液无法进入所述碳纳米管302之间。当暴露出所述碳纳米管302的顶部表面时，研磨停止，从而后续也不会再有研磨液进入碳纳米管302之间，对所述碳纳米管302造成杂质污染，可以确保所述碳纳米管302的性能不受影响。即便所述研磨过程停止后，还存在过研磨过程，也仅会有少量研磨液进入碳纳米管302之间，对互连结构的影响较小。并且，对所述第一介质材料层400进行平坦化的过程中，所述碳纳米管302顶部覆盖有第一介质材料层400，使得所述碳纳米管302受到的机械应力较小，不会造成碳纳米管302底部与电接触层205之间发生脱落问题，从而可以确保所述碳纳米管302底部与电接触层205之间具有较好的电连接性能。
请参考图15，在所述第一介质层401和碳纳米管束上形成第二介质层502。
所述第二介质层502的材料为氧化硅、氮化硅、氮氧化硅、低K介质材料(例如多孔氧化硅、或多孔氮化硅)或超低K介质材料(例如多孔SiCOH)；所述第二介质层502的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。本实施例中，所述第二介质层502的材料为多孔SiCOH材料，由于所述多孔SiCOH材料为超低K介质材料，使所述第二介质层502具有更好的电绝缘能力，而且能够进一步降低寄生电容，提高互连结构的可靠性。
本实施例中，在形成所述第二介质层502之前，形成覆盖所述第一介质层401和碳纳米管束的第二阻挡层501，所述第二阻挡层501的材料为SiN或SiCN，所述第二阻挡层501作为后续刻蚀第二介质层502的刻蚀阻挡层。所述第二阻挡层501的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺等。
请参考图16，在所述第二介质层502内形成第二导电层504，所述第二导电层504与碳纳米管302顶部电连接。
形成所述第二导电层504的方法包括：刻蚀所述第二介质层502至暴露出碳纳米管302的顶部表面，形成开口，在所述开口内填充金属材料，形成第二导电层504。本实施例中，在所述开口的内壁表面形成第三扩散阻挡层503之后，在所述第三扩散阻挡层503表面形成填充满所述开口的第二导电层504。所述第三扩散阻挡层503的材料为Ta或TaN，还可以是Ta层或TaN层的堆叠结构，所述第二导电层504的材料为Cu、Al或W等金属。所述第三扩散阻挡层503可以阻挡所述第二导电层504内的金属原子扩散至碳纳米管302内，影响所述碳纳米管302的性能，同时也能够提高所述第二导电层504与碳纳米管302之间的连接性能，降低接触电阻。
所述第一导电层101与第二导电层504之间通过碳纳米管302实现电连接，由于所述碳纳米管302具有较高的电流密度承受能力，从而可以提高所述第一导电层101和第二导电层504之间的连接性能，从而提高所述互连结构的可靠性。
本发明的实施例还提供一种半导体结构。
请参考图13，所述半导体结构包括：衬底100，所述衬底100内具有第一导电层101，所述第一导电层101的表面与衬底100表面齐平；位于第一导电层101上垂直于所述衬底100表面的碳纳米管束，所述碳纳米管束由若干碳纳米管302组成；位于所述衬底100上，覆盖衬底100和碳纳米管束的第一介质材料层400，所述碳纳米管302处于密闭空间内。
第一导电层101与衬底100之间还具有第一扩散阻挡层102，所述第一扩散阻挡层102可以阻挡所述第一导电层101内的金属原子扩散进入衬底100内。
所述碳纳米管与衬底100之间还具有第二扩散阻挡层204、位于第二扩散阻挡层204表面的电接触层205、以及位于所述电接触层205表面的催化层。
所述衬底100与第一介质材料层400之间还形成有第一阻挡层201。
后续可以对所述半导体结构中的第一介质材料层400进行平坦化，形成第一介质层。在进行平坦化的过程中，所述碳纳米管302位于密闭空间内，研磨液无法进入碳纳米管302之间，当暴露出所述碳纳米管302的顶部表面时，研磨停止，从而后续也不会在有研磨液进入碳纳米管之间对所述碳纳米管造成杂质污染，可以确保所述碳纳米管302的性能不受影响。并且，对所述第一介质材料层进行平坦化的过程中，所述碳纳米管顶部覆盖有第一介质材料层400，使得所述碳纳米管受到的机械应力较小，不会造成碳纳米管302底部与电接触层205之间发生脱落问题，从而可以确保所述碳纳米管底部与电接触层之间具有较好的电连接性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种互连结构的形成方法，其特征在于，包括：
提供衬底；
在所述衬底上形成牺牲层；
刻蚀所述牺牲层至衬底表面，在所述牺牲层内形成开口，所述开口暴露出部分衬底的表面；
在所述开口底部的衬底上以及牺牲层上形成催化层；
在所述催化层表面形成垂直于衬底表面的碳纳米管束；
去除所述牺牲层、位于牺牲层上的催化层和碳纳米管束，保留位于所述开口内的碳纳米管束；
形成覆盖所述衬底表面的第一介质层，所述第一介质层的表面与剩余的碳纳米管束的表面齐平；
在所述第一介质层和碳纳米管束上形成第二介质层；
在所述第二介质层内形成第二导电层，所述第二导电层与碳纳米管束顶部电连接。
2.根据权利要求1所述的互连结构的形成方法，其特征在于，所述催化层由分散分布的金属粒子组成。
3.根据权利要求2所述的互连结构的形成方法，其特征在于，所述金属粒子的材料至少包括金、银、铜、铁、钴或镍中的一种。
4.根据权利要求2所述的互连结构的形成方法，其特征在于，所述金属粒子的直径小于10nm。
5.根据权利要求2所述的互连结构的形成方法，其特征在于，相邻金属粒子之间的间距为1nm～5nm。
6.根据权利要求2所述的互连结构的形成方法，其特征在于，形成所述催化层的方法包括：通过激光烧蚀工艺形成所述金属粒子之后，将金属粒子分散在溶液中；将所述金属粒子的溶液旋涂于所述开口底部的衬底表面以及牺牲层表面；通过烘干处理，将溶剂蒸发，使金属粒子分散在所述开口底部的衬底表面和牺牲层表面形成催化层。
7.根据权利要求6所述的互连结构的形成方法，其特征在于，通过激光烧蚀工艺形成所述金属粒子的方法包括：采用待形成金属粒子的金属块材或片材作为金属靶材，利用脉冲激光烧蚀所述金属靶材，形成金属粒子，所述脉冲激光能量密度为3J/cm2～10J/cm2，频率为8Hz～12Hz。
8.根据权利要求7所述的互连结构的形成方法，其特征在于，形成所述金属粒子之后，对所述金属粒子进行筛选，选择直径均匀的金属粒子分散在溶液中。
9.根据权利要求1所述的互连结构的形成方法，其特征在于，采用等离子体增强化学气相沉积工艺形成所述碳纳米管束，所述碳纳米管束由若干分立的碳纳米管组成。
10.根据权利要求9所述的互连结构的形成方法，其特征在于，所述等离子体增强学气相沉积气体采用的反应气体为甲烷、乙烷、乙烯或乙炔，载气为H2，反应气体流量为5sccm～100sccm，H2的流量为50sccm～1000sccm，反应温度为400℃～1000℃。
11.根据权利要求9所述的互连结构的形成方法，其特征在于，所述碳纳米管的直径为1nm～10nm。
12.根据权利要求1所述的互连结构的形成方法，其特征在于，所述牺牲层的材料为光刻胶、有机底部抗反射材料或有机顶部抗反射材料。
13.根据权利要求1所述的互连结构的形成方法，其特征在于，所述第一介质层的形成方法包括：形成覆盖衬底和碳纳米管束的第一介质材料层之后，以所述碳纳米管束顶部表面作为停止位置，采用化学机械掩膜工艺对所述第一介质材料层进行平坦化，形成第一介质层。
14.根据权利要求1所述的互连结构的形成方法，其特征在于，所述衬底内具有第一导电层，所述第一导电层的表面与衬底表面齐平；所述牺牲层内的开口底部暴露出第一导电层的表面。
15.根据权利要求1所述的互连结构的形成方法，其特征在于，在形成所述牺牲层之前，在所述衬底表面形成第一阻挡层，再在所述第一阻挡层表面形成所述牺牲层。
16.根据权利要求1所述的互连结构的形成方法，其特征在于，形成所述开口之后，在所述开口底部的衬底表面以及牺牲层表面形成扩散阻挡层和位于所述扩散阻挡层表面的电接触层。
17.根据权利要求16所述的互连结构的形成方法，其特征在于，采用物理气相沉积工艺形成所述扩散阻挡层和电接触层。
18.根据权利要求16所述的互连结构的形成方法，其特征在于，采用溅射工艺形成所述扩散阻挡层和电接触层。
19.根据权利要求1所述的互连结构的形成方法，其特征在于，在形成所述第二介质层之前，在所述第一介质层表面和碳纳米管束表面形成第二阻挡层，然后在所述第二阻挡层表面形成第二介质层。
CN201410230783.2A 2014-05-28 2014-05-28 互连结构的形成方法和半导体结构 Active CN105206561B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410230783.2A CN105206561B (zh) 2014-05-28 2014-05-28 互连结构的形成方法和半导体结构
US14/671,358 US9728504B2 (en) 2014-05-28 2015-03-27 Interconnect structures and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410230783.2A CN105206561B (zh) 2014-05-28 2014-05-28 互连结构的形成方法和半导体结构

Publications (2)

Publication Number Publication Date
CN105206561A CN105206561A (zh) 2015-12-30
CN105206561B true CN105206561B (zh) 2018-08-10

Family

ID=54702672

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410230783.2A Active CN105206561B (zh) 2014-05-28 2014-05-28 互连结构的形成方法和半导体结构

Country Status (2)

Country Link
US (1) US9728504B2 (zh)
CN (1) CN105206561B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105810750B (zh) * 2014-12-29 2019-02-01 中芯国际集成电路制造(上海)有限公司 一种碳纳米管神经元器件及其制作方法
CN108122822B (zh) * 2016-11-29 2021-04-23 中芯国际集成电路制造(上海)有限公司 半导体器件的制备方法
CN106611782B (zh) * 2016-12-27 2020-10-02 上海集成电路研发中心有限公司 一种降低FinFET寄生电阻的方法
US10516030B2 (en) * 2017-01-09 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs and methods forming same
CN108695238B (zh) * 2017-04-07 2021-03-09 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
KR102326519B1 (ko) * 2017-06-20 2021-11-15 삼성전자주식회사 반도체 장치
JP2019140178A (ja) * 2018-02-07 2019-08-22 東芝メモリ株式会社 半導体装置
CN110246799B (zh) * 2018-03-07 2021-06-25 长鑫存储技术有限公司 连接结构及其制造方法、半导体器件
CN110246800B (zh) * 2018-03-07 2021-07-23 长鑫存储技术有限公司 存储器及其制造方法、半导体器件
CN110400872B (zh) * 2018-04-24 2024-02-23 中芯国际集成电路制造（天津）有限公司 碳纳米管存储结构的制造方法及半导体器件的制造方法
CN110400871A (zh) * 2018-04-24 2019-11-01 中芯国际集成电路制造（天津）有限公司 碳纳米管存储结构的制造方法及半导体器件的制造方法
US11239415B2 (en) * 2019-04-18 2022-02-01 Nanya Technology Corporation Memory device and fabrication method thereof
CN110783461B (zh) * 2019-09-18 2023-08-25 北京元芯碳基集成电路研究院 晶体管及其制造方法
CN113496943A (zh) * 2020-04-03 2021-10-12 中芯国际集成电路制造(上海)有限公司 互连结构及其形成方法
CN111863713A (zh) * 2020-07-13 2020-10-30 上海集成电路研发中心有限公司 一种互连结构的形成方法
CN114182202B (zh) * 2021-12-06 2023-11-24 江西省纳米技术研究院 电子器件金属图形的微加工方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2001294585A1 (en) * 2000-09-18 2002-03-26 President And Fellows Of Harvard College Fabrication of nanotube microscopy tips
RU2242532C1 (ru) * 2003-09-09 2004-12-20 Гуревич Сергей Александрович Способ получения наночастиц
US7135773B2 (en) * 2004-02-26 2006-11-14 International Business Machines Corporation Integrated circuit chip utilizing carbon nanotube composite interconnection vias
KR100667652B1 (ko) * 2005-09-06 2007-01-12 삼성전자주식회사 탄소나노튜브를 이용한 배선 형성 방법
JP5181512B2 (ja) * 2007-03-30 2013-04-10 富士通セミコンダクター株式会社 電子デバイスの製造方法
US20100132771A1 (en) * 2008-10-06 2010-06-03 The Regents Of The University Of California 3D Carbon Nanotubes Membrane as a Solar Energy Absorbing Layer
JP5414756B2 (ja) * 2011-09-09 2014-02-12 株式会社東芝 半導体装置とその製造方法

Also Published As

Publication number Publication date
CN105206561A (zh) 2015-12-30
US9728504B2 (en) 2017-08-08
US20150348911A1 (en) 2015-12-03

Similar Documents

Publication Publication Date Title
CN105206561B (zh) 互连结构的形成方法和半导体结构
US11348832B2 (en) Self-aligned via interconnect structures
US9818644B2 (en) Interconnect structure and manufacturing method thereof
TWI749098B (zh) 半導體裝置的內連結構與其形成方法
TWI460839B (zh) 石墨烯（ｇｒａｐｈｅｎｅ）內連線及其製造方法
US8487449B2 (en) Carbon nanotube interconnection and manufacturing method thereof
US9484302B2 (en) Semiconductor devices and methods of manufacture thereof
US11183422B2 (en) Semiconductor structure and method for manufacturing the same
US11538749B2 (en) Interconnect structure
CN102130091B (zh) 一种用于集成电路芯片的复合通孔互连结构
CN102130040A (zh) 一种形成碳纳米管通孔互连金属化接触的方法
KR100667652B1 (ko) 탄소나노튜브를 이용한 배선 형성 방법
CN104517894B (zh) 半导体结构及其形成方法
CN108695238B (zh) 半导体器件及其形成方法
KR100713916B1 (ko) 반도체 소자의 제조방법
CN103456679B (zh) 互连结构及其制造方法
US20240071822A1 (en) Low resistance interconnect features and method for manufacturing the same
CN110797455B (zh) 存储器件及其形成方法
KR20120008337A (ko) 반도체 소자 및 그 형성 방법
KR100791347B1 (ko) 반도체 집적 회로 장치의 제조 방법과 그에 의해 제조된반도체 집적 회로 장치
KR20230108327A (ko) Cmos 호환가능 그래핀 구조, 인터커넥트 및 제조 방법
JP4352080B2 (ja) 配線、電子装置及び電子装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant