KR100667652B1 - 탄소나노튜브를 이용한 배선 형성 방법 - Google Patents

탄소나노튜브를 이용한 배선 형성 방법 Download PDF

Info

Publication number
KR100667652B1
KR100667652B1 KR1020050082595A KR20050082595A KR100667652B1 KR 100667652 B1 KR100667652 B1 KR 100667652B1 KR 1020050082595 A KR1020050082595 A KR 1020050082595A KR 20050082595 A KR20050082595 A KR 20050082595A KR 100667652 B1 KR100667652 B1 KR 100667652B1
Authority
KR
South Korea
Prior art keywords
layer pattern
forming
pattern
sacrificial layer
contact hole
Prior art date
Application number
KR1020050082595A
Other languages
English (en)
Inventor
임승현
이선우
여인석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050082595A priority Critical patent/KR100667652B1/ko
Priority to CNA2006101281544A priority patent/CN1929111A/zh
Priority to US11/470,369 priority patent/US20070123019A1/en
Application granted granted Critical
Publication of KR100667652B1 publication Critical patent/KR100667652B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1094—Conducting structures comprising nanotubes or nanowires

Abstract

얻고자하는 프로파일을 갖는 탄소나노튜브 배선을 형성하기 위한 방법이 개시되어 있다. 기판 상에 희생막 패턴을 형성한다. 상기 기판 상에 희생막 패턴을 덮는 절연막을 형성한다. 상기 절연막 및 희생막 패턴을 순차적으로 식각하여 상기 기판을 표면을 노출시키는 콘택홀을 포함하는 절연막 패턴을 형성한다. 상기 콘택홀의 측벽에 스페이서를 형성한다. 상기 스페이서가 형성된 개콘택홀 내에 상기 기판과 전기적으로 연결되는 촉매용 금속 패턴을 형성한다. 상기 희생막 패턴 및 상기 스페이서를 제거하여 상기 기판과 절연막 패턴 사이에 존재하는 배선용 공동을 형성한다. 상기 촉매용 금속패턴으로부터 탄소나노튜브를 성장시킨다. 그 결과 공동 내에는 상기 촉매용 금속 패턴을 연결하는 탄소나노튜브 배선이 형성된다.

Description

탄소나노튜브를 이용한 배선 형성 방법{method of forming a wire using the carbon nano-tube}
도 1 내지 도 8은 본 발명의 일 실시예에 따른 탄소나노튜브 배선 형성방법을 나타내는 평면도이다.
도 9 내지 도 16은 도 1 내지 도 8을 I-I'방향으로 절단한 단면도들이다.
도 17 내지 도 21은 본 발명의 일 실시예에 따른 탄소나노튜브 배선 형성방법을 나타내는 평면도이다.
도 22 내지 도 26은 도 17 내지 도 21을 II-II'방향으로 절단한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 기판 110 : 희생막 패턴
120 : 절연막 130 : 콘택홀
132 : 리세스 140 : 스페이서
150 : 촉매용 금속 배선 160 : 공동
170 : 탄소나노튜브 배선
본 발명은 배선 형성 방법에 관한 것으로써, 보다 상세하게는 탄소나노튜브를 이용한 반도체 소자의 배선 형성방법에 관한 것이다.
급속도로 발전하는 정보화 사회에 있어서 대량의 정보를 보다 빠르게 처리하게 위해 데이터 전송속도가 높은 반도체 소자가 요구되고 있다. 반도체 소자의 데이터 전송속도를 높이기 위해서는 하나의 칩(chip)상에 고집적도로 셀(cell)들을 집적시켜야한다.
따라서, 반도체 소자에 셀들을 집적시키기 위해 배선들의 디자인 룰(design rule)을 나노미터 정도의 스케일로 축소시키는 작업이 활발하게 진행되고 있다. 그러나 이러한 배선들의 디자인의 축소는 많은 문제점을 초래한다.
상기 문제점의 예로서는 금속 배선의 선폭의 감소에 따른 지수 함수적 비저항이 증가, 일렉트로 마이그레이션(Electro migration)현상에 의한 힐록(Hillock)의 발생 또는 단선의 문제 및 확산방지막 형성이 용이하지 않는 문제점등을 들 수 있다. 상술한 문제점을 해결하기 위해 최근에는 금속성 탄소나노튜브(Carbon Nano-Tube, CNT)를 이용하여 배선을 형성하는 기술이 세계 각국에서 활발한 연구가 진행되고 있는 실정이다.
상기 탄소나노튜브는 일차원 양자선(One-dimensional Quantum Wire) 구조를 갖고 일차원에서의 양자 수송(quantum transport) 현상을 보이는 등의 전기적 특성을 갖는다. 특히, 상기 탄소나노튜브는 기존의 금속 배선 대비 우수한 전류밀도 특 성을 갖는다. 일 예로, 금속 배선 물질인 구리의 경우 약 106 A/cm2의 수송 전류밀도를 갖는 반면에 상기 금속성 탄소나노튜브는 약 110 내지 1010 A/cm2의 수송 전류밀도를 갖는다.
또한, 상기 탄소나노튜브는 기계적인 강도뿐만 아니라 화학적 안정성 역시 매우 뛰어난 특성을 갖는다. 이로 인해, 상기 탄소나노튜브는 상기 일렉트로 마이그레이션(Electro migration)현상에 의한 단선 문제로부터 자유로울 뿐만 아니라 상기 탄소나노튜브를 구성하는 물질이 탄소이기 때문에 금속배선 형성시 금속이 실리콘으로의 확산되지 않도록 하기 위한 확산방지막의 형성이 요구되지 않는다.
이러한 특성을 갖는 금속성 탄소나노튜브는 화학기상증착(Chemical Vapor Deposition)법 등을 이용하여 쉽게 형성할 수 있다. 그러나, 이렇게 형성된 탄노튜브를 반도체 소자의 배선 물질로 적용하기 위해서는 원하는 패턴으로 금속성 탄소나노튜브를 정렬하는 기술이 반드시 요구되는 문제점을 갖고 있다.
현재 상기 탄소나노튜브 정렬 기술로는 합성된 탄소나노튜브들을 소정의 형상으로 패터닝된 기판 위에 램덤하게 뿌린 후 재 정렬시키는 방식을 사용하고 있다.
그러나 이러한 방법은 패턴에 맞추어 완벽하게 탄소나노튜브를 정렬하기도 매우 어려워 수득하고자 하는 프로파일을 갖는 탄소나노튜브 배선을 형성하기 어려울 뿐만 아니라, 탄소나노튜브 배선의 수율이 매우 낮은 문제점을 갖는다.
또한, 상술한 방법으로 탄소나노튜브 배선을 형성할 경우 추가로 복잡한 공 정들이 요구될 뿐만 아니라 방법의 특성상 실제 배선을 형성하기 위해 필요한 탄소나노튜브 보다 훨씬 많은 양의 탄소나노튜브가 필요한 문제점들을 갖는다.
상술한 문제점을 해결하기 위한 본 발명의 목적은 탄소나노튜브를 이용하여 수득하고자 하는 프로파일을 갖는 탄소나노튜브 배선을 보다 용이하게 형성할 수 있는 방법을 제공하는데 있다.
상술한 목적을 달성하기 위한 본 발명의 일 실시예에 따른 탄소나노튜브를 이용한 배선 형성방법에 있어서는, 기판 상에 희생막 패턴을 형성한다. 상기 희생막 패턴이 형성된 기판 상에 절연막을 형성한다. 상기 절연막 및 희생막 패턴을 순차적으로 식각하여 상기 기판을 표면을 노출시키는 콘택홀을 포함하는 절연막 패턴을 형성한다. 상기 콘택홀의 측벽에 스페이서를 형성한다. 상기 스페이서가 형성된 개콘택홀 내에 상기 기판과 전기적으로 연결되는 촉매용 금속 패턴을 형성한다. 상기 희생막 패턴 및 상기 스페이서를 제거하여 상기 기판과 절연막 패턴 사이에 존재하는 배선용 공동을 형성한다. 상기 배선용 공동 내에서 상기 촉매용 금속패턴을 연결하는 탄소나노튜브 배선을 형성한다.
본 실시예의 상기 희생막 패턴 및 스페이서는 실리콘 게르마늄을 포함하는 것이 바람직하다.
본 실시예의 상기 희생막 패턴은 제1 방향을 갖는 제1 희생막 패턴과 상기 제1 방향과 서로 다른 제2 방향을 갖는 제2 희생막 패턴을 포함하며, 특히, 콘택홀 은 상기 제1 희생막 패턴과 상기 제2 희생막 패턴이 만나는 곳에서 형성되는 것이 바람직하다.
일 예로서 상기 스페이서를 형성한 단계 이후에 상기 스페이서에 노출된 기판의 표면에 리세스를 형성하는 단계를 더 수행할 수 있다. 상기 촉매용 금속 패턴은 상기 절연막 패턴의 상면보다 낮은 상면을 갖도록 형성하는 것이 바람직하다.
또한, 본 실시예에서는 화학기상증착 공정을 수행하여 상기 콘택홀을 통해 공동 내부로 탄소나노튜브 형성용 소스가스를 제공한 후 상기 촉매용 금속 패턴으로부터 상기 탄소나노튜브를 성장시킴으로써 상기 공동 내에서 촉매용 금속 패턴을 서로 연결하는 탄소나노튜브 배선을 형성하는 것이 바람직하다.
또한, 상술한 다른 목적을 달성하기 위한 본 발명의 일 실시예에 따른 탄소나노튜브를 이용한 배선 형성방법에 있어서는, 기판 상에 희생막 패턴을 형성한다. 상기 기판 상에 희생막 패턴을 덮는 절연막을 형성한다. 상기 절연막 및 희생막 패턴을 순차적으로 식각하여 상기 기판 표면을 노출시키는 콘택홀을 포함하는 제1 절연막 패턴을 형성한다. 상기 콘택홀의 측벽에 스페이서를 형성한다. 상기 스페이서가 형성된 콘택홀 내에 상기 기판과 전기적으로 연결되는 촉매용 금속 패턴들을 형성한다. 상기 촉매용 금속 패턴이 형성된 콘택홀을 매몰하는 제2 절연막 패턴을 형성한다. 상기 촉매용 금속 패턴들 사이에 위치한 제1 절연막 패턴 및 희생막 패턴을 순차적으로 식각하여 개구를 형성한다. 상기 희생막 패턴 및 스페이서를 제거하여 상기 기판과 상기 제1 절연막 패턴 사이에 존재하고, 상기 촉매용 금속 패턴의 측벽을 노출시키는 배선용 공동을 형성한다. 상기 공동 내에서 상기 촉매용 금속 패턴을 서로 연결하는 탄소나노튜브 배선을 형성한다.
상술한 탄소나노튜브를 이용한 배선 형성 방법은 원하는 프로파일을 갖는 탄소나노튜브 배선을 용이하게 형성할 수 있을 뿐만 아니라 그 수율이 매우 높은 장점을 갖는다. 또한, 추가로 복잡한 공정들 요구되지 않을 뿐만 아니라 상기 탄소나노튜브를 형성하기 위한 소스가스의 낭비를 방지할 수 있다. 따라서, 본 발명에 따른 반도체 소자의 공정 효율을 극대화시킬 수 있다.
이하, 본 발명에 따른 바람직한 실시예들에 따른 탄소나노튜브를 이용한 배선 형성방법을 첨부된 도면을 참조하여 상세히 설명한다. 하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다. 첨부된 도면에 있어서, 기판, 층(막), 개구, 패턴들 또는 구조물들 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 본 발명에 있어서, 각 층(막), 개구, 패턴 또는 구조물들이 기판, 각 층(막), 개구 또는 패턴들의 "상에", "상부에" 또는 "하부"에 형성되는 것으로 언급되는 경우에는 각 층(막), 개구, 패턴 또는 구조물들이 직접 기판, 각 층(막), 영역, 패드 또는 패턴들 위에 형성되거나 아래에 위치하는 것을 의미하거나, 다른 층(막), 다른 개구, 다른 패턴 또는 다른 구조물들이 기판 상에 추가적으로 형성될 수 있다. 또한, 각 층(막), 개구, 패턴 또는 구조물들이 "제1", "제2" 및/또는 "제3"으로 언급되는 경우, 이러한 부재들을 한정하기 위한 것이 아니라 단지 각 층(막), 영역, 패드, 패턴 또는 구조물들을 구분하기 위한 것이다. 따라서, "제1", "제2" 및/또는 "제3"은 각 층(막), 개구, 패턴 또는 구조물들에 대하여 각기 선택적으로 또는 교환적으로 사용될 수 있다.
탄소나노튜브 배선 형성방법 1
도 1 내지 도 8은 본 발명의 일 실시예에 따른 탄소나노튜브 배선 형성방법을 나타내는 평면도이고, 도 9 내지 도 16은 도 1 내지 도 8을 I-I'방향으로 절단한 단면도들이다.
도 1 내지 도 9는 희생막 패턴을 형성하는 단계를 나타내는 도이다.
도 1 및 도 9를 참조하면, 기판(100)상에 희생막 패턴(110)을 형성한다. 구체적으로는, 기판(100)은 구조물(미도시)들이 형성되고, 상기 구조물들을 덮는 층간절연막(미도시)이 형성된 실리콘 기판을 사용할 수 있다.
상기 구조물들의 예로서는 트랜지스터(미도시), 상기 트랜지스터의 제1 콘택 영역(미도시)과 전기적으로 연결되는 커패시터의 콘택 패드(미도시), 상기 트랜지스터의 제2 콘택 영역(미도시)과 전기적으로 연결되는 비트라인(미도시) 및 커패시터(미도시) 등을 들 수 있다.
또한, 상기 층간절연막을 형성하기 위해 적용되는 절연물의 예로서는 BPSG(boro-phosphor silicate glass), PSG(phosphor silicate glass), USG(undoped silicate glass), SOG(spin on glass), PE-TEOS(plasma enhanced-tetraethylorthosilicate) 등과 같은 산화물을 들 수 있다.
이어서, 상기 기판(100) 상에 희생막(미도시)을 형성한다. 상기 희생막은 상 기 층간절연막 에 대하여 식각 선택비를 갖는 물질들로 형성할 수 있다. 본 실시예의 희생막으로 실리콘 게르마늄막을 사용하는 것이 바람직하다.
이어서, 상기 희생막 상에 포토레지스트 패턴(미도시)을 형성한다. 상기 포토레지스트 패턴은 본 실시예에서 얻고자 하는 배선과 동일한 형상을 갖도록 형성하는 것이 바람직하다. 상기 포토레지스트 패턴에 노출된 상기 희생막을 건식 또는 습식 식각한다. 그 결과 상기 기판 상에는 희생막 패턴(110)이 형성된다.
본 실시예의 상기 희생막 패턴(110)은 제1 방향을 갖는 제1 희생막 패턴(112)과 상기 제1 방향과 서로 다른 제2 방향을 갖는 제2 희생막 패턴(114)을 포함한다. 특히 제1 방향은 제2 방향과 수직한 것이 바람직하다.
다른 예로서, 상기 희생막 패턴(110)은 다마신 공정을 수행하여 형성할 수 있다.
도 2 및 도 10은 절연막을 형성하는 단계를 나타내는 도이다.
도 2 및 도 10을 참조하면, 상기 기판(100) 및 희생막 패턴(110)을 덮는 절연막(120)을 형성한다. 구체적으로 상기 희생막 패턴(110)들을 덮으면서 기판(100)의 전면에 실리콘 산화물로 이루어진 절연막(120)을 형성한다. 상기 절연막(120)은 BPSG, PSG, SOG, PE-TEOS, USG 또는 HDP-CVD 산화물등을 이용하여 형성할 수 있다. 일 예로, 상기 절연막(120)은 화학기상증착 공정, 플라즈마 증대 화학기상증착 공정, 고밀도 플라즈마 화학기상증착 공정 또는 스핀코팅 공정을 사용하여 형성할 수 있다.
또한, 본 발명의 일 실시예에서는 화학기계적연마 공정 또는 에치백 공정을 수행하여 평탄화된 상면을 갖는 절연막(120)을 형성할 수 있다.
도 3 및 도 11은 콘택홀을 포함하는 절연막 패턴을 형성하는 단계를 나타내는 도이다.
도 3 및 도 11을 참조하면, 상기 절연막에 기판(100)의 표면을 노출시키는 콘택홀(130)을 형성한다. 구체적으로는, 상기 제1 희생막 패턴(112)과 제2 희생막 패턴(114)이 만나는 영역에 해당하는 절연막(120)을 노출시키는 식각 마스크(미도시)를 형성한다.
이어서, 상기 식각 마스크에 노출된 절연막(120) 및 희생막 패턴(110)을 순차적으로 식각한다. 그 결과 상기 절연막(120)에는 상기 기판(100)을 표면 및 희생막 패턴(110)의 측벽을 동시에 노출시키는 콘택홀(130)이 형성된다. 이후, 상기 식각 마스크를 제거하는 공정을 수행한다. 상기 콘택홀(130)의 형성으로 인해 절연막(120)은 절연막 패턴(122)으로 형성된다.
또한, 본 실시예의 상기 콘택홀(130)은 상기 제1 희생막 패턴(122)과 상기 제2 희생막 패턴(124)이 만나는 영역에 해당하는 기판(100)의 표면을 노출시킬 수 있다. 상기 콘택홀(130)의 형성으로 인해 상기 희생막 패턴(110)은 패터닝 되었으나 동일한 도면부호를 적용하여 설명하기로 한다.
도 4 및 도 12는 스페이서를 형성하는 단계를 나타내는 도이다.
도 4 및 도 12를 참조하면, 상기 콘택홀(130)에 노출된 절연막 패턴(122) 및 희생막 패턴(110)의 측벽에 스페이서(140)를 형성한다. 구체적으로, 콘택홀(130)을 포함하는 절연막 패턴(122)의 상면 및 상기 콘택홀(130)의 내 측벽에 스페이서막( 미도시)을 형성한다. 상기 스페이서막은 실질적으로 균일한 두께를 갖고, 상기 희생막 패턴과 동일한 물질로 형성된다. 즉, 본 실시예의 스페이서막은 실리콘 게르마늄막이다. 여기서, 상기 콘택홀(130)의 내 측벽은 상기 콘택홀(130)에 노출된 절연막 패턴(122)의 측벽과 상기 콘택홀(130)에 노출된 희생막 패턴(110)의 측벽을 나타내는다.
이어서, 상기 절연막 패턴(122)의 상면 및 상기 콘택홀(130)의 내 측벽에 형성된 스페이서막에 이방성 건식 식각공정을 수행한다. 상기 이방성 식각공정은 에치백 공정으로 상기 기판(100)의 표면이 노출될 때까지 수행한다. 상기 이방성 식각 공정의 예로서는 플라즈마 식각 공정을 들 수 있다. 그 결과 상기 기판(100)의 표면을 일부를 노출시키고, 콘택홀(130) 측벽에 존재하는 스페이서(140)가 형성된다.
본 실시예에 적용되는 스페이서(140)는 이후 형성되는 촉매용 금속 패턴(미도시)의 형성을 정의할 뿐만 아니라 이후 상기 희생막 패턴과 함께 제거됨 인해 배선형성용 공동(미도시) 내부로 탄소나노튜브 소스 물질이 유입되는 통로 역할을 한다.
도 5 및 도 13은 기판에 리세스를 형성하는 단계를 나타내는 도이다.
도 5 및 도 13을 참조하면, 상기 스페이서(140)에 노출된 기판(100)의 표면을 선택적으로 식각한다. 그 결과 상기 기판(100)의 표면에는 리세스(132)가 형성된다. 일 예로서, 상기 스페이서(140)에 노출된 기판(100)의 표면에 리세스(132)를 형성할 경우 상기 절연막 패턴(122) 상에 상기 절연막 패턴의 손상을 방지하기 위 한 마스크를 더 형성할 수 있다. 상기 식각 공정의 예로서는 건식 식각공정 및 습식 식각공정 등을 들 수 있다.
본 실시예의 리세스(132)는 이후 형성되는 촉매용 금속 패턴(도 6 참조;150)이 스페이서(140)와 희생막 패턴(110)이 동시에 제거될 경우 상기 콘택홀(130) 내에서 쓰러지는 것을 방지하기 위해 형성된다. 즉, 상기 리세스(132)는 이후 형성되는 촉매용 금속 패턴의 그 하부가 상기 리세스(132)에 삽입되는 구조를 갖도록 형성할 수 있다.
도 6 및 도 14는 촉매용 금속 패턴을 형성하는 단계를 나타내는 도이다.
도 6 및 도 14를 참조하면, 상기 스페이서(140)가 형성된 콘택홀(130)을 매몰하면서 상기 절연막 패턴(122)을 덮는 금속막(미도시)을 형성한다. 상기 금속막은 본 발명의 탄소나노튜브를 성장시키는데 촉매로 사용되는 금속을 포함한다. 상기 금속의 예로서는 니켈(Ni), 코발트(Co), 철(Fe), 이들의 합금 등을 들 수 있다.
이어서, 상기 금속막을 상기 기판(100)과 전기적으로 연결되고, 상기 절연막 패턴의 상면보다 낮은 상면을 갖는 촉매용 금속 패턴(150)을 형성한다.
상기 촉매용 금속 패턴(150)을 형성하는 방법의 일 예로서는 상기 절연막 패턴(122)의 상면이 노출될 때까지 상기 금속막에 화학기계적 연마한다. 그 결과 상기 콘택홀 내에는 상기 예비 금속 패턴(미도시)이 형성된다. 이어서, 상기 예비 금속 패턴의 상면이 상기 절연막 패턴(122)의 상면 보다 낮은 상면을 갖도록 이방성 식각한다. 그 결과 상기 리세스를 매몰하면서 상기 스페이서가 형성된 콘택홀(130) 내에 존재하는 촉매용 금속 패턴(150)이 형성된다. 상기 촉매용 금속 패턴(150)은 상기 희생막 패턴(110)의 상면과 실질적으로 동일한 높이의 상면을 갖도록 형성하는 것이 바람직하다. 본 실시예의 상기 촉매용 금속 패턴(150)은 그 하부가 상기 리세스(132)에 삽입된 구조를 갖도록 형성된다.
또한, 상기 촉매용 금속 패턴(150)을 형성하는 방법의 다른 예로서는 상기 금속막을 상기 절연막 패턴(122)의 상면이 노출될 때까지 제1 건식 식각하여 예비 금속 패턴(미도시)을 형성한다. 이후 인시튜로 상기 예비 금속 패턴의 상면이 상기 절연막 패턴(122)의 상면보다 낮고, 상기 희생막 패턴(110)의 상면과 실질적으로 동일한 위치를 갖도록 제2 건식 식각한다. 그 결과 상기 리세스(132)를 매몰하면서, 상기 콘택홀(140) 내에 형성된 촉매용 금속 패턴(150)이 형성된다.
상기 촉매용 금속 패턴(150)을 형성한 이후, 상기 절연막 패턴(122) 및 촉매용 금속 패턴(150)에 잔류하는 식각 잔류물을 제거하기 위한 세정 공정을 더 수행할 수 있다. 본 실시예의 상기 세정 공정에서는 이소프로필 알콜(IPA) 또는 탈 이온수를 이용한다.
도 7 및 도 15는 스페이서 및 희생막 패턴을 제거하는 단계를 나타내는 도이다.
도 7 및 도 15를 참조하면, 식각공정을 수행하여 스페이서(140) 및 희생막 패턴(150)을 동시에 제거한다. 그 결과 상기 콘택홀(130)과 연통되고, 상기 기판(100)과 절연막 패턴(122) 사이에 존재하는 배선 형성용 공동(터널;160)이 형성된다. 본 실시예의 상기 식각 공정은 상기 스페이서(140) 및 희생막 패턴(110)에 대하여 현저하게 높은 식각율을 갖는 식각 용액을 이용한다. 즉, 상기 스페이서(140) 및 희생막 패턴(110)은 상기 콘택홀(130)을 통해 유입되는 식각 용액을 이용한 습식 식각으로 제거된다.
본 실시예에 적용되는 식각 용액은 상기 스페이서(140) 및 희생막 패턴(110)이 실리콘 게르마늄을 포함할 경우 초산(CH3COOH)과 불화수소(HF) 그리고 가수 (H2O2) 등으로 이루어진 식각 용액을 사용하는 것이 바람직하다. 특히, 상기 공동(160)은 상기 희생막 패턴(110)이 제거됨으로 인해 형성되며, 상기 스페이서(140)가 제거됨으로 인해 상기 촉매용 금속 패턴(150)이 형성된 콘택홀(130)과 연통된다.
도 8 및 도 16은 탄소나노튜브 배선을 형성하는 단계를 나타내는 도이다.
도 8 및 도 16을 참조하면, 상기 콘택홀을 통해 상기 공동 내부로 탄소나노튜브 형성용 소스 물질을 제공함으로써 상기 공동 내에서 상기 촉매용 금속 패턴과 을 연결되는 탄소나노튜브 배선(170)이 형성된다.
구체적으로 상기 탄소나노튜브 배선(170)은 화학기상증착(Chemical Vapor Deposition; CVD) 공정, 서브-대기 화학기상증착(Sub-Atmospheric CVD)공정, 저압 화학기상증착(Low Pressure CVD)공정 또는 강화 플라즈마 화학기상증착(Plasma Enhanced CVD)공정을 수행하여 형성할 수 있다.
특히, 본 실시예의 탄소나노튜브 배선(170)은 약 400 내지 700℃의 압력 및 약 10 내지 300torr의 압력 조건을 갖는 화학기상증착 공정을 수행하여 형성하는 것이 바람직하다. 이때, 상기 탄소나노튜브를 형성하기 위해 사용되는 소스 물질로 탄화 가스를 사용하는 것이 바람직하다. 상기 탄화 가스의 예로서는 메탄, 아세틸 렌, 일산화탄소 등을 들 수 있다.
즉, 상기 탄화 가스를 이용한 화학기상증착 공정을 수행하면, 상기 탄화가스는 탄소 상태로 열 분해되어 상기 콘택홀 내로 유입된다. 상기 콘택홀 내에 유입된 탄화는 상기 촉매용 금속 패턴에서 흡착되어 탄소나노튜브 상태로 연속적으로 성장하게 된다. 그 결과 상기 공동(160)을 채우면서 상기 촉매용 금속 패턴(150)과 전기적으로 연결되는 탄소나노튜브 배선(170)이 형성된다.
이때, 상기 탄소나노튜브는 상기 촉매용 금속 패턴(150)의 상면으로부터도 성장되기 때문에 이후, 상기 촉매 금속 패턴의 상면으로부터 성장된 탄소나노튜브를 식각하는 공정을 추가적으로 수행할 수 있다. 상기 식각 공정의 예로서는 에치백 공정 또는 화학기계적 연마 공정을 들 수 있다.
상술한 방법은 상기 탄소나노튜브 형성용 소스가스의 소모를 최소화하면서 얻고자 하는 프로파일을 갖는 탄소나노튜브 배선을 형성할 수 있다.
탄소나노튜브 배선 형성방법 2
도 17 내지 도 21은 본 발명의 일 실시예에 따른 탄소나노튜브 배선 형성방법을 나타내는 평면도이고, 도 22 내지 도 26은 도 17 내지 도 21을 II-II'방향으로 절단한 단면도들이다.
도 17 및 도 22는 촉매용 금속 패턴 및 콘택홀을 매몰하는 제2 절연막 패턴을 형성하는 단계를 나타내는 도이다.
도 17 및 도 22를 참조하면, 희생막 패턴(210), 콘택홀(230)이 형성된 제1 절연막 패턴(222) 및 스페이서(240)가 형성된 기판(200)에 상기 기판과 전기적으로 연결되는 촉매용 금속 패턴(250)들을 형성한 후 상기 콘택홀(230)을 매몰하는 제2 절연막 패턴(255)을 형성한다.
구체적으로 설명하면, 상기 실시예 1의 도 1 내지 도 4의 상세한 설명과 동일한 방법으로 희생막 패턴(210), 콘택홀(230)이 형성된 제1 절연막 패턴(222) 및 스페이서(240)가 형성된 기판(200)을 마련한다.
이어서, 상기 스페이서(240)가 형성된 콘택홀(230)을 매몰하면서 상기 제1 절연막 패턴(222)을 덮는 금속막(미도시)을 형성한다. 상기 금속막은 본 발명의 탄소나노튜브를 성장시키는데 촉매로 사용되는 금속으로 니켈(Ni), 코발트(Co), 철(Fe), 이들의 합금 등을 들 수 있다. 이어서, 상기 금속막을 상기 기판(200)과 전기적으로 연결되고, 상기 제1 절연막 패턴의 상면보다 낮은 상면을 갖는 촉매용 금속 패턴(250)을 형성한다.
상기 촉매용 금속 패턴을 형성하는 방법은 상기 도 6의 상세한 설명에 기재되어 있다. 특히, 상기 촉매용 금속 패턴(250)은 상기 희생막 패턴(210)의 상면과 실질적으로 동일한 높이를 갖는 것이 바람직하고, 그 하부가 상기 기판(200)에 형성된 리세스(232)에 삽입된 구조를 갖도록 형성된다. 상기 리세스의 형성 방법은 상기 도 5의 상세한 설명에 기재되어 있다.
일 예로서, 상기 촉매용 금속 패턴(250)을 형성한 이후, 상기 제1 절연막 패턴(210) 및 촉매용 금속 패턴(250)에 잔류하는 식각 잔류물을 제거하기 위한 세정 공정을 추가적으로 수행할 수 있다.
이어서, 상기 촉매용 금속 패턴(250) 및 스페이서(240)가 형성된 콘택홀(230)을 매몰하면서 상기 제1 절연막 패턴(222)을 덮는 제2 절연막(미도시)을 형성한다. 이후, 평탄화 공정 또는 에치백 공정을 수행하여 평탄화된 상면을 갖는 제2 절연막 패턴을 형성한다. 상기 제2 절연막 패턴(255)은 일 예로 상기 콘택홀(230)만을 매몰할 수 있도록 형성될 수 있고, 다른 예로 상기 콘택홀(230)을 매몰하면서, 제1 절연막 패턴(222)의 상면을 덮도록 형성될 수 있다. 본 실시예에서는 콘택홀(230)에만 매몰되도록 제2 절연막 패턴(255)을 형성한다.
본 실시예에서 형성되는 제2 절연막 패턴(255)은 이후 화학기상증착 공정을 수행하여 탄소나노튜브 배선을 형성할 경우 상기 촉매용 금속 패턴(250)의 상면으로부터 탄소나노튜브가 성장하는 것 을 미연에 방지하기 위해 적용된다. 즉, 상기 촉매용 금속 패턴(250)상으로 형성되는 탄소나노튜브를 제거하기 위한 화학기계적 연마공정이 수행되지 않아도 되는 동시에 탄소나노튜브 형성용 소스가스의 소모량을 최소화할 수 있다.
도 18 및 도 23은 제1 절연막 패턴에 개구를 형성하는 단계를 나타내는 도이다.
도 18 및 도 23을 참조하면, 상기 제1 절연막 패턴(222)에 상기 희생막 패턴 및 스페이서를 제거하기 위한 식각액 및 탄소나노튜브 형성용 소스가스를 유입하기 위한 개구(257)를 형성한다. 구체적으로는, 상기 촉매용 금속 패턴(250)들 사이에 위치한 제1 절연막 패턴(222)을 선택적으로 노출시키는 식각 마스크(미도시)를 형성한다. 이어서, 상기 식각 마스크에 노출된 제1 절연막 패턴(222)을 식각한 후 노 출되는 희생막 패턴(210)을 식각한다. 그 결과 상기 제1 절연막(222)에는 상기 기판(200)을 표면 및 상기 희생막 패턴(210)측벽을 동시에 노출시키는 개구(257)가 형성된다. 이후, 상기 식각 마스크를 제거하는 공정을 수행한다. 상기 개구(257)의 형성으로 인해 제1 절연막 패턴(222)은 제3 절연막 패턴(224)으로 형성된다. 상기 개구(257)의 형성으로 인해 상기 희생막 패턴(210)은 식각되었으나 이하, 동일한 도면부호를 적용하여 설명한다.
도 19 및 도 24는 스페이서 및 희생막 패턴을 제거하는 단계를 나타내는 도이다.
도 19 및 도 24를 참조하면, 습식 식각 공정을 수행하여 스페이서(240) 및 희생막 패턴(210)을 동시에 제거한다. 그 결과 상기 개구(257)와 연통되고, 상기 기판(200)과 제3 절연막 패턴(224) 사이에 존재하는 배선 형성용 공동(터널;260)이 형성된다. 본 실시예의 상기 습식식각 공정은 상기 스페이서(240) 및 희생막 패턴(210)에 대하여 현저하게 높은 식각율을 갖는 식각 용액을 이용한다. 즉, 상기 공동은 상기 개구(257)를 통해 유입되는 식각 용액에 의해 상기 희생막 패턴이 제거됨으로 인해 형성된다. 또한, 상기 스페이서도 상기 식각 용액으로 제거됨으로 인해 상기 공동(260)은 상기 촉매용 금속 패턴(250)이 형성된 콘택홀(230)과 연통 된다.
도 20 및 도 25는 탄소나노튜브 배선을 형성하는 단계를 나타내는 도이다.
도 20 및 도 25를 참조하면, 상기 개구(257) 통해 상기 공동(260) 내부로 탄소나노튜브 형성용 소스가스를 제공함으로써 상기 공동(260) 내에서 상기 촉매용 금속 패턴과 연결되는 탄소나노튜브 배선(270)이 형성된다. 구체적으로 상기 소스가스인 탄화가스를 이용한 화학기상증착 공정을 수행하면, 상기 탄화가스는 탄소 상태로 열 분해되어 상기 개구 내로 유입된다. 상기 개구 내에 유입된 탄소는 상기 촉매용 금속 패턴(250)에서 흡착되어 탄소나노튜브 상태로 성장하게 된다. 그 결과 상기 공동(260)을 채우면서 상기 촉매용 금속 패턴(250)과 전기적으로 연결되는 탄소나노튜브 배선(270)이 형성된다.
이후, 도면에 도시하지 않았지만 화학기계적 연마 공정 또는 에치백 공정을 수행하여 상기 개구(257) 내에 과 성장된 탄소나노튜브를 제거하는 공정을 더 수행할 수 있다.
도 21 및 도 26은 제4 절연막을 형성하는 단계를 나타내는 도이다.
도 21 및 도 26을 참조하면, 상기 탄소나노튜브 배선(270)이 형성된 제3 절연막 패턴(224)을 덮는 제4 절연막(280)을 형성한다. 상기 제4 절연막(280)은 BPSG, PSG, SOG, PE-TEOS, USG 또는 HDP-CVD 산화물등을 이용하여 형성할 수 있다. 일 예로, 상기 제4 절연막에 화학기계적연마 공정 또는 에치백 공정을 수행하여 평탄화된 상면을 갖는 제4 절연막(280)으로 형성할 수 있다.
상기 제4 절연막(280)은 이후 형성되는 도전성 구조물과 상기 탄소나노튜브 배선을 절연시키기는 역할을 한다.
본 발명에 따르면, 상기 타소나노튜브 배선은 절연막에 상기 탄소나노튜브 배선을 형성하기 위한 공동(터널)을 형성한 후 상기 공동 내부로 탄소나노튜브 형 성용 소스가스를 제공하는 동시에 촉매용 금속 패턴으로부터 탄소나노튜브를 성장시켜 형성할 수 있다.
따라서, 상기 탄소나노튜브 배선 형성방법은 원하는 프로파일을 갖는 탄소나노튜브 배선을 용이하게 형성할 수 있을 뿐만 아니라 그 수율이 매우 높은 장점을 갖는다. 또한, 추가로 복잡한 공정들 요구될 뿐만 아니라 상기 탄소나노튜브를 형성하기 위한 소스가스의 낭비를 방지할 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (15)

  1. 기판 상에 희생막 패턴을 형성하는 단계;
    상기 희생막 패턴이 형성된 기판을 덮는 절연막을 형성하는 단계;
    상기 절연막 및 희생막 패턴을 순차적으로 식각하여 상기 기판을 표면을 노출시키는 콘택홀을 포함하는 절연막 패턴을 형성하는 단계;
    상기 콘택홀의 측벽에 스페이서를 형성하는 단계;
    상기 스페이서가 형성된 콘택홀 내에 상기 기판과 전기적으로 연결되면서 상기 절연막 패턴의 상면보다 낮은 상면을 갖는 촉매용 금속 패턴을 형성하는 단계;
    상기 희생막 패턴 및 상기 스페이서를 제거하여 상기 기판과 상기 절연막 패턴 사이에 존재하는 배선용 공동(空洞)을 형성하는 단계; 및
    상기 공동 내에서 상기 촉매용 금속패턴을 연결하는 탄소나노튜브 배선을 형성하는 단계를 포함하는 탄소나노튜브를 이용한 배선 형성 방법.
  2. 제1항에 있어서, 상기 희생막 패턴은 실리콘 게르마늄을 포함하고, 상기 절연막은 실리콘 산화물을 포함하는 것을 특징으로 하는 탄소나노튜브를 이용한 배선 형성 방법.
  3. 제1항에 있어서, 상기 희생막 패턴은 제1 방향을 갖는 제1 희생막 패턴과 상기 제1 방향과 서로 다른 제2 방향을 갖는 제2 희생막 패턴을 포함하며, 상기 콘택홀은 상기 제1 희생막 패턴과 상기 제2 희생막 패턴이 만나는 곳에서 형성되는 것 을 특징으로 하는 탄소나노튜브를 이용한 배선 형성 방법.
  4. 제1항에 있어서, 상기 스페이서를 형성한 단계 이후에,
    상기 스페이서에 노출된 기판의 표면에 리세스를 형성하는 단계를 더 수행하는 것을 특징으로 하는 탄소나노튜브를 이용한 배선 형성 방법.
  5. 제1항에 있어서, 상기 촉매용 금속 패턴의 형성하는 단계는
    상기 개구를 매몰하는 촉매용 금속막을 형성하는 단계; 및
    상기 촉매용 금속막을 이방성 식각함으로써 상기 절연막 패턴의 상면보다 낮은 상면을 갖는 촉매용 금속 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 탄소나노튜브를 이용한 배선 형성 방법.
  6. 제1항에 있어서, 상기 희생막 패턴 및 상기 스페이서는 동일한 식각비를 갖고, 상기 콘택홀을 통해 유입되는 식각액에 의해 동시에 제거되는 것을 특징으로 하는 것을 특징으로 하는 탄소나노튜브를 이용한 배선 형성 방법.
  7. 제1항에 있어서, 상기 탄소 나노튜브 배선을 형성하는 단계는
    화학기상증착 공정을 수행하여 상기 콘택홀을 통해 공동 내부로 탄소나노튜브 소스물질을 제공하는 단계; 및
    상기 촉매용 금속 패턴으로부터 상기 탄소나노튜브를 성장시킴으로써 상기 공동 내에서 촉매용 금속 패턴을 서로 연결하는 탄소나노튜브 배선을 형성하는 단계를 포함하는 것을 특징으로 하는 탄소나노튜브를 이용한 배선 형성 방법.
  8. 제1항에 있어서, 상기 촉매용 금속 패턴의 상면으로부터 성장된 탄소나노튜브를 이방성 식각하는 단계; 및
    상기 절연물질을 이용하여 상기 콘택홀을 매몰하는 단계를 더 수행하는 것을 특징으로 하는 탄소나노튜브를 이용한 배선 형성 방법.
  9. 기판 상에 희생막 패턴을 형성하는 단계;
    상기 희생막 패턴이 형성된 기판을 덮는 절연막을 형성하는 단계;
    상기 절연막 및 희생막 패턴을 순차적으로 식각하여 상기 기판을 표면을 노출시키는 콘택홀을 포함하는 제1 절연막 패턴을 형성하는 단계;
    상기 콘택홀의 측벽에 스페이서를 형성하는 단계;
    상기 스페이서가 형성된 콘택홀 내에 상기 기판과 전기적으로 연결되면서 상기 절연막 패턴의 상면보다 낮은 상면을 갖는 촉매용 금속 패턴을 형성하는 단계;
    상기 촉매용 금속 패턴이 형성된 콘택홀을 매몰하는 제2 절연막 패턴을 형성단계;
    상기 촉매용 금속 패턴들 사이에 위치한 제1 절연막 패턴 및 상기 희생막 패턴을 순차적으로 식각하여 개구를 형성하는 단계;
    상기 희생막 패턴 및 스페이서를 제거하여 상기 기판과 상기 제1 절연막 패 턴 사이에 존재하고, 상기 촉매용 금속 패턴의 측벽을 노출시키는 배선용 공동을 형성하는 단계; 및
    상기 공동 내에서 상기 촉매용 금속 패턴을 서로 연결하는 탄소나노튜브 배선을 형성하는 단계를 포함하는 탄소나노튜브를 이용한 배선 형성 방법.
  10. 제9항에 있어서, 상기 희생막 패턴은 제1 방향을 갖는 제1 희생막 패턴과 상기 제1 방향과 서로 다른 제2 방향을 갖는 제2 희생막 패턴을 포함하며, 상기 콘택홀은 상기 제1 희생막 패턴과 상기 제2 희생막 패턴이 만나는 곳에서 형성되는 것을 특징으로 하는 탄소나노튜브를 이용한 배선 형성 방법.
  11. 제9항에 있어서, 상기 희생막 패턴은 실리콘 게르마늄을 포함하고, 상기 절연막은 실리콘 산화물을 포함하는 것을 특징으로 하는 탄소나노튜브를 이용한 배선 형성 방법.
  12. 제9항에 있어서, 상기 스페이서를 형성한 단계 이후에,
    상기 스페이서에 노출된 기판의 표면 아래로 리세스를 형성하는 단계를 더 수행하는 것을 특징으로 하는 탄소나노튜브를 이용한 배선 형성 방법.
  13. 제9항에 있어서, 상기 희생막 패턴 및 상기 스페이서는 실질적으로 동일한 식각비를 갖고, 상기 콘택홀을 통해 유입되는 식각액에 의해 동시에 제거되는 것을 특징으로 하는 것을 특징으로 하는 탄소나노튜브를 이용한 배선 형성 방법.
  14. 제9항에 있어서, 상기 탄소 나노튜브 배선을 형성하는 단계는
    화학기상증착 공정을 수행하여 상기 개구를 통해 공동 내부로 탄소나노튜브용 소스가스를 제공하는 단계; 및
    상기 촉매용 금속 패턴의 측벽으로부터 상기 탄소나노튜브를 성장시킴으로써 상기 공동 내에서 촉매용 금속 패턴을 서로 연결하는 탄소나노튜브 배선을 형성하는 단계를 포함하는 것을 특징으로 하는 탄소나노튜브를 이용한 배선 형성 방법.
  15. 제9항에 있어서, 상기 개구 내에서 과 성장된 탄소나노튜브를 제거하는 단계; 및
    상기 탄소나노튜브 배선, 제1 절연막 패턴 및 제2 절연막 패턴을 덮는 제3 절연막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 탄소나노튜브를 이용한 배선 형성 방법.
KR1020050082595A 2005-09-06 2005-09-06 탄소나노튜브를 이용한 배선 형성 방법 KR100667652B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050082595A KR100667652B1 (ko) 2005-09-06 2005-09-06 탄소나노튜브를 이용한 배선 형성 방법
CNA2006101281544A CN1929111A (zh) 2005-09-06 2006-09-06 在布线图形中形成碳纳米管的方法及相关设备
US11/470,369 US20070123019A1 (en) 2005-09-06 2006-09-06 Methods of forming carbon nanotubes in a wiring pattern and related devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050082595A KR100667652B1 (ko) 2005-09-06 2005-09-06 탄소나노튜브를 이용한 배선 형성 방법

Publications (1)

Publication Number Publication Date
KR100667652B1 true KR100667652B1 (ko) 2007-01-12

Family

ID=37859003

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050082595A KR100667652B1 (ko) 2005-09-06 2005-09-06 탄소나노튜브를 이용한 배선 형성 방법

Country Status (3)

Country Link
US (1) US20070123019A1 (ko)
KR (1) KR100667652B1 (ko)
CN (1) CN1929111A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100983724B1 (ko) * 2007-12-20 2010-09-24 주식회사 하이닉스반도체 반도체 소자의 형성 방법
CN101905877B (zh) * 2009-06-02 2013-01-09 清华大学 碳纳米管膜的制备方法
CN101993055B (zh) * 2009-08-14 2013-02-13 清华大学 碳纳米管膜先驱、碳纳米管膜及其制备方法
KR20140029058A (ko) * 2012-08-31 2014-03-10 에스케이하이닉스 주식회사 반도체 소자 및 그 형성 방법
CN105206561B (zh) * 2014-05-28 2018-08-10 中芯国际集成电路制造(上海)有限公司 互连结构的形成方法和半导体结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100658A (ja) 2001-09-26 2003-04-04 Toshiba Corp 電子装置及びその製造方法
JP2003258336A (ja) 2002-02-28 2003-09-12 Japan Science & Technology Corp 分子デバイス及びその製造方法
KR100553688B1 (ko) 2003-07-14 2006-02-24 삼성전자주식회사 나노튜브를 사용하는 반도체소자 및 그 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7335603B2 (en) * 2000-02-07 2008-02-26 Vladimir Mancevski System and method for fabricating logic devices comprising carbon nanotube transistors
GB2364933B (en) * 2000-07-18 2002-12-31 Lg Electronics Inc Method of horizontally growing carbon nanotubes
US6887450B2 (en) * 2002-01-02 2005-05-03 Zyvex Corporation Directional assembly of carbon nanotube strings
US6548313B1 (en) * 2002-05-31 2003-04-15 Intel Corporation Amorphous carbon insulation and carbon nanotube wires
DE60212118T2 (de) * 2002-08-08 2007-01-04 Sony Deutschland Gmbh Verfahren zur Herstellung einer Kreuzschienenstruktur von Nanodrähten
AU2003304297A1 (en) * 2002-08-23 2005-01-21 Sungho Jin Article comprising gated field emission structures with centralized nanowires and method for making the same
US7276285B2 (en) * 2003-12-31 2007-10-02 Honeywell International Inc. Nanotube fabrication basis
KR100695124B1 (ko) * 2004-02-25 2007-03-14 삼성전자주식회사 카본나노튜브의 수평성장방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100658A (ja) 2001-09-26 2003-04-04 Toshiba Corp 電子装置及びその製造方法
JP2003258336A (ja) 2002-02-28 2003-09-12 Japan Science & Technology Corp 分子デバイス及びその製造方法
KR100553688B1 (ko) 2003-07-14 2006-02-24 삼성전자주식회사 나노튜브를 사용하는 반도체소자 및 그 제조 방법

Also Published As

Publication number Publication date
CN1929111A (zh) 2007-03-14
US20070123019A1 (en) 2007-05-31

Similar Documents

Publication Publication Date Title
CN101506955B (zh) 用于金属互连的电介质间隔体及其形成方法
US7211844B2 (en) Vertical field effect transistors incorporating semiconducting nanotubes grown in a spacer-defined passage
CN105206561B (zh) 互连结构的形成方法和半导体结构
JP5372515B2 (ja) 横方向に成長したナノチューブの形成方法
KR100791948B1 (ko) 탄소나노튜브 배선 형성방법 및 이를 이용한 반도체 소자의배선 형성방법
US7354823B2 (en) Methods of forming integrated circuit devices having carbon nanotube electrodes therein
US7217650B1 (en) Metallic nanowire interconnections for integrated circuit fabrication
JP4197691B2 (ja) 半導体装置の製造方法
KR100827524B1 (ko) 반도체 소자의 제조 방법
KR20060127105A (ko) 수직 나노튜브 반도체 장치 구조 및 그 제조 방법
KR100820174B1 (ko) 수직구조의 탄소나노튜브를 이용한 전자소자 및 그제조방법
KR20120035854A (ko) 그래핀 배선 및 그 제조 방법
US8598708B2 (en) Carbon nanotube-based interconnection element
KR100667652B1 (ko) 탄소나노튜브를 이용한 배선 형성 방법
KR20090120729A (ko) 탄소나노튜브를 포함하는 메모리소자 및 이의 제조방법
KR101585210B1 (ko) 콘택 구조체 형성방법
US20080164611A1 (en) Method for making an integrated circuit having a via hole
JP2008172250A (ja) カーボンナノチューブを有する電気配線構造及びその形成方法
CN101295665A (zh) 一种喇叭状接触的制作方法
JP6244770B2 (ja) カーボン導電構造及びその製造方法
KR100873801B1 (ko) 탄소나노튜브를 이용한 반도체 소자의 금속배선 형성방법
KR100713916B1 (ko) 반도체 소자의 제조방법
US11600619B2 (en) Semiconductor structure and fabrication method thereof
KR100791347B1 (ko) 반도체 집적 회로 장치의 제조 방법과 그에 의해 제조된반도체 집적 회로 장치
JP4352080B2 (ja) 配線、電子装置及び電子装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee