JP6244770B2 - カーボン導電構造及びその製造方法 - Google Patents
カーボン導電構造及びその製造方法 Download PDFInfo
- Publication number
- JP6244770B2 JP6244770B2 JP2013195531A JP2013195531A JP6244770B2 JP 6244770 B2 JP6244770 B2 JP 6244770B2 JP 2013195531 A JP2013195531 A JP 2013195531A JP 2013195531 A JP2013195531 A JP 2013195531A JP 6244770 B2 JP6244770 B2 JP 6244770B2
- Authority
- JP
- Japan
- Prior art keywords
- graphene
- metal film
- film
- catalytic metal
- carbon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Carbon And Carbon Compounds (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Conductive Materials (AREA)
Description
配線溝内の一部にグラファイトを形成する技術を応用して、ビアと配線のカーボン系材料を直接的に接続することが考えられる。しかしながらこの場合、例えばビアにCNTを、配線にシート状のグラフェンを用いる場合、CNTの端部と基板表面に平行なグラフェンの表面とを接続すると、接続界面の抵抗が非常に高くなるという問題がある。両者を抵抗上昇を招くことなく接続することは、極めて困難である。
図1〜図4は、第1の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。本実施形態では、カーボン導電構造となる配線構造の形成にシングルダマシン的な方法を適用する。
MOSトランジスタ1は、半導体基板11上にゲート絶縁膜12を介して形成されたゲート電極13と、その両側のソース/ドレイン領域14とを備えて構成される。
ソース/ドレイン領域14は、ゲート電極13の両側の活性領域にP型の不純物(ホウ素等)又はN型の不純物(リン、砒素等)が導入されてなるものである。
詳細には、先ず、ゲート絶縁膜12、ゲート電極13、及びサイドウォール15を例えばSiN等の保護膜で覆う。
次に、半導体基板11上にグラフェン形成の触媒となる金属であるCo,Ni,Fe,Pt等、例えばCoをスパッタ法等により、例えば厚み300nm程度に堆積する。以上により、半導体基板11上に触媒金属膜21が形成される。
次に、触媒金属膜21上にグラフェン形成を阻害する材料であるTi,TiN,SiO2等、ここではSiO2をスパッタ法等により、例えば厚み30nm程度に堆積する。以上により、触媒金属膜21上に不活性化膜22が形成される。
次に、リソグラフィー及びドライエッチングにより、触媒金属膜21及び不活性化膜22のプラグの形成位置を開口する。以上により、触媒金属膜21及び不活性化膜22に開口23が形成される。
詳細には、CVD法により、開口23内にカーボンを堆積する。CVD条件としては、メタンやアセチレン等の希釈ガスで、処理温度を600℃程度〜1200℃程度、ここでは600℃程度とする。このときカーボンは、触媒金属膜21の表面には不活性化膜22が形成されているために堆積されず、不活性化膜22のない開口23内の一対の側面のみに堆積される。この場合、一対の側面に沿って(平行に)シート状のグラフェン24aが複数層に積層されてゆき、開口23内を埋め込む多層グラフェン24が形成される。即ち多層グラフェン24は、触媒金属膜21の接触面(一対の側面)に沿ってグラフェン24aが縦方向成長してゆき、開口23内で複数層にグラフェン24aが積層し充填した状態に形成される。
詳細には、触媒金属膜21及び不活性化膜22を、例えばFeCl3水溶液、HCl希釈水溶液等を用いて酸処理する。または、RIE等を用いてドライエッチング処理する。これらを組み合わせても良い。これにより、触媒金属膜21及び不活性化膜22が除去される。
詳細には、先ず、半導体基板11上に多層グラフェン24を覆うように絶縁材料、例えばシリコン酸化物をCVD法等やSOG等により堆積する。
次に、例えば化学機械研磨(Chemical-Mechanical Polishing:CMP)により、多層グラフェン24の上面を研磨ストッパーとしてシリコン酸化物を研磨して、シリコン酸化物を平坦化する。この平坦化により、多層グラフェン24の側面を覆う層間絶縁膜25が形成される。多層グラフェン24を、層間絶縁膜25内に埋め込まれたグラフェンプラグ26とする。グラフェンプラグ26は、縦方向に積層されたグラフェン24aの主面と層間絶縁膜25の主面(表面)とが交差するように、本実施形態では略直交するように形成される。
詳細には、先ず、層間絶縁膜25にグラフェン形成の触媒となる金属であるCo,Ni,Fe,Pt等、例えばCoをスパッタ法等により、例えば厚み300nm程度に堆積する。以上により、層間絶縁膜25上に触媒金属膜27が形成される。
次に、触媒金属膜27上にグラフェン形成を阻害する材料であるTi,TiN,SiO2等、ここではSiO2をスパッタ法等により、例えば厚み30nm程度に堆積する。以上により、触媒金属膜27上に不活性化膜28が形成される。
次に、リソグラフィー及びドライエッチングにより、触媒金属膜27及び不活性化膜28の配線の形成位置を開口する。以上により、触媒金属膜27及び不活性化膜28に開口29が形成される。
詳細には、CVD法により、開口29内にカーボンを堆積する。CVD条件としては、メタンやアセチレン等の希釈ガスで、処理温度を600℃程度〜1200℃程度、ここでは600℃程度とする。このときカーボンは、触媒金属膜27の表面には不活性化膜28が形成されているために堆積されず、不活性化膜28のない開口29内の一対の側面のみに堆積される。この場合、一対の側面に沿って(平行に)シート状のグラフェン31aが複数層に積層されてゆき、開口29内を埋め込む多層グラフェン31が形成される。即ち多層グラフェン31は、触媒金属膜27の接触面(一対の側面)に沿ってグラフェン31aが縦方向成長してゆき、開口29内で複数層にグラフェン31aが積層し充填した状態に形成される。
詳細には、触媒金属膜27及び不活性化膜28を、例えばFeCl3水溶液、HCl希釈水溶液等を用いて酸処理する。または、RIE等を用いてドライエッチング処理する。これらを組み合わせても良い。これにより、触媒金属膜27及び不活性化膜28が除去される。
詳細には、先ず、層間絶縁膜25上に多層グラフェン31を覆うように絶縁材料、例えばシリコン酸化物をCVD法等やSOG等により堆積する。
次に、例えばCMPにより、多層グラフェン31の上面を研磨ストッパーとしてシリコン酸化物を研磨して、シリコン酸化物を平坦化する。この平坦化により、多層グラフェン31の側面を覆う層間絶縁膜32が形成される。多層グラフェン31を、層間絶縁膜32内に埋め込まれたグラフェン配線33とする。グラフェン配線33は、縦方向に積層されたグラフェン31aの主面と層間絶縁膜32の主面(表面)とが交差するように、本実施形態では略直交するように形成される。
配線構造2においては、グラフェンプラグ26のグラフェン24aの縁部と、グラフェン配線33のグラフェン31aの縁部とが接触し、電気的に接続される。このように、グラフェン24aとグラフェン31aとが縁部(エッジ部)同士で接合することにより、当該接合に起因する配線構造2の電気抵抗及び熱抵抗の上昇を可及的に抑止し、信頼性の高い配線構造が実現する。
配線構造3は、配線構造2と略同様に形成される。
即ち、層間絶縁膜32上に、シート状の複数層のグラフェン34aが縦方向に積層された多層グラフェン34が形成され、多層グラフェン34の側面を覆う層間絶縁膜35が形成される。以上により、多層グラフェン34が層間絶縁膜35内に埋め込まれてなるグラフェンビア36が形成される。グラフェンビア36に異種分子のインターカレーションを施しても良い。
図6は、第1の実施形態において、スパッタ法によりグラフェンプラグ26の多層グラフェンを形成する場合を示す概略断面図である。
詳細には、指向性スパッタ法により開口23内を含む全面にカーボン41を例えば300nm程度の厚みに堆積する。なお、スパッタ法の代わりに蒸着法を用いても良い。
詳細には、処理温度を600℃以上、ここでは1200℃程度とし、処理温度に依存して処理時間を1秒間程度〜1時間程度、ここでは10秒間程度として、カーボン41を熱処理する。これにより、カーボン41のうち、不活性化膜のない開口23内の一対の側面と接触する部位でシート状のグラフェン41aの積層構造となってゆき、開口23内を埋め込む多層グラフェン41Aが形成される。即ち多層グラフェン41Aは、触媒金属膜21の接触面(一対の側面)に沿ってグラフェン41aが縦方向に生成してゆき、開口23内で複数層にグラフェン41aが充填した状態に形成される。
詳細には、例えばCMPにより、多層グラフェン41A上で未反応のカーボン41及び不活性化膜22を触媒金属膜21の表面を研磨ストッパーとして研磨する。この研磨により、接続孔23内に多層グラフェン41Aが残存する。
詳細には、例えばFeCl3水溶液、HCl希釈水溶液を用いて触媒金属21をウェットエッチングする。これにより、触媒金属膜21が除去される。しかる後、図2(b)以降の諸工程を行う。
以下、第1の実施形態の諸変形例について説明する。
第1の実施形態では、配線構造2を構成するグラフェンプラグ26及びグラフェン配線33、配線構造3を構成するグラフェンビア36及びグラフェン配線39の各々について、シングルダマシン的な方法により多層グラフェンで形成する旨を説明した。以下の変形例では、配線構造2のグラフェンプラグ26、配線構造3のグラフェンビア36を、他の導電材料で形成する場合を例示する。
本例では、配線構造のプラグやビアを金属材料で形成する場合について例示する。
図7は、第1の実施形態の変形例1による半導体装置の構成を示す概略断面図であり、第1の実施形態の図4(b)に対応する。なお、第1の実施形態と同様の構成部材等については、同符号を付して詳しい説明を省略する。また、MOSトランジスタ1の一部の図示を省略する。
本例では、配線構造のプラグやビアをカーボンナノチューブ(CNT)で形成する場合について例示する。
図8は、第1の実施形態の変形例2による半導体装置の構成を示す概略断面図であり、第1の実施形態の図4(b)に対応する。なお、第1の実施形態と同様の構成部材等については、同符号を付して詳しい説明を省略する。また、MOSトランジスタ1の一部の図示を省略する。
即ち、表面に酸化膜が形成されたSi基板等を用いて当該Si基板上にCNTを成長形成し、CNTの上端を平坦化し、平坦化された部位に転写支持膜を形成し、Si基板を除去する。転写支持膜のCNTを、層間絶縁膜25(35)の接続孔25a(35a)と対向させ、対向させた両者間に揮発性溶媒を付与する。塗布された揮発性溶媒が乾燥すると、層間絶縁膜25(35)とCNTとが密着する。CNTの先端部分が接続孔25a(35a)内に挿入され、接続孔25a(35a)の底面に接続される。転写支持膜及び不要なCNTを研磨等により除去する。
図10〜図11は、第2の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。本実施形態では、カーボン導電構造となる配線構造の形成にデュアルダマシン的な方法を適用する。なお、第1の実施形態と同様の構成部材等については、同符号を付して詳しい説明を省略する。
詳細には、先ず、ゲート絶縁膜12、ゲート電極13、及びサイドウォール15を例えばSiN等の保護膜で覆う。
次に、半導体基板11上にグラフェン形成の触媒となる金属であるCo,Ni,Fe,Pt等、例えばCoをスパッタ法等により、例えば厚み300nm程度に堆積する。以上により、半導体基板11上に触媒金属膜51が形成される。
次に、エッチングストッパ膜52をリソグラフィー及びドライエッチングにより開口する。これにより、エッチングストッパ膜52に、触媒金属膜51に接続孔を形成するための開口52aが形成される。
次に、エッチングストッパ膜52上にグラフェン形成の触媒となる金属であるCo,Ni,Pt等、例えばCoをスパッタ法等により、例えば厚み300nm程度に堆積する。これにより、エッチングストッパ膜52上に触媒金属膜53が形成される。
次に、触媒金属膜53上にグラフェン形成を阻害する材料であるTi,TiN,SiO2等、ここではSiO2をスパッタ法等により、例えば厚み30nm程度に堆積する。以上により、触媒金属膜53上に不活性化膜54が形成される。
詳細には、不活性化膜54上に配線形状の開口を有するレジストマスクを形成する。このレジストマスクを用いて、不活性化膜54及び触媒金属膜51,53をドライエッチングする。このとき先ず、触媒金属膜53及び不活性化膜54に配線溝53a,54aが形成される。引き続きドライエッチングを行うと、エッチングストッパ膜52がハードマスクとして機能し、触媒金属膜51にエッチングストッパ膜52の開口52aに倣った接続孔51aが形成される。レジストマスクはアッシング処理等により除去される。以上により、触媒金属膜51、エッチングストッパ膜52、触媒金属膜53、及び不活性化膜54には、接続孔51a、開口52a、及び配線溝53a,54aが一体となった配線構造溝55が形成される。
詳細には、CVD法により、配線構造溝55内にカーボンを堆積する。CVD条件としては、メタンやアセチレン等の希釈ガスで、処理温度を600℃程度〜1200℃程度、ここでは600℃程度とする。このときカーボンは、触媒金属膜51の表面には不活性化膜54が形成されているために堆積されず、不活性化膜54のない配線構造溝55内の一対の側面のみに堆積される。この場合、一対の側面に沿って(平行に)シート状のグラフェン56aが複数層に積層されてゆき、配線構造溝55内を埋め込む多層グラフェン56が形成される。即ち多層グラフェン56は、触媒金属膜51,53の接触面(一対の側面)に沿ってグラフェン56aが縦方向成長してゆき、配線構造溝55内で複数層にグラフェン56aが積層し充填した状態に形成される。
詳細には、触媒金属膜51、エッチングストッパ膜52、触媒金属膜53、及び不活性化膜54を、例えばFeCl3水溶液、HCl希釈水溶液等を用いて酸処理する。または、RIE等を用いてドライエッチング処理する。これらを組み合わせても良い。これにより、エッチングストッパ膜52、触媒金属膜53、及び不活性化膜54が除去される。
詳細には、先ず、半導体基板11上に多層グラフェン56を覆うように絶縁材料、例えばシリコン酸化物をCVD法等やSOG等により堆積する。
次に、例えばCMPにより、多層グラフェン56の上面を研磨ストッパーとしてシリコン酸化物を研磨して、シリコン酸化物を平坦化する。この平坦化により、多層グラフェン56の側面を覆う層間絶縁膜57が形成される。多層グラフェン56は、層間絶縁膜57内に埋め込まれた配線構造8となる。配線構造8は、縦方向に積層されたグラフェン56aの主面と層間絶縁膜57の主面(表面)とが交差するように、本実施形態では略直交するように形成される。
配線構造9は、配線構造8と略同様に形成される。
即ち、層間絶縁膜57上に、シート状の複数層のグラフェン58aが縦方向に積層された多層グラフェン58が形成され、多層グラフェン58の側面を覆う層間絶縁膜59が形成される。以上により、多層グラフェン58が層間絶縁膜59内に埋め込まれてなる配線構造9が形成される。配線構造9に異種分子のインターカレーションを施しても良い。
図12は、第2の実施形態において、スパッタ法により配線構造8の多層グラフェンを形成する場合を示す概略断面図である。
詳細には、指向性スパッタ法等により配線構造溝55内を含む全面に例えば600nm程度の厚みにカーボン61を堆積する。なお、スパッタ法の代わりに蒸着法を用いても良い。
詳細には、処理温度を600℃以上、ここでは1200℃程度とし、処理温度に依存して処理時間を1秒間程度〜1時間程度、ここでは20秒間程度として、カーボン61を熱処理する。これにより、カーボン61のうち、不活性化膜のない配線構造溝55内の一対の側面と接触する部位でシート状のグラフェン61aの積層構造となってゆき、配線構造溝55内を埋め込む多層グラフェン61Aが形成される。即ち多層グラフェン61Aは、触媒金属膜51,53の接触面(一対の側面)に沿ってグラフェン61aが縦方向に生成してゆき、配線構造溝55内で複数層にグラフェン61aが充填した状態に形成される。
詳細には、例えばCMPにより、多層グラフェン61A上で未反応のカーボン61及び不活性化膜54を触媒金属膜51の表面を研磨ストッパーとして研磨する。この研磨により、配線構造溝55内に多層グラフェン61Aが残存する。
詳細には、触媒金属膜51、エッチングストッパ膜52、及び触媒金属膜53を、例えばFeCl3水溶液、HCl希釈水溶液等を用いて酸処理する。または、RIE等を用いてドライエッチング処理する。これらを組み合わせても良い。これにより、触媒金属膜51、エッチングストッパ膜52、及び触媒金属膜53が除去される。しかる後、図11(b)以降の諸工程を行う。
図13〜図14は、第3の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。本実施形態では、カーボン導電構造となる配線構造の多層グラフェンを縦横一体構造で形成する。なお、第1の実施形態と同様の構成部材等については、同符号を付して詳しい説明を省略する。
詳細には、先ず、ゲート絶縁膜12、ゲート電極13、及びサイドウォール15を例えばSiN等の保護膜で覆う。
次に、半導体基板11上にグラフェン形成の触媒となる金属であるCo,Ni,Fe,Pt等、例えばCoをスパッタ法等により、例えば厚み300nm程度に堆積する。以上により、半導体基板11上に触媒金属膜71が形成される。
次に、リソグラフィー及びドライエッチングにより、触媒金属膜71のプラグの形成位置を開口する。以上により、触媒金属膜71に開口71aが形成される。
詳細には、CVD法により、開口71a内を含む全面にカーボンを堆積する。CVD条件としては、メタンやアセチレン等の希釈ガスで、処理温度を600℃程度〜1200℃程度、ここでは600℃程度とする。このときカーボンは、触媒金属膜71の露出表面、即ち開口71aの一対の側面から触媒金属膜71の上面に架けて堆積される。この場合、開口71a内では一対の側面に沿って(平行に)シート状のグラフェン72aが複数層に積層され、開口71a内を埋め込むと共に、触媒金属膜71の上面上では当該上面に沿って(平行に)シート状のグラフェン72aが複数層に積層されて、多層グラフェン72が形成される。即ち多層グラフェン72は、触媒金属膜71の接触面(開口71aの一対の側面及び触媒金属膜71の上面)に沿って、開口71a内では縦方向成長し、触媒金属膜21の上面上では横方向成長してグラフェン72aが一体形成してゆき、開口71a内から触媒金属膜71の上面に架けて複数層にグラフェン72aが積層した状態に形成される。
詳細には、多層グラフェン72の触媒金属膜71の上面上の所定部分を、リソグラフィー及びドライエッチングにより除去し、所期の配線状態に加工する。
詳細には、触媒金属膜71を、例えばFeCl3水溶液、HCl希釈水溶液等を用いて酸処理する。これにより、触媒金属膜71が除去される。
詳細には、先ず、半導体基板11上に多層グラフェン72を覆うように絶縁材料、例えばシリコン酸化物をCVD法等やSOG等により堆積する。
次に、例えばCMPにより、多層グラフェン72の上面を研磨ストッパーとしてシリコン酸化物を研磨して、シリコン酸化物を平坦化する。この平坦化により、多層グラフェン72の側面を覆う層間絶縁膜73が形成される。多層グラフェン72は、層間絶縁膜73内に埋め込まれた配線構造81となる。配線構造81は、開口71a内では縦方向に、触媒金属膜71の上面上では横方向に一体的に成長したグラフェン72aが積層されて形成される。
配線構造82は、配線構造81と略同様に形成される。
即ち、層間絶縁膜73上に、プラグ部分で縦方向に、配線部分で横方向に一体形成されたシート状の複数層のグラフェン74aが積層された多層グラフェン74が形成され、多層グラフェン74の側面を覆う層間絶縁膜75が形成される。以上により、多層グラフェン74が層間絶縁膜75内に埋め込まれてなる配線構造82が形成される。配線構造82に異種分子のインターカレーションを施しても良い。
配線構造81と配線構造82とは、多層グラフェン72,74が接合して、電気的に接続される。
図15は、第3の実施形態において、スパッタ法により配線構造81の多層グラフェンを形成する場合を示す概略断面図である。
詳細には、指向性スパッタ法等により開口71a内を含む全面にカーボン76を例えば300nm程度の厚みに堆積する。なお、スパッタ法の代わりに蒸着法を用いても良い。
詳細には、処理温度を600℃以上、ここでは1200℃程度とし、処理温度に依存して処理時間を1秒間程度〜1時間程度、ここでは10秒間程度として、カーボン76を熱処理する。これにより、これにより、カーボン76は、触媒金属膜71の接触面(開口71aの一対の側面及び触媒金属膜21の上面)に沿って、開口71a内では縦方向成長し、触媒金属膜71の上面上では横方向成長してグラフェン76aが一体形成してゆき、開口71a内から触媒金属膜71の上面に架けて複数層にグラフェン76aが積層した状態に形成される。
しかる後、図13(c)以降の諸工程を行う。
複数層に積層された第2のグラフェンと
を含み、
前記第1のグラフェンの縁部と前記第2のグラフェンの縁部とが電気的に接続されていることを特徴とするカーボン導電構造。
前記第2のグラフェンが埋め込み形成された第2の絶縁膜と
を更に含み、
前記第1のグラフェンの主面と前記第1の絶縁膜の主面とが交差し、前記第2のグラフェンの主面と前記第2の絶縁膜の主面とが交差することを特徴とする付記1〜3のいずれか1項に記載のカーボン導電構造。
前記第2のグラフェンが埋め込み形成された第2の絶縁膜と
を更に含み、
前記第1のグラフェンの主面と前記第1の絶縁膜の主面とが交差し、前記第2のグラフェンの主面と前記第2の絶縁膜の主面とが平行であることを特徴とする付記5に記載のカーボン導電構造。
複数層に積層されたグラフェンと
を含み、
前記カーボンナノ材料の端部と前記グラフェンの縁部とが電気的に接続されていることを特徴とするカーボン導電構造。
前記グラフェンが埋め込み形成された第2の絶縁膜と
を更に含み、
前記グラフェンの主面と前記第2の絶縁膜の主面とが交差することを特徴とする付記7又は8に記載のカーボン導電構造。
第2のグラフェンを複数層に積層する工程と
を含み、
前記第1のグラフェンの縁部と前記第2のグラフェンの縁部とが電気的に接続されることを特徴とするカーボン導電構造の製造方法。
第2の絶縁膜内に前記第2のグラフェンを埋め込み形成し、
前記第1のグラフェンの主面と前記第1の絶縁膜の主面とが交差し、前記第2のグラフェンの主面と前記第2の絶縁膜の主面とが交差することを特徴とする付記10〜12のいずれか1項に記載のカーボン導電構造の製造方法。
第2の絶縁膜内に前記第2のグラフェンを埋め込み形成し、
前記第1のグラフェンの主面と前記第1の絶縁膜の主面とが交差し、前記第2のグラフェンの主面と前記第2の絶縁膜の主面とが平行であることを特徴とする付記14に記載のカーボン導電構造の製造方法。
グラフェンを複数層に積層する工程と
を含み、
前記カーボンナノ材料の端部と前記グラフェンの縁部とが電気的に接続されることを特徴とするカーボン導電構造の製造方法。
第2の絶縁膜内に前記グラフェンを埋め込み形成し、
前記グラフェンの主面と前記第2の絶縁膜の主面とが交差することを特徴とする付記16又は17に記載のカーボン導電構造の製造方法。
2〜9,81,82 配線構造
11 半導体基板
12 ゲート絶縁膜
13 ゲート電極
14 ソース/ドレイン領域
15 サイドウォール
16 素子分離構造
21,27,51,53,71 触媒金属膜
22,28,54 不活性化膜
23,29,52a,71a 開口
24,31,34,37,41A,56,58,61A,72,74,76A 多層グラフェン
24a,31a,33a,37a,41a,56a,58a,61a,72a,74a,76a グラフェン
25,32,35,38,57,59,73,75 層間絶縁膜
25a,35a,51a 接続孔
26 グラフェンプラグ
33,39 グラフェン配線
36 グラフェンビア
41,61,76 カーボン
42 Wプラグ
42a,43a バリアメタル
42b W
43 Cuビア
43b Cu
44 CNTプラグ
44a,45a 触媒微粒子
44b,45b CNT
45 CNTビア
52 エッチングストッパ膜
53a,54a 配線溝
55 配線構造溝
Claims (13)
- 基板表面に対して垂直な面のみを有するグラフェンで形成された複数層の第1のグラフェンと、
前記基板表面に対して垂直な面のみを有するグラフェンで形成された複数層の第2のグラフェンと
を含み、
前記第1のグラフェンの端部と前記第2のグラフェンの端部とが直接的に接続されていることを特徴とするカーボン導電構造。 - 前記第1のグラフェンの面と前記第2のグラフェンの面とが平行であることを特徴とする請求項1に記載のカーボン導電構造。
- 前記第1のグラフェンの面と前記第2のグラフェンの面とが交差することを特徴とする請求項1に記載のカーボン導電構造。
- 前記第1のグラフェンと前記第2のグラフェンとが一体形成されていることを特徴とする請求項2に記載のカーボン導電構造。
- 複数本で束状に並列する線状のカーボンナノ材料を更に含み、
前記カーボンナノ材料の端部と前記第1のグラフェンの端部、又は、前記第2のグラフェンの端部とが直接的に接続していることを特徴とする請求項1に記載のカーボン導電構造。 - 基板表面に対して垂直な面のみを有するグラフェンで複数層の第1のグラフェンを形成する工程と、
前記基板表面に対して垂直な面のみを有するグラフェンで複数層の第2のグラフェンを形成する工程と
を含み、
前記第1のグラフェンの端部と前記第2のグラフェンの端部とが直接的に接続されることを特徴とするカーボン導電構造の製造方法。 - 前記第1のグラフェンの面と前記第2のグラフェンの面とが平行であることを特徴とする請求項6に記載のカーボン導電構造の製造方法。
- 前記第1のグラフェンの面と前記第2のグラフェンの面とが交差することを特徴とする請求項6に記載のカーボン導電構造の製造方法。
- 前記第1のグラフェンと前記第2のグラフェンとを一体形成することを特徴とする請求項7に記載のカーボン導電構造の製造方法。
- 複数本の線状のカーボンナノ材料を束状に並列するように形成する工程を更に含み、
前記カーボンナノ材料の端部と前記第1のグラフェンの端部、又は、前記第2のグラフェンの端部とが直接的に接続していることを特徴とする請求項6に記載のカーボン導電構造の製造方法。 - 第1のグラフェンを形成する第1工程と、
第2のグラフェンを形成する第2工程と
を含み、
前記第1工程では、第1の触媒金属膜を形成し、前記第1の触媒金属膜に第1の開口を形成し、前記第1の開口内に複数層の前記第1のグラフェンを形成し、前記第1の触媒金属膜を除去し、
前記第2工程では、第2の触媒金属膜を形成し、前記第2の触媒金属膜に第2の開口を形成し、前記第2の開口内に複数層の前記第2のグラフェンを形成し、前記第2の触媒金属膜を除去し、
前記第1のグラフェンの端部と前記第2のグラフェンの端部とが直接的に接続されることを特徴とするカーボン導電構造の製造方法。 - 複数本の線状のカーボンナノ材料を束状に並列するように形成する工程と、
第1のグラフェンを形成する第1工程と
を含み、
前記第1工程では、第1の触媒金属膜を形成し、前記第1の触媒金属膜に第1の開口を形成し、前記第1の開口内に複数層の前記第1のグラフェンを形成し、前記第1の触媒金属膜を除去し、
前記カーボンナノ材料の一方の端部と前記第1のグラフェンの端部とが直接的に接続されることを特徴とするカーボン導電構造の製造方法。 - 第2のグラフェンを形成する第2工程を更に含み、
前記第2工程では、第2の触媒金属膜を形成し、前記第2の触媒金属膜に第2の開口を形成し、前記第2の開口内に複数層の前記第2のグラフェンを形成し、前記第2の触媒金属膜を除去し、
前記カーボンナノ材料の他方の端部と前記第2のグラフェンの端部とが直接的に接続されることを特徴とする請求項12に記載のカーボン導電構造の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013195531A JP6244770B2 (ja) | 2013-09-20 | 2013-09-20 | カーボン導電構造及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013195531A JP6244770B2 (ja) | 2013-09-20 | 2013-09-20 | カーボン導電構造及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015061031A JP2015061031A (ja) | 2015-03-30 |
JP6244770B2 true JP6244770B2 (ja) | 2017-12-13 |
Family
ID=52818296
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013195531A Active JP6244770B2 (ja) | 2013-09-20 | 2013-09-20 | カーボン導電構造及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6244770B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6077076B1 (ja) | 2015-09-11 | 2017-02-08 | 株式会社東芝 | グラフェン配線構造及びグラフェン配線構造の作製方法 |
JP6181224B1 (ja) | 2016-03-04 | 2017-08-16 | 株式会社東芝 | グラフェン配線構造とその作製方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5233147B2 (ja) * | 2007-03-30 | 2013-07-10 | 富士通セミコンダクター株式会社 | 電子デバイス及びその製造方法 |
JP5625399B2 (ja) * | 2010-03-09 | 2014-11-19 | 富士通株式会社 | 電子デバイスの製造方法 |
JP2012080005A (ja) * | 2010-10-05 | 2012-04-19 | Toshiba Corp | グラフェン配線およびその製造方法 |
JP5414756B2 (ja) * | 2011-09-09 | 2014-02-12 | 株式会社東芝 | 半導体装置とその製造方法 |
JP5801221B2 (ja) * | 2012-02-22 | 2015-10-28 | 株式会社東芝 | 半導体装置の製造方法および半導体装置 |
JP5870758B2 (ja) * | 2012-02-28 | 2016-03-01 | 富士通株式会社 | 電子デバイス及びその製造方法 |
-
2013
- 2013-09-20 JP JP2013195531A patent/JP6244770B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015061031A (ja) | 2015-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10679943B2 (en) | Electrically conductive laminate structures | |
US9117885B2 (en) | Graphene interconnection and method of manufacturing the same | |
TWI569367B (zh) | 互連結構及其製造方法 | |
US10446494B2 (en) | Manufacturing method of wiring structure and wiring structure | |
US10090248B2 (en) | Conductive structure and manufacturing method thereof, and electronic device and manufacturing method thereof | |
US9576907B2 (en) | Wiring structure and method of manufacturing the same | |
US9209125B2 (en) | Semiconductor device and manufacturing method of the same | |
JP6225596B2 (ja) | 配線構造の製造方法及び配線構造 | |
JP5870758B2 (ja) | 電子デバイス及びその製造方法 | |
JP6244770B2 (ja) | カーボン導電構造及びその製造方法 | |
US9991187B2 (en) | Electronic device and method for manufacturing the same, and substrate structure and method for manufacturing the same | |
US10899620B2 (en) | Carbon conductive structure and method of manufacturing the same | |
US20180012836A1 (en) | Nanotube structure based metal damascene process | |
US20140284814A1 (en) | Semiconductor device and manufacturing method thereof | |
CN115472555A (zh) | 半导体结构及其制造方法 | |
JP2009111231A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20150223 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160606 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170321 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170323 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170522 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171017 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171030 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6244770 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |