CN110400871A - 碳纳米管存储结构的制造方法及半导体器件的制造方法 - Google Patents

碳纳米管存储结构的制造方法及半导体器件的制造方法 Download PDF

Info

Publication number
CN110400871A
CN110400871A CN201810375065.2A CN201810375065A CN110400871A CN 110400871 A CN110400871 A CN 110400871A CN 201810375065 A CN201810375065 A CN 201810375065A CN 110400871 A CN110400871 A CN 110400871A
Authority
CN
China
Prior art keywords
carbon nanotube
electrode
manufacturing
storage organization
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810375065.2A
Other languages
English (en)
Inventor
黄宇亮
邓坚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Tianjin Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Tianjin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Tianjin Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201810375065.2A priority Critical patent/CN110400871A/zh
Publication of CN110400871A publication Critical patent/CN110400871A/zh
Pending legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G11C13/025Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change using fullerenes, e.g. C60, or nanotubes, e.g. carbon or silicon nanotubes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/884Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • H10N70/8845Carbon or carbides

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供了一种碳纳米管存储结构的制造方法及半导体器件的制造方法,首先在基底上形成第一介质层,再形成暴露出第一电极的第一沟槽,再在第一沟槽中形成碳纳米管,接着形成第二电极,所述第二电极覆盖所述碳纳米管,由于第二电极将所述碳纳米管覆盖住,在后续的膜层淀积和刻蚀的工艺中,可以充当所述碳纳米管的保护层,防止当刻蚀产生偏差或过刻蚀破坏所述碳纳米管侧壁的第一介质层,避免了碳纳米管暴露的问题,提高了器件的稳定性和良率。

Description

碳纳米管存储结构的制造方法及半导体器件的制造方法
技术领域
本发明涉及半导体制造领域,尤其涉及一种碳纳米管存储结构的制造方法及半导体器件的制造方法。
背景技术
目前,碳纳米管存储器件的研究已经取得突破性进展,而碳纳米管随机存取存储器(NRAM)能够很好的控制数据,使数据运算变得安全稳定,并且即使电源被切断,NRAM存储器的数据也不会丢失,因此得到了广泛的应用。
现有的NRAM存储器是在两个电极(底部电极和顶部电极)之间形成一层碳纳米管,而为了防止碳纳米管从环境中吸收水分或接触氧气,碳纳米管通常被介质层包围住,然而在后续的膜层淀积及刻蚀工艺中,保护碳纳米管的介质层容易因为刻蚀偏差或者过刻蚀被破坏,造成碳纳米管暴露、扩散至其他区域,导致电气特性不良,从而降低了器件的可靠性和良率。
发明内容
本发明的目的在于提供一种碳纳米管存储结构的制造方法及半导体器件的制造方法,以解决现有的碳纳米管存储结构的碳纳米管容易暴露,导致器件的可靠性和良率降低等问题。
为了达到上述目的,本发明提供了一种碳纳米管存储结构的制造方法,包括:
提供基底,所述基底中形成有第一电极;
在所述基底上形成第一介质层;
刻蚀所述第一介质层形成第一沟槽,所述第一沟槽暴露出所述第一电极;
在所述第一沟槽中形成碳纳米管;
形成第二电极,所述第二电极覆盖所述碳纳米管。
可选的,所述碳纳米管在所述基底上投影的边界位于所述第二电极在所述基底上投影的边界内。
可选的,所述第二电极在所述基底上投影的边界与所述碳纳米管在所述基底上投影的边界之间的距离为10nm~15nm。
可选的,刻蚀所述第一介质层形成所述第一沟槽,所述第一沟槽暴露出所述第一电极之后,所述碳纳米管存储结构的制造方法还包括:
对所述第一沟槽进行湿法清洗。
可选的,在所述第一沟槽中形成所述碳纳米管的步骤包括:
形成碳纳米管材料层,所述碳纳米管材料层覆盖所述第一介质层并填充所述第一沟槽;
去除所述第一介质层上的碳纳米管材料层,形成所述碳纳米管。
可选的,形成所述碳纳米管材料层,所述碳纳米管材料层覆盖所述第一介质层并填充所述第一沟槽之后,所述碳纳米管存储结构的制造方法还包括:
对所述碳纳米管材料层进行退火。
可选的,形成所述第二电极,所述第二电极覆盖所述碳纳米管的步骤包括:
形成第二电极材料层,所述第二电极材料层覆盖所述第一介质层及所述碳纳米管;
去除所述第一介质层上的部分第二电极材料层,形成所述第二电极,所述第二电极覆盖所述碳纳米管。
可选的,采用平坦化的方法去除所述第一介质层上的碳纳米管材料层;采用刻蚀的方法去除所述第一介质层上的部分第二电极材料层。
可选的,所述第一电极的材料包括氮化钛,所述第二电极的材料包括氮化钛和/或氮化钽。
可选的,形成所述第二电极,所述第二电极覆盖所述碳纳米管之后,所述碳纳米管存储结构的制造方法还包括:
形成第二介质层,所述第二介质层覆盖所述第一介质层及所述第二电极;
刻蚀所述第二介质层形成第二沟槽,所述第二沟槽暴露出所述第二电极;
在所述第二沟槽中填充导电材料。
可选的,所述第一介质层的材料包括氮化硅、氧化硅和碳化硅中的一种或多种。
可选的,所述第二介质层的材料包括硼磷硅玻璃和氟化硅玻璃中的一种或多种。
可选的,所述基底中还包括金属层,所述第一电极覆盖所述金属层,所述金属层的底面露出所述基底。
本发明还提供了一种半导体器件的制造方法,采用所述碳纳米管存储结构的制造方法形成碳纳米管存储结构。
在本发明提供的碳纳米管存储结构的制造方法及半导体器件的制造方法中,首先在基底上形成第一介质层,再形成暴露出第一电极的第一沟槽,再在第一沟槽中形成碳纳米管,接着形成第二电极,所述第二电极覆盖所述碳纳米管,由于第二电极将所述碳纳米管覆盖住,在后续的膜层淀积和刻蚀的工艺中,可以充当所述碳纳米管的保护层,防止当刻蚀产生偏差或过刻蚀破坏所述碳纳米管侧壁的第一介质层,避免了碳纳米管暴露的问题,提高了器件的稳定性和良率。
附图说明
图1-图4为一种碳纳米管存储结构的制造方法形成的半导体结构的剖面示意图;
图5为本发明实施例提供的碳纳米管存储结构的制造方法的流程图;
图6-图13为本发明实施例提供的采用所述碳纳米管存储结构的制造方法形成的半导体结构的剖面示意图;
其中,1-基底,1’-基底,11-第一电极,11’-第一电极,12-金属层,12’-金属层,2-第一介质层,31-第一沟槽,32-第二沟槽,4-碳纳米管材料层,4’-碳纳米管材料层,41-碳纳米管,41’-碳纳米管,5-第二电极材料层,5’-第二电极材料层,51-第二电极,51’-第二电极,6-第二介质层,61’-第二介质层,7-ONO结构,8-侧墙。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
请参阅图1-图4,其为一种碳纳米管存储结构的制造方法形成的半导体结构的剖面示意图,如图1所示,一种碳纳米管存储结构的制造方法具体包括:首先提供基底1’,所述基底1’中形成有第一电极11’和金属层12’,所述第一电极11’与所述金属层12’接触,所述金属层12’的底面露出所述基底1’的底面,接着,在所述基底1’上依次形成碳纳米管材料层4’、第二电极材料层5’及ONO结构7,所述ONO结构7为氧化层-氮化层-氧化层的复合结构层,然后对所述ONO结构7、所述第二电极材料层5’及所述碳纳米管材料层4’进行刻蚀,然后再剥离剩余的ONO结构7,在所述剩余的第二电极材料层5’及所述碳纳米管材料层4’的侧壁形成侧墙8,如图2所示,所述侧墙8内的所述第二电极材料层5’及所述碳纳米管材料层4’构成碳纳米管41’及第二电极51’。接着如图3所示,在所述基底1’上形成第二介质层6’,所述第二介质层6’覆盖所述第二电极51’及所述基底1’,再对所述第二介质层6’进行刻蚀,以去除所述第二电极51’上的第二介质层6’及所述基底1’上部分厚度的第二介质层6’,具体如图4所示。
采用此种碳纳米管存储结构的制造方法需要通过多步沉积工艺形成各结构层,各结构层之间的应力不匹配容易产生剥离的问题,并且,所述碳纳米管4’及第二电极51’由于尺寸比较小,需要通过多步刻蚀工艺,增加了制造的时间和成本,并且,在刻蚀所述基底1’上部分厚度的第二介质层6’时,会刻蚀掉所述侧墙8的一部分,使所述碳纳米管4’露出,所述侧墙8无法很好的保护所述碳纳米管4’,导致器件产生缺陷。
参阅图5,其为本实施例提供的碳纳米管存储结构的制造方法的流程图,所述碳纳米管存储结构的制造方法包括:
S1:提供基底,所述基底中形成有第一电极;
S2:在所述基底上形成第一介质层;
S3:刻蚀所述第一介质层形成第一沟槽,所述第一沟槽暴露出所述第一电极;
S4:在所述第一沟槽中形成碳纳米管;
S5:形成第二电极,所述第二电极覆盖所述碳纳米管。
本发明中的第二电极覆盖所述碳纳米管,由于第二电极将所述碳纳米管覆盖住,在后续的膜层淀积和刻蚀的工艺中,可以充当所述碳纳米管的保护层,防止当刻蚀产生偏差或过刻蚀破坏所述碳纳米管侧壁的第一介质层,避免了碳纳米管暴露的问题,提高了器件的稳定性和良率。
接着请参阅图6-图13,其为本实施例提供的采用所述碳纳米管存储结构的制造方法形成的半导体结构的剖面示意图,接下来,将结合图6-图13对本发明提供的碳纳米管存储结构的制造方法作进一步说明。
首先请参阅图6,提供基底1,所述基底1中形成有第一电极11和金属层12,所述第一电极11与所述金属层12接触,所述金属层12的底面露出所述基底1的底面,以通过所述金属层12为所述第一电极11施加电压。所述第一电极11与所述金属层12可以分别位于不同的基底材料中,例如:所述金属层12位于硼磷硅玻璃或氟化硅玻璃等基底材料中,以减小膜层的应力,增加抗吸水性及降低介电系数,所述第一电极11位于氧化硅、氮化硅或氮氧化硅等基底材料中。本实施例中,所述第一电极11的材料为氮化钛,所述金属层12可以是铜、钨或铝材料中的一种或多种。所述第一电极11的厚度范围包括50埃-1000埃,例如是100埃、300埃、500埃、700埃和900埃,所述第一电极11可以通过物理气相沉积(PVD)、化学气相沉积(CVD)、金属有机化学气相沉积(MOCVD)及原子层沉积(ALD)等工艺形成,本发明不作限制。
接着,请参阅图7,形成第一介质层2,所述第一介质层2覆盖所述基底1的表面,所述第一介质层2的材料可以是氮化硅、氧化硅、氧化氮化硅(SiOxNy)或碳化硅中的一种或多种,所述第一介质层2的厚度范围包括50埃-1000埃,例如是100埃、300埃、500埃、700埃和900埃。形成所述第一介质层2的方法有多种,例如是等离子体增强化学气相沉积(PECVD)或低压化学气相沉积(LPCVD)等,这里不再一一举例。然后对所述第一介质层2进行深沟槽刻蚀,形成第一沟槽31,所述第一沟槽31的底部暴露出所述第一电极11。进一步,所述第一沟槽31的尺寸可以与后续要形成的碳纳米管的尺寸匹配,即所述第一沟槽31的截面宽度和高度均与后续要形成的碳纳米管的截面宽度和高度相同,或者所述第一沟槽31的高度略大于后续要形成的碳纳米管的厚度,为后续的平坦化工艺提供余量。
接着对所述第一沟槽31进行湿法清洗,以去除所述第一沟槽31中的沾污物,具体的,可以采用稀氢氟酸溶液或者氢氧化铵溶液对所述第一沟槽31进行湿法清洗,然后用去离子水进行冲洗并干燥。
接下来请参阅图8,采用旋涂工艺在所述第一沟槽31及所述第一介质层2上形成碳纳米管材料层4,由于碳纳米管溶液良好的流动性,可以将所述沟槽31填充完全。接着对所述碳纳米管材料层4进行退火处理,以去除所述第一沟槽31及碳纳米管材料层4中的水汽,并且,由于碳纳米管溶液中通常含有少量的硅,进行高温退火后,硅被氧化为粘附性更好的氧化硅,使所述碳纳米管材料层4的底部与所述基底1粘附的更为牢固,避免所述碳纳米管材料层4从所述基底1上剥离。
请参阅图9,对所述碳纳米管材料层4进行平坦化以去除所述第一介质层2上的碳纳米管材料层4,所述第一沟槽31中的碳纳米管材料层4构成碳纳米管41。如图5所示,所述碳纳米管41的截面宽度及形状与所述第一沟槽31匹配,所述碳纳米管41的厚度可以根据实际器件的需求调整第一介质层2的厚度,本发明不作限制。
接下来请参阅图10,形成第二电极材料层5,所述第二电极材料层5覆盖所述第一介质层2和所述碳纳米管41。本实施例中,所述第二电极材料层5的材料可以为氮化钛、氮化钽或者氮化钛-氮化钽的叠层,所述第二电极材料层5的厚度范围包括50埃-1000埃,例如是100埃、300埃、500埃、700埃和900埃。进一步,所述第二电极材料层5也可以通过物理气相沉积(PVD)、化学气相沉积(CVD)、金属有机化学气相沉积(MOCVD)及原子层沉积(ALD)等工艺形成,本发明不作限制。如图11所示,刻蚀所述第一介质层2上的部分第二电极材料层5以形成第二电极51,由于只去除了所述第一介质层2上的部分第二电极材料层5,剩余的第二电极材料层5构成第二电极51,所述第二电极51仍然能够覆盖住所述碳纳米管41,可选的,所述第二电极51可以完全覆盖住所述碳纳米管41,使所述第二电极51在所述基底1上投影的边界位于所述碳纳米管41在所述基底1上投影的边界内。如图7所示,所述第二电极51的侧面均超出所述碳纳米管41的侧面,所述第二电极51的任意一侧在所述基底1上的投影与所述碳纳米管41相应的一侧在所述基底1上的投影的距离为10nm~15nm,若距离太小,则后续刻蚀工艺中起不到保护所述碳纳米管41侧壁的第一介质层2的作用,若距离太大,则会过多的增加器件的体积,可选的,所述第二电极51的每一侧超出所述碳纳米管41相应的一侧的长度是相等的。所述碳纳米管41处在所述第二电极51和所述第一电极11之间,并且侧壁被第一介质层2包围,避免了碳纳米管41吸收水汽或者与空气接触。
请参阅图12,在所述第一介质层2及所述第二电极51上形成第二介质层6,所述第二介质层6的材料包括硼磷硅玻璃或氟化硅玻璃等介质材料,所述第二介质层6的厚度范围包括50埃-1000埃,例如是100埃、300埃、500埃、700埃和900埃等。刻蚀所述第二介质层6形成第二沟槽32,所述第二沟槽32暴露出所述第二电极51。在此也可见,若刻蚀所述第二沟槽32时,刻蚀产生了偏差或者过刻蚀时,由于所述第二电极51的截面宽度较所述碳纳米管41更宽,所述第二电极51可以保护所述碳纳米管41侧壁的第一介质层2不被刻蚀,避免所述碳纳米管41暴露或者扩散。
如图13所示,在所述第二沟槽32中填充导电的金属材料,例如铜、钨和铝中的一种或多种。进一步,所述第二沟槽32中填充的导电材料与所述金属层12的材料可以相同,所述第二介质层6的材料可以与包围所述金属层12的介质层相同。
本发明还提供了一种半导体器件的制造方法,采用上述碳纳米管存储结构的制造方法形成碳纳米管存储结构。
综上,在本发明实施例提供的碳纳米管存储结构的制造方法及半导体器件的制造方法中,首先在基底上形成第一介质层,再形成暴露出第一电极的第一沟槽,再在第一沟槽中形成碳纳米管,接着形成第二电极,所述第二电极覆盖所述碳纳米管,在后续的膜层淀积和刻蚀的工艺中,可以充当所述碳纳米管的保护层,防止当刻蚀产生偏差或过刻蚀破坏所述碳纳米管侧壁的第一介质层,避免了碳纳米管暴露的问题,提高了器件的稳定性和良率。
上述仅为本发明的优选实施例而已,并不对本发明起到任何限制作用。任何所属技术领域的技术人员,在不脱离本发明的技术方案的范围内,对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动,均属未脱离本发明的技术方案的内容,仍属于本发明的保护范围之内。

Claims (14)

1.一种碳纳米管存储结构的制造方法,其特征在于,所述碳纳米管存储结构的制造方法包括:
提供基底,所述基底中形成有第一电极;
在所述基底上形成第一介质层;
刻蚀所述第一介质层形成第一沟槽,所述第一沟槽暴露出所述第一电极;
在所述第一沟槽中形成碳纳米管;
形成第二电极,所述第二电极覆盖所述碳纳米管。
2.如权利要求1所述的碳纳米管存储结构的制造方法,其特征在于,所述碳纳米管在所述基底上投影的边界位于所述第二电极在所述基底上投影的边界内。
3.如权利要求2所述的碳纳米管存储结构的制造方法,其特征在于,所述第二电极在所述基底上投影的边界与所述碳纳米管在所述基底上投影的边界之间的距离为10nm~15nm。
4.如权利要求1所述的碳纳米管存储结构的制造方法,其特征在于,刻蚀所述第一介质层形成所述第一沟槽,所述第一沟槽暴露出所述第一电极之后,所述碳纳米管存储结构的制造方法还包括:
对所述第一沟槽进行湿法清洗。
5.如权利要求1所述的碳纳米管存储结构的制造方法,其特征在于,在所述第一沟槽中形成所述碳纳米管的步骤包括:
形成碳纳米管材料层,所述碳纳米管材料层覆盖所述第一介质层并填充所述第一沟槽;
去除所述第一介质层上的碳纳米管材料层,形成所述碳纳米管。
6.如权利要求5所述的碳纳米管存储结构的制造方法,其特征在于,形成所述碳纳米管材料层,所述碳纳米管材料层覆盖所述第一介质层并填充所述第一沟槽之后,所述碳纳米管存储结构的制造方法还包括:
对所述碳纳米管材料层进行退火。
7.如权利要求6所述的碳纳米管存储结构的制造方法,其特征在于,形成所述第二电极,所述第二电极覆盖所述碳纳米管的步骤包括:
形成第二电极材料层,所述第二电极材料层覆盖所述第一介质层及所述碳纳米管;
去除所述第一介质层上的部分第二电极材料层,形成所述第二电极,所述第二电极覆盖所述碳纳米管。
8.如权利要求7所述的碳纳米管存储结构的制造方法,其特征在于,采用平坦化的方法去除所述第一介质层上的碳纳米管材料层;采用刻蚀的方法去除所述第一介质层上的部分第二电极材料层。
9.如权利要求8所述的碳纳米管存储结构的制造方法,其特征在于,所述第一电极的材料包括氮化钛,所述第二电极的材料包括氮化钛和/或氮化钽。
10.如权利要求1所述的碳纳米管存储结构的制造方法,其特征在于,形成所述第二电极,所述第二电极覆盖所述碳纳米管之后,所述碳纳米管存储结构的制造方法还包括:
形成第二介质层,所述第二介质层覆盖所述第一介质层及所述第二电极;
刻蚀所述第二介质层形成第二沟槽,所述第二沟槽暴露出所述第二电极;
在所述第二沟槽中填充导电材料。
11.如权利要10所述的碳纳米管存储结构的制造方法,其特征在于,所述第一介质层的材料包括氮化硅、氧化硅和碳化硅中的一种或多种。
12.如权利要10所述的碳纳米管存储结构的制造方法,其特征在于,所述第二介质层的材料包括硼磷硅玻璃和氟化硅玻璃中的一种或多种。
13.如权利要求1所述的碳纳米管存储结构的制造方法,其特征在于,所述基底中还包括金属层,所述第一电极覆盖所述金属层,所述金属层的底面露出所述基底。
14.一种半导体器件的制造方法,其特征在于,采用如权利要求1-13中任一项所述的碳纳米管存储结构的制造方法形成碳纳米管存储结构。
CN201810375065.2A 2018-04-24 2018-04-24 碳纳米管存储结构的制造方法及半导体器件的制造方法 Pending CN110400871A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810375065.2A CN110400871A (zh) 2018-04-24 2018-04-24 碳纳米管存储结构的制造方法及半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810375065.2A CN110400871A (zh) 2018-04-24 2018-04-24 碳纳米管存储结构的制造方法及半导体器件的制造方法

Publications (1)

Publication Number Publication Date
CN110400871A true CN110400871A (zh) 2019-11-01

Family

ID=68322303

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810375065.2A Pending CN110400871A (zh) 2018-04-24 2018-04-24 碳纳米管存储结构的制造方法及半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN110400871A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040251551A1 (en) * 2003-06-11 2004-12-16 Horii Hideki Phase changeable memory devices including carbon nano tubes and methods for forming the same
CN101304019A (zh) * 2007-01-12 2008-11-12 三星电子株式会社 集成电路装置及其形成方法
US20080296551A1 (en) * 2006-01-18 2008-12-04 Fujitsu Limited Resistance memory element and method of manufacturing the same
CN102157684A (zh) * 2010-12-17 2011-08-17 天津理工大学 一种利用碳纳米管作为固态电解液的阻变存储器
CN102738117A (zh) * 2011-04-13 2012-10-17 中国科学院微电子研究所 互连结构及其形成方法
CN102881651A (zh) * 2012-10-25 2013-01-16 天津理工大学 一种改善碳纳米管互连电特性的方法
CN104934412A (zh) * 2014-03-21 2015-09-23 台湾积体电路制造股份有限公司 互连结构及其制造方法
US20150348911A1 (en) * 2014-05-28 2015-12-03 Semiconductor Manufacturing International (Shanghai) Corporation Interconnect structures and fabrication method thereof
US20160071803A1 (en) * 2014-09-09 2016-03-10 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040251551A1 (en) * 2003-06-11 2004-12-16 Horii Hideki Phase changeable memory devices including carbon nano tubes and methods for forming the same
US20080296551A1 (en) * 2006-01-18 2008-12-04 Fujitsu Limited Resistance memory element and method of manufacturing the same
CN101304019A (zh) * 2007-01-12 2008-11-12 三星电子株式会社 集成电路装置及其形成方法
CN102157684A (zh) * 2010-12-17 2011-08-17 天津理工大学 一种利用碳纳米管作为固态电解液的阻变存储器
CN102738117A (zh) * 2011-04-13 2012-10-17 中国科学院微电子研究所 互连结构及其形成方法
CN102881651A (zh) * 2012-10-25 2013-01-16 天津理工大学 一种改善碳纳米管互连电特性的方法
CN104934412A (zh) * 2014-03-21 2015-09-23 台湾积体电路制造股份有限公司 互连结构及其制造方法
US20150348911A1 (en) * 2014-05-28 2015-12-03 Semiconductor Manufacturing International (Shanghai) Corporation Interconnect structures and fabrication method thereof
US20160071803A1 (en) * 2014-09-09 2016-03-10 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
JP2016058521A (ja) * 2014-09-09 2016-04-21 株式会社東芝 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
US9825224B2 (en) RRAM device
US10038137B2 (en) MRAM device and method for fabricating the same
US8592326B2 (en) Method for fabricating an inter dielectric layer in semiconductor device
WO2014057734A1 (ja) 配線形成方法
JP2009302545A (ja) パターン形成キャップを用いるエアギャップ形成と一体化
CN104733288B (zh) 用于加工半导体器件的方法
JP2005322925A (ja) メモリ素子のキャパシタ及びその製造方法
US11367832B2 (en) Method of making magnetoresistive random access memory device
TW201913893A (zh) 嵌入式記憶體的頂電極帽蓋結構
TWI456633B (zh) 含有釕電極之半導體元件及製造此元件之方法
KR102499017B1 (ko) 반도체 디바이스 및 제조 방법
US20070072388A1 (en) Bottle-shaped trench and method of fabricating the same
JP2019220690A (ja) Low−k層を保護する方法
US7910480B2 (en) Method for insulating wires of semiconductor device
WO2022088788A1 (zh) 半导体结构的形成方法以及半导体结构
JP2004080011A (ja) シリコンオキシド層を含む半導体素子の製造方法
JP2016192510A (ja) 抵抗変化素子およびその形成方法
JP4099442B2 (ja) メモリセルのための改良されたコンタクト
CN110400871A (zh) 碳纳米管存储结构的制造方法及半导体器件的制造方法
CN104022070B (zh) 互连结构的形成方法
US11121313B2 (en) Semiconductor structure and formation method thereof
US7935608B2 (en) Storage cell having a T-shaped gate electrode and method for manufacturing the same
CN110400872A (zh) 碳纳米管存储结构的制造方法及半导体器件的制造方法
TWI803381B (zh) 半導體元件的製造方法
TWI841428B (zh) 半導體元件及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination